TW383427B - Method for etching tantalum oxide - Google Patents

Method for etching tantalum oxide Download PDF

Info

Publication number
TW383427B
TW383427B TW087105068A TW87105068A TW383427B TW 383427 B TW383427 B TW 383427B TW 087105068 A TW087105068 A TW 087105068A TW 87105068 A TW87105068 A TW 87105068A TW 383427 B TW383427 B TW 383427B
Authority
TW
Taiwan
Prior art keywords
reaction gas
scope
item
patent application
content
Prior art date
Application number
TW087105068A
Other languages
English (en)
Inventor
Yi-Chiun Jang
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW087105068A priority Critical patent/TW383427B/zh
Priority to US09/074,639 priority patent/US6001742A/en
Priority to DE19822048A priority patent/DE19822048A1/de
Priority to FR9806529A priority patent/FR2777114B1/fr
Priority to JP14757898A priority patent/JP3230805B2/ja
Application granted granted Critical
Publication of TW383427B publication Critical patent/TW383427B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Description

2 7 I Ο Γ\ν I·' I . Π()ί·/0()2 第87 1 號說明杏❹出 A7 B7 矽年卜月<修-& 日期 88/ΙΟ/2ί 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 介電層結構，因爲氧化鉅的介電係數非常高，大約在20-30之間，可以增加電容，所以非常適合於應用在16Μ DRAM 的製程中。然後，在多晶矽層25上形成光阻層26。 接著，請參照第2B圖，進行微影與蝕刻步驟，利用 此光阻層26爲罩幕，依序蝕刻多晶矽層25、薄的氮化鈦 層24與薄的氧化鉅層23。此蝕刻步驟所用的蝕刻劑爲本 發明的特徵/可經由一道步驟，同時蝕刻多晶矽層、氮化 鈦層與氧化鉅層。其配方較佳的是由BCh/Ch/Nz所組成的 混合氣體。至於其較佳含量比例如表1所示： 表1 :触刻氧化鉬層的配方 成分（氣體） 含量（單位：seem) Ch 20-80 三氯化硼（BCh) 20-80 20-80 其中，sccm( standard cubic centimeter per minute) 爲氣體的流量單位。而各種氣體在蝕刻步驟中扮演不同的 功用，例如氣體Ch是用以扮演主要的蝕刻反應氣體，氣 體BCh是用以扮演物理性轟擊（physical bombardment)的 功能，至於氣體⑷則是用以扮演側壁保護的功能（^de-wall passivation)。 接著，請參照第3圖，其所繪示的是根據本發明之一 較佳實施例，一種在晶片上定義電容器圖案（包括氧化鉬層） 的製程流程示意圖。首先，進行步驟30，此時半導體基底 (請先闓讀背面之注意事項再填寫本頁) ^----h---訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2710TWF.DOC/005 Α7 Β7 經濟部中央標準局員工消費合作社印製 I、發明説明（ί ) ' 本發明是有關於一種蝕刻氧化钽（Ta2〇5)的方法，且特 別是有關於一種在製作動態隨機存取記憶體（Dynamic Ran_ doin Access Memory ; DRAM)中蝕刻氧化钽的方法。其可以 一次有效蝕刻定義氧化鉅層的圖案，而不須更換機台等額 外的製程步驟。 傳統的動態隨機存取記憶體（DRAM)結構，至少包含有 一金氧半（M0S)電晶體與一電容器。電晶體的閘極連接到字 元線，而源極/汲極區其中一端連接到位元轉BL，另一端則 電性連接到電容器再接地。電容器結構是動態隨機存取記 憶體中用以儲存訊號的心臟部位，如果電容器所能儲存的 電荷愈多，則訊號的儲存量也愈大，且若是電容器的穩定 性愈佳，讀出放大器在讀取資料時受雜訊的影響也會大大 的降低。 而在半導體製程中，形成動態隨機存取記憶體（DRAM) 中電容器的製程步驟如下，包栝先在一半導體基底上，形 成至少一電晶體結構。然後，在電晶體的源極/汲極區其中 一端上形成一儲存節點（storage node)，用以做電容的下 電極結構。接著，依序形成氧化钽層、氮化鈦層（TiN)與多 晶矽餍。氮化鈦層形成於氧化鉅層上，兩者結合組成電容 的介電層結構。至於多晶矽層則用以做電容的上電極結 構。之後，定義上述氧化鉅層、氮化鈦層（TiN)與多晶矽層 的圖案，完成動態隨機存取記憶體（dram\中的電容結構。 請參照第1圖，其所繪示的是習知一種定義電容器中 多層圖案的製程流程示意圖。首先，步驟1〇代表電容器中 3 (讀先閱讀背面之注意事項再填寫本頁) 、τ 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） 2710TWF.DOC/005 A7 B7 五、發明説明（y) _多層結構（包括下電極結構、氧化鉅層、氮化鈦層與多晶矽 層）已沈積完成，而欲開始定義各層圖案。然後，進行微影 製程，執行步驟12，鈾刻定義多晶矽層的圖案，用以做電 容的上電極結構，此時所用的蝕刻劑較佳的是 HBr/Ch/He-O2的混合氣體。接著，進行步驟14，更換蝕刻 所用的機台。因爲此時的蝕刻劑無法用於蝕刻後續的材 料。然後，進行步驟16，再蝕刻氧化鉅層與氮化鈦層 (TiN/Ta2〇5)，定義電容的介電層圖案，完成整個電容器的 結構通常，在定義上述氧化钽層、氮化鈦層與多晶矽層的 圖案時，容易產生許多的問題，其中最嚴重的就是發生在 當蝕刻多晶矽層完成，而欲繼續蝕刻氮化鈦層時，因爲此 處蝕刻多晶矽層所用的蝕刻劑配方爲HBr/Cl2/He-〇2的混合 氣體，此種配方無法用以蝕刻後續的氮化鈦層，因此必須 更換機台，並利用另外的蝕刻劑配方，才能進行蝕刻氮化 駄層與氧化钽層的步驟，如此增加額外的製程步驟。而且， 當蝕刻多晶矽層的蝕刻劑接觸到氮化鈦層時，又會產生金 屬離子的解離，而造成反應室（chamber)的污染。 有鑑於此，本發明的主要目的就是在提供一種蝕刻氧 化鉅的方法，引進新的蝕刻劑配方，包括三氯化硼 (BCh)/Cl2/N2的混合氣體。不但不須增加額外的製程步 驟’一次步驟便可蝕刻電容器中的多層結構。而且可以降 低反應室的污染情況。 爲達成上述之目的，本發明提出一種蝕刻氧化鉅的方 法，可用於動態隨機存取記憶體的製程中。首先，在一半 (請先閲讀背面之注意事項再填寫本頁) 裝_
、1T 經濟部冲央標準局員工消费合作社印黎 經濟部中央標準局員工消費合作社印製 2710TWF.DOC/005 A _ A7 __B7_ 五、發明説明（今） 導體基底上已形成電容的下電極結構，且在下電極結構與 、半導體基底上依序形成氧化钽層、阻障層與導電層。然後， 定義導電層的圖案，以第一反應氣體參與反應，其係包括 三氯化硼（BCh)/Cl2/N2所組成的混合氣體。接著，定義阻 障層的圖案，以第二反應氣體參與反應，其係包括三氯化 硼/Ch/N2所組成的混合氣體。之後，再定義氧化鉅層的圖 案，以第三反應氣體參與反應，其亦爲包括三氯化硼 (BCl3)/Cl2/Ne/f組成的混合氣體。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下： 圖式之簡單說明’· 第1圖係繪示習知一種在晶片上定義電容器圖案的製 程流程示意圖； 第2A圖與第2B圖，其所繪示的是根據本發明之一較 佳實施例，一種在晶片上定義電容器圖案（包括氧化鉅層） 製程的剖面示意圖；以及 第3圖繪示的是根據本發明之一較佳實施例，一種在 晶片上定義電容器圖案（包括氧化鉅層）的製程流程示意 圖。 其中，各圖示之標號所代表的意義如下：
V 10，30 :開始步驟 12，32 :蝕刻多晶矽 14 :更換機台 5 :,/丨\ (諳先閱讀背面之注意事項再填寫本頁) 、1Τ
.rltll!'H.P3-H 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 2710TWF.DOC/005 A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（ψ) 16，34 :鈾刻 1^附7&2〇5層 20 :半導體基底 21 :絕緣層 22 :下電極結構 23，23a :氧化鉅層 24，24a :氮化鈦層 25 :多晶矽層 25a :上電極 26:光阻層 28 :電容器 實施例 本發明的特徵是在引進新的蝕刻劑配方，包括三氯化 硼（BCl3)/Ch/N2的混合氣體。其可用以同時蝕刻多'"晶矽 層、氮化鈦層（TiN)與氧化钽層（Ta2〇5)。使得製程不但不須 •增加額外的步驟，利用一道步驟就可完成蝕刻電容器中的 \ - . 多層結構，而且可以降低習知反應室中嚴重的污染情況。 請參照第2A圖與第2B圖，其所繪示的是根據本發明 之一較佳實施例，一種在晶片上定義電容器圖案（包括氧化 鉅層）製程的剖面示意圖。首先，請參照第2A圖，在半導 體基底20上，已形成有定義圖案的絕緣層21。然後，在絕 緣層21中，形成電容的下電極結構22,例如爲多晶矽層， 用以電性連接在半導體基底20中的^極/汲極區（未顯 示）。接著，在下電極結構22與絕緣層21上形成多層的結 構，包括沈積薄的氧化鉅層23、薄的氮化鈦層24與多晶矽 層25。氮化鈦層24形成於氧化鉅層23上，兩者結合組成 請 先 閱 讀 背 意 事f, 再' I裝 頁 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2 7 I Ο Γ\ν I·' I . Π()ί·/0()2 第87 1 號說明杏❹出 A7 B7 矽年卜月<修-& 日期 88/ΙΟ/2ί 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 介電層結構，因爲氧化鉅的介電係數非常高，大約在20-30之間，可以增加電容，所以非常適合於應用在16Μ DRAM 的製程中。然後，在多晶矽層25上形成光阻層26。 接著，請參照第2B圖，進行微影與蝕刻步驟，利用 此光阻層26爲罩幕，依序蝕刻多晶矽層25、薄的氮化鈦 層24與薄的氧化鉅層23。此蝕刻步驟所用的蝕刻劑爲本 發明的特徵/可經由一道步驟，同時蝕刻多晶矽層、氮化 鈦層與氧化鉅層。其配方較佳的是由BCh/Ch/Nz所組成的 混合氣體。至於其較佳含量比例如表1所示： 表1 :触刻氧化鉬層的配方 成分（氣體） 含量（單位：seem) Ch 20-80 三氯化硼（BCh) 20-80 20-80 其中，sccm( standard cubic centimeter per minute) 爲氣體的流量單位。而各種氣體在蝕刻步驟中扮演不同的 功用，例如氣體Ch是用以扮演主要的蝕刻反應氣體，氣 體BCh是用以扮演物理性轟擊（physical bombardment)的 功能，至於氣體⑷則是用以扮演側壁保護的功能（^de-wall passivation)。 接著，請參照第3圖，其所繪示的是根據本發明之一 較佳實施例，一種在晶片上定義電容器圖案（包括氧化鉬層） 的製程流程示意圖。首先，進行步驟30，此時半導體基底 (請先闓讀背面之注意事項再填寫本頁) ^----h---訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 2710TWF.DOC/005 A7 B7 五、發明説明（4 ) 上電容器的多層結構（包括下電極結構、氧化鉅層、氮化鈦 層與多晶矽層）已沈積完成，而欲開始定義各層圖案。然 後，進行微影製程，執行步驟32，蝕刻定義多晶矽層的圖 .案，用以做電容的上電極結構，此時所用的蝕刻劑較佳的 是BCh/Ch/N2的混合氣體。接著，進行步驟34，蝕刻氧化 钽層與氮化鈦層（TiN/Ta2〇5)，用以做電容的介電層結構， 此時所用的蝕刻劑較佳的是BCl3/Ch/N2的混合氣體。於是 完成整個電容器的結構。此蝕刻劑爲本發明的特徵，其目 的是利用一道步驟，便可同時蝕刻多晶矽層、氮化鈦層與 氧化鉅層。其配方較佳的是由BCh/Cl2/N2K組成的混合氣 體，至於其分別較佳的含量比例如上述表1所示。 綜上所述，本發明所提出之蝕刻氧化钽的方法，具有 以下的優點： (1) 本發明的蝕刻劑配方爲BCh/Cl2/N2所組成的混合 氣體’可用以同時餓刻定義多晶砂層、氮化鈦層（TiN)與氧 化鉅層（Ta2〇〇的圖案。 (2) 本發明的蝕刻劑配方爲BCh/Cl2/N2所組成的混合 氣體，利用一道步驟就可定義電容器多層結構的圖案，可 節省製程的步驟。 (3) 本發明所用的蝕刻劑配方，可避免蝕刻多晶矽層時 蝕刻劑接觸到氮化鈦層，而產生金屬離子的解離，所以， 可以降低反應室被污染的機會。 < 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 8 本紙張尺度適用中@國豕標準（〇阳）八4%^(210/297公釐) " " --.--------裝-- ' —... (讀先聞讀背面之注意事項再填寫本頁) ,ιτ 經濟部中央標準局員工消費合作社印製 2710TWF.DOC/005 A7 B7 五、發明説明（7 ) .本發明之精神和範圍內，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準 (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. A8 B8 C8 D8 2 7 I ()'Γ\νΐ; I .DOC/0 0 2 ^ X7 i 050 6K ^ H fij ijiii i；V：； 六、申請專利範圍 1 . 一種蝕刻氧化钽的方法，其中在一半導體基底土已 形成一第一導電結構，以及在該第一導電.結構上依序形成 一介電層與一第二導電層，該方法包括下列步驟： 進行微影與蝕刻製程，定義該第二導電層的圖案， 以一第一反應氣體參與反應，該第一反應氣體含三氯化硼 (BCh);以及 _行微影與蝕刻製程，定義該介電層的圖案，以一 第二反應氣體參與反應，該第二反應氣體含三氯化硼。 2. 如申請專利範圍第1項所述之方法，其中該介電層 包括氧化鉬。 3. 如申請專利範圍第1項所述之方法，其中該第二導 電層包括多晶矽。 4 .如申請專利範圍第1項所述之方法，其中該第一反 應氣體中三氯化硼的含量約爲20- 80s ccm。 5 .如申請專利範圍第1項所述之方法，其中該第一反 應氣體更包括氯氣（Cl〇，其含量約爲20-80 seem。 6. 如申請專利範圍第1項所述之方法，其中該第一反 應氣體更包括氮氣（N:)，其含量約爲20 - 80s ccm。 7. 如申請專利範圍第1項所述之方法，其中該第一反 應氣體包括三氯化硼/Ch/N2所組成的混合氣體。 8 .如申請專利範圍第1項所述之方法，其中該第二反 應氣體中三氯化硼的含量約爲20-80sccm。 9.如申請專利範圍第1項所述之方法，其中該第二反 應氣體更包括Ch，其含量約爲20-80sccm。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 2 7 I ()'Γ\νΐ; I .DOC/0 0 2 ^ X7 i 050 6K ^ H fij ijiii i；V：； 六、申請專利範圍 1 . 一種蝕刻氧化钽的方法，其中在一半導體基底土已 形成一第一導電結構，以及在該第一導電.結構上依序形成 一介電層與一第二導電層，該方法包括下列步驟： 進行微影與蝕刻製程，定義該第二導電層的圖案， 以一第一反應氣體參與反應，該第一反應氣體含三氯化硼 (BCh);以及 _行微影與蝕刻製程，定義該介電層的圖案，以一 第二反應氣體參與反應，該第二反應氣體含三氯化硼。 2. 如申請專利範圍第1項所述之方法，其中該介電層 包括氧化鉬。 3. 如申請專利範圍第1項所述之方法，其中該第二導 電層包括多晶矽。 4 .如申請專利範圍第1項所述之方法，其中該第一反 應氣體中三氯化硼的含量約爲20- 80s ccm。 5 .如申請專利範圍第1項所述之方法，其中該第一反 應氣體更包括氯氣（Cl〇，其含量約爲20-80 seem。 6. 如申請專利範圍第1項所述之方法，其中該第一反 應氣體更包括氮氣（N:)，其含量約爲20 - 80s ccm。 7. 如申請專利範圍第1項所述之方法，其中該第一反 應氣體包括三氯化硼/Ch/N2所組成的混合氣體。 8 .如申請專利範圍第1項所述之方法，其中該第二反 應氣體中三氯化硼的含量約爲20-80sccm。 9.如申請專利範圍第1項所述之方法，其中該第二反 應氣體更包括Ch，其含量約爲20-80sccm。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 S83421 I OTW'I·' 1 .DOC/00： A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 10.如申請專利範圍第1項所述之方法，其中該第二 反應氣體更包括％，其含量約爲20 - 80s ccm。 1 1 .如申請專利範圍第1項所述之方法，其中該第二 反應氣體包括三氯化硼/Ch/N2所組成的混合氣體。 ί 12.如申請專利範圍第1項所述之方法，其中更包括 在該第二導電層與該介電層之間形成一阻障層，且定義該 阻障層的圖案，其反應氣體包括三氯化硼/(：12/%所組成的 混合氣體。 .13. —種蝕刻氧化鉅的方法，用於動態隨機存取記憶 體的製程中，其中在一半導體基底上已形成一電容的下電 極結構，且在詼下電極結構與該半導體基底上依序形成一 氧化钽層、一阻障層與一導電層，該方法包括下列步驟： 進行微影與蝕刻製程，定義該導電層、的圖案，以一 第一反應氣體參與反應，該第一反應氣體含三氯化硼 (BC1.0 ； 進行微影與蝕刻製程，定義該阻障層的圖案，以一 第二反應氣體參與反應，該条二反應氣體_含三氯化硼;以 及，’ ..進行微影與蝕刻製程，定義該氧化耝層的圖案，以 一第三反應氣體參與反應，該第三反應氣體含三氯化硼。 1 4 .如申請專利範圍第1 3所述之方法，其中該阻障層 包括箭化鈦。 1 5 .如申請專利範圍第13項所述之方法，其中該導電 層包括多Μ Ε)日石夕 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閲 讀 背 意· 事 項 再 填 ^Ϊ裝 頁 I I I I 訂 I I I I A8 B8 C8 D8 S8S427 I OTW F I . DOC M)()2 、申請專利範圍 1 6 .如申請專利範圍第J 3項所述之方法，其中該第一 t 反應氣體中三氯化硼的含量約爲20-80sccm。 (請先閲讀背面之注意事項再填寫本頁) ' - II II —訂---------線參. 17. 如申請專利範圍第13.項斑述之方法，其中該第一 反應氣體更包括氯氣（CU)，其含量約爲20-80sccm。 18. 如申請專利範圍第13項所述之方法，其中該第一 i 反應氣體更包括氮氣（⑷），其含量約爲20-80seem。 1 9 .如申請專利範圍第13項所述之方法，其中該第一 反應氣體包括三氯化硼/ C h./.Ni所組成的混合氣體。 20. 如申請專利範圍第13項所述之方法，其中該第二 反應氣體中三氯化硼的含量約爲20-80sccm。 21. 如申請專利範圍第13項所述之方法，其中該第二 反應氣體更包括C12，其含量約爲20-80sccm。 22 .如韦謊專利範圍第丨3項所述之方法，其中該第二 反應氣體更包括％，其含-量約爲20- 80.s ccm :。 23.如申請專利範圍第13項所述之方法，其中該第二 反應氣體包括三氯化硼/Ch/N2所組成的混合氣體。 24 .如申請專利範圍第13項所述之方法，其中該第三 反應氣體中三氯化硼的含量約爲20-80s ccm。 經濟部智慧財產局員工消費合作杜印製 2 5 ·如申|靑專利範圍第13項所述之方法，其中該第三 反應氣體更包括Ch，其含量約爲.20-80seem。 26. 如申請專利範圍第.13.項所述之方法，其中該第三 反應氣體更包括N:，其含量約爲20-80sccm。 27. 如申請專利範圍第13項所述之方法，其中該第三 反應氣體包括三氯化硼/Ch/⑷所組成的混合氣體。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " /
TW087105068A 1998-04-03 1998-04-03 Method for etching tantalum oxide TW383427B (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW087105068A TW383427B (en) 1998-04-03 1998-04-03 Method for etching tantalum oxide
US09/074,639 US6001742A (en) 1998-04-03 1998-05-07 Method for etching tantalum oxide layer
DE19822048A DE19822048A1 (de) 1998-04-03 1998-05-16 Verfahren zum Ätzen von Tantaloxidschichten
FR9806529A FR2777114B1 (fr) 1998-04-03 1998-05-25 Procede d'attaque d'une couche d'oxyde de tantale
JP14757898A JP3230805B2 (ja) 1998-04-03 1998-05-28 酸化タンタルのエッチング処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087105068A TW383427B (en) 1998-04-03 1998-04-03 Method for etching tantalum oxide

Publications (1)

Publication Number Publication Date
TW383427B true TW383427B (en) 2000-03-01

Family

ID=21629811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087105068A TW383427B (en) 1998-04-03 1998-04-03 Method for etching tantalum oxide

Country Status (5)

Country Link
US (1) US6001742A (zh)
JP (1) JP3230805B2 (zh)
DE (1) DE19822048A1 (zh)
FR (1) FR2777114B1 (zh)
TW (1) TW383427B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2247441C2 (ru) * 2000-08-11 2005-02-27 Инфинеон Текнолоджиз Аг Устройство памяти и способ изготовления
US20030160024A1 (en) 2002-02-27 2003-08-28 Tadayashi Kawaguchi Plasma processing method and apparatus
JP2003332465A (ja) * 2002-05-14 2003-11-21 Mitsubishi Electric Corp 半導体メモリデバイスの製造方法
KR100519798B1 (ko) * 2003-12-11 2005-10-10 삼성전자주식회사 향상된 생산성을 갖는 박막 형성 방법
US20050153563A1 (en) * 2004-01-14 2005-07-14 Lam Research Corporation Selective etch of films with high dielectric constant
JP2007012788A (ja) * 2005-06-29 2007-01-18 Elpida Memory Inc 半導体装置の製造方法
KR100764446B1 (ko) 2005-12-28 2007-10-05 동부일렉트로닉스 주식회사 반도체소자의 금속배선 형성방법
EP2029790A1 (en) * 2006-06-02 2009-03-04 L'AIR LIQUIDE, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of forming high-k dielectric films based on novel titanium, zirconium, and hafnium precursors and their use for semiconductor manufacturing
KR100811271B1 (ko) * 2006-09-29 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
EP2257561B1 (en) 2008-02-27 2017-11-08 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method for forming a titanium-containing layer on a substrate using an atomic layer deposition (ald) process
JP6454492B2 (ja) * 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法
US9663547B2 (en) 2014-12-23 2017-05-30 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films
US9499571B2 (en) 2014-12-23 2016-11-22 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Germanium- and zirconium-containing compositions for vapor deposition of zirconium-containing films
US10106568B2 (en) 2016-10-28 2018-10-23 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Hafnium-containing film forming compositions for vapor deposition of hafnium-containing films

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
US5302240A (en) * 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2910382B2 (ja) * 1992-03-09 1999-06-23 日本電気株式会社 半導体装置の製造方法
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
JPH09251983A (ja) * 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
JP3112832B2 (ja) * 1996-05-30 2000-11-27 日本電気株式会社 半導体装置の製造方法
US5688719A (en) * 1996-06-07 1997-11-18 Taiwan Semiconductor Manufacturing Company Ltd Method for plasma hardening of patterned photoresist layers
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers

Also Published As

Publication number Publication date
DE19822048A1 (de) 1999-10-07
JPH11307519A (ja) 1999-11-05
JP3230805B2 (ja) 2001-11-19
US6001742A (en) 1999-12-14
FR2777114B1 (fr) 2002-02-15
FR2777114A1 (fr) 1999-10-08

Similar Documents

Publication Publication Date Title
TW383427B (en) Method for etching tantalum oxide
JP4282450B2 (ja) 半導体装置の製造方法
TW408487B (en) The manufacture method of capacitor
TW515091B (en) High dielectric capacitor and method for fabricating thereof
KR100212623B1 (ko) 반도체 메모리장치 및 그의 제조방법
JPH03165552A (ja) スタックトキャパシタ型ｄｒａｍとその製造方法
TW406417B (en) Manufacture of the cylinder-type capacitor of DRAM
TW399327B (en) The manufacturing method of DRAM capacitor
TW418531B (en) Manufacture method of capacitor of DRAM cell
TW463372B (en) Capacitor structure for DRAM and the manufacturing method thereof
TW388093B (en) Method for fabricating DRAM cell capacitor
TW405258B (en) Manufacture method of DRAM capacitor
TW417279B (en) Circuit-arrangement with at least one capacitor and its production method
KR100660347B1 (ko) 반도체 소자의 커패시터 및 그의 제조방법
TW456000B (en) Method for making an 8-shaped storage node DRAM cell
TW473994B (en) Method for fabricating DRAM cell capacitor
TW212246B (en) DRAM ladder capacitor
TW432698B (en) Method for fabricating capacitor of dynamic random access memory
TW405256B (en) Manufacture method of storage node
TW455982B (en) Manufacturing method of improved capacitor with rugged polysilicon surface
TW468259B (en) Manufacturing method of bit lines
TW405259B (en) Manufacture method of the charge storage structure
TW316328B (en) Manufacturing method of silicon nitride/silicon dioxide dielectric of stacked capacitor by inductively-coupled nitrogen plasma
TW415086B (en) Double crown-shaped capacitor with high dielectric parameter materials
TW311254B (en) Method of forming capacitor with multiple pillar structures

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees