FR2777114A1 - Procede d'attaque d'une couche d'oxyde de tantale - Google Patents
Procede d'attaque d'une couche d'oxyde de tantale Download PDFInfo
- Publication number
- FR2777114A1 FR2777114A1 FR9806529A FR9806529A FR2777114A1 FR 2777114 A1 FR2777114 A1 FR 2777114A1 FR 9806529 A FR9806529 A FR 9806529A FR 9806529 A FR9806529 A FR 9806529A FR 2777114 A1 FR2777114 A1 FR 2777114A1
- Authority
- FR
- France
- Prior art keywords
- reactive gas
- chlorine
- nitrogen
- layer
- normal conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 title claims abstract description 36
- 229910001936 tantalum oxide Inorganic materials 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims description 39
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 claims abstract description 52
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000007789 gas Substances 0.000 claims abstract description 43
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000000460 chlorine Substances 0.000 claims abstract description 28
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 28
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 21
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000008246 gaseous mixture Substances 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 241000158147 Sator Species 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- PYQQLJUXVKZOPJ-UHFFFAOYSA-K [B+3].[Cl-].[Cl-].[Cl-] Chemical compound [B+3].[Cl-].[Cl-].[Cl-] PYQQLJUXVKZOPJ-UHFFFAOYSA-K 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 229910015844 BCl3 Inorganic materials 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 27
- 239000003795 chemical substances by application Substances 0.000 description 13
- 239000000470 constituent Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Dans la fabrication d'une mémoire vive dynamique, on forme séquentiellement une couche d'oxyde de tantale (23), une couche de barrière (24) et une couche conductrice (25) sur une structure d'électrode inférieure (22) et le substrat (20). Ensuite, on définit un motif dans la couche conductrice, dans la couche de barrière et dans la couche d'oxyde de tantale en utilisant respectivement des premier, second et troisième gaz réactifs qui consistent tous en un mélange gazeux de trichlorure de bore, de chlore et d'azote (BCl3 /Cl2 /N2 ).
Description
PROCEDE D'ATTAQUE D'UNE COUCHE D'OXYDE DE TANTALE
La présente invention concerne un procédé pour attaquer une couche d'oxyde de tantale (Ta205). La présente invention concerne plus particulièrement un procédé de fabrication d'une mémoire vive dynamique (ou DRAM) qui fait intervenir l'attaque séquentielle d'une couche de sili- cium polycristallin et d'une couche d'oxyde de tantale, pour former un
motif sans avoir à passer d'une station d'attaque à une autre.
Une structure de mémoire vive dynamique (DRAM) classique comprend au moins un transistor métal-oxyde-semiconducteur (MOS) et un condensateur. La grille du condensateur est connectée à une ligne de mot et l'une des régions de source/drain est connectée à une ligne de bit BL. L'autre région de source/drain est connectée électriquement à un
condensateur, qui est connecté à son tour à une masse. On peut consi-
dérer la structure du condensateur dans une mémoire DRAM comme un
composant critique pour le stockage de données. Si le nombre de char-
ges qui sont stockées par un condensateur est élevé, le bit de données qui est stocké dans le condensateur est plus stable. Lorsque le bit de données qui est stocké dans le condensateur est lu par un amplificateur,
une capacité élevée est davantage capable de s'opposer à du bruit ex-
terne.
Dans la fabrication de semiconducteurs, on forme un conden-
sateur de mémoire DRAM par plusieurs étapes. Premièrement, on forme au moins une structure de transistor sur un substrat semiconducteur, et ensuite on forme un noeud de stockage au-dessus de l'une des régions de source/drain du transistor, pour former ainsi la structure d'électrode inférieure d'un condensateur. Ensuite, on forme séquentiellement sur la
structure d'électrode inférieure une couche d'oxyde de tantale, une cou-
che de nitrure de titane (TiN) et une couche de silicium polycristallin. On forme la couche de nitrure de titane au-dessus de la couche d'oxyde de
tantale, et les deux couches constituent ensemble une couche diélectri-
que composite pour le condensateur. La couche de silicium polycristallin
remplit la fonction d'une structure d'électrode supérieure du condensa-
teur. Enfin, on définit un motif dans la couche d'oxyde de tantale, la cou-
che de nitrure de titane et la couche de silicium polycristallin pour ache-
ver la structure de condensateur de mémoire DRAM.
La figure 1 est un organigramme montrant les étapes de fabri-
cation classiques dans la définition d'un motif d'une structure de conden-
sateur multicouche. Premièrement, I'étape 10 représente le début de l'opération, à un stade auquel la structure multicouche du condensateur, comprenant la structure d'électrode inférieure, la couche d'oxyde de
tantale, la couche de nitrure de titane et la couche de silicium polycris-
tallin, a déjà été déposée. Ensuite, I'étape 12 est accomplie en effectuant tout d'abord une opération de photolithographie et en attaquant ensuite la couche de silicium polycristallin pour former la structure d'électrode supérieure du condensateur. L'agent d'attaque pour attaquer la couche de silicium polycristallin est de préférence un mélange gazeux contenant HBr/CI2/He-O2. Ensuite, on effectue un changement de station d'attaque à l'étape 14. Le changement est nécessaire du fait que l'agent d'attaque qu'on utilise pour attaquer la couche de silicium polycristallin ne convient pas pour attaquer la couche d'oxyde de tantale et la couche de nitrure de titane. Ensuite, on accomplit l'étape 16 pour attaquer la couche de nitrure de titane et la couche d'oxyde de tantale (TiN/Ta205), pour définir ainsi
le motif de la couche diélectrique composite du condensateur.
Certains problèmes apparaissent souvent dans la définition du motif de la couche d'oxyde de tantale, de la couche de nitrure de titane et de la couche de silicium polycristallin. Le problème le plus important se produit lorsque l'attaque de la couche de silicium polycristallin est
terminée, et la couche de nitrure de titane doit être attaquée ensuite.
L'agent d'attaque qu'on utilise pour attaquer la couche de silicium poly-
cristallin est un mélange gazeux contenant HBr/CI2/He-O2, qui ne con-
vient pas pour attaquer le nitrure de titane. Par conséquent, on doit changer à la fois la station de traitement et les agents d'attaque, avant de pouvoir effectuer l'attaque suivante de la couche de nitrure de titane et de l'oxyde de tantale. Ce changement de station de traitement et d'agents d'attaque augmente le nombre d'étapes de traitement. En outre, certains agents d'attaque résiduels, utilisés dans l'attaque de la couche de silicium polycristallin, peuvent être entraînés jusque dans l'opération d'attaque suivante. Lorsqu'ils viennent en contact avec la couche de ni-
trure de titane, une certaine dissociation d'ions métalliques peut se pro-
duire. Par conséquent, la chambre de réaction peut être contaminée.
A la lumière de ce qui précède, on voit qu'il est nécessaire d'améliorer le processus d'attaque de la couche de silicium polycristallin,
de la couche de nitrure de titane et de la couche d'oxyde de tantale.
La présente invention procure ainsi un procédé d'attaque d'une couche d'oxyde de tantale qui utilise des agents d'attaque innovants, comprenant un mélange gazeux qui contient du trichlorure de bore, du chlore et de l'azote (BCI3/CI2/N2). En utilisant le mélange gazeux, on peut attaquer la structure multicouche d'un condensateur en une seule
opération d'attaque; en outre, il n'y a pas de contamination de la cham-
bre de réaction.
Pour atteindre ces avantages et d'autres, et conformément au but de l'invention, telle qu'elle est mise en oeuvre et décrite ici de façon générale, I'invention procure un procédé d'attaque d'une couche d'oxyde
de tantale dans la fabrication d'une mémoire DRAM. Le procédé com-
prend les étapes qui consistent à former la structure d'électrode infé-
rieure d'un condensateur sur un substrat semiconducteur et à former en-
suite séquentiellement une couche d'oxyde de tantale, une couche de barrière et une couche conductrice sur le substrat et sur la structure
d'électrode inférieure. Ensuite, on définit un motif dans la couche con-
ductrice en utilisant un premier gaz réactif qui comprend un mélange ga-
zeux de trichlorure de bore, de chlore et d'azote (BCI3/CI2/N2). Ensuite, on définit un motif dans la couche de barrière en utilisant un second gaz réactif qui comprend un mélange gazeux de trichlorure de bore, de chlore et d'azote (BCI3/CI2/N2). Enfin, on définit un motif dans la couche d'oxyde de tantale en utilisant un troisième gaz réactif qui comprend un mélange gazeux de trichlorure de bore, de chlore et d'azote
(BCI3/CI2/N2).
D'autres caractéristiques et avantages de l'invention seront
mieux compris à la lecture de la description qui va suivre d'un mode de
réalisation préféré, donné à titre d'exemple non limitatif. La suite de la
description se réfère aux dessins annexés, dans lesquels:
La figure 1 est un organigramme montrant les étapes de fabri-
cation classiques dans la définition d'un motif d'une structure de condensateur multicouche; Les figures 2A et 2B sont des coupes montrant la progression d'étapes de fabrication dans la définition d'un motif d'une structure de condensateur multicouche (comprenant une couche d'oxyde de tantale) sur un condensateur, conformément à un mode de réalisation préféré de l'invention; et La figure 3 est un organigramme montrant les étapes dans la
définition d'un motif d'une structure de condensateur multicouche con-
formément au mode de réalisation préféré de l'invention.
Chaque fois que c'est possible, on utilise les mêmes numéros
de référence dans les dessins et dans la description pour désigner les
éléments identiques ou semblables.
L'invention procure un agent d'attaque innovant qui contient un mélange gazeux de trichlorure de bore, de chlore et d'azote
(BCI3/C12/N2). La propriété caractéristique de cet agent d'attaque con-
siste en ce qu'il peut attaque; le silicium polycristallin, le nitrure de titane (TiN) et l'oxyde de tantale (Ta2O5). Par conséquent, on peut utiliser une
seule opération d'attaque pour former la structure multicouche d'un con-
densateur. En outre, le procédé est capable de réduire une contamination
sévère de la chambre de réaction.
Les figures 2A et 2B sont des coupes montrant la progression d'étapes de fabrication dans la définition d'un motif d'une structure de condensateur multicouche (comprenant une couche d'oxyde de tantale) sur un condensateur, conformément à un mode de réalisation préféré de I'invention. Premièrement, comme représenté sur la figure 2A, on forme sur un substrat semiconducteur 20 une couche isolante 21 dans laquelle est défini un motif. Ensuite, on forme la structure d'électrode inférieure 22 d'un condensateur, par exemple une couche de silicium polycristallin, dans la couche isolante 21, pour connecter électriquement une région de source/drain (non représentée) dans le substrat 20. Ensuite, on forme une structure multicouche sur la structure d'électrode inférieure 22 et sur la couche isolante 21. On forme la structure multicouche en déposant une couche mince d'oxyde de tantale 23, une couche mince de nitrure de titane 24 et une couche de silicium polycristallin 25. On forme la couche de nitrure de titane 24 sur la couche d'oxyde de tantale 23, et les deux couches forment ensemble une structure dielectrique composite. Du fait que l'oxyde de tantale a une constante diélectrique très élevée, d'environ
à 30, la couche d'oxyde de tantale 23 est capable d'augmenter la ca-
pacité du condensateur. Par conséquent, la couche d'oxyde de tantale a
des applications dans la fabrication d'une mémoire DRAM de 16 méga-
bits. Ensuite, on forme une couche de résine photosensible 26 sur la
couche de silicium polycristallin 25.
Ensuite, comme représenté sur la figure 2B, on effectue les
opérations de photolithographie et d'attaque en utilisant à titre de mas-
que la couche de résine photosensible 26. On attaque séquentiellement
la couche de silicium polycristallin 25, la couche mince de nitrure de ti-
tane 24 et la couche mince d'oxyde de tantale 23, en utilisant l'agent d'attaque caractéristique de l'invention. L'agent d'attaque est un mélange gazeux comprend du trichlorure de bore, du chlore et de l'azote
(BCI3/CI2/N2). Les constituants du mélange gazeux sont mélangés en-
semble en un rapport conforme au Tableau 1 ci-dessous.
Tableau 1: Débit relatif des constituants gazeux pour l'attaque du silicium polycristallin, du nitrure de titane et de l'oxyde de tantale Constituant (gazeux) Débit de gaz (unité: cm3/nin ramené aux conditions normales) Chlore (Cl2) 20 - 80 Trichlorure de bore (BCI3) 20 - 80 Azote (N2) 20 - 80 Dans le Tableau 1, I'unité cm3/min désigne le débit de gaz en
centimètres cubes par minute, ramené aux conditions normales, et cha-
que constituant dans le mélange gazeux remplit une fonction définie. Par
exemple, le chlore Cl2 est un gaz réactif principal pour l'attaque, le tri-
chlorure de bore BOC13 est utilisé à titre d'agent pour effectuer un bom-
bardement physique, et l'azote gazeux remplit la fonction d'un matériau
de passivation de parois latérales.
La figure 3 est un organigramme montrant les étapes dans la définition de motif d'une structure de condensateur multicouche confor- mément au mode de réalisation préféré de l'invention. Premièrement, l'étape 30 représente le début de l'opération, à un stade dans lequel la
structure multicouche du condensateur, comprenant la structure d'élec-
trode inférieure, la couche d'oxyde de tantale, la couche de nitrure de titane et la couche de silicium polycristallin, a déjà été déposée. Ensuite, l'étape 32 est accomplie en effectuant tout d'abord une opération de
photolithographie, et en attaquant ensuite la couche de silicium polycris-
tallin pour former la structure d'électrode supérieure du condensateur.
L'agent d'attaque pour attaquer la couche de silicium polycristallin est de préférence un mélange gazeux de trichlorure de bore, de chlore et d'azote (BCI3/C121N2). Ensuite, I'étape 34 est accomplie pour attaquer la couche de nitrure de titane et la couche d'oxyde de tantale (TiN/Ta2O5) pour former la structure diélectrique composite du condensateur. L'agent d'attaque pour attaquer la couche de nitrure de titane et la couche d'oxyde de tantale est de préférence un mélange gazeux de trichlorure de bore,
de chlore et d'azote (BC131CI21N2). Par conséquent, une structure de con-
densateur complète est formée en une seule opération d'attaque, utilisant le mélange gazeux qui comprend du trichlorure de bore, du chlore et de l'azote.
En résumé, le procédé d'attaque d'une couche d'oxyde de tan-
tale que procure l'invention présente, entre autres, les avantages suivants: (1) L'agent d'attaque que procure l'invention, c'est-à-dire le
mélange gazeux ayant les constituants BCI31C12/N2, est capable d'atta-
quer une couche de silicium polycristallin, une couche de nitrure de titane
et une couche d'oxyde de tantale pour former un motif uniforme.
(2) L'agent d'attaque que procure l'invention, c'est-à-dire un
mélange gazeux ayant les constituants BCI3/C12/N2, est capable d'effec-
tuer une attaque de formation de motif dans la structure multicouche en
une seule opération d'attaque. Des étapes de traitement sont donc éco-
nomisées.
(3) L'agent d'attaque qui est utilisé dans l'invention ne dissocie
pas des ions métalliques au contact avec une couche de nitrure de titane.
La contamination de la chambre de réaction est donc fortement réduite.
Il va de soi que de nombreuses modifications peuvent être ap-
portées au procédé décrit et représenté, sans sortir du cadre de l'inven-
tion.
Claims (28)
1. Procédé pour attaquer de l'oxyde de tantale, caractérisé en
ce qu'il comprend les étapes suivantes: on fournit un substrat semicon-
ducteur (20) et on forme ensuite séquentiellement une première couche conductrice (22), une couche diélectrique (23) et une seconde couche
conductrice (25) sur le substrat (20); on effectue des opérations de pho-
tolithographie et d'attaque, dans lesquelles la définition d'un motif dans la seconde couche conductrice (25) est accomplie en utilisant un premier gaz réactif qui contient du trichlorure de bore (BC13); et on effectue des opérations de photolithographie et d'attaque, dans lesquelles la définition d'un motif dans la couche diélectrique (23) est accomplie en utilisant un
second gaz réactif qui contient du trichlorure de bore (BC13).
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la couche diélectrique (23) comprend le dépôt
d'oxyde de tantale (Ta205).
3. Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de la seconde couche conductrice (25) comprend le
dépôt de silicium polycristallin.
4. Procédé selon la revendication 1, caractérisé en ce que le débit, ramené aux conditions normales, de trichlorure de bore gazeux
(BCI3) dans le premier gaz réactif est d'environ 20 à 80 cm3/min.
5. Procédé selon la revendication 1, caractérisé en ce que le premier gaz réactif comprend en outre du chlore (CI2), et le débit de chlore gazeux, ramené aux conditions normales, est d'environ 20 à 80
cm3/min.
6. Procédé selon la revendication 1, caractérisé en ce que le premier gaz réactif comprend en outre de l'azote (N2) et le débit d'azote
gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
7. Procédé selon la revendication 1, caractérisé en ce que le premier gaz réactif comprend un mélange gazeux de trichlorure de bore,
de chlore et d'azote BCI3/CI2/N2.
8. Procédé selon la revendication 1, caractérisé en ce que le débit, ramené aux conditions normales, de trichlorure de bore gazeux
(BC13) dans le second gaz réactif est d'environ 20 à 80 cm3/min.
9. Procédé selon la revendication 1, caractérisé en ce que le second gaz réactif comprend en outre du chlore (Cl2), et le débit de chlore gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
10. Procédé selon la revendication 1, caractérisé en ce que le second gaz réactif comprend en outre de l'azote (N2) et le débit d'azote
gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
11. Procédé selon la revendication 1, caractérisé en ce que le second gaz réactif comprend un mélange gazeux de trichlorure de bore,
de chlore et d'azote BCI3/CI2/N2.
12. Procédé selon la revendication 1, caractérisé en ce qu'après la formation de la couche diélectrique (23), on dépose en outre
une couche de barrière (24) sur la couche diélectrique (23), avant de dé-
poser la seconde couche conductrice (25), et on définit ensuite un motif dans la couche de barrière (24) en utilisant un mélange gazeux réactif
qui contient du trichlorure de bore, du chlore et de l'azote BCI3/CI2/N2.
13. Procédé selon la revendication 12, caractérisé en ce que l'étape de formation de la couche de barrière (24) comprend le dépôt de
nitrure de titane (TiN).
14. Procédé d'attaque d'oxyde de tantale, ce procédé conve-
nant pour la fabrication d'une mémoire vive dynamique, caractérisé en ce
qu'il comprend les étapes suivantes: on fournit un substrat semiconduc-
teur (20), on forme la structure d'électrode inférieure (22) d'un conden-
sateur et ensuite on dépose séquentiellement une couche d'oxyde de tantale (23), une couche de barrière (24) et une couche conductrice (25) sur le substrat (20) et sur la structure d'électrode d'inférieure (22); on
effectue des opérations de photolithographie et d'attaque, dans lesquel-
les la définition d'un motif dans la couche conductrice (25) est accomplie en utilisant un premier gaz réactif qui contient du trichlorure de bore (BC13); on effectue des opérations de photolithographie et d'attaque, dans lesquelles la définition d'un motif dans la couche de barrière (24)
est accomplie en utilisant un second gaz réactif qui contient du trichlo-
rure de bore (BC13); et on effectue des opérations de photolithographie et d'attaque, dans lesquelles la définition d'un motif dans la couche d'oxyde de tantale (Ta205) (23) est accomplie en utilisant un troisième gaz réactif
qui contient du trichlorure de bore (BCl3).
15. Procédé selon la revendication 14, caractérisé en ce que l'étape de formation de la couche de barrière (24) comprend le dépôt de
nitrure de titane (TiN).
16. Procédé selon la revendication 14, caractérisé en ce que I'étape de formation de la conductrice (25) comprend le dépôt de silicium polycristallin.
17. Procédé selon la revendication 14, caractérisé en ce que le débit, ramené aux conditions normales, de trichlorure de bore gazeux
(BC13) dans le premier gaz réactif, est d'environ 20 à 80 cm3/min.
18. Procédé selon la revendication 14, caractérisé en ce que le premier gaz réactif comprend en outre du chlore (Cl2), et le débit de chlore gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
19. Procédé selon la revendication 14, caractérisé en ce que le premier gaz réactif comprend en outre de l'azote (N2), et le débit d'azote
gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
20. Procédé selon la revendication 14, caractérisé en ce que le premier gaz réactif comprend un mélange gazeux de trichlorure de bore, de chlore et d'azote BCI3/C12/N2
21. Procédé selon la revendication 14, caractérisé en ce que le débit, ramené aux conditions normales, de trichlorure de bore gazeux
(BC13) dans le second gaz réactif est d'environ 20 à 80 cm3/min.
22. Procédé selon la revendication 14, caractérisé en ce que le second gaz réactif comprend en outre du chlore (Cl2), et le débit de chlore gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
23. Procédé selon la revendication 14, caractérisé en ce que le second gaz réactif comprend en outre de l'azote (N2), et le débit d'azote
gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
24. Procédé selon la revendication 14, caractérisé en ce que le second gaz réactif comprend un mélange gazeux de trichlorure de bore,
de chlore et d'azote BCI3/C12/N2.
25. Procédé selon la revendication 14, caractérisé en ce le dé-
bit, ramené aux conditions normales, de trichlorure de bore gazeux (BCI3)
dans le troisième gaz réactif est d'environ 20 à 80 cm3/min.
26. Procédé selon la revendication 14, caractérisé en ce que le troisième gaz réactif comprend en outre du chlore (Cl2), et le débit de chlore gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
27. Procédé selon la revendication 14, caractérisé en ce que le troisième gaz réactif comprend outre de l'azote (N2), et le débit d'azote
gazeux, ramené aux conditions normales, est d'environ 20 à 80 cm3/min.
28. Procédé selon la revendication 14, caractérisé en ce que le troisième gaz réactif comprend un mélange gazeux de trichlorure de
bore, de chlore et d'azote BCI3/CI2/N2.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087105068A TW383427B (en) | 1998-04-03 | 1998-04-03 | Method for etching tantalum oxide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2777114A1 true FR2777114A1 (fr) | 1999-10-08 |
| FR2777114B1 FR2777114B1 (fr) | 2002-02-15 |
Family
ID=21629811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9806529A Expired - Fee Related FR2777114B1 (fr) | 1998-04-03 | 1998-05-25 | Procede d'attaque d'une couche d'oxyde de tantale |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6001742A (fr) |
| JP (1) | JP3230805B2 (fr) |
| DE (1) | DE19822048A1 (fr) |
| FR (1) | FR2777114B1 (fr) |
| TW (1) | TW383427B (fr) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2247441C2 (ru) * | 2000-08-11 | 2005-02-27 | Инфинеон Текнолоджиз Аг | Устройство памяти и способ изготовления |
| US20030160024A1 (en) | 2002-02-27 | 2003-08-28 | Tadayashi Kawaguchi | Plasma processing method and apparatus |
| JP2003332465A (ja) * | 2002-05-14 | 2003-11-21 | Mitsubishi Electric Corp | 半導体メモリデバイスの製造方法 |
| KR100519798B1 (ko) * | 2003-12-11 | 2005-10-10 | 삼성전자주식회사 | 향상된 생산성을 갖는 박막 형성 방법 |
| US20050153563A1 (en) * | 2004-01-14 | 2005-07-14 | Lam Research Corporation | Selective etch of films with high dielectric constant |
| JP2007012788A (ja) * | 2005-06-29 | 2007-01-18 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR100764446B1 (ko) | 2005-12-28 | 2007-10-05 | 동부일렉트로닉스 주식회사 | 반도체소자의 금속배선 형성방법 |
| EP2029790A1 (fr) * | 2006-06-02 | 2009-03-04 | L'AIR LIQUIDE, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Procédé de formation de films à constante diélectrique élevée à base de nouveaux précurseurs de titane, de zirconium et d'hafnium et utilisation desdits films pour la fabrication de semi-conducteurs |
| KR100811271B1 (ko) * | 2006-09-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| EP2257561B1 (fr) | 2008-02-27 | 2017-11-08 | L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Procédé de formation d'une couche à teneur en titane sur un substrat à l'aide d'un procédé de déposition en couches atomiques (ald) |
| JP6454492B2 (ja) * | 2014-08-08 | 2019-01-16 | 東京エレクトロン株式会社 | 多層膜をエッチングする方法 |
| US9663547B2 (en) | 2014-12-23 | 2017-05-30 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Silicon- and Zirconium-containing compositions for vapor deposition of Zirconium-containing films |
| US9499571B2 (en) | 2014-12-23 | 2016-11-22 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Germanium- and zirconium-containing compositions for vapor deposition of zirconium-containing films |
| US10106568B2 (en) | 2016-10-28 | 2018-10-23 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Hafnium-containing film forming compositions for vapor deposition of hafnium-containing films |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0560575A1 (fr) * | 1992-03-09 | 1993-09-15 | Nec Corporation | Méthode de gravure d'un film de polysilicium sur un substrat de silicium mono-cristallin |
| EP0795896A2 (fr) * | 1996-03-15 | 1997-09-17 | ROHM Co., Ltd. | Procédé de gravure sèche |
| GB2313708A (en) * | 1996-05-30 | 1997-12-03 | Nec Corp | Etching aluminium alloy and titanium nitride multilayer films |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4997746A (en) * | 1988-11-22 | 1991-03-05 | Greco Nancy A | Method of forming conductive lines and studs |
| US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| TW321731B (fr) * | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| US5688719A (en) * | 1996-06-07 | 1997-11-18 | Taiwan Semiconductor Manufacturing Company Ltd | Method for plasma hardening of patterned photoresist layers |
| US5726102A (en) * | 1996-06-10 | 1998-03-10 | Vanguard International Semiconductor Corporation | Method for controlling etch bias in plasma etch patterning of integrated circuit layers |
-
1998
- 1998-04-03 TW TW087105068A patent/TW383427B/zh not_active IP Right Cessation
- 1998-05-07 US US09/074,639 patent/US6001742A/en not_active Expired - Fee Related
- 1998-05-16 DE DE19822048A patent/DE19822048A1/de not_active Ceased
- 1998-05-25 FR FR9806529A patent/FR2777114B1/fr not_active Expired - Fee Related
- 1998-05-28 JP JP14757898A patent/JP3230805B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0560575A1 (fr) * | 1992-03-09 | 1993-09-15 | Nec Corporation | Méthode de gravure d'un film de polysilicium sur un substrat de silicium mono-cristallin |
| EP0795896A2 (fr) * | 1996-03-15 | 1997-09-17 | ROHM Co., Ltd. | Procédé de gravure sèche |
| GB2313708A (en) * | 1996-05-30 | 1997-12-03 | Nec Corp | Etching aluminium alloy and titanium nitride multilayer films |
Non-Patent Citations (1)
| Title |
|---|
| T.KANNIAINEN ET AL: "Growth of dielectric HfO2/Ta2O5 thin film nanolaminate capacitors by atomic layer epitaxy", PROCEEDINGS OF THE SYMPOSIUM ON INTERCONNECT AND CONTACT METALLIZATION, 31 August 1997 (1997-08-31) - 5 September 1997 (1997-09-05), Paris,France, pages 36 - 45, XP002093697 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19822048A1 (de) | 1999-10-07 |
| JPH11307519A (ja) | 1999-11-05 |
| JP3230805B2 (ja) | 2001-11-19 |
| TW383427B (en) | 2000-03-01 |
| US6001742A (en) | 1999-12-14 |
| FR2777114B1 (fr) | 2002-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2777114A1 (fr) | Procede d'attaque d'une couche d'oxyde de tantale | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US6483143B2 (en) | Semiconductor device having a capacitor structure including a self-alignment deposition preventing film | |
| US20040224475A1 (en) | Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices | |
| US6025264A (en) | Fabricating method of a barrier layer | |
| US9023711B2 (en) | Methods for forming a conductive material and methods for forming a conductive structure | |
| KR100639219B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100528073B1 (ko) | 반도체소자 제조방법 | |
| US6617250B2 (en) | Methods of depositing a layer comprising tungsten and methods of forming a transistor gate line | |
| US6667228B2 (en) | Method for fabricating cell plugs of semiconductor device | |
| US7060609B2 (en) | Method of manufacturing a semiconductor device | |
| US20080061399A1 (en) | Semiconductor device and method for fabricating the same | |
| US7547598B2 (en) | Method for fabricating capacitor in semiconductor device | |
| US20060105537A1 (en) | Method for forming storage electrode of semiconductor device | |
| EP0975018A1 (fr) | Procédé de formation d'une capacité sur un circuit intégré | |
| US6734053B2 (en) | Effective MIM fabrication method and apparatus to avoid breakdown and leakage on damascene copper process | |
| KR100811255B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US6359296B1 (en) | Circuit arrangement with at least one capacitor | |
| KR100778851B1 (ko) | 반도체 소자의 ｍｉｍ 커패시터 형성방법 | |
| JPH02114549A (ja) | ウエファ上に形成されプレナー化された導電性ピラーによるサブミクロン接点の形成方法 | |
| KR20000026975A (ko) | 반도체 장치의 제조 방법 | |
| US20050233563A1 (en) | Recess reduction for leakage improvement in high density capacitors | |
| KR950034600A (ko) | 글로벌평탄화방법 | |
| KR100622610B1 (ko) | 반도체소자의 캐패시터 및 그의 제조 방법 | |
| KR20060007681A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070131 |