JPH02114549A - ウエファ上に形成されプレナー化された導電性ピラーによるサブミクロン接点の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ウェファ上に効率良く接点を形成するための
方法に関する。

（従来技術とその問題点） サブマイクロメータ（ＶＬＳＩ及びＵＬＳ　Ｉ）モノリ
チソク集積技術における挑戦するに値する問題点の一つ
は、接点又は多レベル相互接続の形成である。サブミク
ロン接点を形成するための共通技術は、サブミクロン範
囲の直角のデイメンジョンを有する形態の食刻区画（つ
まり非常に厳重な回折限界に対処しなければならない）
、サブミクロン孔内及び実質的な縦ステップ上での信頼
できる金属の付着、及びそれに伴う技術等いくつかの製
造ステップに制限を課す。近年、現像の前に特殊な処理
を通して潜像を反転させる特殊なフォトレジスト材料を
使用することにより、通常使用されている負のフォトレ
ジストの区画ポテンシャルより這かに大きい区画ポテン
シャルを有する正のフォトレジストの使用を許容する反
転像写真食刻区画法が開発されている。短波長放射線及
び高分解光学機器を使用することにより、０．７から０
．８μｍの接点を区画することができる。しかしサブミ
クロン孔の必然的に急勾配になる壁部上に良好な金属被
覆を確保することは困難であるままになっている。

最近前記孔を充填する問題を解決するプロセスが提案さ
れている（いわゆる「プラグ」プロセス）が、この新規
なプロセスは写真食刻区画ステップに関連する問題を救
済しない。この「プラグ」プロセスは接点エリアの区画
を、絶縁層をマスキングしエツチングし、更に化学蒸着
（ＣＶＤ）により付着されたタングステン又は強くドー
プされた多結晶シリコン又は珪化シリコンで接点の「孔
」を充填することにより行っている。連続的な「エッチ
ハック」処理によると、導電性物質の付着フィルムが除
去されて導電性物質で部分的に充填された（詰められた
）絶縁層中に接点の孔が残る。

金属層がその後に付着する。

ステ・７プカバーを改良するこの解決法は依然として接
点を形成するために絶縁層を通してサブミクロン孔を区
画し形成することを必要としている。

僅かなステップカバーの問題しか有しない小さいデイメ
ンジョンの接点及び多レベル相互接続の形成に特別に考
慮しているこれらの問題に対する解決法の他のアプロー
チが、Ｊ、Ｌ、イエ−１Ｇ。

Ｗ、ヒルズ及びＷ、Ｔ、コツクランによりＩＥＥＥ、Ｖ
−ＭＩＣ会議で１９８８年６月１３．１４日に「反転ピ
ラー及びマスクを使用しない接点−２種の新規な凹部を
有する金属スキーム及び従来のＶＬＳＩ金属化スキーム
との比較」と題する報文中で報告されている。開示され
た方法は、本質的に単一の金属付着ステップを通して金
属により充填される絶縁物質中に溝を形成することに基
づくもので、これにより接点の孔も溝の底部も同時に金
属により充填され、次いで該金属はエッチバックされて
溝（相互接続）°及び接点の孔（プラグ）内に金属残渣
を残す。

（発明の目的と発明の概要） 本発明の主要な目的は、サブミクロンエリアの写真食刻
区画の問題及びステップカバーの問題をうまく低減でき
かつ従来の装置及び材料で容易に実施できる、製造され
ているウェファ中の異なったレベルの導電層間に接点又
は相互接続経路を形成するための方法を提供することで
ある。

基本的に本発明方法は、接点が形成されるべき半導体層
又は導電層上に絶縁層を形成する前に、形成されるべき
接点のそれぞれのエリア内に導電ピラーを形成すること
に依存している。前記絶縁層はプレナー化操作を使用し
て先立って形成された導電ピラーの周囲に形成される。

次いで上方のレベルの導電層を、プレナー化された表面
上に、プレナー化された絶縁層から上方に延びるピラー
のピークと接触するように付着することができる。

絶縁物質の絶縁層を通るサブミクロン孔を区画し形成し
次いで該孔を導電物質で充填する既知技術に対して、本
発明方法は、孔の代わりに食刻上の困難性が決定的に少
ないように実施できるサブミクロンの「アイランド」の
区画を使用するという利点を有し、これは、絶縁物質の
絶縁層の厚さを通して形成されるサブミクロン孔を充填
（詰める）するために化学蒸着により付着されたタング
ステン又は強くドープされた多結晶シリコン又は珪化タ
ングステンを使用する既知の「プラグ」技術に対して、
ステンブカバーの問題を完全に除去できかつ製造ステッ
プ数をより少なくすることができる。

（図面の簡単な説明） 添付図面を参照しながら基本的なプロセスを例示するこ
とにより及び好ましいＢ様に従って本発明を説明する。

第１図から第８図は、異なった半導体又は導体レベル間
に接点又は相互接続を形成するための本発明プロセスの
基本的なステップを示している。。

（好ましい態様の説明） 図面は、単結晶半導体シリコン基板１上で、シリコン表
面上に成長している活性エリアが電界酸化物２により区
画されているような、製造中のウェファの部分断面図で
ある。

一般に比較的低い抵抗を有する強くドープされた多結晶
シリコンである第１のつまりゲート金属レベル３を、最
終的にそれを通して接点が開口される第１の絶縁層の付
着を意図する既知の方法とは異なった方法で区画した後
、ソース及びドレーンエリア上に存在するゲート酸化物
層は、本発明プロセスに従って、単結晶シリコン１が活
性エリア中で露出するまでエツチングされ、同時に同じ
エツチング処理により先立って区画された多結晶ゲート
シリコンランナ３の表面の「クリーニング」を提供する
。好ましくはエツチングはＣ２Ｆ、１０□のプラズマを
使用するＲＩＥタイプのプラズマ中で実施され、つまり
シリコンの接点エリアにおける重合性残渣及び／又はイ
ンブラントされた水素原子の混入を防止するために、無
視できる量の重合生成物と水素を発生するプラズマを使
用して実施される。一般にエツチングは、活性エリア中
の単結晶シリコン１及び多結晶シリコンゲートランナ３
の表面の両者が最大約１００人の深さだけ剥離するまで
続けられる。

更に単結晶シリコンの表面に不純物が存在しないことを
確保するため、窒素雰囲気下約６００°Ｃで約３時間ア
ニーリング処理を行い、ソース及びドレーンエリア中の
ゲート酸化物層のエツチングプロセスの最後に吸収され
て残ることのある痕跡量のフッ素及び／又は炭素を除去
してもよい。

このように形成された第１図に示すようなウェファ表面
上に、好ましい厚さが８００から９００人であるチタン
層４を、スパッタ付着プロセス（あるいは任意の等価プ
ロセス）により付着させる。該チタンフィルム４は後述
するように、エツチングストップ層及び金属バリア層と
しての二重の機能を有している（第２図）。

このチタンフィルム４上には、好ましい厚さが４０００
から６０００人である多結晶シリコン層５が約５８０℃
で行われる化学蒸着法により付着される。該多結晶シリ
コン層５はその体抵抗を低くするために強くドープされ
ている。このステップの間、下に位置するチタンフィル
ム４は単結晶シリコン基板ｌの活性エリア中のドーパン
ト種の拡散を防止する。ドープされた多結晶シリコンの
代わりに化学蒸着により付着される任意の他の好適な導
電性物質例えばタングステンや珪化タングステンを使用
することができる（第３図）。重ねられた導電層４及び
５は形成されるべき接点のための多層専電マトリックス
を構成する。

標準的なマスクと像反転技術を使用する通常のマスキン
グステップにより、接点又は相互接続の望ましい断面（
実質的にサブミクロンのデイメンジョン）と実質的に同
一の断面を有するフォトレジストのプラグ６が形成され
るべき接点のエリア上に突出するよう区画される（第４
図）。

この時点で、導電層５は下に位置するチタンフィルム（
エツチングのストップ）が露出するまでＲＩＥタイプの
プラズマ中で異方的にエツチングされ、８亥フィルムは
エツチングがチタンに達したときに個別のシグナルを発
生させるために特に効果的である。導電層５を通るエツ
チング孔の底部に露出する残りのチタン層は次いで残り
のマスキングフォトレジストのために除去される。エツ
チング、及びチタン及びフォトレジスト除去の最後には
、その断面は第５図に示すもののようになる。

接点エリア上（活性エリア内の単結晶シリコン基板１の
表面上及び第１つまりゲート金属レベルのランナの表面
上）では、サブミクロンの断面を有しチタンバリア要部
４及び例えばドープされた多結晶シリコンのような異な
った導電性物質５のライザ部により構成される導電性ピ
ラーがそのように形成されている。

低圧化学蒸着プロセス（ＬＰＧＶＤ）によりテトラエチ
ルオルトシリケート　（ＴＥ０１）から適合して付着さ
れた酸化シリコンに起因する約２０００から４０００人
の厚さを有する絶縁物質７の第１の絶縁層が第６図に示
すように形成される。

例えばアルコール中に希釈されたシロキサンを使用し、
それを、フォトレジスト物質を調合するために使用され
るものと類似する回転プレートａ合器により液体状態中
に加え、かつ引き続いて所望の形態的に平滑な表面を有
する絶縁ガラスに変換するために熱処理されて形成され
たスパン・オン・グラス（ＳＯＧ）である第２のブレナ
ー絶縁層８が、前記ＴＥＯ３の第１の絶縁層７上に付着
されている。該プレナーＳＯＧは、ウェファの存在する
表面の形態的特徴を実質的に完全に覆い隠してしまうた
めに十分な量をウェファの表面上に分布させ、特に第１
の絶縁ＴＥ０３層７により既に被覆されている導電性ピ
ラー５は覆い隠される。

エッチバックプロセスにより、導電性ピラー５のピーク
は第７図に示すように露出される。

次いで第２のレベルの金属層９が、第８図に示すように
、個々の先立って形成された導電性ピラー５の表面ピー
クに接触するように、ウェファのプレナー化された表面
上に付着される。

第２の金属レベルのランナ又は導電性経路を幾何的に区
画するための通常のマスキングステップを続けることが
でき、更に標準的な順序のステップに従って製造プロセ
スを継続することができる。

【図面の簡単な説明】

第１．２．３．４．５．６．７及び８図は、本発明方法
に従って接点又は相互接続を形成するプロセスの基本的
なステップを例示するものである。 ・単結晶シリコ ・ランナ　４・ ・導電層　６・ ・絶縁Ｎ　８・ ・金属層 ン　２・・・電界酸化物 ・・チタンフィルム ・・プラグ ・・絶縁層

Claims (1)

1. 【特許請求の範囲】 （ａ）接点とされるべきウエファの層の表面を露出させ
   かつ清浄し、 （ｂ）前記ウエファの表面上に、拡散バリア物質である
   エッチングをストップさせる第１の導電層を付着させ、 （ｃ）該第１の導電層上に、形成されるべき接点の多層
   導電性マトリックスを形成するために十分な厚さの導電
   性物質の少なくとも１層の第２の層を付着させ、 （ｄ）フォトレジスト物質層を付着させ、形成されるべ
   き接点のエリア上から突出する接点の所望の断面と実質
   的に等価の断面を有するフォトレジストのプラグを写真
   食刻的に区画し、 （ｅ）エッチングをストップする第１の導電層が露出す
   るまで、前記フォトレジストプラグによりマスクされて
   いないエリアの第２の導電層を異方的にエッチングし、 （ｆ）前記プラグの残りのフォトレジスト及び露出して
   いるエリアにある前記エッチングをストップする第１導
   電層を除去し、これにより、バリア物質の第１の導電層
   と導電性物質の第２の層の厚さの合計に対応する高さだ
   け、接点が形成される前記層の表面から広がるピラーを
   前記マトリックスから区画し、 （ｇ）前記導電性ピラーを含むウエファの表面上に、絶
   縁性物質の第１の層を適合するよう付着させ、 （ｈ）前記導電性ピラーを完全に覆い隠すために十分な
   厚さを有する絶縁物質のプレナー化された第２の層を付
   着させ、 （ｉ）前記導電性ピラーのピークが露出するまで絶縁性
   物質の前記プレナー化された第２層のエッチングバック
   を行い、かつ、 （ｊ）前記導電性ピラーにより形成される接点を電気的
   に接続するための金属層を付着させ幾何的に区画するこ
   と、 を含んで成るウエファの少なくとも１層の半導電層又は
   導電層に接点を形成するための方法。 （２）第１の導電層がチタン層で、導電性物質の第２層
   が強くドープされた多結晶シリコンの層であり、かつ第
   １の絶縁層がテトラエチルオルトシリケートから低圧化
   学蒸着により形成された酸化シリコン層である請求項１
   に記載の方法。