JPH02281736A - 多層配線形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造工程における多層配線の形
成方法に関する。

〔発明の概要〕

本発明は、半導体装置の製造工程における多層配線の形
成方法に関し、更に詳しくは、基体の拡散層上にバリヤ
メタル層および導電性材料層を形成してコンタクトホー
ルの形状にバターニングして一体に残し、次にバイアス
スパッタリング法またはバイアスＣＶＤ法等により平坦
化絶縁層を形成し、ついでこの平坦化絶縁層をエッチバ
ックして前記導電性材料層表面を露出させ、ここに上層
配線層を形成することを特徴とする、信頼性に優れた多
層配線形成方法に関する。

〔従来の技術〕

ＬＳＩ等半導体装置の高集積度化、高速度化にともない
、線幅がますます微細化する装置内配線の多層化技術の
重要性が高まっている。とりわけコンタクトホールは、
そのアスペクト比すなわち深さと直径の比が例えば１以
上と大きくなってきており、この微細なコンタクトホー
ルへの導電性材料の信頼性ある埋め込み技術の重要性が
増している。

従来、シリコン等半導体基体の浅い拡散層上の絶縁膜に
開口したアスペクト比の小さなコンタクトホール内部を
、アルミニウム（八りや八１を主体とする合金からなる
導電性材料で埋め込むに際しては、引き続く熱処理工程
におけるアロイスパイクやシリコンノジュールの発生に
起因する信頼性の低下を防ぐため、バリヤメタルを介す
る方法が用いられてきた。これを従来の多層配線の一例
を示す断面図である第２図にもとづき説明する。同図に
おいて３はｐ゛またはｎ゛型の浅い拡散層であり、拡散
層３および素子分離絶縁層２上の絶縁層２１には浅い接
続孔が開口している。ここにタングステン（−）等の高
融点金属層５およびその窒化物層６をこの順に薄く堆積
してバリヤメタル層７とし、つぎにＡＩまたはＡｔを主
体とする合金からなる導電性材料層４を埋め込むのであ
る（例えば、特開昭６１−８４１５４号公報参照）。し
かしコンタクトホールの直径が小さくなり、アスペクト
比が例えば１以上と大きくなってくると、高融点金属層
５やその窒化物層６、あるいは導電性材料層４のステッ
プカバレッジが必ずしも満足できる状態ではなくなり、
断線やエレクトロマイグレーションが発生する等、信頼
性のある多層配線を形成することが困難であった。

ステップカバレッジに優れた埋め込み方法としてはバイ
アススパッタリング法等が知られているが、この方法も
コンタクトホールの直径が例えば０．５μｍ以下に微細
化すると、やはりそのステップカバレッジ特性に問題が
残った（例えば、月刊Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｗ
ｏｒｌｄ誌、１９８８年２月号、Ｐ、７７参照）。

そこで、ステップカバレッジの問題を根本的に解決する
方法として、例えば下層配線層と上層配線層とを接続す
るピアホールの形成法については、いわゆるピラー法が
知られている（ＩＥＥＥ、　Ｖ−旧ＣＣｏｎｆ、、ｐ２
３．　Ｊｕｎｅ　２１−２２１９８４）　、これは、下
層配線層上のピアホールとなるべき部分に、予め６１層
をピアホールの形状にパターニングして残しておき、こ
こに平坦化絶縁層と上層配線を形成するものである。こ
の方法を、従来の多層配線の他の一例を示す工程図であ
る第３図（ａ）〜（ｅ）にもとづき説明を加える。まず
、第３図（ａ）のように、ＡＩからなる下層配線層３１
、クロム（Ｃｒ）層３２　、ＡＩ層３３をこの順に例え
ばそれぞれ０．５．０．１．１゜０μｍの厚さに形成す
る。次に同図（ｂ）のようにＡＩ層３３をエツチングし
てピアホールの形状にパターン化して残す。クロム（Ｃ
ｒ）層３２は旧層３３のエツチングをストップするため
の層である。つぎに同図（ｃ）のようにポリイミド３４
およびレジスト３５による平坦化層間絶縁膜を形成して
ＡＩ層３３を埋設する。さらに同図（ｄ）のように平坦
化層間絶縁膜をエッチバックしてＡＩ層３３の表面を露
出させる。続けてここに上層配線層９を形成して同図（
ｅ）のように多層配線を形成するのである。

〔発明が解決しようとする課題〕

前記した従来例による多層配線形成法においては、下層
配線層と上層配線層とを接続するＡＩによるピアホール
の形成が可能となる。しかし、Ｓｉ等半導体基体の浅い
拡散層上に、バリヤメタルを介した導電性材料層からな
るコンタクトホールを形成する多層配線にこの方法を適
用することはできない。

そこで本発明の課題は、Ｓｉ等半導体基体の浅い拡散層
上に、バリヤメタルを介した導電性材料層からなるコン
タクトホールを形成する多層配線形成法において、コン
タクトホールの直径が微細であり、またそのアスペクト
比が大きい場合にあっても、コンタクト抵抗値が小さく
、信頼性に優れた多層配線を形成する方法を提供するこ
とである。

〔課題を解決するための手段〕

前述した課題を達成するため、本発明における多層配線
形成方法は、まずＳｉ等半導体基体の浅い拡散層上に、
バリヤメタル層および導電性材料層をこの順に全面に形
成し、次にコンタクトホールとすべき形状にバリヤメタ
ル層および導電性材料層を一体にパターン化して残す。

ついでバイアススパッタリング法またはバイアスＣＶＤ
法等により平坦化絶縁層を形成して、前記コンタクトホ
ールとすべき形状にパターン化して残したバリヤメタル
層および導電性材料層を埋設し、さらに平坦化絶縁層を
エッチバックして導電性材料層の表面を露出させ、ここ
に上層配線層を形成することを特徴とするものである。

ここでバリヤメタル層としてはチタン（Ｔｉ）、タング
ステン（Ｗ）等の高融点金属またはその窒化物、シリサ
イドが単独または組み合わせて用いられる。

また、導電性材料層としてはＡＩまたはＡＩを主体とす
る合金の他に、−、モリブデン（Ｍｏ）等の高融点金属
、さらにはポリシリコン（ｐ−５ｉ）等を用いることが
可能である。

（作用〕 本発明によれば、バリヤメタル層、導電性材料層ともに
基体上に全面に形成してからエッチバックし、コンタク
トホールの形状に残すので、直径が小さく、アスペクト
比の大きなコンタクトホールにおいても、従来の埋め込
みによる方法では不可避であったステップカバレッジの
悪さに起因する空隙が存在せず、コンタクト抵抗値の小
さな信頼性に優れた多層配線が形成される。またバリヤ
メタル層、導電性材料層ともに通常のスパッタリング法
やＣＶＤ法により形成できるので、選択ＣＶＤ法やバイ
アススパッタリング法等を用いる必要がなく、信頼性に
関して実績のある既知のバリヤメタルや導電性材料をタ
ーゲットにして使用できる。さらにバイアス電圧の印加
によるアルゴンイオン等の入射にもとづく基体のダメッ
ジがない。

また、自己整合的な選択成長を行うための特別な工程も
必要としない。

これらの作用により、Ｓｉ等半導体基体の浅い拡散層上
へ、低い抵抗値と優れた信頼性を持つコンタクトホール
を持つ多層配線を形成することが可能となる。

〔実施例〕

以下、本発明の一実施例について図面を参照しながら説
明する。

第１図（ａ）〜（ｃ）は本発明の実施例による多層配線
形成方法の工程図である。同図において、１はＳｉ等の
半導体基体であり、３はｎｏまたはｐ′″型の浅い拡散
層である。ここにＴｉによる高融点金属層５を例えば３
００人、およびＴｉＮによる高融点金属窒化物層６を例
えば２００人の厚さに順次スパッタリング法により全面
に形成してバリヤメタル層７とする。次にＡｌ−１χＳ
ｉからなる導電性材料層４を例えば０．７　μｍの厚さ
にこれもスパッタリング法により全面に形成し、さらに
同図（ａ）のように、コンタクトホールとすべき形状に
リソグラフィー工程およびエツチング工程によりバリヤ
メタル層７と導電性材料Ｍ４を一体にパターン化して残
す。

次にバイアススパッタリング法により酸化シリコン（Ｓ
ｉＯｚ）による平坦化絶縁層８を第１図（ｂ）のように
形成し、先にパターン化して一体に残したバリヤメタル
層７と導電性材料層４を埋設する。

つぎにこの平坦化絶縁層８をエッチバンクし、導電性材
料層４の表面を露出させ、ここに例えばＴｉ層１０およ
びＡｌ−１χＳｉ層１１をこの順に例えばスパッタリン
グ法により堆積し、さらにエツチングにより第１図（ｃ
）のごとくパターン化して残し、上層配線層９とする。

以上述べた工程により、基体の浅い拡散層上に、バリヤ
メタル層を介した導電性材料層からなる、低抵抗で信頼
性に優れたコンタクトホールによる多層配線が形成され
た。

本実施例においては、バリヤメタル層７としてＴｉおよ
びＴｉＮを用いたが、本発明はこれに限定されるもので
はなく、本発明の目的を達成しうるものとして、Ｗ　、
　Ｍｏ等の高融点金属またはその窒化物、シリサイド等
を単独であるいは組み合わせて使用することができる。

また導電性材料層４として、Ａｔ−１χＳｉをもちいた
が、これも特に限定されるものではなく、純Ａｌや＾ｌ
−銅（Ｃｕ）等地の＾ｌを主体とする合金、さらにはＷ
　、Ｍｏ等の高融点金属、ρ−５ｉ等を用いることがで
きる。

さらに、バリヤメタル層７および導電性材料層４の堆積
厚さは本実施例に限定されるものでなく、本発明の目的
を達成しうる範囲内で目的に応じて任意に設定すること
ができる。

さらにまた、バリヤメタル層７および導電性材料層４の
形成方法についても、スパッタリング法に限定されるも
のでなく、通常のＣＶＤ法や真空蒸着法等、非選択的な
堆積方法を材料と目的に応じて選ぶことができる。バリ
ヤメタル層７として高融点金属窒化物層を用いる場合に
は、まず高融点金属層を堆積しておき、これを例えばア
ンモニア（Ｎｔｂ）雰囲気中で加熱、窒化する方法等も
可能である。

平坦化絶縁層８の形成方法については、本実施例で用い
たバイアススパッタリング法の他に、バイアスＣＶＤ法
、ＴＥ０１によるＣＶＤ法、ＳＯＧを用いる方法、ＰＳ
Ｇのりフローを用いる方法等、本発明の目的を達成しう
る範囲内で任意に選定することができる。

〔発明の効果〕

以上詳述したように、本発明における多層配線形成方法
は、まずＳｉ等半導体基体の浅い拡散層上に、バリヤメ
タル層および導電性材料層をこの順に全面に形成し、次
にコンタクトホールとすべき形状にバリヤメタル層およ
び導電性材料層を一体にパターン化して残す。ついでバ
イアススパッタリング法またはバイアスＣＶＤ法等によ
り平坦化絶縁層を形成して、さらにこの平坦化絶縁層を
エッチバックして導電性材料層の表面を露出させ、ここ
に上層配線層を形成するものである。

この方法により、従来の埋め込みによるコンタクトホー
ル形成法につきものであったステップカバレッジの問題
を根本的に解決することが可能となり、微細な直径と大
きなアスペクト比を持つコンタクトホールであっても、
コンタクト抵抗値が小さく信頼性に優れた多層配線の形
成が可能となった。

また本発明によれば、前記したピアホールにおけるいわ
ゆるピラー法と異なり、バリヤメタル層、導電性材料層
ともに信頼性のある材料を任意に選び、これをスパッタ
リング法等一般的な工程により堆積して、微細なコンタ
クトホールの形成に応用できるので、目的に即した材料
の選択の幅が拡がる。

以上より明らかなように、本発明の多層配線形成方法が
半導体装置製造工程におよぼす寄与は大きい。

５−−−−−−−・−・−高融点金属層６−・・−・・
・−一−−−高融点金属窒化物層７−−−−・−−−一
一−−−−バリヤメタル層８・−ｍ−−−−−−−−−
・−平坦化絶縁層９−−−−−−−−−−−−一・−上
層配線層３１−・−−一−−−−−−−・−下層配線層
３２−・−一〜−一−−−−−−Ｃｒ層３３−−−−−
−−−−−一・・−ＡＩ層３４・・・−・−・−・−ポ
リイミド ３５−−−−−・−・−・−レジスト

【図面の簡単な説明】

第１図（ａ）〜（ｃ）は本発明の実施例による多層配線
形成方法の工程図、第２図は従来の多層配線の一例を示
す断面図、そして第３図（ａ）〜（ｅ）は従来の多層配
線の他の一例を示す工程図である。 １−−−−一・・−・・−基体 ３・・・−−−−一−−−−−−−拡散層４−・−・−
・−・−導電性材料層 （ａ） （ｂ） （Ｃ） 木免朗の実施例に誹る多層配線形成方法の工程図従来の
多層配線の一例乞示す顔面回 第２図

Claims (1)

1. 【特許請求の範囲】 半導体基体の拡散層上にコンタクトホールを形成してな
   る多層配線形成方法において、 前記拡散層上にバリヤメタル層および導電性材料層を順
   次形成した後、コンタクトホールとすべき形状に前記バ
   リヤメタル層および導電性材料層を一体に残し、 つぎに平坦化絶縁層を形成し、前記コンタクトホールと
   すべき形状に一体に残されたバリヤメタル層および導電
   性材料層を共に埋設し、 さらに該埋設された導電性材料層表面を露出し、該露出
   した導電性材料層表面に接して上層配線層を形成するこ
   とを特徴とする多層配線形成方法。