JPS5831560A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかかわり、下部半導体
層と上部配線を、上部配線の表面が平坦にな石様にして
実現するものである。

半導体集積回路において、半導体基板と配線とを接続す
る様々の方法が提案されている。その最も一般的な一例
は、第１図の様に半導体基板１上の燐硅酸ガラス（ＰＳ
Ｇ）膜１５に開口部１４を設け、高温で熱処理をしてＰ
ＳＧ膜１５の段差を丸め、アルミニウム（ＡＩ）　１７
を真空蒸着してパターニングする方法である。

しかし、この方法は（１）　Ｐ　Ｓ　Ｇを丸めるための
高温の熱処理によシ半導体装置内の不純物分布が変動す
る事、及び（２）　Ｐ　８　Ｇの溶融温ｋをできるだけ
憶くする為に、ＰＳＧ中の燐の＃に度を高くしておシ、
燐が空気中の水（Ｈ＊０）と反応して燐酸（ＨｓＰＯｓ
　）を生じ、配線のＭを腐蝕したシ、チップを封止する
パッケージの樹脂を侵したりする、という欠点があった
。

この欠点を解決する為の従来例として、リフトオフ方法
がある。これは、第２図に示す様にＰｓ０１５と７オト
レジスト１６を１ねた二層構造をパターニングした上に
金属１７を蒸着し、フォトレジスト１６上の金属１７を
７オトレジスト１６と共に除去するものである。フォト
レジストが除去された後のＰ４Ｏ１０の上に金属配線を
蒸着すれば、Ｐ８Ｇ１１０段差によって金属配線が断線
する事が無く、を九Ｐ８Ｇのメルト工程も不要である。

リフトオフ法の長所は、（１）微細なパターンができる
、（２）通常のエツチングによる方法ではできない事、
例えば第２図（＆）の様にＰ８Ｇ１Ｂの開口部とその中
の金属の位置を自動的に一致させる事、すなわち自己整
合が可能である、（３）エツチング箪やガスを選択する
必要がない、などである。

他方短所としては、（１）フォトレジストを使うリフシ
オフの場合、工程中に高温度にすることができない、偉
）金属の蒸着前にバターニングされたレジスＦの間に少
しでも！／セなどの汚染があるとそこで金属がとぎれて
し壕う、（３）金属膜の周辺かは９１り切れる為には、
第２図伽）イの様なオーバーハングをつけなければなら
カいので工程数が増える、等がある。

本発明の目的は集積回路において、下部半導体層と配線
の接続を段差によ為切断なしに実現す為事にある。

本発明は、下部半導体層の上に不純物を添加した金属を
九は金属硅化物または多結晶シリコンよシなり、所要の
形状を有する電極窓部分の中間導電体層を形成する工程
、該中間導電体層を絶縁物質からなる第一の皮膜で被覆
する工程、該第−の皮膜の上を第二の皮膜で表面が略平
坦になる様に被覆する工程、該中間導電体層の表面が露
出する壕で該第二の皮膜と該第−の皮膜を削ヤ取る工程
、該中間導電体層に接触する様に上部配線を形成する工
程、該中間導電体層中の不純物ｔ−該下部半導体層中に
拡散させる工程を有する事をｊＦＨｋとする半導体装置
の製造方法である。

以下、本発明の実施例を図に従って説明する。

でドナーになる燐？）を、第一の皮膜に燐硅酸ガラス（
ＰＥＧ）を、第二〇皮膜にフォトレジストを用い、Ｐ２
Ｏと７オトレジストｉ等速にエツチングする為にフレオ
ン（ＣＦ４）に酸素（０，）を１２１１加えたガスを用
いたプラズマエツチングもしくはりアクティブスパータ
エッチングを用いている。

第１〜第７の実施例は、本発明をｎ型ＭＯ８）ランジス
タのソース／ドレインの電極へ応用した例である。下部
半導体層にＰ型シリコン（８１）基基、上部配線にアル
々ニウム等の金属配線を用いている。

次に述べる第１〜第４の実施例はドープト層とゲート電
極を異がる高さにできるので、エツチング後に片方が璽
出し、＃片方が第一の皮膜で覆われる様に出来、交差配
線が可能である。

以下、第１の実施例を第３図に従って詳細に説明する。

（１）通常行われているシリコンゲートＭＯＳトランジ
スタの製造方法と同じ様にして、第３図（１）の構造、
すなわちフィールド酸化膜２、二酸化硅＊（８１０雪）
よりなるゲート酸化膜３、多結晶シリコン（ｐｅｌｙ　
ｓｔ　）よりなるゲート６及びソース／ドレインの部分
の基板の藤出部４を形成する０ （２）　　ドープト層８を形成する。ドープト層８を形
成するには２つの方法がある。

（イ）フォスフイン （ＰＨｊ　）とアルゴン（ムｒ）の混合気体中で高融点
の金属、例えばタンタル（Ｔａ）、タングステン（Ｗ）
、モリブデン（Ｍｏ）、チタン（ＴＩ）、＝オブ（Ｎｂ
　）　、ジル＝ｒ＝ウム（Ｚｒ）。

ハフニウム（Ｈｆ　）等、あるいはこれらの金属の硅化
物をターゲットにしてスパッタリングする事により、Ｐ
を添加したこれらの高融点金属、またはこれらの金属の
硅化物の膜を形成する。次に、この膜をフォトレジスト
なマスクにして、７レオン（ＣＦ４　）と酸素（０１）
の混合ガス、或いは三塩化硼素（ＢＣｌ、）と三塩化燐
（ｐｃｔ、）の混合ガスを用いてエツチングして、ソー
ス／ドレインと配線を接続する位置のみにドープト層８
を残す。次に、前記フォトレジストを除去する。

（ロ）Ｐを添加した高融点金属、またはこれらの金属の
硅化物、もしくはｐｏｌｙ　８１のスパッタリング膜を
リフトオフ法によりパターニングする。

（３）　　ドープト層８を拡散源として８１基板ｌ中Ｋ
Ｐを拡散させａｍＯ領域を形成しオー電ツク；ンタタト
とする。この工５（３）は次に説明する（４）ｉた社（
６）の工程の次に行つてもよい。

（４）全面にＰＳＧＩＩを１ＪＩＩ＃・の厚さに成長さ
せも（５）フォトレジスト１意を比較的厚く塗布する。

（１−３ｓｓ）この時７＃トレジストの表面は図向けよ
りＩｇＮＢＩｃｕ０７オトレジストの種類はＰ８Ｇと岬
速にエツチングされるものならなんで４良いが、例えば
ＯＦ’ＰＲ（東京応化工業製）。

ム２（シラプレー社製）などのボジレジスＦを用いる。

次に、フォトレジスト１２をペーキンダする。

（＠　Ｃｔ、に０．を１２−加えたガスによゐ反応性ス
パッタエツチングにより、ドープト層口が露出すゐ迄７
＃トレジスシ１２及びＰ２Ｏ３１をエツチングすゐ。と
のガスを用いるとＰＩＧｌｌと７オトレジスト１！が等
しい速度でエツチングされ、平坦な表面になる。エツチ
ングの停止時刻は内眼でクエイハーを観察して容易に決
定できる。次にＰＳＧＩＩからＰを熱拡散させてソース
／ドレイン領域１０を形成する。

（７）上部配線のアルｉｘウムＡ１１３を真空蒸着し、
所望のパターンを得る。第３図（７）はこの様にし會 て完成したＭＯＢ）ランジスタの傘断面である。

つｔ’、本発明の＃風な点は、従来は第１図の様に電極
窓のところで配線の表面がでこぼこしていたのを、ドー
プト層を用いて平坦な表面を実現した事、及び金属また
は金属硅化物または以Ｆの実施例で出て来る多結晶シリ
コンに不純物を添加して、半導体に拡散させる為の不純
柳源として利用する場合、その不純物源を同時に下部半
導体層と上部配線との間の接続体としても利用した点に
ああ。

第２の実施例は、第１の実施例と製造工程は殆んど同じ
であるが、第１の実施例と反対にドープト層に燐を添加
した多結晶シリコンで、ゲート電極に第１の実施例の高
融点金属または、それらの硅化物を用いたもので、その
完成状態を第４図に示す。

ＭＯＢ）ツンジスタは、寸法を小さくする程スイッチン
グ速度が向上し、高集積化が可能となる事から、ソース
／ドレインの結合深さについて屯浅い結合が求められて
いる。第３〜第７の実施例は、その様な浅い結合を形成
する為に、薄い酸化膜を通してイオン打ち込みを行って
いる。

以下、第３の実施例を第す図に従って説明する。

（１）　　第５回（１）−＆ｔたは（１）−ｂの断面図
に示され、ゐ橡な構造、すなわち、ＭＯＢ）ランジスタ
の周囲は厚いフィールド酸化膜２で覆われ、Ｍ０８トツ
ｙジスタの部分は４００Ａの厚さの熱酸化法によるゲー
ジ酸化膜３で覆われ、下部半導体層の電極となる部分に
ダート酸化膜を除去した窓６を有する構造を作る。との
構造を作るに社、次の（へ）、←）の２通りの方法があ
る。

ＧＯＩ）＋通常のＭＯＢ）ランジスタを作る方法と同じ
様にしてＭＯＢ）ランジスタ以外の部分は厚いフィール
ド酸化膜３で覆われ、ＭＯＢ）ランジスタの部分は４０
０１１１度の薄い熱酸化膜３で覆われ九構造を形成する
。

直）下部半導体層の電極となる部分、すなわちドープト
層８を設ける場所の薄い酸化膜３を除去する。

璽）全面に多結晶シリコン６を減圧またけ常圧のＣＶＤ
法により３ｏｏｏ１成長させ、ダートの部分を残してパ
ターニング除去する。

Ｗ）ＰＨｓ！：Ａｒの混合気体中で、［Ｘの実施例であ
けた高融点金属またはそれらの高融点金属の硅化物をタ
ーゲットとしてスパッタリング膜を４ｏｏｏ−ｔｏｏｏ
ｏＡ形成し、ソース／ドレインの電極となる部エツチン
グ除去しドープト層８とする。

ドープト層８０幅が、璽）で除去した郷よ）も小さけれ
ば第８図（１）−４Ｃ）ＩＮＫ、反対に大きれば（１）
−ｂの様になる。

←）　　Ｉ）　　イのＩ）に同じ、　Ｉ）イのＩ）Ｋ同
じｌ）イの璽）に同じ、′Ｗ）イのＷ）に同じ（乃１２
ＧＫ・マのエネルギーで砒素（ム一）イオンを打ち込む
。するとソース／ドレインの位置に数百Ｘの注入領域９
ができる。

（３）　　９００〜１１００℃の温度で１０〜３０分間
熱処理し、ドープト層の中のＰを基板に拡散させ、オー
≧ツクコンタクトとすると共に、打ち込まれたＡｍをド
ナーに活性化させる。ＡＩ原子はＰ原子に比べて拡散係
数が小さいので、この工程に於て余シ拡散し危い。この
（３）の工程は、（４）の工程に於てＰＩＧを堆積させ
た後、を丸線（４）の工程の次に行りてもよい。

（４）ＰＳＧＩＩを０．８〜１．０＃堆積させ、次に７
オトレジスト（図示せず）を２〜３１１Ｉｓ塗布する。

次にドープト層が露出する迄平坦にエツチングする。

（Ｉｓ）　　その上にＭ配線層を設け、所望のパターン
を得る。

次の第４の実施例は、製造工程は第３の実施例と殆んど
同じであるが、第３の実施例の（１）に於て第３の実施
例と反対にドープト層に燐を添加した多結晶シリコンで
、ゲート電極を第１）実施例の高融点金属または、それ
らの高融点金属の硅化物で形成したもので、その完成状
態を第６図に示す。

以下に述べる第５〜第７の実施例に於ては、ドープト層
を第１の実施例で列挙した高融点金属、またはその硅化
物によってだけでなく、不純物を添加し九多結晶シリコ
ンによって構成してもよい。

同じくゲート電極の材料も、第１の実施例で列挙した高
融点金属、その硅化物、多結晶シリコンのいずれもが選
ばれ得る。

絡５の実施例を第７図に従い説明する。本実施例に於て
は、ゲートの上が酸化膜で覆われ九構造になっておシ、
このゲート上の酸化膜は以下に述べる（３）の工程でゲ
ートの多結晶シリコンが同時にエツチングされるのを防
ぐ為である。

（１）通常のＭＯＳ）ランジスタ製作工程によシ、第７
図（１）の断面を有する構造、すなわちゲート６とＰ型
シリコン基叛ｌの間には４ｏｏｉ程度の薄い酸化ｔＱ３
に有し、ソース／ドレインの部分、こけ基数ｌの露出部
４を南し、ＭＯＳ）フンジスタの周囲は０．８４　”　
６Ｍｆｌの厚さのフィールド酸化膜２を有する構造を作
る。

（２）全体を再び薄く熱酸化して酸化膜７を形成し、ド
ープト層が基板と接触する部分の酸化膜を除去し、′Ｉ
ｔ極用の開口＠Ｓ５を設ける。

（３）燐を疼加した第１の実施例の高融点金属、または
燐を添加したそれら尚融点金属の硅化物、または燐を添
加した多結晶シリコンの膜ｋ　４０００〜１ｏｏｏｏ　
Ａの厚さに形成し、フォトレジストをマスクとして下部
半導体層の電極と々る部分を残してエツチング除去し、
ドープト層８とする。

電極窓５がドープト層８０幅よりも大きい時は硝７図（
３）　−＆　、逆に小さい時は（３）−ｂの様になる。

（４）　　１２０ＫＶのエネルギーでＡ８イオンを打ち
込み、注入領域９を設ける。

（５）　　９００〜１１θＯ℃、１０〜３０分間の熱処
理を行い、ドープト層のＰを基板に拡散させてｎ型の領
域ＬＯを設けると同時に、打ち込まれたｈをドナーに活
性化させる。この（５）の工程は、（６）の工程に於て
ＰＳＧＩＩを堆積させた後、または（６）の工程の次に
行ってもよい。

（６）　　０．８〜１．ＯｐすＪＬＪさのＰＳＧＩＩを
堆積させ、２〜３ＡＩＩＩの厚さのフォトレジスト（図
示せず）を塗布し、ドープト層８が露出する迄フォトレ
ジストとＰＳＧＩＩ−ｉ平坦にエツチングする。

（７）その上に配紗のアルＪニウム１３を蒸着し、所要
の形状を得る。

以上の第１−第５の呆施例では、ドープト層とゲート電
極を別々の工程で作っていたが、以下に述べる第６及び
第７の実施例では、ドープト層とゲート電極を同じ工程
で作るものである。その為該第二の皮膜と第一の皮膜を
削シ取る工程」の後でゲートが露出し、その上に配置を
通せない不便があるが、工数が少くなるという利点があ
る。

第６の実施例を、第８図に従い詳細に説明する。

（１）　　通常のＭ０８トランジスタを作る方法と同じ
方法で第８図（１）ｏ構造、すなわちＭＯＩ９）ツ／ジ
スタのゲートの部分は４ｏｏ１程度の薄い酸化膜３で覆
われ、ソース／ドレインの部分は基曹の篇出部４を有し
、ＭＯＳ）ランジスタの周囲は厚いフィールド酸化膜２
で覆われた構造を作る。

（匂　第５の実施例と同じスパッタリング膜を４０００
〜１ｏｏｏｏ！形成し、ゲートの部分と配線−ソース／
ドレインの接続部分を残してＢＣｔ８とＰｃ４０混合ガ
スによシ反応性イオンエツチングで除去しドープト層−
とする。

（３）　　全面に化学気相成長法により３００〜５００
１のＳ　ｔ　Ｏ，膜を形成する。

（４）　１２０ＫＶのエネルギーによりん　イオンを打
ち込み注入領域９を形成する。

（５）　　９００〜１１００℃、１０〜３０分間の熱処
理を行いドープト層中のＰを拡散させ、オー々Ｖクプン
タクトを形成すると同時に打ち込オれ曳Ａｌ會ドナーに
活性化させる。この（５）の工程は（６）の工程でＰＳ
Ｇｔ堆積させた後、または（６）の工程の次に行っても
よい。

（６）ＰＳＧＩＩをＯ，Ｓ〜ＬＯｓ−の厚さに堆積し、
７オＦレジスト（図示せず−）を２〜３１１−の厚さに
撒布する。次に全面をドープト層８が露出する迄フォト
レジストとＰＳＧＩＩを平坦にエツチングする。

（７）その上にＭ配線層を設け、所望のパターンを得る
。

次に嬉７の実施例を第９図に従って詳細に説明すゐ。

本実施例に於ては、薄い酸化膜に第６の実施例と違い、
ＣＶＤ法の代ｐにゲート酸化膜をそのオ壕用いている。

（１）通常のＭＯＳ）ツンジスタを作る方法で、ＭＯＳ
）ツンジスタのｍｓａフィールド酸化膜２で覆われ、Ｍ
ＯＳ）Ｆンジスタの部分は４００Ａ程度の薄いゲート酸
化膜３で覆われ、下部半導体層の電極となる部分の酸化
膜に開口部５を有する構造を製作する。

（２）第５の実施例と同じスパッタリング膜を４０００
〜１ｏｏｏｏ１の厚−ｇに形成し、パターニングしてド
ープト層８及びゲート６を残す。（２）−ａは酸化膜の
開口部がドープシ層の幅よ）広い場合、傭）−ｂ拡酸化
膜の開口部がドープト層の輻よりも狭い場合である。

（３）　　酸化膜３を通してムＳイオンを１００に＠Ｖ
のエネルギーで打ち込み注入領域９を形成する。

（４）　　熱処理によりドープト層中のＰｔ基寥に拡散
させるｎ型領械１０を形成し、オー々ツクコンタタトと
すると同時にｈをドナーに活性化する。この（４）の工
程は次の（５）の工程に於てＰＳＧを堆積させ先後、ま
た社（５）の工程の次に行りてよい。

（５）ＰＳＧＩＩをＯＳ〜１．０−一堆積させ、フォト
レジメト（図示せず）を２〜３ｊＩ１ｍの厚さに塗布し
、フォトレジストとＰＳＧＩＩを、ドープト層８が露出
すゐ迄平坦にエツチングすゐ。

（６）　　アル？ニウ五Ｍを蒸着し、所望の形状を得る
。

本発明の実施は、第１〜第丁の実施例の様＆ＭＯ８）ラ
ンジスタのソース／ドレイン部分の電極鳳層目の配線が
不純物を添加した多結晶シリコンであり、ト日層目が金
属配線である場合、０層処理を行わなくてもオーミック
接触になる。本実施例によれば、ｎ層目及びそれ以下の
配線による凹凸を■めることができｎ層目とｎ＋１層目
の配線を接続して−ｎ＋１層目の配線は平坦なので、段
差に伴う断線中、エツチングの際、配線が段差を通ると
ころが横から過剰にエツチングされる事も無い。

本発明によれば、段差のところに断線を生じたシ、段差
１に通過する配線がエツチング時に横方向から過剰エツ
チングされる事の無い下部半導体層と上部配線の接続が
可能である。

ｔ　　ＷＪＷの簡単な説明 為半導体と配線の接続方法の中途の工程を示す断状態を
示す断面図、第５図は本発明の第３の実施ある。

各図を通して、１はＰＩＩシリコン基＠（下部半導体層
）、２けフィールド酸化膜、３はゲート酸化膜、４はソ
ース／ドレインの基板露出部、５はソース／ドレインの
電極用の酸化膜の開口部、６はゲート電極、７は酸化膜
、８はドープト層、９はソース／ドレインの砒素注入領
域、１０はソース／ドレインの燐拡散領域、１１はＰＳ
Ｇ　（第一の皮膜）、１２はフォトレジスト（第二の皮
膜）、１３はアル＜＝ラム（上部配ａ）、ｔ４は電極窓
、１５はＰ２Ｏ，１６はフォトレジスト、１７はアル建
ニウム、１８はＰＳＧ、１９は多結晶シリコン、２０は
ドープト層、２１拡燐拡散領域、２２ａＰｓＧ％２３は
アルミニウム配線である。

算　１目 イ （４）　　　　　　　　　　　　　　　　　　　　　／
Ａ）滓　２　図 ｊ＃、３　　図 θ　ｌθ ￥７０ Ｒ 算６　酊 ｑ

Claims (1)

【特許請求の範囲】
1. 下部半導体層の上に不純物を添加した金属または金属硅
   化物または多結晶シリコンよりなり、所要の形状を有す
   る電極窓部分の中間導電体層を形成する工程、該中間導
   電体層を絶縁物質からなる第一の皮膜で被覆する工程、
   該第−の皮膜の上を第二の皮膜で表面が略平坦になる様
   に被覆する工程、峡中間導電体層の表面が露出する壕で
   咳第二の皮膜と第一の皮膜を削り取る工程、該中間導電
   体層に接触するように上部配線を形成する工程、及び該
   中間導電体層中の不純−を該下部半導体層中に拡散させ
   る工程を有する事を特徴とする半導体装置の製造方法。