JPH08298285A - 半導体素子とその製造方法 - Google Patents
半導体素子とその製造方法Info
- Publication number
- JPH08298285A JPH08298285A JP7103283A JP10328395A JPH08298285A JP H08298285 A JPH08298285 A JP H08298285A JP 7103283 A JP7103283 A JP 7103283A JP 10328395 A JP10328395 A JP 10328395A JP H08298285 A JPH08298285 A JP H08298285A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- wiring material
- wiring
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 良好なカバレージを有し、かつ電源ライン等
の比較的大きな電流を必要とする部分の配線用として低
抵抗の配線層を備えた配線を有する半導体素子と、その
製造方法を提供する。 【構成】 基体２１上に設けられた配線層２３の上に層
間絶縁膜２４を形成し、これをエッチングして開口凹部
２５を形成し、開口凹部２５上を再度エッチングし、第
一の溝２６とこれより幅の広い第二の溝２７を形成し、
かつ配線層２３に通じるスルーホール２８を形成し、ス
ルーホール２８内および第一の溝２６内と、第二の溝２
７内の底部および側壁部とに第一の配線材料３０を埋め
込み、第二の溝２７内に第一の配線材料３０より導電率
の高い第二の配線材料３１を埋め込み、層間絶縁膜２４
表面上の第二の配線材料３１と第一の配線材料３０とを
化学機械研磨法により研磨除去して半導体素子３４を得
る。
の比較的大きな電流を必要とする部分の配線用として低
抵抗の配線層を備えた配線を有する半導体素子と、その
製造方法を提供する。 【構成】 基体２１上に設けられた配線層２３の上に層
間絶縁膜２４を形成し、これをエッチングして開口凹部
２５を形成し、開口凹部２５上を再度エッチングし、第
一の溝２６とこれより幅の広い第二の溝２７を形成し、
かつ配線層２３に通じるスルーホール２８を形成し、ス
ルーホール２８内および第一の溝２６内と、第二の溝２
７内の底部および側壁部とに第一の配線材料３０を埋め
込み、第二の溝２７内に第一の配線材料３０より導電率
の高い第二の配線材料３１を埋め込み、層間絶縁膜２４
表面上の第二の配線材料３１と第一の配線材料３０とを
化学機械研磨法により研磨除去して半導体素子３４を得
る。
Description
【０００１】
【産業上の利用分野】本発明は、複数の配線層を有する
半導体素子とその製造方法に関する。
半導体素子とその製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子において多層配線を形
成する方法としては、例えば図３に示すような方法が知
られている。この方法では、まず、ＩＣ基板１上にＳｉ
Ｏ2 、ＢＰＳＧ（ホウ素リンシリケートガラス）等から
なる絶縁膜２を形成し、次にこの絶縁膜２上に、Ａｌ−
Ｓｉ系合金等の配線材料からなる層をスパッタ法によっ
て形成し、さらに、ホトリソグラフィー、エッチングに
よりパターニングして第一の配線パターン３を形成す
る。
成する方法としては、例えば図３に示すような方法が知
られている。この方法では、まず、ＩＣ基板１上にＳｉ
Ｏ2 、ＢＰＳＧ（ホウ素リンシリケートガラス）等から
なる絶縁膜２を形成し、次にこの絶縁膜２上に、Ａｌ−
Ｓｉ系合金等の配線材料からなる層をスパッタ法によっ
て形成し、さらに、ホトリソグラフィー、エッチングに
よりパターニングして第一の配線パターン３を形成す
る。
【０００３】次いで、第一の配線パターン３上にこれを
覆ってＳｉＯ2 等の層間絶縁膜４を形成し、さらにこの
層間絶縁膜４にホトリソグラフィー技術、エッチング技
術を用いてスルーホール５を選択的に形成する。その
後、前記スルーホール５内に入り込み、前記第一の配線
パターン３に接続するようにしてＡｌ−Ｓｉ系合金等の
配線材料からなる層をスパッタ法によって形成し、さら
に、ホトリソグラフィー、エッチングによりパターニン
グして第二の配線パターン６を形成し、これによって二
層配線構造を有する半導体素子を得る。
覆ってＳｉＯ2 等の層間絶縁膜４を形成し、さらにこの
層間絶縁膜４にホトリソグラフィー技術、エッチング技
術を用いてスルーホール５を選択的に形成する。その
後、前記スルーホール５内に入り込み、前記第一の配線
パターン３に接続するようにしてＡｌ−Ｓｉ系合金等の
配線材料からなる層をスパッタ法によって形成し、さら
に、ホトリソグラフィー、エッチングによりパターニン
グして第二の配線パターン６を形成し、これによって二
層配線構造を有する半導体素子を得る。
【０００４】ところが、このようにスパッタ法で第二の
配線パターン６を形成すると、スルーホール５内で充分
なカバレージが得られず、また、第一の配線パターン３
が形成されることによって当然該パターン３が形成され
ている箇所といない箇所とで段差が生じ、これに伴って
層間絶縁膜４の平坦性が不充分となっていることから、
これの上に形成される第二の配線パターン６にもその影
響が及んでしまう。
配線パターン６を形成すると、スルーホール５内で充分
なカバレージが得られず、また、第一の配線パターン３
が形成されることによって当然該パターン３が形成され
ている箇所といない箇所とで段差が生じ、これに伴って
層間絶縁膜４の平坦性が不充分となっていることから、
これの上に形成される第二の配線パターン６にもその影
響が及んでしまう。
【０００５】このような背景から近年では、平坦化配線
の一法として、図４（ａ）、（ｂ）に示すようなダマシ
ン法と呼ばれる配線方法が検討されている。この方法で
は、まず、図４（ａ）に示すようにＩＣ基板１１上にＳ
ｉＯ2 、ＢＰＳＧ（ホウ素リンシリケートガラス）等か
らなる絶縁膜１２を形成し、次に、この絶縁膜１２上に
Ａｌ−Ｓｉ系合金等の配線材料からなる第一の配線パタ
ーン１３を形成する。
の一法として、図４（ａ）、（ｂ）に示すようなダマシ
ン法と呼ばれる配線方法が検討されている。この方法で
は、まず、図４（ａ）に示すようにＩＣ基板１１上にＳ
ｉＯ2 、ＢＰＳＧ（ホウ素リンシリケートガラス）等か
らなる絶縁膜１２を形成し、次に、この絶縁膜１２上に
Ａｌ−Ｓｉ系合金等の配線材料からなる第一の配線パタ
ーン１３を形成する。
【０００６】次いで、第一の配線パターン１３上にこれ
を覆ってＳｉＯ2 等の層間絶縁膜１４を形成し、さらに
この層間絶縁膜１４にホトリソグラフィー技術、エッチ
ング技術を用いてスルーホール１５を層間絶縁膜１４の
途中まで、すなわち第一の配線パターン１３に到達しな
い深さに形成する。次いで、再度ホトリソグラフィー技
術、エッチング技術を用い、図４（ｂ）に示すように第
二の配線パターンとなるパターン形状の溝１６を前記ス
ルーホール１５上を通って所定深さに形成する。する
と、この溝１６のエッチング（例えばドライエッチン
グ）時に、スルーホール１５の底面も同時にエッチング
され、該スルーホール１５が第一の配線パターン１３に
通じるようになる。
を覆ってＳｉＯ2 等の層間絶縁膜１４を形成し、さらに
この層間絶縁膜１４にホトリソグラフィー技術、エッチ
ング技術を用いてスルーホール１５を層間絶縁膜１４の
途中まで、すなわち第一の配線パターン１３に到達しな
い深さに形成する。次いで、再度ホトリソグラフィー技
術、エッチング技術を用い、図４（ｂ）に示すように第
二の配線パターンとなるパターン形状の溝１６を前記ス
ルーホール１５上を通って所定深さに形成する。する
と、この溝１６のエッチング（例えばドライエッチン
グ）時に、スルーホール１５の底面も同時にエッチング
され、該スルーホール１５が第一の配線パターン１３に
通じるようになる。
【０００７】次いで、低圧ＣＶＤ法によって層間絶縁膜
１４上にタングステン（Ｗ）を堆積し、これにより前記
スルーホール１５および溝１６内にＷを埋め込む。この
場合、ＣＶＤ法によるＷ膜はカバレージが良いことか
ら、スルーホール１５内および溝１６内への埋め込みは
良好なカバレージでなされる。その後、堆積形成された
Ｗ膜をケミカルメカニカルポリッシング法（化学機械研
磨法；ＣＭＰ法）により研磨して溝１６形成箇所以外の
部分の層間絶縁膜１４面を露出させ、かつ該露出面と溝
１６内に埋め込まれたＷ膜との間の段差をなくし、これ
によりスルーホール１５内と溝１６内とにＷ膜からなる
第二の配線パターン１７を形成する。
１４上にタングステン（Ｗ）を堆積し、これにより前記
スルーホール１５および溝１６内にＷを埋め込む。この
場合、ＣＶＤ法によるＷ膜はカバレージが良いことか
ら、スルーホール１５内および溝１６内への埋め込みは
良好なカバレージでなされる。その後、堆積形成された
Ｗ膜をケミカルメカニカルポリッシング法（化学機械研
磨法；ＣＭＰ法）により研磨して溝１６形成箇所以外の
部分の層間絶縁膜１４面を露出させ、かつ該露出面と溝
１６内に埋め込まれたＷ膜との間の段差をなくし、これ
によりスルーホール１５内と溝１６内とにＷ膜からなる
第二の配線パターン１７を形成する。
【０００８】このような方法によれば、スルーホール１
５の埋め込みと同時に溝１６内に良好なカバレージで配
線パターンを形成することができ、しかも層間絶縁膜１
４に形成した溝１６内に第二の配線パターン１７を形成
することから、第一の配線パターン１３のパターン形状
に伴う層間絶縁膜１４の段差に影響されることなく該第
二の配線パターン１７を形成することができる。したが
って、この方法を繰り返し行うことにより、平坦な多層
配線を実現することができる。
５の埋め込みと同時に溝１６内に良好なカバレージで配
線パターンを形成することができ、しかも層間絶縁膜１
４に形成した溝１６内に第二の配線パターン１７を形成
することから、第一の配線パターン１３のパターン形状
に伴う層間絶縁膜１４の段差に影響されることなく該第
二の配線パターン１７を形成することができる。したが
って、この方法を繰り返し行うことにより、平坦な多層
配線を実現することができる。
【０００９】
【発明が解決しようとする課題】しかしながら、図４
（ａ）、（ｂ）に示した方法では、抵抗が従来のＡｌあ
るいはその合金に比べて高いＷ膜によって第二の配線パ
ターン１７を形成していることから、以下に述べる不都
合がある。すなわち、前記第二の配線パター１７を電源
ライン等の比較的大きな電流を必要とする部分に用いた
場合、その抵抗の高さにより、デバイススピードが従来
のものに比べ低下してしまう可能性がある。さらに、Ｃ
ＶＤ法によるＷ膜は、膜ストレスが１×１０10ｄｙｎｅ
／ｃｍ2 と大く、したがって厚く形成することができ
ず、また埋め込む溝の幅にも限度があると考えられてい
る。
（ａ）、（ｂ）に示した方法では、抵抗が従来のＡｌあ
るいはその合金に比べて高いＷ膜によって第二の配線パ
ターン１７を形成していることから、以下に述べる不都
合がある。すなわち、前記第二の配線パター１７を電源
ライン等の比較的大きな電流を必要とする部分に用いた
場合、その抵抗の高さにより、デバイススピードが従来
のものに比べ低下してしまう可能性がある。さらに、Ｃ
ＶＤ法によるＷ膜は、膜ストレスが１×１０10ｄｙｎｅ
／ｃｍ2 と大く、したがって厚く形成することができ
ず、また埋め込む溝の幅にも限度があると考えられてい
る。
【００１０】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、良好なカバレージを有
し、かつ電源ライン等の比較的大きな電流を必要とする
部分の配線用として低抵抗の配線層を備えた配線を有す
る半導体素子と、その製造方法を提供することにある。
で、その目的とするところは、良好なカバレージを有
し、かつ電源ライン等の比較的大きな電流を必要とする
部分の配線用として低抵抗の配線層を備えた配線を有す
る半導体素子と、その製造方法を提供することにある。
【００１１】
【課題を解決するための手段】本発明における請求項１
記載の半導体素子では、基体上に設けられた配線層の上
に該配線層を覆って層間絶縁膜が設けられ、該層間絶縁
膜に、前記配線層に通じる複数のスルーホールが形成さ
れ、かつ、該層間絶縁膜に、前記スルーホールのうちの
少なくとも一つを通ってこれに連通するとともに、該ス
ルーホールの内寸より幅の広い第一の溝と、前記スルー
ホールのうちの他のスルーホールを通ってこれに連通す
るとともに、前記第一の溝より幅の広い第二の溝とが形
成され、前記第一の溝内とこれに連通するスルーホール
内とにこれらを埋め込んだ状態で第一の配線材料からな
る第一配線層が設けられ、前記第二の溝内の底部および
側壁部と該第二の溝内に連通するスルーホール内とに前
記第一の配線材料からなる第一の配線材料部が設けら
れ、かつ該第一の配線材料部上に該第一の配線材料部と
ともに前記第二の溝内を埋め込んだ状態で前記第一の配
線材料より導電率の高い第二の配線材料からなる第二の
配線材料部が設けられ、これにより前記第二の溝内とこ
れに連通するスルーホール内に前記第一の配線材料部と
第二の配線材料部とからなる第二配線層が設けられたこ
とを前記課題の解決手段とした。
記載の半導体素子では、基体上に設けられた配線層の上
に該配線層を覆って層間絶縁膜が設けられ、該層間絶縁
膜に、前記配線層に通じる複数のスルーホールが形成さ
れ、かつ、該層間絶縁膜に、前記スルーホールのうちの
少なくとも一つを通ってこれに連通するとともに、該ス
ルーホールの内寸より幅の広い第一の溝と、前記スルー
ホールのうちの他のスルーホールを通ってこれに連通す
るとともに、前記第一の溝より幅の広い第二の溝とが形
成され、前記第一の溝内とこれに連通するスルーホール
内とにこれらを埋め込んだ状態で第一の配線材料からな
る第一配線層が設けられ、前記第二の溝内の底部および
側壁部と該第二の溝内に連通するスルーホール内とに前
記第一の配線材料からなる第一の配線材料部が設けら
れ、かつ該第一の配線材料部上に該第一の配線材料部と
ともに前記第二の溝内を埋め込んだ状態で前記第一の配
線材料より導電率の高い第二の配線材料からなる第二の
配線材料部が設けられ、これにより前記第二の溝内とこ
れに連通するスルーホール内に前記第一の配線材料部と
第二の配線材料部とからなる第二配線層が設けられたこ
とを前記課題の解決手段とした。
【００１２】請求項２記載の半導体素子では、基体上に
設けられた配線層の上に該配線層を覆って層間絶縁膜が
設けられ、該層間絶縁膜に、前記配線層に通じる複数の
スルーホールが形成され、かつ、該層間絶縁膜に、前記
スルーホールのうちの少なくとも一つを通ってこれに連
通するとともに、該スルーホールの内寸より幅の広い第
一の溝と、前記スルーホールのうちの他のスルーホール
を通ってこれに連通するとともに、前記第一の溝より幅
の広い第二の溝とが形成され、前記第一の溝内に連通す
るスルーホール内と該第一の溝内におけるスルーホール
の直上箇所とに第二の配線材料からなる第二の配線材料
部が設けられ、かつ前記第一の溝内に前記第二の配線材
料部とともに該第一の溝内を埋め込んだ状態で前記第二
の配線材料より導電率の低い第一の配線材料からなる第
一の配線材料部が設けられ、これにより前記第一の溝内
とこれに連通するスルーホール内に前記第二の配線材料
部と第一の配線材料部とからなる第一配線層が設けら
れ、前記第二の溝内の底部および側壁部に前記第一の配
線材料からなる第一の配線材料部が設けられ、かつ該第
二の溝内に連通するスルーホール内および前記第一の配
線材料部上に該第一の配線材料部とともに前記第二の溝
内を埋め込んだ状態で前記第二の配線材料からなる第二
の配線材料部が設けられ、これにより前記第二の溝内と
これに連通するスルーホール内に前記第二の配線材料部
と第一の配線材料部とからなる第二配線層が設けられた
ことを前記課題の解決手段とした。
設けられた配線層の上に該配線層を覆って層間絶縁膜が
設けられ、該層間絶縁膜に、前記配線層に通じる複数の
スルーホールが形成され、かつ、該層間絶縁膜に、前記
スルーホールのうちの少なくとも一つを通ってこれに連
通するとともに、該スルーホールの内寸より幅の広い第
一の溝と、前記スルーホールのうちの他のスルーホール
を通ってこれに連通するとともに、前記第一の溝より幅
の広い第二の溝とが形成され、前記第一の溝内に連通す
るスルーホール内と該第一の溝内におけるスルーホール
の直上箇所とに第二の配線材料からなる第二の配線材料
部が設けられ、かつ前記第一の溝内に前記第二の配線材
料部とともに該第一の溝内を埋め込んだ状態で前記第二
の配線材料より導電率の低い第一の配線材料からなる第
一の配線材料部が設けられ、これにより前記第一の溝内
とこれに連通するスルーホール内に前記第二の配線材料
部と第一の配線材料部とからなる第一配線層が設けら
れ、前記第二の溝内の底部および側壁部に前記第一の配
線材料からなる第一の配線材料部が設けられ、かつ該第
二の溝内に連通するスルーホール内および前記第一の配
線材料部上に該第一の配線材料部とともに前記第二の溝
内を埋め込んだ状態で前記第二の配線材料からなる第二
の配線材料部が設けられ、これにより前記第二の溝内と
これに連通するスルーホール内に前記第二の配線材料部
と第一の配線材料部とからなる第二配線層が設けられた
ことを前記課題の解決手段とした。
【００１３】請求項３記載の半導体素子の製造方法で
は、基体上に設けられた配線層の上に該配線層を覆って
層間絶縁膜を形成する第一の工程と、この層間絶縁膜を
エッチングして該層間絶縁膜を貫通しない状態に複数の
開口凹部を形成する第二の工程と、開口凹部を形成した
層間絶縁膜の前記開口凹部上を再度エッチングし、該開
口凹部の少なくとも一つの上を通る第一の溝を前記開口
凹部の内寸より広い幅に形成すると同時に、他の開口凹
部の上を通る、前記第一の溝より幅の広い第二の溝を形
成し、かつ前記開口凹部形成箇所を、層間絶縁膜を貫通
して前記配線層に通じるスルーホールに形成する第三の
工程と、前記スルーホール内および第一の溝内と、前記
第二の溝内の底部および側壁部とに第一の配線材料を埋
め込む第四の工程と、前記第二の溝内に前記第一の配線
材料より導電率の高い第二の配線材料を埋め込む第五の
工程と、前記第一、第二の溝内に埋め込んだ前記配線材
料を残して層間絶縁膜表面上の第二の配線材料と第一の
配線材料とを化学機械研磨法により研磨除去し、第一、
第二の溝内に埋め込んだ前記配線材料との間に段差がな
くなるように前記層間絶縁膜を露出させる第六の工程
と、を備えてなることを前記課題の解決手段とした。
は、基体上に設けられた配線層の上に該配線層を覆って
層間絶縁膜を形成する第一の工程と、この層間絶縁膜を
エッチングして該層間絶縁膜を貫通しない状態に複数の
開口凹部を形成する第二の工程と、開口凹部を形成した
層間絶縁膜の前記開口凹部上を再度エッチングし、該開
口凹部の少なくとも一つの上を通る第一の溝を前記開口
凹部の内寸より広い幅に形成すると同時に、他の開口凹
部の上を通る、前記第一の溝より幅の広い第二の溝を形
成し、かつ前記開口凹部形成箇所を、層間絶縁膜を貫通
して前記配線層に通じるスルーホールに形成する第三の
工程と、前記スルーホール内および第一の溝内と、前記
第二の溝内の底部および側壁部とに第一の配線材料を埋
め込む第四の工程と、前記第二の溝内に前記第一の配線
材料より導電率の高い第二の配線材料を埋め込む第五の
工程と、前記第一、第二の溝内に埋め込んだ前記配線材
料を残して層間絶縁膜表面上の第二の配線材料と第一の
配線材料とを化学機械研磨法により研磨除去し、第一、
第二の溝内に埋め込んだ前記配線材料との間に段差がな
くなるように前記層間絶縁膜を露出させる第六の工程
と、を備えてなることを前記課題の解決手段とした。
【００１４】請求項４記載の半導体素子の製造方法で
は、基体上に設けられた配線層の上に該配線層を覆って
層間絶縁膜を形成する第一の工程と、前記層間絶縁膜を
エッチングして該層間絶縁膜内に第一の溝と該第一の溝
より幅の広い第二の溝とを形成する第二の工程と、前記
第一の溝内と第二の溝内とをエッチングし、前記層間絶
縁層を貫通して前記配線層に通じ、かつ前記第一の溝の
幅より内寸の小さいスルーホールを形成する第三の工程
と、前記スルーホール内および第一の溝内と、前記第二
の溝内の底部および側壁部とに第一の配線材料を埋め込
む第四の工程と、前記第二の溝内に前記第一の配線材料
より導電率の高い第二の配線材料を埋め込む第五の工程
と、前記第一、第二の溝内に埋め込んだ前記配線材料を
残して層間絶縁膜表面上の第二の配線材料と第一の配線
材料とを化学機械研磨法により研磨除去し、第一、第二
の溝内に埋め込んだ前記配線材料との間に段差がなくな
るように前記層間絶縁膜を露出させる第六の工程と、を
備えてなることを前記課題の解決手段とした。
は、基体上に設けられた配線層の上に該配線層を覆って
層間絶縁膜を形成する第一の工程と、前記層間絶縁膜を
エッチングして該層間絶縁膜内に第一の溝と該第一の溝
より幅の広い第二の溝とを形成する第二の工程と、前記
第一の溝内と第二の溝内とをエッチングし、前記層間絶
縁層を貫通して前記配線層に通じ、かつ前記第一の溝の
幅より内寸の小さいスルーホールを形成する第三の工程
と、前記スルーホール内および第一の溝内と、前記第二
の溝内の底部および側壁部とに第一の配線材料を埋め込
む第四の工程と、前記第二の溝内に前記第一の配線材料
より導電率の高い第二の配線材料を埋め込む第五の工程
と、前記第一、第二の溝内に埋め込んだ前記配線材料を
残して層間絶縁膜表面上の第二の配線材料と第一の配線
材料とを化学機械研磨法により研磨除去し、第一、第二
の溝内に埋め込んだ前記配線材料との間に段差がなくな
るように前記層間絶縁膜を露出させる第六の工程と、を
備えてなることを前記課題の解決手段とした。
【００１５】請求項５記載の半導体素子の製造方法で
は、基体上に設けられた配線層の上に該配線層を覆って
層間絶縁膜を形成する第一の工程と、前記層間絶縁膜を
エッチングして該層間絶縁膜内に第一の溝と該第一の溝
より幅の広い第二の溝とを形成する第二の工程と、前記
第一の溝内と前記第二の溝内の底部および側壁部とに、
第一の配線材料を埋め込む第三の工程と、前記第一の溝
内と第二の溝内とをエッチングし、前記第一の配線材料
および前記層間絶縁層を貫通して前記配線層に通じ、か
つ前記第一の溝の幅より内寸の小さいスルーホールを形
成する第四の工程と、前記スルーホール内に前記第一の
配線材料より導電率の高い第二の配線材料を埋め込むと
ともに、前記第二の溝内に前記第二の配線材料を埋め込
む第五の工程と、前記第一、第二の溝内に埋め込んだ前
記配線材料を残して層間絶縁膜表面上の第二の配線材料
と第一の配線材料とを化学機械研磨法により研磨除去
し、第一、第二の溝内に埋め込んだ前記配線材料との間
に段差がなくなるように前記層間絶縁膜を露出させる第
六の工程と、を備えてなることを前記課題の解決手段と
した。
は、基体上に設けられた配線層の上に該配線層を覆って
層間絶縁膜を形成する第一の工程と、前記層間絶縁膜を
エッチングして該層間絶縁膜内に第一の溝と該第一の溝
より幅の広い第二の溝とを形成する第二の工程と、前記
第一の溝内と前記第二の溝内の底部および側壁部とに、
第一の配線材料を埋め込む第三の工程と、前記第一の溝
内と第二の溝内とをエッチングし、前記第一の配線材料
および前記層間絶縁層を貫通して前記配線層に通じ、か
つ前記第一の溝の幅より内寸の小さいスルーホールを形
成する第四の工程と、前記スルーホール内に前記第一の
配線材料より導電率の高い第二の配線材料を埋め込むと
ともに、前記第二の溝内に前記第二の配線材料を埋め込
む第五の工程と、前記第一、第二の溝内に埋め込んだ前
記配線材料を残して層間絶縁膜表面上の第二の配線材料
と第一の配線材料とを化学機械研磨法により研磨除去
し、第一、第二の溝内に埋め込んだ前記配線材料との間
に段差がなくなるように前記層間絶縁膜を露出させる第
六の工程と、を備えてなることを前記課題の解決手段と
した。
【００１６】
【作用】本発明における請求項１記載の半導体素子によ
れば、第二の溝が第一の溝より幅が広く形成され、か
つ、この第二の溝内に設けられた第二配線層が第一の配
線材料部とこれにより導電率が高い第二の配線材料部と
からなっているので、この第二配線層が第一配線層に比
べ低抵抗のものとなり、したがってこの第二配線層を例
えば電源ライン等の大電流を必要とする配線として用い
ることにより、デバイススピードの低下を防止すること
が可能になる。また、第一の溝、第二の溝が共にスルー
ホールの内寸より幅が広く形成されているので、スルー
ホール内に埋め込まれる配線材料のカバレージが良好に
なる。
れば、第二の溝が第一の溝より幅が広く形成され、か
つ、この第二の溝内に設けられた第二配線層が第一の配
線材料部とこれにより導電率が高い第二の配線材料部と
からなっているので、この第二配線層が第一配線層に比
べ低抵抗のものとなり、したがってこの第二配線層を例
えば電源ライン等の大電流を必要とする配線として用い
ることにより、デバイススピードの低下を防止すること
が可能になる。また、第一の溝、第二の溝が共にスルー
ホールの内寸より幅が広く形成されているので、スルー
ホール内に埋め込まれる配線材料のカバレージが良好に
なる。
【００１７】請求項２記載の半導体素子によれば、第二
の溝が第一の溝より幅が広く形成され、かつ、この第二
の溝内に設けられた第二配線層が第一の配線材料部とこ
れにより導電率が高い第二の配線材料部とからなってい
るので、前記請求項１記載の半導体素子と同様にこの第
二配線層が第一配線層に比べ低抵抗のものとなり、した
がってこの第二配線層を例えば電源ライン等の大電流を
必要とする配線として用いることにより、デバイススピ
ードの低下を防止することが可能になる。また、第一の
溝、第二の溝が共にスルーホールの内寸より幅が広く形
成されているので、スルーホール内に埋め込まれる配線
材料のカバレージが良好になる。さらに、スルーホール
内に第二の配線材料が埋め込まれており、しかもこれが
第一、第二の溝内にてそれぞれの溝の開口側に延びてい
るので、該第二の配線材料と溝内に形成される配線層と
の接触面積が単にスルーホールの面積のみとならず、溝
内に延出した部分の表面積となり、したがってスルーホ
ール抵抗の低減化が可能になる。
の溝が第一の溝より幅が広く形成され、かつ、この第二
の溝内に設けられた第二配線層が第一の配線材料部とこ
れにより導電率が高い第二の配線材料部とからなってい
るので、前記請求項１記載の半導体素子と同様にこの第
二配線層が第一配線層に比べ低抵抗のものとなり、した
がってこの第二配線層を例えば電源ライン等の大電流を
必要とする配線として用いることにより、デバイススピ
ードの低下を防止することが可能になる。また、第一の
溝、第二の溝が共にスルーホールの内寸より幅が広く形
成されているので、スルーホール内に埋め込まれる配線
材料のカバレージが良好になる。さらに、スルーホール
内に第二の配線材料が埋め込まれており、しかもこれが
第一、第二の溝内にてそれぞれの溝の開口側に延びてい
るので、該第二の配線材料と溝内に形成される配線層と
の接触面積が単にスルーホールの面積のみとならず、溝
内に延出した部分の表面積となり、したがってスルーホ
ール抵抗の低減化が可能になる。
【００１８】請求項３、４記載の半導体素子の製造方法
によれば、層間絶縁膜をエッチングして第一の溝とこれ
より幅の広い第二の溝を形成するとともに、これらに連
通するスルーホールを形成し、スルーホール内および第
一の溝内と、前記第二の溝内の底部および側壁部とに第
一の配線材料を埋め込み、さらに第二の溝内に前記第一
の配線材料より導電率の高い第二の配線材料を埋め込む
ので、第二の溝内に形成される配線層が第一の配線材料
とこれにより導電率が高い第二の配線材料とからなって
いるため、この配線層を第一の溝内に形成される配線層
に比べ低抵抗のものにすることができる。また、スルー
ホールの内寸が第一の溝、第二の溝の幅より小さくなる
ことから、スルーホール内に埋め込まむ配線材料のカバ
レージを良好にすることが可能になる。
によれば、層間絶縁膜をエッチングして第一の溝とこれ
より幅の広い第二の溝を形成するとともに、これらに連
通するスルーホールを形成し、スルーホール内および第
一の溝内と、前記第二の溝内の底部および側壁部とに第
一の配線材料を埋め込み、さらに第二の溝内に前記第一
の配線材料より導電率の高い第二の配線材料を埋め込む
ので、第二の溝内に形成される配線層が第一の配線材料
とこれにより導電率が高い第二の配線材料とからなって
いるため、この配線層を第一の溝内に形成される配線層
に比べ低抵抗のものにすることができる。また、スルー
ホールの内寸が第一の溝、第二の溝の幅より小さくなる
ことから、スルーホール内に埋め込まむ配線材料のカバ
レージを良好にすることが可能になる。
【００１９】請求項５記載の半導体素子の製造方法によ
れば、層間絶縁膜をエッチングして第一の溝とこれより
幅の広い第二の溝とを形成し、第一の溝内と前記第二の
溝内の底部および側壁部とに第一の配線材料を埋め込ん
だ後、第一の溝内と第二の溝内とをエッチングしてスル
ーホールを形成し、これらスルーホール内に前記第一の
配線材料より導電率の高い第二の配線材料を埋め込むと
ともに、前記第二の溝内に前記第二の配線材料を埋め込
むので、第二の溝内に形成される配線層が第一の配線材
料とこれにより導電率が高い第二の配線材料とからなっ
ているため、この配線層を第一の溝内に形成される配線
層に比べ低抵抗のものにすることができる。また、第一
の溝の幅より内寸の小さいスルーホールを形成すること
から、スルーホール内に埋め込む配線材料のカバレージ
を良好にすることが可能になる。さらに、第一の配線材
料を貫通して貫通してスルーホールを形成し、該スルー
ホール内に第二の配線材料を埋め込むので、該スルーホ
ール内の第二の配線材料と溝内に形成される配線層との
接触面積が単にスルーホールの面積のみとならず、溝内
を通る部分の表面積となり、したがってスルーホール抵
抗の低減化が可能になる。
れば、層間絶縁膜をエッチングして第一の溝とこれより
幅の広い第二の溝とを形成し、第一の溝内と前記第二の
溝内の底部および側壁部とに第一の配線材料を埋め込ん
だ後、第一の溝内と第二の溝内とをエッチングしてスル
ーホールを形成し、これらスルーホール内に前記第一の
配線材料より導電率の高い第二の配線材料を埋め込むと
ともに、前記第二の溝内に前記第二の配線材料を埋め込
むので、第二の溝内に形成される配線層が第一の配線材
料とこれにより導電率が高い第二の配線材料とからなっ
ているため、この配線層を第一の溝内に形成される配線
層に比べ低抵抗のものにすることができる。また、第一
の溝の幅より内寸の小さいスルーホールを形成すること
から、スルーホール内に埋め込む配線材料のカバレージ
を良好にすることが可能になる。さらに、第一の配線材
料を貫通して貫通してスルーホールを形成し、該スルー
ホール内に第二の配線材料を埋め込むので、該スルーホ
ール内の第二の配線材料と溝内に形成される配線層との
接触面積が単にスルーホールの面積のみとならず、溝内
を通る部分の表面積となり、したがってスルーホール抵
抗の低減化が可能になる。
【００２０】
【実施例】以下、本発明を実施例により詳しく説明す
る。図１（ａ）〜（ｃ）は本発明の第一実施例を示す図
であり、この第一実施例は本発明における請求項１、３
記載の発明に係るものである。まず、図１（ａ）〜
（ｃ）を参照し、請求項３記載の製造方法の一実施例に
ついて説明する。図１（ａ）に示すように、半導体素子
の構成要素（図示略）を形成したＩＣ基板２１を用意
し、これの上にＢＰＳＧ等の絶縁膜２２形成し、さらに
この絶縁膜２２上にタングステン（Ｗ）からなる配線層
２３を形成する。なお、この配線層２３については、公
知のホトリソグラフィー技術、エッチング技術により、
所定の形状にパターニングしておく。次に、ＣＶＤ法等
により、ＳｉＯ2 等からなる層間絶縁膜２４を厚さ２μ
ｍ形成し、その後、ＣＭＰ法（化学機械研磨法）を用い
て該層間絶縁膜２４をその厚さが１．５μｍとなるまで
研磨し、該層間絶縁膜２４を平坦化する。
る。図１（ａ）〜（ｃ）は本発明の第一実施例を示す図
であり、この第一実施例は本発明における請求項１、３
記載の発明に係るものである。まず、図１（ａ）〜
（ｃ）を参照し、請求項３記載の製造方法の一実施例に
ついて説明する。図１（ａ）に示すように、半導体素子
の構成要素（図示略）を形成したＩＣ基板２１を用意
し、これの上にＢＰＳＧ等の絶縁膜２２形成し、さらに
この絶縁膜２２上にタングステン（Ｗ）からなる配線層
２３を形成する。なお、この配線層２３については、公
知のホトリソグラフィー技術、エッチング技術により、
所定の形状にパターニングしておく。次に、ＣＶＤ法等
により、ＳｉＯ2 等からなる層間絶縁膜２４を厚さ２μ
ｍ形成し、その後、ＣＭＰ法（化学機械研磨法）を用い
て該層間絶縁膜２４をその厚さが１．５μｍとなるまで
研磨し、該層間絶縁膜２４を平坦化する。
【００２１】次いで、この層間絶縁膜２４上にレジスト
層（図示略）を形成し、さらにこれを露光・現像して所
定形状にパターンニングする。そして、このレジストパ
ターン（図示略）をマスクとして層間絶縁膜２４をエッ
チングし、図１（ａ）中二点鎖線で示す開口凹部２５を
複数形成する。この開口凹部２５については、後述する
ようにスルーホールとなるものであることから、その平
面視形状が例えば円形とされ、さらにその内径（内寸）
も所望するスルーホールの内径（内寸）に略一致するよ
うに形成される。また、この開口凹部２５の深さについ
ては８００ｎｍとされ、この深さになった時点でエッチ
ングを終了させる。エッチングとしてはドライエッチン
グが採用され、またそのエッチング条件としては、例え
ばエッチングガスとその流量としてＣ2 Ｆ6 ；５０SCC
M、ＣＨＦ3 ；１０SCCMを採用し、ＲＦパワーが２ｋ
Ｗ、圧力が８０Ｐａで行う。
層（図示略）を形成し、さらにこれを露光・現像して所
定形状にパターンニングする。そして、このレジストパ
ターン（図示略）をマスクとして層間絶縁膜２４をエッ
チングし、図１（ａ）中二点鎖線で示す開口凹部２５を
複数形成する。この開口凹部２５については、後述する
ようにスルーホールとなるものであることから、その平
面視形状が例えば円形とされ、さらにその内径（内寸）
も所望するスルーホールの内径（内寸）に略一致するよ
うに形成される。また、この開口凹部２５の深さについ
ては８００ｎｍとされ、この深さになった時点でエッチ
ングを終了させる。エッチングとしてはドライエッチン
グが採用され、またそのエッチング条件としては、例え
ばエッチングガスとその流量としてＣ2 Ｆ6 ；５０SCC
M、ＣＨＦ3 ；１０SCCMを採用し、ＲＦパワーが２ｋ
Ｗ、圧力が８０Ｐａで行う。
【００２２】次いで、層間絶縁膜２４上に形成したレジ
ストパターンを除去し、さらに再度該層間絶縁膜２４上
にレジスト層（図示略）を形成し、これを露光・現像し
て所定形状にパターンニングする。ここで、パターニン
グによって形成するレジストパターン（図示略）は、前
記配線層の上に位置する配線層のパターンとなるものの
であり、このパターンとしては、前記開口凹部２５…の
うちの少なくとも一つの上を通る細い溝状部と、残りの
開口凹部のうちの少なくとも一つの上を通る太い溝状
部、すなわち前記細い溝状部に比べ幅の広い溝状部を有
したパターンとされ、かつ、その細い溝状部の幅が、前
記開口凹部２５の内寸より広い幅となるパターンとされ
る。
ストパターンを除去し、さらに再度該層間絶縁膜２４上
にレジスト層（図示略）を形成し、これを露光・現像し
て所定形状にパターンニングする。ここで、パターニン
グによって形成するレジストパターン（図示略）は、前
記配線層の上に位置する配線層のパターンとなるものの
であり、このパターンとしては、前記開口凹部２５…の
うちの少なくとも一つの上を通る細い溝状部と、残りの
開口凹部のうちの少なくとも一つの上を通る太い溝状
部、すなわち前記細い溝状部に比べ幅の広い溝状部を有
したパターンとされ、かつ、その細い溝状部の幅が、前
記開口凹部２５の内寸より広い幅となるパターンとされ
る。
【００２３】そして、このレジストパターン（図示略）
をマスクとして層間絶縁膜２４を再度エッチングし、配
線層パターンとなる第一の溝２６とこれより幅の広い第
二の溝２７とを形成する。ここで、エッチング条件とし
ては、先の開口凹部２５形成の際のエッチング条件と同
様の条件が採用される。また、第一の溝２６、第二の溝
２７の深さについては７００ｎｍとされ、この深さにな
った時点でエッチングを終了させる。このようにしてエ
ッチングを行うと、前記開口凹部２５の底面も同時にエ
ッチングされることから、該開口凹部２５が層間絶縁膜
２４を貫通して配線層２３にまで到達し、これにより前
記第一の溝２６、第二の溝２７の形成と同時に開口凹部
２５がエッチングされてなるスルーホール２８が形成さ
れる。
をマスクとして層間絶縁膜２４を再度エッチングし、配
線層パターンとなる第一の溝２６とこれより幅の広い第
二の溝２７とを形成する。ここで、エッチング条件とし
ては、先の開口凹部２５形成の際のエッチング条件と同
様の条件が採用される。また、第一の溝２６、第二の溝
２７の深さについては７００ｎｍとされ、この深さにな
った時点でエッチングを終了させる。このようにしてエ
ッチングを行うと、前記開口凹部２５の底面も同時にエ
ッチングされることから、該開口凹部２５が層間絶縁膜
２４を貫通して配線層２３にまで到達し、これにより前
記第一の溝２６、第二の溝２７の形成と同時に開口凹部
２５がエッチングされてなるスルーホール２８が形成さ
れる。
【００２４】次いで、形成したスルーホール２８…内の
底部、すなわち該スルーホール２８内に臨む配線層２３
の上面をクリーニングし、表面に形成された酸化膜等を
除去する。クリーニングの方法としては、配線層２３と
してＷを用いているので、Ｆ系のガス、例えばＮＦ3 も
しくはＣＦ4 等のプラズマを用いて行うか、あるいはＡ
ｒ等の不活性ガスの逆スパッタを行えばよい。なお、配
線層２３として他の金属を用いた場合には、用いた金属
をエッチングできるガスで行うか、あるいはＡｒ等の不
活性ガスで逆スパッタを行えばよい。そして、このよう
にしてクリーニングを行った後、ＣＶＤ法あるいはスパ
ッタ法により、図１（ｂ）に示すように層間絶縁膜２４
の上面側全面、すなわちスルーホール２８に臨む配線層
２３の面、スルーホール２８の内面、第一の溝２６の内
面、第二の溝２７の内面、および層間絶縁膜２４の上面
にＴｉＮ（窒化チタン）等を厚さ５０ｎｍ程度に堆積
し、後述するＷからなる膜に対する密着層２９を形成す
る。
底部、すなわち該スルーホール２８内に臨む配線層２３
の上面をクリーニングし、表面に形成された酸化膜等を
除去する。クリーニングの方法としては、配線層２３と
してＷを用いているので、Ｆ系のガス、例えばＮＦ3 も
しくはＣＦ4 等のプラズマを用いて行うか、あるいはＡ
ｒ等の不活性ガスの逆スパッタを行えばよい。なお、配
線層２３として他の金属を用いた場合には、用いた金属
をエッチングできるガスで行うか、あるいはＡｒ等の不
活性ガスで逆スパッタを行えばよい。そして、このよう
にしてクリーニングを行った後、ＣＶＤ法あるいはスパ
ッタ法により、図１（ｂ）に示すように層間絶縁膜２４
の上面側全面、すなわちスルーホール２８に臨む配線層
２３の面、スルーホール２８の内面、第一の溝２６の内
面、第二の溝２７の内面、および層間絶縁膜２４の上面
にＴｉＮ（窒化チタン）等を厚さ５０ｎｍ程度に堆積
し、後述するＷからなる膜に対する密着層２９を形成す
る。
【００２５】次いで、ＣＶＤ法によって層間絶縁膜２４
の全面に高融点金属からなる第一の配線材料、本実施例
ではＷを堆積させ、前記スルーホール２８内および第一
の溝２６内と、前記第二の溝２７内の底部および側壁部
とにＷ（第一の配線材料）を埋め込み、Ｗ膜（第一の配
線材料部）３０を形成する。Ｗ膜３０の形成条件として
は、例えば温度；４００〜５００℃、ＷＦ6 ガス；４０
〜１００SCCM、Ｈ2 ガス；１０００〜２０００SCCM、Ａ
ｒガス１５００〜３０００SCCM、圧力；２０〜１００To
rrで行う。また、形成するＷ膜３０の膜厚としては、前
記第一の溝２６の幅の半分強でよく、これにより該Ｗ膜
３０でスルーホール２８内と第一の溝２６内が埋まり、
一方、第二の溝２７内ではその底部と側壁部とにのみＷ
膜３０が均一に付着する。
の全面に高融点金属からなる第一の配線材料、本実施例
ではＷを堆積させ、前記スルーホール２８内および第一
の溝２６内と、前記第二の溝２７内の底部および側壁部
とにＷ（第一の配線材料）を埋め込み、Ｗ膜（第一の配
線材料部）３０を形成する。Ｗ膜３０の形成条件として
は、例えば温度；４００〜５００℃、ＷＦ6 ガス；４０
〜１００SCCM、Ｈ2 ガス；１０００〜２０００SCCM、Ａ
ｒガス１５００〜３０００SCCM、圧力；２０〜１００To
rrで行う。また、形成するＷ膜３０の膜厚としては、前
記第一の溝２６の幅の半分強でよく、これにより該Ｗ膜
３０でスルーホール２８内と第一の溝２６内が埋まり、
一方、第二の溝２７内ではその底部と側壁部とにのみＷ
膜３０が均一に付着する。
【００２６】次いで、層間絶縁膜２４の全面に前記第一
の配線材料より導電率の高い第二の配線材料、本実施例
ではＣｕ（銅）を堆積させ、前記第二の溝２７内にＣｕ
（第二の配線材料）を埋め込み、Ｃｕ膜（第二の配線材
料部）３１を形成する。Ｃｕ膜の形成方法としては、Ｃ
ＶＤ法を用いる場合、ガスとしてＨＦＡ銅（ヘキサフル
オロアセチルアセトネート銅）・ビストリメチルシリル
アセチレン付加体や、Ｃｕ（ＨＦＡ）2 等を用いる熱Ｃ
ＶＤ法が採用される。また、スパッタ法を用いる場合に
は、Ｃｕを直接堆積させてＣｕ膜を形成するか、もしく
は堆積後４５０℃の熱処理を施してＣｕをリフローさ
せ、平坦性を向上したＣｕ膜を得るといった方法が採用
される。
の配線材料より導電率の高い第二の配線材料、本実施例
ではＣｕ（銅）を堆積させ、前記第二の溝２７内にＣｕ
（第二の配線材料）を埋め込み、Ｃｕ膜（第二の配線材
料部）３１を形成する。Ｃｕ膜の形成方法としては、Ｃ
ＶＤ法を用いる場合、ガスとしてＨＦＡ銅（ヘキサフル
オロアセチルアセトネート銅）・ビストリメチルシリル
アセチレン付加体や、Ｃｕ（ＨＦＡ）2 等を用いる熱Ｃ
ＶＤ法が採用される。また、スパッタ法を用いる場合に
は、Ｃｕを直接堆積させてＣｕ膜を形成するか、もしく
は堆積後４５０℃の熱処理を施してＣｕをリフローさ
せ、平坦性を向上したＣｕ膜を得るといった方法が採用
される。
【００２７】なお、第二の配線材料としては、第一の配
線材料、すなわちＷより導電率が高くしたがって抵抗が
低いものであればよく、例えばＡｌやＡｌ合金、さらに
はＣｕ合金を用いることもできる。そして、例えばＡｌ
を用いた場合のＡｌ膜の形成方法としては、ＣＶＤ法を
用いる場合、ガスとしてトリイソブチルアルミニウムや
ジメチルアルミハイドライド等を用いる熱ＣＶＤが採用
される。また、スパッタ法を用いる場合には、Ａｌを直
接堆積させてＡｌ膜を形成するか、もしくは堆積後熱処
理を施してＡｌをリフローさせ、平坦性を向上したＡｌ
膜を得るか、さらには基板温度を４００℃以上にしてＡ
ｌをスパッタし、得られるＡｌ膜の平坦性を向上させる
といった方法が採用される。
線材料、すなわちＷより導電率が高くしたがって抵抗が
低いものであればよく、例えばＡｌやＡｌ合金、さらに
はＣｕ合金を用いることもできる。そして、例えばＡｌ
を用いた場合のＡｌ膜の形成方法としては、ＣＶＤ法を
用いる場合、ガスとしてトリイソブチルアルミニウムや
ジメチルアルミハイドライド等を用いる熱ＣＶＤが採用
される。また、スパッタ法を用いる場合には、Ａｌを直
接堆積させてＡｌ膜を形成するか、もしくは堆積後熱処
理を施してＡｌをリフローさせ、平坦性を向上したＡｌ
膜を得るか、さらには基板温度を４００℃以上にしてＡ
ｌをスパッタし、得られるＡｌ膜の平坦性を向上させる
といった方法が採用される。
【００２８】その後、第一、第二の溝２６、２７内に埋
め込んだＷ膜３０、Ｃｕ膜３１を残してＣＭＰ法により
層間絶縁膜２４表面上のＣｕ膜３１とＷ膜３０と密着層
２９とを同時に研磨し、これらを除去して図１（ｃ）に
示すように第一、第二の溝２６、２７内のＷ膜３０、Ｃ
ｕ膜３１との間に段差がなくなるように前記層間絶縁膜
２４を露出させる。そして、このように第一の溝２６内
とこれに連通するスルーホール２８内にＷ膜３０を埋め
込んで該Ｗ膜３０からなる第一配線層３２を層間絶縁膜
２４との間に段差なく形成し、かつ、第二の溝２７内と
これに連通するスルーホール２８内にＷ膜３０およびＣ
ｕ膜３１からなる第二配線層３３を層間絶縁膜２４との
間に段差なく形成することにより、本発明における請求
項１記載の半導体素子の一実施例品である半導体素子３
４を得る。
め込んだＷ膜３０、Ｃｕ膜３１を残してＣＭＰ法により
層間絶縁膜２４表面上のＣｕ膜３１とＷ膜３０と密着層
２９とを同時に研磨し、これらを除去して図１（ｃ）に
示すように第一、第二の溝２６、２７内のＷ膜３０、Ｃ
ｕ膜３１との間に段差がなくなるように前記層間絶縁膜
２４を露出させる。そして、このように第一の溝２６内
とこれに連通するスルーホール２８内にＷ膜３０を埋め
込んで該Ｗ膜３０からなる第一配線層３２を層間絶縁膜
２４との間に段差なく形成し、かつ、第二の溝２７内と
これに連通するスルーホール２８内にＷ膜３０およびＣ
ｕ膜３１からなる第二配線層３３を層間絶縁膜２４との
間に段差なく形成することにより、本発明における請求
項１記載の半導体素子の一実施例品である半導体素子３
４を得る。
【００２９】このようにして得られた半導体素子３４に
あっては、スルーホール２８内と第一の溝２６内全てに
Ｗが埋め込まれて第一配線層３２が形成され、第一の溝
２６より幅の広い第二の溝２７内にＷとこれより導電率
の高いＣｕ（あるいはＡｌ、Ａｌ合金、Ｃｕ合金）とが
埋め込まれて第二配線層３３が形成されていることか
ら、この第二配線層３３が第一配線層３２に比べ低抵抗
のものとなり、したがってこの第二配線層３３を例えば
電源ライン等の大電流を必要とする配線として用いるこ
とにより、デバイススピードの低下を防止することでき
る。また、第一の溝２６、第二の溝２７が共にスルーホ
ール２８の内寸より幅が広く形成されているので、スル
ーホール２８内に埋め込まれる配線材料のカバレージを
良好にすることができる。
あっては、スルーホール２８内と第一の溝２６内全てに
Ｗが埋め込まれて第一配線層３２が形成され、第一の溝
２６より幅の広い第二の溝２７内にＷとこれより導電率
の高いＣｕ（あるいはＡｌ、Ａｌ合金、Ｃｕ合金）とが
埋め込まれて第二配線層３３が形成されていることか
ら、この第二配線層３３が第一配線層３２に比べ低抵抗
のものとなり、したがってこの第二配線層３３を例えば
電源ライン等の大電流を必要とする配線として用いるこ
とにより、デバイススピードの低下を防止することでき
る。また、第一の溝２６、第二の溝２７が共にスルーホ
ール２８の内寸より幅が広く形成されているので、スル
ーホール２８内に埋め込まれる配線材料のカバレージを
良好にすることができる。
【００３０】さらに、一般に極細の配線では充分なエレ
クトロマイグレーション耐性およびストレスマイグレー
ション耐性が要求されるが、Ｗ膜３０の方がＣｕ膜３１
よりもエレクトロマイグレーション耐性およびストレス
マイグレーション耐性が極めて高いため、Ｗ膜３０のみ
からなる第一配線層３２をこのような用途に好適に用い
ることができる。また、膜ストレスの大きいＷ膜３０を
厚く形成する必要がないため、ウエハ（基板）に対する
ストレスを緩和することもできる。また、このような半
導体素子３４の製造方法にあっては、前述したような効
果を奏する半導体素子３４を容易に製造することがで
き、しかも、通常Ｃｕ膜３１は密着層が必要とされる
が、先に形成しているＷ膜３０がＣｕ膜３１の密着層と
して機能することから、Ｃｕ膜３１形成のための密着層
を別に形成する必要がなく、これにより製造の容易化を
図ることができる。
クトロマイグレーション耐性およびストレスマイグレー
ション耐性が要求されるが、Ｗ膜３０の方がＣｕ膜３１
よりもエレクトロマイグレーション耐性およびストレス
マイグレーション耐性が極めて高いため、Ｗ膜３０のみ
からなる第一配線層３２をこのような用途に好適に用い
ることができる。また、膜ストレスの大きいＷ膜３０を
厚く形成する必要がないため、ウエハ（基板）に対する
ストレスを緩和することもできる。また、このような半
導体素子３４の製造方法にあっては、前述したような効
果を奏する半導体素子３４を容易に製造することがで
き、しかも、通常Ｃｕ膜３１は密着層が必要とされる
が、先に形成しているＷ膜３０がＣｕ膜３１の密着層と
して機能することから、Ｃｕ膜３１形成のための密着層
を別に形成する必要がなく、これにより製造の容易化を
図ることができる。
【００３１】なお、前記実施例では、開口凹部２５を形
成した後、第一の溝２６および第二の溝２７の形成のた
めのエッチングを行い、これにより開口凹部２５の底面
を同時にエッチングしてスルーホール２８を形成した
が、開口凹部２５を形成することなく直接第一の溝２６
および第二の溝２７の形成のためのエッチングを行い、
その後、これら溝２６、２７内にスルーホール形成のた
めのエッチングを行ってもよい。また、前記実施例で
は、配線層２３の上に第一配線層３２と第二配線層３３
とからなる上層配線を形成した二層配線の半導体素子の
例を示したが、本発明はこれに限定されることなく、第
一配線層３２と第二配線層３３とからなる上層配線の上
に、前記工程を順次繰り返すことにより、三層またはそ
れ以上の多層配線を有する半導体素子とすることもでき
る。
成した後、第一の溝２６および第二の溝２７の形成のた
めのエッチングを行い、これにより開口凹部２５の底面
を同時にエッチングしてスルーホール２８を形成した
が、開口凹部２５を形成することなく直接第一の溝２６
および第二の溝２７の形成のためのエッチングを行い、
その後、これら溝２６、２７内にスルーホール形成のた
めのエッチングを行ってもよい。また、前記実施例で
は、配線層２３の上に第一配線層３２と第二配線層３３
とからなる上層配線を形成した二層配線の半導体素子の
例を示したが、本発明はこれに限定されることなく、第
一配線層３２と第二配線層３３とからなる上層配線の上
に、前記工程を順次繰り返すことにより、三層またはそ
れ以上の多層配線を有する半導体素子とすることもでき
る。
【００３２】図２（ａ）〜（ｃ）は本発明の第二実施例
を示す図であり、この第二実施例は本発明における請求
項２、５記載の発明に係るものである。まず、図２
（ａ）〜（ｃ）を参照し、請求項３記載の製造方法の一
実施例について説明する。第一実施例と同様にして、図
２（ａ）に示すように、ＩＣ基板４１の上に絶縁膜４２
形成し、さらにこの絶縁膜４２上にＷからなる配線層４
３を形成する。なお、この配線層４３についても、公知
のホトリソグラフィー技術、エッチング技術により、所
定の形状にパターニングしておく。次に、ＣＶＤ法等に
より、ＳｉＯ2 等からなる層間絶縁膜４４を厚さ２μｍ
形成し、その後、ＣＭＰ法を用いて該層間絶縁膜４４を
その厚さが１．５μｍとなるまで研磨し、該層間絶縁膜
４４を平坦化する。
を示す図であり、この第二実施例は本発明における請求
項２、５記載の発明に係るものである。まず、図２
（ａ）〜（ｃ）を参照し、請求項３記載の製造方法の一
実施例について説明する。第一実施例と同様にして、図
２（ａ）に示すように、ＩＣ基板４１の上に絶縁膜４２
形成し、さらにこの絶縁膜４２上にＷからなる配線層４
３を形成する。なお、この配線層４３についても、公知
のホトリソグラフィー技術、エッチング技術により、所
定の形状にパターニングしておく。次に、ＣＶＤ法等に
より、ＳｉＯ2 等からなる層間絶縁膜４４を厚さ２μｍ
形成し、その後、ＣＭＰ法を用いて該層間絶縁膜４４を
その厚さが１．５μｍとなるまで研磨し、該層間絶縁膜
４４を平坦化する。
【００３３】次いで、この層間絶縁膜４４上にレジスト
層（図示略）を形成し、さらにこれを露光・現像して所
定形状にパターンニングする。そして、このレジストパ
ターン（図示略）をマスクとして層間絶縁膜４４をエッ
チングし、該層間絶縁膜４４内に第一配線層パターン形
状の第一の溝４５と、該第一の溝４５より幅の広い第二
配線層パターン形状の第二の溝４６とを形成する。エッ
チング条件としては前記第一実施例における開口凹部２
５のエッチング条件と同様とし、また、第一の溝４５、
第二の溝４６の深さについては７００ｎｍ程度とする。
次いで、層間絶縁膜４４上に形成したレジストターンを
除去し、続いて該層間絶縁膜４４の上面側全面、すなわ
ち第一の溝４５、第二の溝４６の内面、および層間絶縁
膜４４の上面にＴｉＮ（窒化チタン）を厚さ５０ｎｍ程
度に堆積し、後述するＷからなる膜に対する密着層４７
を形成する。
層（図示略）を形成し、さらにこれを露光・現像して所
定形状にパターンニングする。そして、このレジストパ
ターン（図示略）をマスクとして層間絶縁膜４４をエッ
チングし、該層間絶縁膜４４内に第一配線層パターン形
状の第一の溝４５と、該第一の溝４５より幅の広い第二
配線層パターン形状の第二の溝４６とを形成する。エッ
チング条件としては前記第一実施例における開口凹部２
５のエッチング条件と同様とし、また、第一の溝４５、
第二の溝４６の深さについては７００ｎｍ程度とする。
次いで、層間絶縁膜４４上に形成したレジストターンを
除去し、続いて該層間絶縁膜４４の上面側全面、すなわ
ち第一の溝４５、第二の溝４６の内面、および層間絶縁
膜４４の上面にＴｉＮ（窒化チタン）を厚さ５０ｎｍ程
度に堆積し、後述するＷからなる膜に対する密着層４７
を形成する。
【００３４】次いで、ＣＶＤ法によって層間絶縁膜４４
の全面に第一の配線材料、本実施例ではＷを堆積させ、
第一の溝４５内にＷ（第一の配線材料）を埋め込むと同
時に、第二の溝４６内の底部および側壁部にＷを付着さ
せ、Ｗ膜（第一の配線材料部）４８を形成する。Ｗ膜４
８の形成条件としては、前記第一実施例におけるＷ膜３
０の形成方法と同様の条件が採用される。また、形成す
るＷ膜４８の膜厚としては、前記第一実施例と同様に第
一の溝４５の幅の半分強でよく、これにより該Ｗ膜４８
で第一の溝４５内が埋まり、一方、第二の溝４６内では
その底部と側壁部とにのみＷ膜４８が均一に付着する。
の全面に第一の配線材料、本実施例ではＷを堆積させ、
第一の溝４５内にＷ（第一の配線材料）を埋め込むと同
時に、第二の溝４６内の底部および側壁部にＷを付着さ
せ、Ｗ膜（第一の配線材料部）４８を形成する。Ｗ膜４
８の形成条件としては、前記第一実施例におけるＷ膜３
０の形成方法と同様の条件が採用される。また、形成す
るＷ膜４８の膜厚としては、前記第一実施例と同様に第
一の溝４５の幅の半分強でよく、これにより該Ｗ膜４８
で第一の溝４５内が埋まり、一方、第二の溝４６内では
その底部と側壁部とにのみＷ膜４８が均一に付着する。
【００３５】次いで、層間絶縁膜４４上の前記Ｗ膜４８
の上にレジスト層（図示略）を形成し、これを露光・現
像して所定形状にパターンニングする。ここで、パター
ニングによって形成するレジストパターン（図示略）と
しては、所望するスルホールの形状、すなわち円孔状の
凹部を形成したパターンとされ、また円孔状の凹部の位
置としては、前記第一の溝４５の底面の直上、および第
二の溝の底面の直上の所定位置とされる。なお、この円
孔状の凹部の開口径については、前記第一の溝４５の幅
より小径とされる。
の上にレジスト層（図示略）を形成し、これを露光・現
像して所定形状にパターンニングする。ここで、パター
ニングによって形成するレジストパターン（図示略）と
しては、所望するスルホールの形状、すなわち円孔状の
凹部を形成したパターンとされ、また円孔状の凹部の位
置としては、前記第一の溝４５の底面の直上、および第
二の溝の底面の直上の所定位置とされる。なお、この円
孔状の凹部の開口径については、前記第一の溝４５の幅
より小径とされる。
【００３６】そして、このレジストパターン（図示略）
をマスクとしてＷ膜４８、層間絶縁膜４４を再度エッチ
ングし、Ｗ膜４８および層間絶縁層４４を貫通して前記
配線層４３に通じ、かつ前記第一の溝４５の幅より内径
の小さいスルーホール４９を形成する。このときのエッ
チングとしては、Ｗ膜４８をＳＦ6 ；５０〜１００SCC
M、ＲＦパワー；１０〜１００Ｗ、圧力；０．１〜０．
５Ｐａの条件でエッチングした後、密着層４７であるＴ
ｉＮをＣｌ2 ；１０〜３００SCCM、ＲＦパワー７０Ｗ、
圧力０．１〜０．５Ｐａの条件で続けてエッチングし、
さらに層間絶縁膜４４をＣ2 Ｆ6 ；５０SCCM、ＣＨ
Ｆ3 ；１０SCCM、ＲＦパワー；２ｋＷ、圧力；８０Ｐａ
の条件でエッチングする。なお、このエッチングにあた
っては、第一の溝４５内に形成されたＷ膜４８と第二の
溝４６内に形成されたＷ膜４８との間の高低差に起因し
て、第二の溝４６内に形成されるスルーホール４９が配
線層４３中にまで深く形成されないように考慮して行う
のはもちろんである。
をマスクとしてＷ膜４８、層間絶縁膜４４を再度エッチ
ングし、Ｗ膜４８および層間絶縁層４４を貫通して前記
配線層４３に通じ、かつ前記第一の溝４５の幅より内径
の小さいスルーホール４９を形成する。このときのエッ
チングとしては、Ｗ膜４８をＳＦ6 ；５０〜１００SCC
M、ＲＦパワー；１０〜１００Ｗ、圧力；０．１〜０．
５Ｐａの条件でエッチングした後、密着層４７であるＴ
ｉＮをＣｌ2 ；１０〜３００SCCM、ＲＦパワー７０Ｗ、
圧力０．１〜０．５Ｐａの条件で続けてエッチングし、
さらに層間絶縁膜４４をＣ2 Ｆ6 ；５０SCCM、ＣＨ
Ｆ3 ；１０SCCM、ＲＦパワー；２ｋＷ、圧力；８０Ｐａ
の条件でエッチングする。なお、このエッチングにあた
っては、第一の溝４５内に形成されたＷ膜４８と第二の
溝４６内に形成されたＷ膜４８との間の高低差に起因し
て、第二の溝４６内に形成されるスルーホール４９が配
線層４３中にまで深く形成されないように考慮して行う
のはもちろんである。
【００３７】次いで、前記レジストパターンを除去し、
続いてＷ膜４８の表面およびスルーホール４９内…内の
底部、すなわち該スルーホール４９内に臨む配線層４３
の上面の自然酸化膜をプラズマで除去する。使用するガ
スとしては、配線層４３としてＷを用いているので、Ｎ
Ｆ3 もしくはＣＦ4 等のＦ系のガスによって行うことが
できる。なお、配線層４３として他の金属を用いた場合
には、Ａｒ等の不活性ガスによる逆スパッタクリーニン
グ法を採用することができる。そして、このようにクリ
ーニング処理して自然酸化膜を除去した後、層間絶縁膜
４４の全面に前記第一の配線材料より導電率の高い第二
の配線材料、具体的には第一実施例と同様にＣｕ（銅）
を堆積させ、図２（ｃ）に示すように該Ｃｕをスルーホ
ール４９内、および第二の溝４６内における前記Ｗ膜４
８上に埋め込み、Ｃｕ膜（第二の配線材料部）５０を形
成する。
続いてＷ膜４８の表面およびスルーホール４９内…内の
底部、すなわち該スルーホール４９内に臨む配線層４３
の上面の自然酸化膜をプラズマで除去する。使用するガ
スとしては、配線層４３としてＷを用いているので、Ｎ
Ｆ3 もしくはＣＦ4 等のＦ系のガスによって行うことが
できる。なお、配線層４３として他の金属を用いた場合
には、Ａｒ等の不活性ガスによる逆スパッタクリーニン
グ法を採用することができる。そして、このようにクリ
ーニング処理して自然酸化膜を除去した後、層間絶縁膜
４４の全面に前記第一の配線材料より導電率の高い第二
の配線材料、具体的には第一実施例と同様にＣｕ（銅）
を堆積させ、図２（ｃ）に示すように該Ｃｕをスルーホ
ール４９内、および第二の溝４６内における前記Ｗ膜４
８上に埋め込み、Ｃｕ膜（第二の配線材料部）５０を形
成する。
【００３８】Ｃｕ膜５０の厚さは１００ｎｍ程度とさ
れ、またＣｕ膜５０の堆積法としては、先の第一実施例
と同様のＣＶＤ法、あるいはスパッタ法が用いられる。
スパッタ法を用いる場合には、例えばスパッタＣｕ膜を
形成した後、４５０℃以上で熱処理をしてスルーホール
４９内にＣｕを流し込むといった方法が採られる。ま
た、Ｃｕの代わりにＡｌやＡｌ合金、Ｃｕ合金を用いる
こともでき、例えばＡｌを用いる場合には、先の第一実
施例で述べたようにＣＶＤ法によってＡｌ膜を形成する
方法、もしくはＡｌ膜をスパッタ法で形成した後、４０
０℃以上の温度で熱処理してＡｌをスルーホール内に流
し込む方法、さらにはＡｌ膜をスパッタ法で形成した
後、４００℃以上の温度と大気圧以上の圧力を用いてＡ
ｌをスルーホール内に押し込むといった方法が採用され
る。
れ、またＣｕ膜５０の堆積法としては、先の第一実施例
と同様のＣＶＤ法、あるいはスパッタ法が用いられる。
スパッタ法を用いる場合には、例えばスパッタＣｕ膜を
形成した後、４５０℃以上で熱処理をしてスルーホール
４９内にＣｕを流し込むといった方法が採られる。ま
た、Ｃｕの代わりにＡｌやＡｌ合金、Ｃｕ合金を用いる
こともでき、例えばＡｌを用いる場合には、先の第一実
施例で述べたようにＣＶＤ法によってＡｌ膜を形成する
方法、もしくはＡｌ膜をスパッタ法で形成した後、４０
０℃以上の温度で熱処理してＡｌをスルーホール内に流
し込む方法、さらにはＡｌ膜をスパッタ法で形成した
後、４００℃以上の温度と大気圧以上の圧力を用いてＡ
ｌをスルーホール内に押し込むといった方法が採用され
る。
【００３９】その後、第一、第二の溝４５、４６内に埋
め込んだＷ膜４８、Ｃｕ膜５０を残してＣＭＰ法により
層間絶縁膜４４表面上のＣｕ膜５０とＷ膜４８と密着層
４７とを同時に研磨し、これらを除去して図２（ｃ）に
示すように第一、第二の溝４５、４６内のＷ膜４８、Ｃ
ｕ膜５０との間に段差がなくなるように前記層間絶縁膜
４４を露出させる。そして、このように第一の溝４５内
とこれに連通するスルーホール４９内にＷ膜４８および
Ｃｕ膜５０を埋め込んで該Ｗ膜４８とＣｕ膜５０とから
なる第一配線層５１を層間絶縁膜４４との間に段差なく
形成し、かつ、第二の溝４６内とこれに連通するスルー
ホール４９内にＷ膜４８とＣｕ膜５０とからなる第二配
線層５２を層間絶縁膜４４との間に段差なく形成するこ
とにより、本発明における請求項２記載の半導体素子の
一実施例品である半導体素子５３を得る。
め込んだＷ膜４８、Ｃｕ膜５０を残してＣＭＰ法により
層間絶縁膜４４表面上のＣｕ膜５０とＷ膜４８と密着層
４７とを同時に研磨し、これらを除去して図２（ｃ）に
示すように第一、第二の溝４５、４６内のＷ膜４８、Ｃ
ｕ膜５０との間に段差がなくなるように前記層間絶縁膜
４４を露出させる。そして、このように第一の溝４５内
とこれに連通するスルーホール４９内にＷ膜４８および
Ｃｕ膜５０を埋め込んで該Ｗ膜４８とＣｕ膜５０とから
なる第一配線層５１を層間絶縁膜４４との間に段差なく
形成し、かつ、第二の溝４６内とこれに連通するスルー
ホール４９内にＷ膜４８とＣｕ膜５０とからなる第二配
線層５２を層間絶縁膜４４との間に段差なく形成するこ
とにより、本発明における請求項２記載の半導体素子の
一実施例品である半導体素子５３を得る。
【００４０】このようにして得られた半導体素子５３に
あっては、第二の溝４６が第一の溝４５より幅が広く形
成され、かつ、この第二の溝４６内に設けられたＷとこ
れより導電率の高いＣｕ（あるいはＡｌ、Ａｌ合金、Ｃ
ｕ合金）とが埋め込まれて第二配線層５２が形成されて
いることから、この第二配線層５２が第一配線層５１に
比べ低抵抗のものとなり、したがってこの第二配線層３
３を例えば電源ライン等の大電流を必要とする配線とし
て用いることにより、デバイススピードの低下を防止す
ることできる。また、第一の溝４５、第二の溝４６が共
にスルーホール４９の内径より幅が広く形成されている
ので、スルーホール４９内に埋め込まれる配線材料のカ
バレージを良好にすることができる。
あっては、第二の溝４６が第一の溝４５より幅が広く形
成され、かつ、この第二の溝４６内に設けられたＷとこ
れより導電率の高いＣｕ（あるいはＡｌ、Ａｌ合金、Ｃ
ｕ合金）とが埋め込まれて第二配線層５２が形成されて
いることから、この第二配線層５２が第一配線層５１に
比べ低抵抗のものとなり、したがってこの第二配線層３
３を例えば電源ライン等の大電流を必要とする配線とし
て用いることにより、デバイススピードの低下を防止す
ることできる。また、第一の溝４５、第二の溝４６が共
にスルーホール４９の内径より幅が広く形成されている
ので、スルーホール４９内に埋め込まれる配線材料のカ
バレージを良好にすることができる。
【００４１】さらに、スルーホール４９内にＷより導電
率の高いＣｕ等の第二の配線材料が埋め込まれており、
しかもこれが第一、第二の溝４５、４６内にてそれぞれ
の溝の開口側に延びているので、該第二の配線材料と溝
４５、４６内に形成される配線層５１、５２との接触面
積が単にスルーホール４９の面積のみとならず、溝４
５、４６内に延出した部分の表面積となり、したがって
スルーホール抵抗を大幅に低下させることができる。ま
た、第一の溝４５内におけるスルーホール４９内上部に
は低抵抗材料であるＣｕが埋め込まれているので、例え
ば第一配線層５１の上にさらにその上層配線を形成し、
前記スルーホール４９の上にさらにスルーホールを重ね
た場合、より一層低抵抗なスルーホールとなり、その性
能が一層向上したものとなる。
率の高いＣｕ等の第二の配線材料が埋め込まれており、
しかもこれが第一、第二の溝４５、４６内にてそれぞれ
の溝の開口側に延びているので、該第二の配線材料と溝
４５、４６内に形成される配線層５１、５２との接触面
積が単にスルーホール４９の面積のみとならず、溝４
５、４６内に延出した部分の表面積となり、したがって
スルーホール抵抗を大幅に低下させることができる。ま
た、第一の溝４５内におけるスルーホール４９内上部に
は低抵抗材料であるＣｕが埋め込まれているので、例え
ば第一配線層５１の上にさらにその上層配線を形成し、
前記スルーホール４９の上にさらにスルーホールを重ね
た場合、より一層低抵抗なスルーホールとなり、その性
能が一層向上したものとなる。
【００４２】また、このような半導体素子５３の製造方
法にあっては、前述したような効果を奏する半導体素子
５３を容易に製造することができ、しかも、通常Ｃｕ膜
３１は密着層が必要とされるが、先に形成しているＷ膜
４８がＣｕ膜５０の密着層として機能することから、Ｃ
ｕ膜５０形成のための密着層を別に形成する必要がな
く、これにより製造の容易化を図ることができる。ま
た、Ｃｕ膜５０等のＳｉＯ 2 と密着性が悪い金属でも、
これの形成時には溝４５、４６内にＷ膜４８が存在して
いるため、密着層を必要とせずに形成できる。さらに、
膜ストレスの強いＷ膜４８を厚く形成する必要がないの
で、ＩＣ基板４１（ウエハ）に対するストレスも低減で
きる。
法にあっては、前述したような効果を奏する半導体素子
５３を容易に製造することができ、しかも、通常Ｃｕ膜
３１は密着層が必要とされるが、先に形成しているＷ膜
４８がＣｕ膜５０の密着層として機能することから、Ｃ
ｕ膜５０形成のための密着層を別に形成する必要がな
く、これにより製造の容易化を図ることができる。ま
た、Ｃｕ膜５０等のＳｉＯ 2 と密着性が悪い金属でも、
これの形成時には溝４５、４６内にＷ膜４８が存在して
いるため、密着層を必要とせずに形成できる。さらに、
膜ストレスの強いＷ膜４８を厚く形成する必要がないの
で、ＩＣ基板４１（ウエハ）に対するストレスも低減で
きる。
【００４３】なお、前記実施例においても、配線層４３
の上に第一配線層５１と第二配線層５２とからなる上層
配線を形成した二層配線の半導体素子の例を示したが、
本発明はこれに限定されることなく、第一配線層５１と
第二配線層５２とからなる上層配線の上に、前記工程を
順次繰り返すことにより、三層またはそれ以上の多層配
線を有する半導体素子とすることもできる。また、前記
第一実施例、第二実施例のいずれも、その第一の配線材
料として高融点金属であるＷを用いたが、例えば高融点
金属の窒化物またはシリサイド、具体的には窒化チタン
（ＴｉＮ）やタングステンシリサイド（ＷＳｉ2 ）を用
いることもできる。
の上に第一配線層５１と第二配線層５２とからなる上層
配線を形成した二層配線の半導体素子の例を示したが、
本発明はこれに限定されることなく、第一配線層５１と
第二配線層５２とからなる上層配線の上に、前記工程を
順次繰り返すことにより、三層またはそれ以上の多層配
線を有する半導体素子とすることもできる。また、前記
第一実施例、第二実施例のいずれも、その第一の配線材
料として高融点金属であるＷを用いたが、例えば高融点
金属の窒化物またはシリサイド、具体的には窒化チタン
（ＴｉＮ）やタングステンシリサイド（ＷＳｉ2 ）を用
いることもできる。
【００４４】
【発明の効果】以上説明したように本発明の半導体素子
は、第二配線層を第一配線層に比べ低抵抗のものとした
ものであるから、この第二配線層を例えば電源ライン等
の大電流を必要とする配線として用いることにより、デ
バイススピードの低下を防止することができる。また、
第一の溝、第二の溝が共にスルーホールの内寸より幅が
広く形成されているので、スルーホール内に埋め込まれ
る配線材料のカバレージが良好なものとなる。また、特
に請求項２記載の半導体素子は、スルーホール内に第二
の配線材料が埋め込まれ、これが第一、第二の溝内にて
それぞれの溝の開口側に延びたものであるから、該第二
の配線材料と溝内に形成される配線層との接触面積が単
にスルーホールの面積のみとならず、溝内に延出した部
分の表面積となり、したがってスルーホール抵抗を低下
させることができる。本発明の半導体素子の製造方法に
あっては、前述したような効果を奏する半導体素子を容
易に製造することができる。
は、第二配線層を第一配線層に比べ低抵抗のものとした
ものであるから、この第二配線層を例えば電源ライン等
の大電流を必要とする配線として用いることにより、デ
バイススピードの低下を防止することができる。また、
第一の溝、第二の溝が共にスルーホールの内寸より幅が
広く形成されているので、スルーホール内に埋め込まれ
る配線材料のカバレージが良好なものとなる。また、特
に請求項２記載の半導体素子は、スルーホール内に第二
の配線材料が埋め込まれ、これが第一、第二の溝内にて
それぞれの溝の開口側に延びたものであるから、該第二
の配線材料と溝内に形成される配線層との接触面積が単
にスルーホールの面積のみとならず、溝内に延出した部
分の表面積となり、したがってスルーホール抵抗を低下
させることができる。本発明の半導体素子の製造方法に
あっては、前述したような効果を奏する半導体素子を容
易に製造することができる。
【図１】（ａ）〜（ｃ）は本発明の製造方法の第一実施
例を製造工程順に説明するための要部側断面図である。
例を製造工程順に説明するための要部側断面図である。
【図２】（ａ）〜（ｃ）は本発明の製造方法の第二実施
例を製造工程順に説明するための要部側断面図である。
例を製造工程順に説明するための要部側断面図である。
【図３】従来の半導体素子の製造方法の一例を説明する
ための要部側断面図である。
ための要部側断面図である。
【図４】（ａ）、（ｂ）は従来の半導体素子の製造方法
の他の例を工程順に説明するための要部側断面図であ
る。
の他の例を工程順に説明するための要部側断面図であ
る。
２１、４１ ＩＣ基板（基体） ２３、４３ 配線層 ２４、４４ 層間絶縁膜 ２５ 開口凹部 ２６、４５ 第一の溝 ２７、４６ 第二の溝 ２８、４９ スルーホール ３０、４８ Ｗ膜（第一の配線材料部） ３１、５０ Ｃｕ膜（第二の配線材料部） ３２、５１ 第一配線層 ３３、５２ 第二配線層 ３４、５３ 半導体素子
Claims (6)
- 【請求項１】 複数の配線層を有する半導体素子であっ
て、 基体上に設けられた配線層の上に該配線層を覆って層間
絶縁膜が設けられ、 該層間絶縁膜に、前記配線層に通じる複数のスルーホー
ルが形成され、かつ、該層間絶縁膜に、前記スルーホー
ルのうちの少なくとも一つを通ってこれに連通するとと
もに、該スルーホールの内寸より幅の広い第一の溝と、
前記スルーホールのうちの他のスルーホールを通ってこ
れに連通するとともに、前記第一の溝より幅の広い第二
の溝とが形成され、 前記第一の溝内とこれに連通するスルーホール内とにこ
れらを埋め込んだ状態で第一の配線材料からなる第一配
線層が設けられ、 前記第二の溝内の底部および側壁部と該第二の溝内に連
通するスルーホール内とに前記第一の配線材料からなる
第一の配線材料部が設けられ、かつ該第一の配線材料部
上に該第一の配線材料部とともに前記第二の溝内を埋め
込んだ状態で前記第一の配線材料より導電率の高い第二
の配線材料からなる第二の配線材料部が設けられ、これ
により前記第二の溝内とこれに連通するスルーホール内
に前記第一の配線材料部と第二の配線材料部とからなる
第二配線層が設けられたことを特徴とする半導体素子。 - 【請求項２】 複数の配線層を有する半導体素子であっ
て、 基体上に設けられた配線層の上に該配線層を覆って層間
絶縁膜が設けられ、 該層間絶縁膜に、前記配線層に通じる複数のスルーホー
ルが形成され、かつ、該層間絶縁膜に、前記スルーホー
ルのうちの少なくとも一つを通ってこれに連通するとと
もに、該スルーホールの内寸より幅の広い第一の溝と、
前記スルーホールのうちの他のスルーホールを通ってこ
れに連通するとともに、前記第一の溝より幅の広い第二
の溝とが形成され、 前記第一の溝内に連通するスルーホール内と該第一の溝
内におけるスルーホールの直上箇所とに第二の配線材料
からなる第二の配線材料部が設けられ、かつ前記第一の
溝内に前記第二の配線材料部とともに該第一の溝内を埋
め込んだ状態で前記第二の配線材料より導電率の低い第
一の配線材料からなる第一の配線材料部が設けられ、こ
れにより前記第一の溝内とこれに連通するスルーホール
内に前記第二の配線材料部と第一の配線材料部とからな
る第一配線層が設けられ、 前記第二の溝内の底部および側壁部に前記第一の配線材
料からなる第一の配線材料部が設けられ、かつ該第二の
溝内に連通するスルーホール内および前記第一の配線材
料部上に該第一の配線材料部とともに前記第二の溝内を
埋め込んだ状態で前記第二の配線材料からなる第二の配
線材料部が設けられ、これにより前記第二の溝内とこれ
に連通するスルーホール内に前記第二の配線材料部と第
一の配線材料部とからなる第二配線層が設けられたこと
を特徴とする半導体素子。 - 【請求項３】 複数の配線層を有する半導体素子の製造
方法であって、 基体上に設けられた配線層の上に該配線層を覆って層間
絶縁膜を形成する第一の工程と、 この層間絶縁膜をエッチングして該層間絶縁膜を貫通し
ない状態に複数の開口凹部を形成する第二の工程と、 開口凹部を形成した層間絶縁膜の前記開口凹部上を再度
エッチングし、該開口凹部の少なくとも一つの上を通る
第一の溝を前記開口凹部の内寸より広い幅に形成すると
同時に、他の開口凹部の上を通る、前記第一の溝より幅
の広い第二の溝を形成し、かつ前記開口凹部形成箇所
を、層間絶縁膜を貫通して前記配線層に通じるスルーホ
ールに形成する第三の工程と、 前記スルーホール内および第一の溝内と、前記第二の溝
内の底部および側壁部とに第一の配線材料を埋め込む第
四の工程と、 前記第二の溝内に前記第一の配線材料より導電率の高い
第二の配線材料を埋め込む第五の工程と、 前記第一、第二の溝内に埋め込んだ前記配線材料を残し
て層間絶縁膜表面上の第二の配線材料と第一の配線材料
とを化学機械研磨法により研磨除去し、第一、第二の溝
内に埋め込んだ前記配線材料との間に段差がなくなるよ
うに前記層間絶縁膜を露出させる第六の工程と、を備え
てなることを特徴とする半導体素子の製造方法。 - 【請求項４】 複数の配線層を有する半導体素子の製造
方法であって、 基体上に設けられた配線層の上に該配線層を覆って層間
絶縁膜を形成する第一の工程と、 前記層間絶縁膜をエッチングして該層間絶縁膜内に第一
の溝と該第一の溝より幅の広い第二の溝とを形成する第
二の工程と、 前記第一の溝内と第二の溝内とをエッチングし、前記層
間絶縁層を貫通して前記配線層に通じ、かつ前記第一の
溝の幅より内寸の小さいスルーホールを形成する第三の
工程と、 前記スルーホール内および第一の溝内と、前記第二の溝
内の底部および側壁部とに第一の配線材料を埋め込む第
四の工程と、 前記第二の溝内に前記第一の配線材料より導電率の高い
第二の配線材料を埋め込む第五の工程と、 前記第一、第二の溝内に埋め込んだ前記配線材料を残し
て層間絶縁膜表面上の第二の配線材料と第一の配線材料
とを化学機械研磨法により研磨除去し、第一、第二の溝
内に埋め込んだ前記配線材料との間に段差がなくなるよ
うに前記層間絶縁膜を露出させる第六の工程と、を備え
てなることを特徴とする半導体素子の製造方法。 - 【請求項５】 複数の配線層を有する半導体素子の製造
方法であって、 基体上に設けられた配線層の上に該配線層を覆って層間
絶縁膜を形成する第一の工程と、 前記層間絶縁膜をエッチングして該層間絶縁膜内に第一
の溝と該第一の溝より幅の広い第二の溝とを形成する第
二の工程と、 前記第一の溝内と前記第二の溝内の底部および側壁部と
に、第一の配線材料を埋め込む第三の工程と、 前記第一の溝内と第二の溝内とをエッチングし、前記第
一の配線材料および前記層間絶縁層を貫通して前記配線
層に通じ、かつ前記第一の溝の幅より内寸の小さいスル
ーホールを形成する第四の工程と、 前記スルーホール内に前記第一の配線材料より導電率の
高い第二の配線材料を埋め込むとともに、前記第二の溝
内に前記第二の配線材料を埋め込む第五の工程と、 前記第一、第二の溝内に埋め込んだ前記配線材料を残し
て層間絶縁膜表面上の第二の配線材料と第一の配線材料
とを化学機械研磨法により研磨除去し、第一、第二の溝
内に埋め込んだ前記配線材料との間に段差がなくなるよ
うに前記層間絶縁膜を露出させる第六の工程と、を備え
てなることを特徴とする半導体素子の製造方法。 - 【請求項６】 前記第一の配線材料として、高融点金属
あるいは高融点金属の窒化物またはシリサイドを用い、
第二の配線材料として、Ｃｕ、ＡｌあるいはＣｕ系合
金、Ａｌ系合金を用いることを特徴とする請求項３、４
又は５記載の半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10328395A JP3391933B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10328395A JP3391933B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08298285A true JPH08298285A (ja) | 1996-11-12 |
| JP3391933B2 JP3391933B2 (ja) | 2003-03-31 |
Family
ID=14350005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10328395A Expired - Fee Related JP3391933B2 (ja) | 1995-04-27 | 1995-04-27 | 半導体素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3391933B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2774811A1 (fr) * | 1998-02-10 | 1999-08-13 | Sgs Thomson Microelectronics | Procede de formation de lignes conductrices sur des circuits integres |
| US6218302B1 (en) | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
| JP2002043422A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| US6396151B1 (en) | 1996-06-11 | 2002-05-28 | International Business Machines Corporation | Partially-overlapped interconnect structure and method of making |
| KR100346004B1 (ko) * | 1998-12-25 | 2002-07-26 | 닛본 덴기 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| US6452276B1 (en) | 1998-04-30 | 2002-09-17 | International Business Machines Corporation | Ultra thin, single phase, diffusion barrier for metal conductors |
| KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
| JP2005057277A (ja) * | 2003-08-04 | 2005-03-03 | Samsung Electronics Co Ltd | ボイド発生が防止される金属配線構造及び金属配線方法 |
| US6914300B2 (en) | 2003-04-14 | 2005-07-05 | Renesas Technology Corp. | Semiconductor device |
| CN107039377A (zh) * | 2017-06-16 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| KR20190038427A (ko) * | 2017-09-29 | 2019-04-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 및 그 형성 방법 |
-
1995
- 1995-04-27 JP JP10328395A patent/JP3391933B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396151B1 (en) | 1996-06-11 | 2002-05-28 | International Business Machines Corporation | Partially-overlapped interconnect structure and method of making |
| FR2774811A1 (fr) * | 1998-02-10 | 1999-08-13 | Sgs Thomson Microelectronics | Procede de formation de lignes conductrices sur des circuits integres |
| US6258720B1 (en) | 1998-02-10 | 2001-07-10 | Stmicroelectronics S.A. | Method of formation of conductive lines on integrated circuits |
| US6614114B2 (en) | 1998-02-10 | 2003-09-02 | Stmicroelectronics S.A. | Conductive line formed on integrated circuits |
| US6452276B1 (en) | 1998-04-30 | 2002-09-17 | International Business Machines Corporation | Ultra thin, single phase, diffusion barrier for metal conductors |
| US6218302B1 (en) | 1998-07-21 | 2001-04-17 | Motorola Inc. | Method for forming a semiconductor device |
| KR100346004B1 (ko) * | 1998-12-25 | 2002-07-26 | 닛본 덴기 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| US6589863B1 (en) | 1998-12-25 | 2003-07-08 | Nec Electronics Corp. | Semiconductor device and manufacturing method thereof |
| US7045898B2 (en) | 1998-12-25 | 2006-05-16 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2002043422A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| US6836019B2 (en) | 2001-02-08 | 2004-12-28 | Samsung Electronics Co., Ltd. | Semiconductor device having multilayer interconnection structure and manufacturing method thereof |
| KR100400033B1 (ko) * | 2001-02-08 | 2003-09-29 | 삼성전자주식회사 | 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법 |
| US7510963B2 (en) | 2001-02-08 | 2009-03-31 | Samsung Electronics Co., Ltd. | Semiconductor device having multilayer interconnection structure and manufacturing method thereof |
| US6914300B2 (en) | 2003-04-14 | 2005-07-05 | Renesas Technology Corp. | Semiconductor device |
| JP2005057277A (ja) * | 2003-08-04 | 2005-03-03 | Samsung Electronics Co Ltd | ボイド発生が防止される金属配線構造及び金属配線方法 |
| CN107039377A (zh) * | 2017-06-16 | 2017-08-11 | 京东方科技集团股份有限公司 | 一种显示面板、其制作方法及显示装置 |
| WO2018227973A1 (zh) * | 2017-06-16 | 2018-12-20 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
| US11099615B2 (en) | 2017-06-16 | 2021-08-24 | Boe Technology Group Co., Ltd. | Display panel, manufacturing method thereof and display device |
| KR20190038427A (ko) * | 2017-09-29 | 2019-04-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 소자 및 그 형성 방법 |
| US10636701B2 (en) | 2017-09-29 | 2020-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming semiconductor devices using multiple planarization processes |
| US11121028B2 (en) | 2017-09-29 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices formed using multiple planarization processes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3391933B2 (ja) | 2003-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814972B2 (ja) | 半導体装置の製造方法 | |
| US6110826A (en) | Dual damascene process using selective W CVD | |
| US6893957B2 (en) | Method of forming a dual damascene interconnect by selective metal deposition | |
| US5284799A (en) | Method of making a metal plug | |
| JPH08288389A (ja) | 半導体装置の製造方法 | |
| JPH08204005A (ja) | 半導体装置及びその製造方法 | |
| JP2005203476A (ja) | 半導体装置の配線構造及びその製造方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| US6297158B1 (en) | Stress management of barrier metal for resolving CU line corrosion | |
| JP3189970B2 (ja) | 半導体装置の製造方法 | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| JP2001176877A (ja) | 半導体装置の製造方法 | |
| JPH069200B2 (ja) | 金属配線の形成方法 | |
| JP3718458B2 (ja) | 半導体装置の製造方法 | |
| US5948705A (en) | Method of forming interconnection line | |
| JP2001053151A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JP2004356315A (ja) | 半導体装置及びその製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11186390A (ja) | 半導体装置の製造方法 | |
| US7517799B2 (en) | Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer | |
| US6117758A (en) | Etch removal of aluminum islands during manufacture of semiconductor device wiring layer | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| JP2000294636A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |