FR2774811A1 - Procede de formation de lignes conductrices sur des circuits integres - Google Patents
Procede de formation de lignes conductrices sur des circuits integres Download PDFInfo
- Publication number
- FR2774811A1 FR2774811A1 FR9801792A FR9801792A FR2774811A1 FR 2774811 A1 FR2774811 A1 FR 2774811A1 FR 9801792 A FR9801792 A FR 9801792A FR 9801792 A FR9801792 A FR 9801792A FR 2774811 A1 FR2774811 A1 FR 2774811A1
- Authority
- FR
- France
- Prior art keywords
- layer
- thickness
- etching
- interconnection
- interconnection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
L'invention concerne un procédé de formation d'une ligne conductrice sur des circuits intégrés comprenant les étapes consistant à graver une première couche d'isolant (23) pour y créer des ouvertures de largeur prédéterminée aux emplacements où doit être formée la ligne conductrice; déposer et graver une première couche d'interconnexion (25) d'une première épaisseur (t1); et déposer et graver une deuxième couche d'interconnexion (28) d'une deuxième épaisseur (t2), la largeur prédéterminée étant supérieure au double de la plus grande des deux épaisseurs, et inférieure au double de la somme des épaisseurs.
Description
PROCéDé DE FORMATION DE LIGNES CONDUCTRICES SUR DES CIRCUITS
INTÉGRÉS
La présente invention concerne la formation de lignes conductrices sur des circuits intégrés. Elle vise plus particulièrement à former de telles lignes conductrices à faible résistance adaptées, en particulier, à constituer des conducteurs d'inductance pour des applications de radiofréquence ou des lignes de transport de fort courant, par exemple, pour les lignes d'alimentation des horloges de microprocesseur.
INTÉGRÉS
La présente invention concerne la formation de lignes conductrices sur des circuits intégrés. Elle vise plus particulièrement à former de telles lignes conductrices à faible résistance adaptées, en particulier, à constituer des conducteurs d'inductance pour des applications de radiofréquence ou des lignes de transport de fort courant, par exemple, pour les lignes d'alimentation des horloges de microprocesseur.
De façon générale dans le domaine de la fabrication des circuits intégrés, on prévoit une succession d'étapes de dépôts de métallisations destinées à assurer les interconnexions du circuit.
Si l'on veut obtenir une ligne conductrice à particulièrement faible résistance, on peut bien entendu prévoir de déposer une métallisation plus épaisse. Toutefois, ceci nécessite une étape de fabrication spécifique et pose des problèmes de gravure.
Une autre idée est de superposer deux couches de métallisation pour obtenir une métallisation d'ensemble d'épaisseur double.
Un objet de la présente invention est de prévoir un nouveau procédé de fabrication de lignes conductrices à particu lièrement faible résistance qui soit compatible avec des procédés classiques de formation de niveaux de métallisation sur des circuits intégrés.
De façon générale, pour atteindre cet objet, la présente invention utilise un mode de dépôt classique de deux couches d'interconnexion successives en gravant au préalable un substrat de sorte que l'épaisseur totale de métallisation soit supérieure à la somme des épaisseurs individuelles des deux couches déposées.
Plus particulièrement, la présente invention prévoit un procédé de formation d'une ligne conductrice sur des circuits intégrés comprenant les étapes consistant à graver une première couche d'isolant pour y créer des ouvertures de largeur prédéterminée aux emplacements où doit être formée la ligne conductrice déposer et graver une première couche d'interconnexion d'une première épaisseur ; et déposer et graver une deuxième couche d'interconnexion d'une deuxième épaisseur cela la largeur prédéter- minée étant supérieure au double de la plus grande des deux épaisseurs, et inférieure au double de la somme des épaisseurs.
Selon un mode de réalisation de la présente invention, l'étape de dépôt et de gravure de la première couche d'interconnexion est précédée d'une étape de formation d'espaceurs conducteurs d'une troisième épaisseur sur les parois latérales des ouvertures, la largeur prédéterminée étant alors augmentée du double de l'épaisseur des espaceurs.
Selon un mode de réalisation de la présente invention, l'étape de dépôt et de gravure de la deuxième couche d'interconnexion est immédiatement précédée des étapes consistant à déposer une deuxième couche d'isolant ; graver la deuxième couche d'isolant pour découvrir la première couche d'interconnexion au-dessus des ouvertures ; et déposer une deuxième couche d'arrêt de gravure.
Selon un mode de réalisation de la présente invention, les première et deuxième couches d'interconnexion sont des couches d'un conducteur choisi dans le groupe comprenant l'aluminium, le cuivre, et leurs alliages, éventuellement avec du silicium.
Selon un mode de réalisation de la présente invention, les espaceurs sont en tungstène.
La présente invention prévoit également une ligne conductrice formée sur une surface d'un substrat, la surface supérieure du substrat comportant une couche isolante dans laquelle est formée une ouverture de largeur prédéterminée à l'emplacement où doit être formée la ligne conductrice, comprenant une première couche d interconnexion d' une première épaisseur, et une deuxième couche d'interconnexion d'une deuxième épaisseur, la largeur prédéterminée étant supérieure au double de la plus grande des deux épaisseurs, et inférieure au double de la somme des épaisseurs.
Selon un mode de réalisation de la présente invention, plusieurs ouvertures sont formées parallèlement les unes aux autres à une faible distance les unes des autres.
Ces objets, caractéristiques et avantages, ainsi que d'autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles
les figures 1 à 4 illustrent des étapes successives d'un procédé classique de formation d'interconnexions sur un circuit intégré
les figures 5 à 7 illustrent des étapes successives d'un procédé général selon l'invention
les figures 8 à 11 représentent des étapes successives d'un exemple de mise en oeuvre du procédé selon l'invention ; et
la figure 12 représente une vue de dessus du dispositif de la figure 11.
les figures 1 à 4 illustrent des étapes successives d'un procédé classique de formation d'interconnexions sur un circuit intégré
les figures 5 à 7 illustrent des étapes successives d'un procédé général selon l'invention
les figures 8 à 11 représentent des étapes successives d'un exemple de mise en oeuvre du procédé selon l'invention ; et
la figure 12 représente une vue de dessus du dispositif de la figure 11.
Par souci de clarté, et comme cela est habituel dans la représentation des circuits intégrés, les différentes figures ne sont pas à l'échelle. De plus, de mêmes éléments sont désignés par de mêmes références.
Les figures 1 à 4 sont des vues en coupe schématiques illustrant des étapes d'un procédé classique de formation de vias et d'interconnexions au-dessus de la structure semiconductrice d'un circuit intégré.
La figure 1 représente le résultat d'étapes initiales d'un procédé classique. On considère une couche isolante 1 (une couche supérieure d'un circuit intégré) sur laquelle ont été formées des zones 2-1, 2-2 de métallisation. Au-dessus de cette structure, est formée une couche d'un matériau isolant 3, typiquement de l'oxyde de silicium. La couche 3 est planarisée et munie, par des procédés connus, d'ouvertures adaptées à permettre ultérieurement l'établissement de contacts électriques ou vias entre les zones 2-1, 2-2 et des couches d'interconnexion déposées par la suite. Au-dessus de cette structure, on dépose classiquement une première couche d'arrêt de gravure et/ou d'adhérence (non représentée), puis une première couche 4 de remplissage. La couche d'arrêt de gravure, très mince, est typiquement constituée de couches successives de Ti et de TiN. La couche de remplissage 4 est, par exemple, en tungstène. Les ouvertures formées dans la couche isolante 3 sont assez étroites, devant l'épaisseur de la couche 4, pour être remplies par le matériau constituant cette couche 4.
A l'étape suivante, représentée en figure 2, on grave la première couche de remplissage 4 pour obtenir une structure sensiblement plane munie de vias 4-1 et 4-2 en contact respectif avec les zones 2-1 et 2-2.
A l'étape suivante, représentée en figure 3, on dépose et on grave une première couche d'interconnexion 5. Dans l'exemple de la figure 3, des portions 5-1 et 5-2 de la couche 5 sont mises en contact avec respectivement les zones de métallisation 2-1 et 2-2 par les vias 4-1 et 4-2. La couche 5 est, par exemple, en aluminium, en cuivre ou un alliage de ces éléments entre eux et/ou avec du silicium.
Comme précédemment, le dépôt de la couche 5 est de préférence précédé du dépôt d'une deuxième couche très mince d'arrêt de gravure, typiquement Ti/TiN (non représentée).
Comme le représente la figure 4, on répète ensuite les étapes illustrées en figures 1 et 2 pour former des vias 7-1, 7-2 dans une couche isolante 6. Après quoi, on forme des éléments de métallisation 8-1, 8-2 dans une deuxième couche d'interconnexion 8.
La description précédente, effectuée en relation avec les figures 1 à 4, ne constitue qu'un exemple de procédé de fabrication de vias et d'interconnexions.
Les connexions obtenues par un procédé tel que celui décrit précédemment sont parfaitement satisfaisantes pour la formation d'interconnexions classiques. Toutefois, les métallisations ainsi obtenues peuvent être trop résistantes pour la formation de lignes conductrices particulières telles que des lignes constituant des conducteurs d'inductance ou des lignes de puissance.
On va décrire ci-après en relation avec les figures 5 à 7 un procédé de formation de lignes très conductrices selon l'invention. On va ensuite montrer en relation avec les figures 8 à 11 que ce procédé est compatible avec un procédé classique tel que celui décrit en relation avec les figures 1 à 4.
La figure 5 représente, en vue en coupe, le résultat d'étapes initiales du procédé selon l'invention. On considère une couche isolante 10 formée au-dessus d'un substrat. Généralement, il est prévu sur cette couche isolante 10 des zones de métallisations 11. Au-dessus de cette structure, on forme une couche d'un matériau isolant 12. La couche 12 est planarisée et munie d'une fenêtre de largeur W et de hauteur h, la hauteur étant inférieure à la largeur. La fenêtre est de préférence formée au-dessus d'une zone de métallisation 11 devant être mise en contact avec des couches d'interconnexion déposées ultérieurement (cette métallisation 11 n'est pas représentée en figures 6 et 7).
A l'étape suivante, représentée en figure 6, on dépose une première couche d'interconnexion 13 d'épaisseur tl.
A l'étape suivante, représentée en figure 7, on dépose une seconde couche d'interconnexion 15 d'épaisseur t2.
On notera que ces couches 13 et 15 sont des couches formées classiquement dans un procédé de formation de métallisation et de vias au-dessus d'une structure semiconductrice, et correspondent, par exemple, aux couches 5 et 8 décrites précédemment.
L'épaisseur tl de la couche 13 est inférieure à la moitié de la largeur W de la fenêtre. Pour cette raison, la surface supérieure de la couche 13 présente un évidement 14 ayant une largeur W1. La largeur W1 est inférieure de sensiblement deux fois l'épaisseur tl de la couche d'interconnexion 13, à la largeur W de la fenêtre initiale, c'est à dire que Wl W-2tl. La hauteur de cet évidement 14 est sensiblement la hauteur h de la couche isolante 12.
L'épaisseur t2 de la couche d'interconnexion 15 ultérieurement déposée est supérieure à la moitié de la largeur Wl de l'évidement 14 formé dans la couche 13. De cette façon, compte tenu des propriétés de croissance des couches métalliques lors de dépôts conformes, l'évidement 14 est complètement comblé, et la surface supérieure de la couche 15 est sensiblement plane. Des types de dépôts conformes susceptibles d'être utilisés sont, par exemple, les techniques de dépôt chimique en phase vapeur (CVD) ou de pulvérisation de métal à chaud, le métal comprenant typiquement de l'aluminium et du cuivre.
Sur toute l'étendue de la fenêtre initiale, la hauteur de métal déposée est égale à la somme des épaisseurs des couches d'interconnexion 13 et 15, respectivement, tl et t2, et de la hauteur h de la couche isolante 12, dans le cas prévu ci-dessus où W < 2(tl+t2).
Les figures 8 à 11 illustrent un mode particulier de mise en oeuvre du procédé selon l'invention compatible avec le procédé particulier de réalisation d'interconnexions décrit en relation avec les figures 1 à 4.
La figure 8 représente le résultat d'étapes initiales et correspond à l'étape illustrée en figure 1. On considère une couche isolante 20 formée au-dessus d'un substrat. Comme dans le cas de la figure 5, il est éventuellement prévu sur cette couche isolante 20 des zones de métallisations, non-représentées. On forme une couche d'un matériau isolant 23, d'une hauteur h. La couche 23 est munie de fenêtres d'une largeur prédéterminée W, distantes d'un écartement S aussi petit que possible. On dépose ensuite sur cette structure une première couche d'arrêt de gravure d'une épaisseur négligeable (non représentée), puis une couche 24 de remplissage, par exemple identique à la couche 4 de la figure 1.
A l'étape suivante, représentée en figure 9, on grave, par exemple, par plasma, la couche de remplissage 23, ce qui correspond à l'étape représentée en figure 2. Toutefois, comme les fenêtres sont beaucoup plus larges que les vias 4-1 et 4-2, on forme des espaceurs d'épaisseur t3 sur les parois latérales des fenêtres. L'épaisseur t3 est donc sensiblement égale à la moitié de la largeur des vias 4-1, 4-2. De cette manière, la largeur des fenêtres est réduite à une largeur W' sensiblement égale à W-2t3.
A l'étape suivante, représentée en figure 10, et correspondant à l'étape classique représentée en figure 3, on dépose et on grave une première couche 25 d'interconnexion, par exemple identique à la couche 5. L'épaisseur tl de cette couche étant inférieure à la moitié de la largeur W' des fenêtres, la surface supérieure de la couche 25 présente des évidements de largeur W'1 sensiblement égale à W'-2tl.
A l'étape suivante, représentée en figure 11, on dépose et on grave une deuxième couche d'arrêt de gravure, d'épaisseur négligeable (non représentée) puis une deuxième couche d'interconnexion 28, d'épaisseur t2. Selon l'invention, l'épaisseur t2 est telle que les évidements de la couche 25 sont complètement comblés. En pratique, on choisit une épaisseur t2 la plus grande que l'on puisse obtenir par les procédés standards.
Comme cela ressort de la figure 11, la ligne conductrice présente au dessus des fenêtres une épaisseur supérieure à la somme des épaisseurs individuelles tl et t2 des première et seconde couches d'interconnexion 25 et 28. C'est seulement audessus des portions d'isolant 23 qu'elle n'a que l'épaisseur tl+t2, mais, comme on l'a vu précédemment, ces portions ont une largeur S faible devant la largeur W des fenêtres.
Dans un mode de réalisation particulier de la présente invention, la hauteur h de la couche isolante 23 est de l'ordre de 0,6 à 0,8 Um, la largeur W de l'ordre de 2 à 4 ssm, llécar- tement entre les fenêtres de l'ordre de 0,4 Um. La première couche d'interconnexion 25 est en aluminium, ou aluminium-cuivre, d'une épaisseur tl comprise entre 0,6 et 1 ym. La deuxième couche d'interconnexion 28 est de l'aluminium, ou de l'aluminium-cuivre, pulvérisé à haute température, sur une épaisseur de l'ordre de 0,8 à 1,2 ym.
La figure 12 représente en vue de dessus une portion d'une ligne conductrice L formée selon l'invention. La ligne L peut prendre la forme adaptée à une application particulière. Par exemple, on peut donner à la ligne L une forme en spirale pour former une inductance.
Bien que l'on ait présenté ci-dessus l'invention comme consistant en un choix d'épaisseurs tl et t2 de métallisation pour remplir une fenêtre de largeur W, en pratique, dans une technologie donnée, ce sont les épaisseurs tl et t2 qui sont fixées et l'on choisit la largeur W en fonction des épaisseurs.
Ainsi, l'épaisseur t3 est sensiblement égale à la moitié de la largeur des vias classiques 4-1 ou 4-2 que la couche de remplissage 23 est supposée remplir dans des portions de la structure globale non représentées aux figures ; tl est l'épaisseur classique de couches de métallisation, définie par les paramètres usuels d'un procédé de fabrication standard ; et l'épaisseur t2 est choisie de façon à être aussi grande que possible, et n'est limitée que par les limites standards de gravure de couches de métallisation. Alors, la largeur W est choisie légèrement inférieure à 2(tl+t2+t3).
Un avantage de la présente invention est que chacune des couches conductrices constituant la ligne conductrice épaisse selon l'invention est une couche mince. On évite donc les inconvénients liés à l'utilisation de couches épaisses.
Un autre avantage de la présente invention est que la surface supérieure de la dernière couche d'interconnexion est planarisée, sans faire appel à un traitement particulier.
Un autre avantage de la présente invention est que la réalisation de la ligne conductrice épaisse est effectuée simultanément avec les étapes normales de métallisation d'une technologie donnée de fabrication de circuits intégrés.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. En particulier, chacune des couches métalliques, de remplissage ou d'interconnexion, peut être en d'autres matériaux que ceux présentés dans la description ci-dessus de modes de réalisation particuliers de l'invention, choisis en fonction de l'application recherchée. En outre, comme cela a été vu précédemment, les épaisseurs de chacune de ces couches seront adaptées pour se conformer aux contraintes de procédés standards de fabrication de circuits intégrés.
Claims (7)
1. Procédé de formation d'une ligne conductrice (L) sur des circuits intégrés comportant les étapes suivantes graver une première couche d'isolant (12 ; 23) pour y créer des ouvertures de largeur prédéterminée (W) aux emplacements où doit être formée la ligne conductrice,
déposer et graver une première couche d'inter connexion (13 ; 25) d'une première épaisseur (tl), et
déposer et graver une deuxième couche d'interconnexion (15 ; 28) d'une deuxième épaisseur (t2),
caractérisé en ce que ladite largeur prédéterminée est supérieure au double de la plus grande des deux épaisseurs, et inférieure au double de la somme desdites épaisseurs.
2. Procédé selon la revendication 1, caractérisé en ce que l'étape de dépôt et de gravure de la première couche d'interconnexion est précédée d'une étape de formation d'espaceurs conducteurs d'une troisième épaisseur (t3) sur les parois latérales des ouvertures, ladite largeur prédéterminée étant alors augmentée du double de l'épaisseur des espaceurs.
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'étape de dépôt et de gravure de la deuxième couche d'interconnexion est immédiatement précédée des étapes suivantes
déposer une deuxième couche d'isolant
graver la deuxième couche d'isolant pour découvrir la première couche d'interconnexion au-dessus desdites ouvertures et
déposer une deuxième couche d'arrêt de gravure.
4. Procédé selon la revendication 1, caractérisé en ce que les première et deuxième couches d'interconnexion sont des couches d'un conducteur choisi dans le groupe comprenant l'aluminium, le cuivre, et leurs alliages, éventuellement avec du silicium.
5. Procédé selon la revendication 2, caractérisé en ce que lesdits espaceurs sont en tungstène.
6. Ligne conductrice (L) formée sur une surface d'un substrat, caractérisée en ce que la surface supérieure du substrat comporte une couche isolante (23) dans laquelle est formée une ouverture de largeur prédéterminée (W) à l'emplacement où doit être formée la ligne conductrice, comprenant une première couche d'interconnexion (13 ; 25) d'une première épaisseur (tl), et une deuxième couche d'interconnexion (15 ; 28) d'une deuxième épaisseur (t2), ladite largeur prédéterminée étant supérieure au double de la plus grande des deux épaisseurs, et inférieure au double de la somme desdites épaisseurs.
7. Ligne conductrice (L) selon la revendication 6, caractérisée en ce que plusieurs ouvertures sont formées parallèlement les unes aux autres à une faible distance (S) les unes des autres.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9801792A FR2774811B1 (fr) | 1998-02-10 | 1998-02-10 | Procede de formation de lignes conductrices sur des circuits integres |
| US09/245,003 US6258720B1 (en) | 1998-02-10 | 1999-02-04 | Method of formation of conductive lines on integrated circuits |
| US09/865,634 US6614114B2 (en) | 1998-02-10 | 2001-05-25 | Conductive line formed on integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9801792A FR2774811B1 (fr) | 1998-02-10 | 1998-02-10 | Procede de formation de lignes conductrices sur des circuits integres |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2774811A1 true FR2774811A1 (fr) | 1999-08-13 |
| FR2774811B1 FR2774811B1 (fr) | 2003-05-09 |
Family
ID=9522975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9801792A Expired - Fee Related FR2774811B1 (fr) | 1998-02-10 | 1998-02-10 | Procede de formation de lignes conductrices sur des circuits integres |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6258720B1 (fr) |
| FR (1) | FR2774811B1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082538A1 (fr) * | 2001-04-06 | 2002-10-17 | Stmicroelectronics S.A. | Inductance integree |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6740956B1 (en) * | 2002-08-15 | 2004-05-25 | National Semiconductor Corporation | Metal trace with reduced RF impedance resulting from the skin effect |
| US6703710B1 (en) | 2002-08-15 | 2004-03-09 | National Semiconductor Corporation | Dual damascene metal trace with reduced RF impedance resulting from the skin effect |
| US6853079B1 (en) | 2002-08-15 | 2005-02-08 | National Semiconductor Corporation | Conductive trace with reduced RF impedance resulting from the skin effect |
| US6864581B1 (en) | 2002-08-15 | 2005-03-08 | National Semiconductor Corporation | Etched metal trace with reduced RF impendance resulting from the skin effect |
| FR2861299B1 (fr) * | 2003-10-28 | 2006-01-27 | Pf Medicament | Compositions pharmaceutiques a base de derives d'idasoxan sous formes polymorphes |
| US7339274B2 (en) * | 2004-08-17 | 2008-03-04 | Agere Systems Inc. | Metallization performance in electronic devices |
| US9099471B2 (en) | 2013-03-12 | 2015-08-04 | International Business Machines Corporation | Semiconductor device channels |
| US9111935B2 (en) * | 2013-03-12 | 2015-08-18 | International Business Machines Corporation | Multiple-patterned semiconductor device channels |
| US9076848B2 (en) | 2013-03-12 | 2015-07-07 | International Business Machines Corporation | Semiconductor device channels |
| CN105742228B (zh) * | 2014-12-09 | 2019-04-19 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105633012A (zh) * | 2015-03-31 | 2016-06-01 | 中国科学院微电子研究所 | 互连结构及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0119917A1 (fr) * | 1983-03-18 | 1984-09-26 | Commissariat A L'energie Atomique | Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'une circuit intégré |
| JPH0199239A (ja) * | 1987-10-13 | 1989-04-18 | Hitachi Ltd | 半導体装置 |
| EP0459690A1 (fr) * | 1990-05-31 | 1991-12-04 | AT&T Corp. | Interconnection pour circuit intégré |
| JPH08298285A (ja) * | 1995-04-27 | 1996-11-12 | Oki Electric Ind Co Ltd | 半導体素子とその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4926236A (en) * | 1986-02-12 | 1990-05-15 | General Electric Company | Multilayer interconnect and method of forming same |
| US5063175A (en) * | 1986-09-30 | 1991-11-05 | North American Philips Corp., Signetics Division | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material |
| JPH03142934A (ja) * | 1989-10-30 | 1991-06-18 | Mitsubishi Electric Corp | 半導体集積回路装置の配線接続構造 |
| US5268329A (en) * | 1990-05-31 | 1993-12-07 | At&T Bell Laboratories | Method of fabricating an integrated circuit interconnection |
| US5270254A (en) * | 1991-03-27 | 1993-12-14 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit metallization with zero contact enclosure requirements and method of making the same |
| US5641992A (en) * | 1995-08-10 | 1997-06-24 | Siemens Components, Inc. | Metal interconnect structure for an integrated circuit with improved electromigration reliability |
| JPH09172072A (ja) * | 1995-12-18 | 1997-06-30 | Nec Corp | 半導体装置及びその製造方法 |
| US6096636A (en) * | 1996-02-06 | 2000-08-01 | Micron Technology, Inc. | Methods of forming conductive lines |
| JP3149352B2 (ja) * | 1996-02-29 | 2001-03-26 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 基板の導体層の形成方法 |
| US6448108B1 (en) * | 2000-10-02 | 2002-09-10 | Charles W. C. Lin | Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment |
-
1998
- 1998-02-10 FR FR9801792A patent/FR2774811B1/fr not_active Expired - Fee Related
-
1999
- 1999-02-04 US US09/245,003 patent/US6258720B1/en not_active Expired - Lifetime
-
2001
- 2001-05-25 US US09/865,634 patent/US6614114B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0119917A1 (fr) * | 1983-03-18 | 1984-09-26 | Commissariat A L'energie Atomique | Procédé de positionnement d'une ligne d'interconnexion sur un trou de contact électrique d'une circuit intégré |
| JPH0199239A (ja) * | 1987-10-13 | 1989-04-18 | Hitachi Ltd | 半導体装置 |
| EP0459690A1 (fr) * | 1990-05-31 | 1991-12-04 | AT&T Corp. | Interconnection pour circuit intégré |
| JPH08298285A (ja) * | 1995-04-27 | 1996-11-12 | Oki Electric Ind Co Ltd | 半導体素子とその製造方法 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 338 (E - 795) 28 July 1989 (1989-07-28) * |
| PATENT ABSTRACTS OF JAPAN vol. 097, no. 003 31 March 1997 (1997-03-31) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002082538A1 (fr) * | 2001-04-06 | 2002-10-17 | Stmicroelectronics S.A. | Inductance integree |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010036734A1 (en) | 2001-11-01 |
| US6614114B2 (en) | 2003-09-02 |
| FR2774811B1 (fr) | 2003-05-09 |
| US6258720B1 (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0351001B1 (fr) | Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions | |
| EP2192612B1 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| EP1636130A2 (fr) | Circuit integre sur puce de hautes performances | |
| FR2774809A1 (fr) | Structure de couches barriere comportant deux couches et procede de fabrication | |
| US5693564A (en) | Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication | |
| FR2774811A1 (fr) | Procede de formation de lignes conductrices sur des circuits integres | |
| EP1302954A1 (fr) | Réalisation d'inductance et de via dans un circuit monolithique | |
| US6362526B1 (en) | Alloy barrier layers for semiconductors | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| FR2957717A1 (fr) | Procede de formation d'une structure de type metal-isolant-metal tridimensionnelle | |
| EP1180789A1 (fr) | Procédé de fabrication d'un condensateur au sein d'un circuit intégré, et circuit intégré correspondant. | |
| US6443743B1 (en) | Method for reducing via resistance in small high aspect ratio holes filled using aluminum extrusion | |
| EP0975018B1 (fr) | Procédé de formation d'une capacité sur un circuit intégré | |
| EP1650796A2 (fr) | Procédé de prise de contact sur une région d'un circuit intégré, en particulier sur les électrodes d'un transistor | |
| EP0923125A1 (fr) | Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés | |
| FR3099964A1 (fr) | Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JPH07297183A (ja) | 半導体装置とその製造方法 | |
| FR2958076A1 (fr) | Procede de formation de vias electriques | |
| EP0890992A1 (fr) | Piste d'interconnexion reliant, sur plusieurs niveaux de métallisation, une grille isolée d'un transistor à une diode de décharge au sein d'un circuit intégré, et procédé de réalisation d'une telle piste | |
| EP1374307A1 (fr) | Inductance integree | |
| EP0807974A1 (fr) | Interconnexions multicouches à faible capacité parasite latérale | |
| FR3142603A1 (fr) | Circuit intégré comportant un composant passif dans une partie d’interconnexion, procédé de fabrication correspondant. | |
| FR2832854A1 (fr) | Fabrication de memoire dram et de transistor mos | |
| FR3096830A1 (fr) | Elément d'interconnexion et son procédé de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name | ||
| ST | Notification of lapse |
Effective date: 20091030 |