KR20030012111A - 반도체 장치의 플레이트 식각 방법 - Google Patents

반도체 장치의 플레이트 식각 방법 Download PDF

Info

Publication number
KR20030012111A
KR20030012111A KR1020010045984A KR20010045984A KR20030012111A KR 20030012111 A KR20030012111 A KR 20030012111A KR 1020010045984 A KR1020010045984 A KR 1020010045984A KR 20010045984 A KR20010045984 A KR 20010045984A KR 20030012111 A KR20030012111 A KR 20030012111A
Authority
KR
South Korea
Prior art keywords
etching
plate
gas
storage node
plate electrode
Prior art date
Application number
KR1020010045984A
Other languages
English (en)
Inventor
이윤옥
이승호
채광기
박수영
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010045984A priority Critical patent/KR20030012111A/ko
Publication of KR20030012111A publication Critical patent/KR20030012111A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치의 플레이트 식각 공정시 식각 폴리머를 제거하기 위한 식각 방법에 관한 것이다. 여기에 개시되는 플레이트 식각 방법은 트랜지스터 하부 구조가 형성된 기판에 스토리지 노드 전극을 형성하기 위한 스토리지 노드 산화막을 적층하는 단계와, 스토리지 노드 산화막 위로 유전막을 적층하는 단계와, 유전막 상에 플레이트 전극을 형성하는 단계와, 플레이트 전극 상에 포토 레지스트 패턴을 형성하는 단계 및 포토 레지스트 패턴을 마스크로 이용하여 스토리지 노드 산화막이 노출되도록 식각하는 단계를 포함한다. 여기서 식각하는 단계는 플라즈마 식각 장비를 이용하여 염소 가스(Cl2)와 3 염화 붕소(BCl3) 및 아르곤(Ar) 가스를 포함하는 식각 가스를 이용한다. 따라서 플레이트 식각 공정시, 염소와 3 염화 분소 및 아르곤 가스를 포함하는 식각 가스를 이용하여 플레이트 전극을 식각함으로 식각 폴리머가 발생되지 않는다.

Description

반도체 장치의 플레이트 식각 방법{ETCHING METHOD OF PLATE IN SEMICONDUCTOR DEVICES}
본 발명은 반도체 장치의 식각 방법에 관한 것으로, 좀 더 구체적으로는 반도체 메모리 장치의 캐패시터 제조시 발생되는 식각 폴리머를 방지하기 위한 플레이트 식각 방법에 관한 것이다.
반도체 산업이 발달됨에 따라 반도체 장치는 고용량 및 고기능화를 추구하고 있으며. 그에 따라서 한정된 영역에 보다 많은 소자의 집적이 필요하게 되었고, 웨이퍼 가공 기술은 패턴(Patten)을 극미세화 및 고집적화시키도록 연구 및 개발되고있다. 극미세화되고 고집적화된 반도체 장치를 구현하기 위한 반도체 제조 공정에는 건식 식각 기술이 많이 이용되고 있으며, 건식 식각 기술로서 가장 일반화된 것이 플라즈마 응용 식각 방법이다.
그러나, 플라즈마를 이용한 식각 공정은 매우 중요하고도 어려운 기술이며, 플라즈마 식각 공정에서 우선적으로 고려되어야 할 사항은 식각 프로파일(profile), 하부막과의 선택성(selectivity), 식각비(etch rate) 및 균일도(uniformity) 등이다. 이들은 식각 장비 또는 공급 가스의 특성에 의하여 주로 좌우되며, 특히 균일도는 대개 식각 장비의 특성에 영향을 많이 받고 다른 세가지 사항은 공급 가스의 특성에 영향을 많이 받는다.
여기에서 TiN 도전막과 폴리 실리콘(Poly-Si)막을 염소(Cl2), 질소(N2)의 혼합 가스를 이용하여 플라즈마 건식 식각하는 방법을 설명한다.
도 1a를 참조하면, 반도체 메모리 소자의 페리(peri) 영역에서는 트랜지스터 하부 구조가 형성된 기판(미도시됨) 위에 스토리지 노드 산화막(2)을 적층한다.후속 공정을 통해 셀 영역에는 스토리지 노드 산화막(2)을 이용하여 스토리지 노드 전극이 형성된다. 이 때, 페리 영역의 층구조(프로파일)는 변화가 없다. 스토리지 노드 산화막(2) 위에 유전막(4)을 적층하고, 플레이트 막을 형성한다. 플레이트 막은 도전막 TiN 막(6)과 폴리 실리콘막(8)을 차례로 적층하여 형성한다. 이어서 플레이트 전극 위에 포토 레지스트 패턴(10)을 형성한다.
도 1b를 참조하면, 포토 레지스트 패턴(10)을 마스크로 이용하여 하부막들(22 ~ 26)을 패터닝한다. 플레이트 식각을 위한 식각 가스로 염소(Cl2)와 질소(N2) 가스를 이용하여 스토리지 노드 산화막(2)이 노출될 때까지 식각 공정을 실시한다. 이 때, 포토 레지스트 패턴(10) 및 하부막 패턴의 측벽에는 식각 폴리머(12)가 형성되며, 도 1c에 도시된 바와 같이, 식각 공정 후 포토 레지스트 패턴(10) 제거 및 세정 공정을 통해서도 식각 폴리머가 제거되지 않게 된다.
도 2를 참조하면, 캐패시터의 일부 영역을 상부에서 바라본 SEM(Scanning Electro Microscope) 사진으로 도면에 도시된 바와 같이, 포토 레지스터를 마스크로 하여 식각 공정시 포토 레지스트 패턴 및 하부막 패턴 측벽에 식각 폴리머가 남아 있음을 알 수 있다.
상술한 바와 같이, 종래 기술의 반도체 메모리 소자의 플레이트 식각 공정시, 염소 및 질소 가스를 식각 가스로 사용함으로써 포토 레지스트 패턴 및 하부막 패턴 측벽에 식각 폴리머가 형성되고, 식각 폴리머를 제거하기 위하여 별도의 공정이 필요하게 된다. 그리고 식각 폴리머로 인하여 파티클이 발생되거나 후속 공정에서 층간 절연막 등의 증착에도 영향을 끼치게 된다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, 식각 폴리머 형성을 방지하기 위한 반도체 메모리 장치의 플레이트 식각 방법을 제공하는데 있다.
도 1은 종래 기술의 반도체 소자의 캐패시터 제조시 플레이트 식각 공정을 나타내는 단면도;
도 2는 도 1에 의해 형성된 식각 폴리머를 나타내는 도면;
도 3은 본 발명의 반도체 소자의 캐패시터 제조시 플레이트 식각 공정을 나타내는 단면도; 그리고
도 4는 본 발명의 플레이트 식각 공정에 의해 형성된 일부 플레이트 구조를 나타내는 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
20 : 스토리지 노드 산화막
22 : 유전막(TaON)
24 : 도전막(TiN)
26 : 폴리 실리콘막
28 : 포토 레지스트 패턴
상술한 목적을 달성하기 위한 본 발명의 일 특징은, 플레이트 식각 방법에 있어서, 트랜지스터 하부 구조가 형성된 기판에 스토리지 노드 전극을 형성하기 위한 스토리지 노드 산화막을 적층하는 단계와, 상기 스토리지 노드 산화막 위로 유전막을 적층하는 단계와, 상기 유전막 상에 플레이트 전극을 형성하는 단계와, 상기 플레이트 전극 상에 포토 레지스트 패턴을 형성하는 단계 및 상기 포토 레지스트 패턴을 마스크로 이용하여 상기 스토리지 노드 산화막이 노출되도록 식각하는 단계를 포함하되, 상기 식각하는 단계는 플라즈마 식각 장비를 이용하여 염소 가스(Cl2)와 3 염화 붕소(BCl3) 및 아르곤(Ar) 가스를 포함하는 식각 가스로 식각한다.
바람직하게는 상기 플레이트 전극을 형성하는 단계는 상기 유전막 상에 TiN 막과 폴리 실리콘막을 차례로 적층하여 상기 플레이트 전극을 형성한다. 이 때, 상기 금속막은 100 ~ 700 Å의 두께 범위를 갖고, 상기 폴리 실리콘막은 300 ~ 1500 Å의 두께 범위를 갖는 것이 바람직하다.
그리고 상기 식각 가스는 염소 가스와 3 염화 붕소 및 아르곤 가스의 혼합비가 1 : 1 : 2 로 구비될 수 있으며, 상기 식각하는 단계는 압력이 5 ~ 15 mT, 소스 파워가 200 ~ 700 W 그리고 바이어스 파워가 100 ~ 300 W의 범위로 수행되는 것이바람직하다.
따라서 본 발명에 의하면, 플레이트 식각 공정시, 염소와 3 염화 붕소 및 아르곤 가스를 포함하는 식각 가스를 이용하여 플레이트 전극을 식각함으로 식각 폴리머가 발생되지 않는다.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 3은 본 발명에 따른 반도체 메모리 장치의 플레이트 전극을 형성하기 위한 일부 영역을 도시한 단면도이다. 상기 영역은 예컨대, 반도체 메모리 소자의 페리 영역으로, 페리 영역의 플레이트 전극을 식각하는 것을 도시하고 있다. 그리고 반도체 메모리 소자의 캐패시터는 MIS(Metal Insulator Silicon) 구조로 형성된다.
도 3a를 참조하면, 상기 반도체 메모리 소자는 하부 구조가 형성된 기판(미도시됨)에 스토리지 노드 전극을 형성하기 위한 주형 산화막 즉, 스토리지 노드 산화막(20)을 적층한다. 스토리지 노드 산화막(20) 위에 TaON 등과 같은 유전막(22)을 적층하고, 이어서 플레이트 막을 형성한다. 플레이트 막은 도전막인 TiN 막(24)과 폴리 실리콘막(26)을 차례로 적층하여 형성한다. 이 때, TiN 막(24)은 100 ~ 700 Å의 두께 범위를 가지며, 폴리 실리콘막(26)은 300 ~ 1500 Å의 두께 범위를 가지도록 적층한다. 이어서 플레이트 전극 위에 포토 레지스트 패턴(28)을 형성한다.
도 3b를 참조하면, 상기 포토 레지스트 패턴(28)을 마스크로 이용하여 스토리지 노드 산화막(20)이 노출되도록 플레이트 건식 식각을 수행한다. 여기서 건식식각은 플라즈마 건식 식각 장비를 이용하며 식각 가스는 염소와 분자량이 큰 3 염화 붕소 및 스퍼터링 가스로 사용되는 아르곤 가스를 1 : 1 : 2의 비율로 혼합된 가스를 이용한다. 그리고 플라즈마 식각 장치는 예컨대, TCP(Transformer Coupled Plasma) 장비를 이용하며, 압력 범위 5 ~ 15 mT, 소스 파워 200 ~ 700 W, 바이어스 파워 100 ~ 300 W의 범위에서 진행된다. 따라서 식각 공정시 형성되는 식각 폴리머를 스퍼터 에칭과 유사한 방식으로 제거된다. 이어서 도 3c에 도시된 바와 같이, 포토 레지스터를 제거 및 세정한다. 그 결과 도 4에 도시된 바와 같이, 식각 폴리머가 남지 않음을 알 수 있다.
상술한 바와 같이, 본 발명은 플레이트 전극 식각시, 염소, 3 염화 붕소 및 아르곤 가스를 혼합한 식각 가스를 이용함으로써, 식각 폴리머가 남지 않게 되고, 이로 인하여 파티클 문제 해소 및 후속 공정시 층간 절연막 증착 등의 문제를 해소할 수 있다.

Claims (5)

  1. 트랜지스터 하부 구조가 형성된 기판에 스토리지 노드 전극을 형성하기 위한 스토리지 노드 산화막을 적층하는 단계와;
    상기 스토리지 노드 산화막 위로 유전막을 적층하는 단계와;
    상기 유전막 상에 플레이트 전극을 형성하는 단계와;
    상기 플레이트 전극 상에 포토 레지스터 패턴을 형성하는 단계 및;
    상기 포토 레지스트 패턴을 마스크로 이용하여 상기 스토리지 노드 산화막이 노출되도록 식각하는 단계를 포함하되,
    상기 식각하는 단계는 플라즈마 식각 장비를 이용하여 염소 가스(Cl2)와 3 염화 붕소(BCl3) 및 아르곤(Ar) 가스를 포함하는 식각 가스로 식각하는 것을 특징으로 하는 반도체 소자의 플레이트 식각 방법.
  2. 제 1 항에 있어서,
    상기 플레이트 전극을 형성하는 단계는 상기 유전막 상에 TiN 막과 폴리 실리콘막을 차례로 적층하여 상기 플레이트 전극을 형성하는 것을 특징으로 하는 반도체 소자의 플레이트 식각 방법.
  3. 제 2 항에 있어서,
    상기 TiN 막은 100 ~ 700 Å의 두께 범위를 갖고, 상기 폴리 실리콘막은 300 ~ 1500 Å의 두께 범위를 갖는 것을 특징으로 하는 반도체 소자의 플레이트 식각 방법.
  4. 제 1 항에 있어서,
    상기 식각 가스는 염소 가스와 3 염화 붕소 및 아르곤 가스의 혼합비가 1 : 1 : 2 로 구비되는 것을 특징으로 하는 반도체 소자의 플레이트 식각 방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 식각하는 단계는 압력이 5 ~ 15 mT, 소스 파워가 200 ~ 700 W 그리고 바이어스 파워가 100 ~ 300 W의 범위로 수행되는 것을 특징으로 하는 반도체 소자의 플레이트 식각 방법.
KR1020010045984A 2001-07-30 2001-07-30 반도체 장치의 플레이트 식각 방법 KR20030012111A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010045984A KR20030012111A (ko) 2001-07-30 2001-07-30 반도체 장치의 플레이트 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010045984A KR20030012111A (ko) 2001-07-30 2001-07-30 반도체 장치의 플레이트 식각 방법

Publications (1)

Publication Number Publication Date
KR20030012111A true KR20030012111A (ko) 2003-02-12

Family

ID=27717292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010045984A KR20030012111A (ko) 2001-07-30 2001-07-30 반도체 장치의 플레이트 식각 방법

Country Status (1)

Country Link
KR (1) KR20030012111A (ko)

Similar Documents

Publication Publication Date Title
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US20060073614A1 (en) Ferroelectric capacitor structure and manufacturing method thereof
US8921189B2 (en) Method for fabricating semiconductor device
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US6607985B1 (en) Gate stack and etch process
KR100376001B1 (ko) 미세한 게이트 적층을 위한 폴리실리콘/폴리사이드 에칭방법
US6753133B2 (en) Method and manufacturing a semiconductor device having a ruthenium or a ruthenium oxide
CN101189709B (zh) 具有降低的蚀刻率微负载的钨硅化物蚀刻处理
US6458648B1 (en) Method for in-situ removal of side walls in MOM capacitor formation
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
KR100316028B1 (ko) 메모리소자의 메탈 전극 형성방법
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US7115518B2 (en) Method for fabricating semiconductor device comprising forming holes in a multi-layer insulating film
JP2000091308A (ja) 半導体装置の製造方法
US20050208773A1 (en) Method for fabricating a hard mask polysilicon gate
US6346366B1 (en) Method for making an advanced guard ring for stacked film using a novel mask design
US20060160301A1 (en) Method for fabricating a metal-insulator-metal capacitor
US6713395B2 (en) Single RIE process for MIMcap top and bottom plates
US7247572B2 (en) Method for fabricating a capacitor using a metal insulator metal structure
US20020123008A1 (en) Isotropic etch to form MIM capacitor top plates
KR20030012111A (ko) 반도체 장치의 플레이트 식각 방법
US7326647B2 (en) Dry etching process to form a conductive layer within an opening without use of a mask during the formation of a semiconductor device
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
JP3358179B2 (ja) ポリシリコン層のプラズマ・エッチング方法
KR100869851B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination