JPH11176169A - 強誘電体ランダムアクセスメモリ装置 - Google Patents
強誘電体ランダムアクセスメモリ装置Info
- Publication number
- JPH11176169A JPH11176169A JP10254323A JP25432398A JPH11176169A JP H11176169 A JPH11176169 A JP H11176169A JP 10254323 A JP10254323 A JP 10254323A JP 25432398 A JP25432398 A JP 25432398A JP H11176169 A JPH11176169 A JP H11176169A
- Authority
- JP
- Japan
- Prior art keywords
- level
- line
- word line
- signal
- driving signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 信頼性が向上した、読出し動作をする時、高
いセンシングマージンを得られる強誘電体ラム装置を提
供する。 【解決手段】 本発明の強誘電体ラムＦＲＡＭ装置は、
ワードラインと、ワードライン各々に対応するセル電極
ラインと、ワードラインと交差されるように配列された
ビットラインと、そして、各々がスイッチングトランジ
スターと強誘電体キャパシターを含むメモリセルのアレ
イと、アレイのワードライン一つを選択するための選択
信号と非選択されたワードラインに供給するための非選
択信号を発生し、そして、セル電極ライン中、選択され
たワードラインに対応する一つを駆動信号に駆動するロ
ーデコーダ回路及び、書込み動作の間に第１のレベルの
駆動信号を発生し、読出し動作の間に第１のレベルより
高い第２のレベルの駆動信号を発生する駆動信号発生回
路を含む。
いセンシングマージンを得られる強誘電体ラム装置を提
供する。 【解決手段】 本発明の強誘電体ラムＦＲＡＭ装置は、
ワードラインと、ワードライン各々に対応するセル電極
ラインと、ワードラインと交差されるように配列された
ビットラインと、そして、各々がスイッチングトランジ
スターと強誘電体キャパシターを含むメモリセルのアレ
イと、アレイのワードライン一つを選択するための選択
信号と非選択されたワードラインに供給するための非選
択信号を発生し、そして、セル電極ライン中、選択され
たワードラインに対応する一つを駆動信号に駆動するロ
ーデコーダ回路及び、書込み動作の間に第１のレベルの
駆動信号を発生し、読出し動作の間に第１のレベルより
高い第２のレベルの駆動信号を発生する駆動信号発生回
路を含む。
Description
【０００１】
【発明の属する技術分野】本発明は不揮発性メモリ装置
に関するものであり、詳しくは強誘電体キャパシターを
持つメモリ装置のプレートパルス信号を発生する回路に
関するものである。
に関するものであり、詳しくは強誘電体キャパシターを
持つメモリ装置のプレートパルス信号を発生する回路に
関するものである。
【０００２】
【従来の技術】最近、電源オフする時までデータを維持
する機能を持つ不揮発性メモリはヒステリシス特性（ｈ
ｙｓｔｅｒｅｓｉｓ ｃｈａｒａｃｔｅｒｉｓｒｉｃ
ｓ）を示すＰＺＴのような強誘電物質の使用を通じて実
現されてきた。メモリセルにそのような強誘電物質を使
うことにより、不揮発性メモリは簡単な構造で具現され
ることができる。強誘電体ラム（ＦＲＡＭ：Ｆｅｒｒｏ
ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）装置は不揮発性の特性を持ち、高速低電圧動
作ができるので、多くのメモリチップメーカーの関心と
競争が集まっている。ＦＲＡＭの動作速度は分極反転時
間により決定される。強誘電体キャパシターの分極反転
速度はキャパシターの面積、強誘電体薄膜の厚さ、印加
電圧等により決定されるが、通常ｎｓ単位である。これ
はμｓ単位の読出し／書込み時間を持つＥＥＰＲＯＭや
フラッシメモリと比較する時、より早い速度で動作でき
ることを意味する。
する機能を持つ不揮発性メモリはヒステリシス特性（ｈ
ｙｓｔｅｒｅｓｉｓ ｃｈａｒａｃｔｅｒｉｓｒｉｃ
ｓ）を示すＰＺＴのような強誘電物質の使用を通じて実
現されてきた。メモリセルにそのような強誘電物質を使
うことにより、不揮発性メモリは簡単な構造で具現され
ることができる。強誘電体ラム（ＦＲＡＭ：Ｆｅｒｒｏ
ｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）装置は不揮発性の特性を持ち、高速低電圧動
作ができるので、多くのメモリチップメーカーの関心と
競争が集まっている。ＦＲＡＭの動作速度は分極反転時
間により決定される。強誘電体キャパシターの分極反転
速度はキャパシターの面積、強誘電体薄膜の厚さ、印加
電圧等により決定されるが、通常ｎｓ単位である。これ
はμｓ単位の読出し／書込み時間を持つＥＥＰＲＯＭや
フラッシメモリと比較する時、より早い速度で動作でき
ることを意味する。
【０００３】図１は１Ｔ／１Ｃ強誘電体メモリセルを示
す。メモリセルは一つのスイッチングトランジスターＴ
ｒと一つの強誘電体キャパシターＣF（１ビット当り１
−トランジスター及び１−キャパシター：１Ｔ／１Ｃ）
で構成される。スイッチングトランジスターＴｒは強誘
電体キャパシターＣFの一つの電極とビットラインＢＬ
に各々接続された二つの主電極、すなわち、ドレーン電
極とソース電極を持ち、ワードラインＷＬに接続された
ゲート電極を持つ強誘電体キャパシターＣFの他の電極
はプレートラインＰＬに接続される。
す。メモリセルは一つのスイッチングトランジスターＴ
ｒと一つの強誘電体キャパシターＣF（１ビット当り１
−トランジスター及び１−キャパシター：１Ｔ／１Ｃ）
で構成される。スイッチングトランジスターＴｒは強誘
電体キャパシターＣFの一つの電極とビットラインＢＬ
に各々接続された二つの主電極、すなわち、ドレーン電
極とソース電極を持ち、ワードラインＷＬに接続された
ゲート電極を持つ強誘電体キャパシターＣFの他の電極
はプレートラインＰＬに接続される。
【０００４】図２は強誘電体キャパシターのヒステリシ
スＩ−Ｖスイッチングループを示すグラフである。グラ
フの横座標（ａｂｓｃｉｓｓａ）はキャパシターの二つ
の電極の間の電位差、すなわち、キャパシター両端の電
圧（ｖｏｌｔｓ）を示し、縦座標（ｏｒｄｉｎａｔｅ）
は強誘電物質の自発分極によりそれの表面に誘起される
電荷の量、すなわち、分極度（μＣ／ｃｍ2）を示す。
スＩ−Ｖスイッチングループを示すグラフである。グラ
フの横座標（ａｂｓｃｉｓｓａ）はキャパシターの二つ
の電極の間の電位差、すなわち、キャパシター両端の電
圧（ｖｏｌｔｓ）を示し、縦座標（ｏｒｄｉｎａｔｅ）
は強誘電物質の自発分極によりそれの表面に誘起される
電荷の量、すなわち、分極度（μＣ／ｃｍ2）を示す。
【０００５】０Ｖの電圧が印加され、強誘電物質に何も
電界がない時は、大抵、分極ドメイン（ｐｏｌａｒｉｚ
ａｔｉｏｎ ｄｏｍａｉｎｓ）は不均一であり、分極が
発生しない。キャパシター両端の電圧が正の方向に増加
する時、分極度（あるいは電荷量）は０（ｚｅｒｏ）か
ら正の分極領域内の点Ａまで増加する。点Ａで、全ての
ドメインは一つの方向に分極され、点Ａからの分極度は
最大値に至る。この時、分極度すなわち、強誘電物質が
保有する電荷の正はＱｓで表示され、キャパシター両端
に印加される電圧の大きさは動作電圧Ｖｃｃである。以
後、キャパシター両端の電圧が再び０Ｖまで落ちても、
分極度は０まで低くならずに、点Ｂに留まるようにな
る。このような残留分極により強誘電物質が保有する電
荷の量、すなわち、残留分極度はＱｒに表示される。
電界がない時は、大抵、分極ドメイン（ｐｏｌａｒｉｚ
ａｔｉｏｎ ｄｏｍａｉｎｓ）は不均一であり、分極が
発生しない。キャパシター両端の電圧が正の方向に増加
する時、分極度（あるいは電荷量）は０（ｚｅｒｏ）か
ら正の分極領域内の点Ａまで増加する。点Ａで、全ての
ドメインは一つの方向に分極され、点Ａからの分極度は
最大値に至る。この時、分極度すなわち、強誘電物質が
保有する電荷の正はＱｓで表示され、キャパシター両端
に印加される電圧の大きさは動作電圧Ｖｃｃである。以
後、キャパシター両端の電圧が再び０Ｖまで落ちても、
分極度は０まで低くならずに、点Ｂに留まるようにな
る。このような残留分極により強誘電物質が保有する電
荷の量、すなわち、残留分極度はＱｒに表示される。
【０００６】次に、キャパシター両端の電圧が負の方向
に増加すると、分極度は点Ｂから負の電荷分極領域内の
点Ｃに変わる（図２から曲線２１）。点Ｃで、強誘電物
質の全てのドメインは点Ａからの分極方向の反対になる
方向で分極される。この時、分極度は−Ｑｓで表示さ
れ、キャパシター両端に印加された電圧の大きさは−Ｖ
ｃｃである。以後、キャパシター両端の電圧が再び０Ｖ
まで落ちても、分極値は０まで落ちられないで、点Ｄに
残留するようになる。この時の残留分極度は−Ｑｒで表
示される。キャパシター両端に印加される電圧の大きさ
がもう一回正の方向に増加すると、強誘電物質の分極度
は点Ｄから点Ａに変わる。
に増加すると、分極度は点Ｂから負の電荷分極領域内の
点Ｃに変わる（図２から曲線２１）。点Ｃで、強誘電物
質の全てのドメインは点Ａからの分極方向の反対になる
方向で分極される。この時、分極度は−Ｑｓで表示さ
れ、キャパシター両端に印加された電圧の大きさは−Ｖ
ｃｃである。以後、キャパシター両端の電圧が再び０Ｖ
まで落ちても、分極値は０まで落ちられないで、点Ｄに
残留するようになる。この時の残留分極度は−Ｑｒで表
示される。キャパシター両端に印加される電圧の大きさ
がもう一回正の方向に増加すると、強誘電物質の分極度
は点Ｄから点Ａに変わる。
【０００７】前述したように、電界を発生するための電
圧が二つの電極の間に強誘電物質が挿入された強誘電体
キャパシターに一回印加されると、以後、電極がフロー
ティング状態（ｆｌｏａｔｉｎｇ ｓｔａｔｅ）に設定
されても、自発分極（ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌ
ａｒｉｚａｔｉｏｎ）による分極方向は維持される。自
発分極による強誘電物質の表面電荷（ｓｕｒｆａｃｅ
ｃｈａｒｇｅ）は漏洩等により自然に損失されない。分
極度が０になるように、反対方向に電圧が印加されない
と、分極方向はそのまま維持される。
圧が二つの電極の間に強誘電物質が挿入された強誘電体
キャパシターに一回印加されると、以後、電極がフロー
ティング状態（ｆｌｏａｔｉｎｇ ｓｔａｔｅ）に設定
されても、自発分極（ｓｐｏｎｔａｎｅｏｕｓ ｐｏｌ
ａｒｉｚａｔｉｏｎ）による分極方向は維持される。自
発分極による強誘電物質の表面電荷（ｓｕｒｆａｃｅ
ｃｈａｒｇｅ）は漏洩等により自然に損失されない。分
極度が０になるように、反対方向に電圧が印加されない
と、分極方向はそのまま維持される。
【０００８】ＦＲＡＭにおいて、書込み／読出し動作の
間に強誘電体キャパシターＣF両端に印加される電圧は
非常に重要である。従来技術の問題点に関した書込み動
作及び読出し動作が以後説明される。よく知られている
ように、選択されたメモリセルに対応するプレートライ
ンにパルス信号を印加することにより、選択されたメモ
リセルからデータが読出されたり、選択されたメモリセ
ルにデータが書込まれる。この時、ビットラインとプレ
ートラインの間の電圧、すなわち、強誘電体キャパシタ
ーの両端にかかる電圧を書込み電圧（ｗｒｉｔｉｎｇ
ｖｏｌｔａｇｅ）とする。書込み電圧により強誘電体キ
ャパシターに挿入された強誘電物質は状態点Ａあるいは
Ｃで完全に分極される。
間に強誘電体キャパシターＣF両端に印加される電圧は
非常に重要である。従来技術の問題点に関した書込み動
作及び読出し動作が以後説明される。よく知られている
ように、選択されたメモリセルに対応するプレートライ
ンにパルス信号を印加することにより、選択されたメモ
リセルからデータが読出されたり、選択されたメモリセ
ルにデータが書込まれる。この時、ビットラインとプレ
ートラインの間の電圧、すなわち、強誘電体キャパシタ
ーの両端にかかる電圧を書込み電圧（ｗｒｉｔｉｎｇ
ｖｏｌｔａｇｅ）とする。書込み電圧により強誘電体キ
ャパシターに挿入された強誘電物質は状態点Ａあるいは
Ｃで完全に分極される。
【０００９】次、読出し動作になる間、感知回路（図４
参照）が動作する以前のビットラインはフローティング
状態（ｆｌｏａｔｉｎｇ ｓｔａｔｅ）になる。そし
て、強誘電体キャパシターＣFの強誘電物質を完全に分
極させるパルス信号がプレートラインＰＬに印加される
時、強誘電体キャパシターＣFの強誘電物質は状態点Ａ
あるいはＣで完全に分極され、これを飽和状態（ｓａｔ
ｕｒａｔｉｏｎ ｓｔａｔｅ）とする。この時、ビット
ラインＢＬとプレートラインＰＬの間の電圧、すなわ
ち、キャパシター両端にかかる電圧を読出し電圧（ｒｅ
ａｄｉｎｇ ｖｏｌｔａｇｅ）とする。
参照）が動作する以前のビットラインはフローティング
状態（ｆｌｏａｔｉｎｇ ｓｔａｔｅ）になる。そし
て、強誘電体キャパシターＣFの強誘電物質を完全に分
極させるパルス信号がプレートラインＰＬに印加される
時、強誘電体キャパシターＣFの強誘電物質は状態点Ａ
あるいはＣで完全に分極され、これを飽和状態（ｓａｔ
ｕｒａｔｉｏｎ ｓｔａｔｅ）とする。この時、ビット
ラインＢＬとプレートラインＰＬの間の電圧、すなわ
ち、キャパシター両端にかかる電圧を読出し電圧（ｒｅ
ａｄｉｎｇ ｖｏｌｔａｇｅ）とする。
【００１０】しかし、読出し動作をする時、ビットライ
ンＢＬがフローティング状態に維持されるので、図１か
ら知られるように、プレートラインＰＬにパルス信号が
印加される時、強誘電体キャパシターＣF両端にかかる
電圧は強誘電体キャパシターＣFのキャパシタンスとビ
ットラインＢＬのキャパシタンスのカップリング比（ｃ
ｏｕｐｌｉｎｇ ｒａｔｅ）に該当するプレート電圧だ
け低くなる。そのようなカップリング比により、低くな
った読出し電圧は下記の式（１）で表現される。
ンＢＬがフローティング状態に維持されるので、図１か
ら知られるように、プレートラインＰＬにパルス信号が
印加される時、強誘電体キャパシターＣF両端にかかる
電圧は強誘電体キャパシターＣFのキャパシタンスとビ
ットラインＢＬのキャパシタンスのカップリング比（ｃ
ｏｕｐｌｉｎｇ ｒａｔｅ）に該当するプレート電圧だ
け低くなる。そのようなカップリング比により、低くな
った読出し電圧は下記の式（１）で表現される。
【００１１】
【数１】
【００１２】式（１）において、記号Ｖfは強誘電体キ
ャパシターの両端にかかる電圧を示し、記号Ｖｐはプレ
ート電圧を示し、記号ＣBLはビットラインのローディン
グキャパシタンス（ｌｏａｄｉｎｇ ｃａｐａｃｉｔａ
ｎｃｅ）を示す。又、記号Ｃｐｚｔは強誘電体キャパシ
ターのキャパシタンスを示す。
ャパシターの両端にかかる電圧を示し、記号Ｖｐはプレ
ート電圧を示し、記号ＣBLはビットラインのローディン
グキャパシタンス（ｌｏａｄｉｎｇ ｃａｐａｃｉｔａ
ｎｃｅ）を示す。又、記号Ｃｐｚｔは強誘電体キャパシ
ターのキャパシタンスを示す。
【００１３】前記の式（１）で、読出し動作をする時、
強誘電体キャパシターＣFの両端にかかる読出し電圧は
書込み動作する時に強誘電体キャパシターＣFの両端に
かかる書込み電圧より低いことが知られている。結局、
書込み動作をする時、強誘電体キャパシターＣF両端に
かかる書込み電圧は強誘電物質が図１の状態点Ａあるい
はＣに完全に分極される反面、読出し動作をする時、強
誘電体キャパシターＣF両端にかかる読出し電圧は強誘
電物質が状態点ＡあるいはＣに完全に分極するようにで
きない。
強誘電体キャパシターＣFの両端にかかる読出し電圧は
書込み動作する時に強誘電体キャパシターＣFの両端に
かかる書込み電圧より低いことが知られている。結局、
書込み動作をする時、強誘電体キャパシターＣF両端に
かかる書込み電圧は強誘電物質が図１の状態点Ａあるい
はＣに完全に分極される反面、読出し動作をする時、強
誘電体キャパシターＣF両端にかかる読出し電圧は強誘
電物質が状態点ＡあるいはＣに完全に分極するようにで
きない。
【００１４】従って、読出し動作をする時、飽和状態に
至らない強誘電体キャパシターＣFを含むメモリセルに
対する感知動作が正確にならない。要するに、データフ
ェイル（ｄａｔａ ｆａｉｌ）が発生する可能性が高
い。又、リファレンスセルの場合も同一の原因により、
リファレンスセルから希望のレベルの基準電圧（ｒｅｆ
ｅｒｅｎｃｅ ｖｏｌｔａｇｅ）を得られない。結果的
に、従来技術による強誘電体ランダムアクセスメモリＦ
ＲＡＭ装置はデータフェイルが発生する可能性が高いと
いう問題点を持っている。
至らない強誘電体キャパシターＣFを含むメモリセルに
対する感知動作が正確にならない。要するに、データフ
ェイル（ｄａｔａ ｆａｉｌ）が発生する可能性が高
い。又、リファレンスセルの場合も同一の原因により、
リファレンスセルから希望のレベルの基準電圧（ｒｅｆ
ｅｒｅｎｃｅ ｖｏｌｔａｇｅ）を得られない。結果的
に、従来技術による強誘電体ランダムアクセスメモリＦ
ＲＡＭ装置はデータフェイルが発生する可能性が高いと
いう問題点を持っている。
【００１５】
【発明が解決しようとする課題】従って、本発明の目的
は信頼性が向上された強誘電体ラム装置を提供すること
である。
は信頼性が向上された強誘電体ラム装置を提供すること
である。
【００１６】本発明の他の目的は読出し動作する時、高
いセンシングマージンを得られる強誘電体ラム装置を提
供することである。
いセンシングマージンを得られる強誘電体ラム装置を提
供することである。
【００１７】本発明の他の目的は、強誘電物質が完全に
分極されるようにプレートラインに印加される書込み用
パルス信号のレベルより高く昇圧されたレベルの読出し
用パルス信号にプレートラインを駆動する強誘電体ラム
装置を提供することである。
分極されるようにプレートラインに印加される書込み用
パルス信号のレベルより高く昇圧されたレベルの読出し
用パルス信号にプレートラインを駆動する強誘電体ラム
装置を提供することである。
【００１８】
【課題を解決するための手段】上述したような目的を達
成するための本発明の一つの特徴によると、ワードライ
ンと、ワードライン各々に対応するセル電極ラインと、
ワードラインと交差されるように配列されたビットライ
ンと、そして、各々がスイッチングトランジスターと強
誘電体キャパシターを含んで、強誘電体キャパシターの
一つの電極がスイッチングトランジスターを通じて対応
するビットラインに接続され、それの他の電極が対応す
るセル電極ラインに接続され、スイッチングトランジス
ターの制御電極が対応するワードラインに接続されるメ
モリセルとを備えたメモリセルアレイと、アレイのワー
ドライン一つを選択するための選択信号と非選択された
ワードラインに供給するための非選択信号を発生し、そ
して、セル電極ライン中、選択されたワードラインに対
応する一つを駆動信号に駆動するローデコーダ及び、選
択されたワードラインに対応するセル電極ラインを駆動
するための駆動信号を発生する駆動信号発生手段を含
み、駆動信号発生手段は書込み動作の間に第１レベルの
駆動信号を発生し、読出し動作の間に第１レベルより高
い第２レベルの駆動信号を発生する。
成するための本発明の一つの特徴によると、ワードライ
ンと、ワードライン各々に対応するセル電極ラインと、
ワードラインと交差されるように配列されたビットライ
ンと、そして、各々がスイッチングトランジスターと強
誘電体キャパシターを含んで、強誘電体キャパシターの
一つの電極がスイッチングトランジスターを通じて対応
するビットラインに接続され、それの他の電極が対応す
るセル電極ラインに接続され、スイッチングトランジス
ターの制御電極が対応するワードラインに接続されるメ
モリセルとを備えたメモリセルアレイと、アレイのワー
ドライン一つを選択するための選択信号と非選択された
ワードラインに供給するための非選択信号を発生し、そ
して、セル電極ライン中、選択されたワードラインに対
応する一つを駆動信号に駆動するローデコーダ及び、選
択されたワードラインに対応するセル電極ラインを駆動
するための駆動信号を発生する駆動信号発生手段を含
み、駆動信号発生手段は書込み動作の間に第１レベルの
駆動信号を発生し、読出し動作の間に第１レベルより高
い第２レベルの駆動信号を発生する。
【００１９】この態様において、駆動信号発生手段は、
第１のレベルの駆動信号をパルスとして発生するパルス
発生回路と、第１のレベルの駆動信号を第２のレベルの
駆動信号に昇圧するための昇圧回路と、外部から印加さ
れる制御信号に応答して第１のレベルの駆動信号をロー
デコーダに伝達するための第１のスイッチ及び、制御信
号に応答して第２のレベルの駆動信号をローデコーダに
伝達するための第２のスイッチを含む。
第１のレベルの駆動信号をパルスとして発生するパルス
発生回路と、第１のレベルの駆動信号を第２のレベルの
駆動信号に昇圧するための昇圧回路と、外部から印加さ
れる制御信号に応答して第１のレベルの駆動信号をロー
デコーダに伝達するための第１のスイッチ及び、制御信
号に応答して第２のレベルの駆動信号をローデコーダに
伝達するための第２のスイッチを含む。
【００２０】この態様において、第１のスイッチはＰＭ
ＯＳトランジスターを含み、第２のスイッチはＮＭＯＳ
トランジスターを含む。
ＯＳトランジスターを含み、第２のスイッチはＮＭＯＳ
トランジスターを含む。
【００２１】この態様において、制御信号のレベルは読
出し動作する時、電源電圧レベルであり、書込み動作す
る時、グラウンド電位である。
出し動作する時、電源電圧レベルであり、書込み動作す
る時、グラウンド電位である。
【００２２】この態様において、ビットラインに対応す
るリファレンスビットライン、リファレンスワードライ
ン、リファレンスワードラインに対応するリファレンス
セル電極ライン、そして、リファレンスビットラインに
各々対応するリファレンスセルのリファレンスセルアレ
イを付加的に含む。
るリファレンスビットライン、リファレンスワードライ
ン、リファレンスワードラインに対応するリファレンス
セル電極ライン、そして、リファレンスビットラインに
各々対応するリファレンスセルのリファレンスセルアレ
イを付加的に含む。
【００２３】この態様において、リファレンスセル電極
ラインは駆動信号発生手段から発生された駆動信号を提
供してもらうローデコーダにより駆動される。
ラインは駆動信号発生手段から発生された駆動信号を提
供してもらうローデコーダにより駆動される。
【００２４】この態様において、第１レベルは電源電圧
レベルである。
レベルである。
【００２５】本発明の他の特徴によると、ワードライ
ン、ワードラインに各々に対応するプレートライン、ワ
ードラインと交差されるように配列されたビットライ
ン、そして、各々がスイッチングトランジスターと強誘
電体キャパシターを含み、強誘電体キャパシターの一つ
の電極がスイッチングトランジスターを通じて対応する
ビットラインに接続され、それの他の電極が対応するプ
レートラインに接続され、スイッチングトランジスター
の制御電極が対応するワードラインに接続されるメモリ
セルのメモリセルアレイと、ビットラインに各々対応す
るリファレンスビットライン、リファレンスワードライ
ン、リファレンスワードラインに対応するリファレンス
プレートライン、そして、リファレンスビットラインに
各々対応するリファレンスセルを具備したリファレンス
セルアレイと、リファレンスビットライン対リファレン
スセルの比は１：１であり、アレイのワードライン中、
一つとリファレンスワードラインを選択するための選択
信号と非選択されたワードラインに供給するための非選
択信号を発生し、そして、プレートライン中、選択され
たワードラインに対応する一つと、リファレンスプレー
トラインを駆動信号に駆動するローデコーダ回路及び、
メモリセル中、選択されたメモリセルのデータビットに
対応するレベル、そして、選択されたメモリセルに対応
するリファレンスセルからデータビットに各々対応する
レベルの平均レベルを持つリファレンスレベルを受け入
れ、選択されたデータビットのレベルを感知するための
感知回路及び、書込み動作の間に第１のレベルの駆動信
号を発生し、読出し動作の間に第１のレベルより高い第
２のレベルの駆動信号を発生する駆動信号発生回路を含
む。
ン、ワードラインに各々に対応するプレートライン、ワ
ードラインと交差されるように配列されたビットライ
ン、そして、各々がスイッチングトランジスターと強誘
電体キャパシターを含み、強誘電体キャパシターの一つ
の電極がスイッチングトランジスターを通じて対応する
ビットラインに接続され、それの他の電極が対応するプ
レートラインに接続され、スイッチングトランジスター
の制御電極が対応するワードラインに接続されるメモリ
セルのメモリセルアレイと、ビットラインに各々対応す
るリファレンスビットライン、リファレンスワードライ
ン、リファレンスワードラインに対応するリファレンス
プレートライン、そして、リファレンスビットラインに
各々対応するリファレンスセルを具備したリファレンス
セルアレイと、リファレンスビットライン対リファレン
スセルの比は１：１であり、アレイのワードライン中、
一つとリファレンスワードラインを選択するための選択
信号と非選択されたワードラインに供給するための非選
択信号を発生し、そして、プレートライン中、選択され
たワードラインに対応する一つと、リファレンスプレー
トラインを駆動信号に駆動するローデコーダ回路及び、
メモリセル中、選択されたメモリセルのデータビットに
対応するレベル、そして、選択されたメモリセルに対応
するリファレンスセルからデータビットに各々対応する
レベルの平均レベルを持つリファレンスレベルを受け入
れ、選択されたデータビットのレベルを感知するための
感知回路及び、書込み動作の間に第１のレベルの駆動信
号を発生し、読出し動作の間に第１のレベルより高い第
２のレベルの駆動信号を発生する駆動信号発生回路を含
む。
【００２６】この態様において、駆動信号発生回路は、
第１のレベルの駆動信号をパルスとして発生するパルス
発生器と、第１のレベルの駆動信号を第２のレベルの駆
動信号に昇圧するための昇圧回路と、外部から印加され
る制御信号に応答して、第１のレベルの駆動信号をロー
デコーダに伝達するための第１のスイッチ及び、制御信
号に応答して第２のレベルの駆動信号をローデコーダに
伝達するための第２のスイッチを含む。
第１のレベルの駆動信号をパルスとして発生するパルス
発生器と、第１のレベルの駆動信号を第２のレベルの駆
動信号に昇圧するための昇圧回路と、外部から印加され
る制御信号に応答して、第１のレベルの駆動信号をロー
デコーダに伝達するための第１のスイッチ及び、制御信
号に応答して第２のレベルの駆動信号をローデコーダに
伝達するための第２のスイッチを含む。
【００２７】この態様において、第１レベルは電源電圧
レベルである。
レベルである。
【００２８】
【発明の実施の形態】このような装置により、読出し動
作をする時、書込み動作によるパルス信号のレベルより
高く昇圧されたレベルのパルス信号にプレートラインを
駆動することができる。
作をする時、書込み動作によるパルス信号のレベルより
高く昇圧されたレベルのパルス信号にプレートラインを
駆動することができる。
【００２９】図３を参照すると、本発明の新規な強誘電
体メモリ装置はプレートパルス発生回路６０を提供し、
プレートパルス発生回路６０は書込み動作の間に電源電
圧レベルのパルス信号ＳＰＬを発生し、読出し動作の間
に電源電圧レベルより高いレベルのパルス信号ＢＳＰＬ
を発生する。これで、読出し動作の間にビットライン／
リファレンスビットラインＢＬｊ／ＲＢＬｊそして、昇
圧されたレベルのパルス信号ＢＳＰＬにより駆動された
プレートライン／リファレンスプレートラインＰＬｉ／
ＲＰＬの間の強誘電体キャパシター両端にかかる電圧
（要するに、読出し電圧）により強誘電体キャパシター
ＣFの強誘電物質は状態点（ＡあるいはＤ、図１を参
照）に完全に分極（又は飽和）される。従って、読出し
動作する時のセンシングマージンを確保することによ
り、強誘電体メモリ装置の信頼性が向上する。
体メモリ装置はプレートパルス発生回路６０を提供し、
プレートパルス発生回路６０は書込み動作の間に電源電
圧レベルのパルス信号ＳＰＬを発生し、読出し動作の間
に電源電圧レベルより高いレベルのパルス信号ＢＳＰＬ
を発生する。これで、読出し動作の間にビットライン／
リファレンスビットラインＢＬｊ／ＲＢＬｊそして、昇
圧されたレベルのパルス信号ＢＳＰＬにより駆動された
プレートライン／リファレンスプレートラインＰＬｉ／
ＲＰＬの間の強誘電体キャパシター両端にかかる電圧
（要するに、読出し電圧）により強誘電体キャパシター
ＣFの強誘電物質は状態点（ＡあるいはＤ、図１を参
照）に完全に分極（又は飽和）される。従って、読出し
動作する時のセンシングマージンを確保することによ
り、強誘電体メモリ装置の信頼性が向上する。
【００３０】図３を参照すると、本発明の好ましい実施
形態による強誘電体メモリ装置の構成を示すブロック図
が図示されている。ｍ個のワードラインＷＬ１〜ＷＬｍ
及びｍ個のプレートラインＰＬ１〜ＰＬｍは、図３に図
示されるように、ローとカラムを規定する基板上のセル
アレイ領域１０に対応するローに従って、各々伸張す
る。又、ｎ個のビットラインＢＬ１〜ＢＬｎは対応する
カラムに従って、各々伸張する。ｍ個のワードラインＷ
Ｌ１〜ＷＬｍとｎ個のビットラインＢＬ１〜ＢＬｎが交
差する領域にｍ×ｎ個の強誘電体メモリセルＭＣｍｎが
マトリックス形態で形成される。
形態による強誘電体メモリ装置の構成を示すブロック図
が図示されている。ｍ個のワードラインＷＬ１〜ＷＬｍ
及びｍ個のプレートラインＰＬ１〜ＰＬｍは、図３に図
示されるように、ローとカラムを規定する基板上のセル
アレイ領域１０に対応するローに従って、各々伸張す
る。又、ｎ個のビットラインＢＬ１〜ＢＬｎは対応する
カラムに従って、各々伸張する。ｍ個のワードラインＷ
Ｌ１〜ＷＬｍとｎ個のビットラインＢＬ１〜ＢＬｎが交
差する領域にｍ×ｎ個の強誘電体メモリセルＭＣｍｎが
マトリックス形態で形成される。
【００３１】各メモリセルは一つのスイッチングトラン
ジスターＴｒｉｊ（ここで、ｉ＝１〜ｍ、ｊ＝１〜ｎ）
と一つの強誘電体キャパシターＣFｉｊで構成される。
キャパシターＣFｉｊの二つの電極の間には強誘電物質
が挿入されている。スイッチングトランジスターＴｒｉ
ｊの電流通路（ｃｕｒｒｅｎｔ ｐａｔｈ）すなわち、
ドレーンソースチャンネル（ｄｒａｉｎーｓｏｕｒｃｅ
ｃｈａｎｎｅｌ）は対応する強誘電体キャパシターＣ
Fｉｊの一つの電極と対応するビットラインＢＬｊの間
に接続される。スイッチングトランジスターＴｒｉｊの
ゲートは対応するワードラインＷＬｉに接続される。具
体的に、例を挙げると、メモリセルＭＣ１１において、
スイッチングトランジスターＴ１１の電流通路は強誘電
体キャパシターＣ１１の一つの電極とビットラインＢＬ
１の間に接続され、それのゲートはワードラインＷＬ１
に接続される。又、強誘電体キャパシターＣ１１の他の
電極は対応するプレートラインＰＬ１に接続される。
ジスターＴｒｉｊ（ここで、ｉ＝１〜ｍ、ｊ＝１〜ｎ）
と一つの強誘電体キャパシターＣFｉｊで構成される。
キャパシターＣFｉｊの二つの電極の間には強誘電物質
が挿入されている。スイッチングトランジスターＴｒｉ
ｊの電流通路（ｃｕｒｒｅｎｔ ｐａｔｈ）すなわち、
ドレーンソースチャンネル（ｄｒａｉｎーｓｏｕｒｃｅ
ｃｈａｎｎｅｌ）は対応する強誘電体キャパシターＣ
Fｉｊの一つの電極と対応するビットラインＢＬｊの間
に接続される。スイッチングトランジスターＴｒｉｊの
ゲートは対応するワードラインＷＬｉに接続される。具
体的に、例を挙げると、メモリセルＭＣ１１において、
スイッチングトランジスターＴ１１の電流通路は強誘電
体キャパシターＣ１１の一つの電極とビットラインＢＬ
１の間に接続され、それのゲートはワードラインＷＬ１
に接続される。又、強誘電体キャパシターＣ１１の他の
電極は対応するプレートラインＰＬ１に接続される。
【００３２】再び、図３を参照すると、ワードラインＷ
Ｌ１〜ＷＬｍとプレートラインＰＬ１〜ＰＬｍはローデ
コーダ回路２０に接続される。ローデコーダ回路２０は
一つのワードラインを選択し、そして、選択されたワー
ドラインに対応するプレートラインＰＬｍ上に強誘電物
質の全ての分極ドメインを所定の方向に完全に分極させ
る電圧レベルのパルス信号（要すると、読出し動作する
時、パルス信号ーＢＳＰＬそして書込み動作する時、パ
ルス信号−ＳＰＬ）を印加する。
Ｌ１〜ＷＬｍとプレートラインＰＬ１〜ＰＬｍはローデ
コーダ回路２０に接続される。ローデコーダ回路２０は
一つのワードラインを選択し、そして、選択されたワー
ドラインに対応するプレートラインＰＬｍ上に強誘電物
質の全ての分極ドメインを所定の方向に完全に分極させ
る電圧レベルのパルス信号（要すると、読出し動作する
時、パルス信号ーＢＳＰＬそして書込み動作する時、パ
ルス信号−ＳＰＬ）を印加する。
【００３３】各ビットラインＢＬ１〜ＢＬｎの一方の端
はよく知られたラッチ型の感知回路３０に接続され、他
方の端はカラム選択回路８０に接続される。感知回路４
０は感知駆動レベル発生回路４０から二つの感知駆動ラ
インＳＡＰ及びＳＡＮそして、リファレンスセルアレイ
６０に連結されたｎ個のリファレンスビットラインＲＢ
Ｌ１〜ＲＢＬｎと接続されている。
はよく知られたラッチ型の感知回路３０に接続され、他
方の端はカラム選択回路８０に接続される。感知回路４
０は感知駆動レベル発生回路４０から二つの感知駆動ラ
インＳＡＰ及びＳＡＮそして、リファレンスセルアレイ
６０に連結されたｎ個のリファレンスビットラインＲＢ
Ｌ１〜ＲＢＬｎと接続されている。
【００３４】リファレンスセルアレイ（ｒｅｆｅｒｅｎ
ｃｅ ｃｅｌｌ ａｒｒａｙ）５０のリファレンスワー
ドラインＲＷＬとリファレンスプレートラインＲＰＬは
ローデコーダ回路２０に接続される。リファレンスワー
ドラインＲＷＬはローデコーダ回路２０により選択さ
れ、リファレンスプレートラインＲＰＬは選択されたワ
ードラインＷＬｉに対応するプレートラインＰＬｉに供
給されたパルス信号（例えば、読出し動作する時、パル
ス信号ーＢＳＰＬそして書込み動作する時、パルス信号
−ＳＰＬ）により駆動される。アレイ５０は、よく知ら
れているように、選択されたメモリセルに貯蔵されたデ
ータ’１’あるいは’０’の基準になるレベルを対応す
るリファレンスビットラインＲＢＬｊを通じて感知回路
４０に提供する。
ｃｅ ｃｅｌｌ ａｒｒａｙ）５０のリファレンスワー
ドラインＲＷＬとリファレンスプレートラインＲＰＬは
ローデコーダ回路２０に接続される。リファレンスワー
ドラインＲＷＬはローデコーダ回路２０により選択さ
れ、リファレンスプレートラインＲＰＬは選択されたワ
ードラインＷＬｉに対応するプレートラインＰＬｉに供
給されたパルス信号（例えば、読出し動作する時、パル
ス信号ーＢＳＰＬそして書込み動作する時、パルス信号
−ＳＰＬ）により駆動される。アレイ５０は、よく知ら
れているように、選択されたメモリセルに貯蔵されたデ
ータ’１’あるいは’０’の基準になるレベルを対応す
るリファレンスビットラインＲＢＬｊを通じて感知回路
４０に提供する。
【００３５】再び、図３を参照すると、本発明による強
誘電体メモリ装置は、ローデコーダ回路２０にパルス信
号を供給するためのプレートパルス発生回路６０を含
む。プレートパルス発生回路６０は書込み動作をする
時、電源電圧レベルのパルス信号ＳＰＬを発生し、読出
し動作をする時、電源電圧より高いレベルを持つパルス
信号ＢＳＰＬを発生する。
誘電体メモリ装置は、ローデコーダ回路２０にパルス信
号を供給するためのプレートパルス発生回路６０を含
む。プレートパルス発生回路６０は書込み動作をする
時、電源電圧レベルのパルス信号ＳＰＬを発生し、読出
し動作をする時、電源電圧より高いレベルを持つパルス
信号ＢＳＰＬを発生する。
【００３６】従来技術において説明したように、読出し
動作をする時、プレートライン／リファレンスプレート
ラインＰＬｉ／ＲＰＬに印加されるパルス信号の電圧レ
ベルは書込み動作をする時、プレートラインＰＬｉ／Ｒ
ＰＬに印加されるそれの電圧レベルと同一である。この
ような場合、読出し動作をする時、ビットラインがフロ
ーティング状態に維持されるので、ビットラインＢＬの
ローディングキャパシタンスと強誘電体キャパシターＣ
Fのキャパシタンスのカップリングにより読出し動作を
する時、強誘電体キャパシターＣFの両端にかかる電圧
は、書込み動作する時、強誘電体キャパシターＣFの両
端にかかる電圧より低い。強誘電体キャパシターの強誘
電物質が状態点ＡあるいはＣ（図１を参照）に完全に分
極されないので、ＦＲＡＭ装置のセンシングマージン
（ｓｅｎｓｉｎｇ ｍａｒｇｉｎ）は減少する。
動作をする時、プレートライン／リファレンスプレート
ラインＰＬｉ／ＲＰＬに印加されるパルス信号の電圧レ
ベルは書込み動作をする時、プレートラインＰＬｉ／Ｒ
ＰＬに印加されるそれの電圧レベルと同一である。この
ような場合、読出し動作をする時、ビットラインがフロ
ーティング状態に維持されるので、ビットラインＢＬの
ローディングキャパシタンスと強誘電体キャパシターＣ
Fのキャパシタンスのカップリングにより読出し動作を
する時、強誘電体キャパシターＣFの両端にかかる電圧
は、書込み動作する時、強誘電体キャパシターＣFの両
端にかかる電圧より低い。強誘電体キャパシターの強誘
電物質が状態点ＡあるいはＣ（図１を参照）に完全に分
極されないので、ＦＲＡＭ装置のセンシングマージン
（ｓｅｎｓｉｎｇ ｍａｒｇｉｎ）は減少する。
【００３７】これを解決するために本発明によるプレー
トパルス発生回路６０は読出し動作をする時、印加され
るパルス信号ＢＳＰＬのレベルを書込み動作をする時、
印加されるパルス信号ＳＰＬのレベルより高いようにパ
ルス信号を発生する。読出し動作する時、印加されるパ
ルス信号ＢＳＰＬの電圧レベルを書込み動作をする時、
印加されるパルス信号ＳＰＬの電圧レベルに関連して数
学式で表現すると、次のようである。
トパルス発生回路６０は読出し動作をする時、印加され
るパルス信号ＢＳＰＬのレベルを書込み動作をする時、
印加されるパルス信号ＳＰＬのレベルより高いようにパ
ルス信号を発生する。読出し動作する時、印加されるパ
ルス信号ＢＳＰＬの電圧レベルを書込み動作をする時、
印加されるパルス信号ＳＰＬの電圧レベルに関連して数
学式で表現すると、次のようである。
【００３８】
【数２】
【００３９】本発明の好ましい実施形態によるプレート
パルス発生回路６０はパルス発生器（ｐｕｌｓｅ ｇｅ
ｎｅｒａｔｏｒ）６２，昇圧回路（ｂｏｏｓｔｉｎｇ
ｃｉｒｃｕｉｔ）６４，スイッチとして動作するＮＭＯ
ＳトランジスターＭＮ１とＰＭＯＳトランジスターＭＰ
１で構成されている。
パルス発生回路６０はパルス発生器（ｐｕｌｓｅ ｇｅ
ｎｅｒａｔｏｒ）６２，昇圧回路（ｂｏｏｓｔｉｎｇ
ｃｉｒｃｕｉｔ）６４，スイッチとして動作するＮＭＯ
ＳトランジスターＭＮ１とＰＭＯＳトランジスターＭＰ
１で構成されている。
【００４０】パルス発生器６０は書込み動作をする時、
設定されたレベル（例えば、電源電圧）のパルス信号Ｓ
ＰＬを発生する。そして、昇圧回路６４はパルス発生器
６２からプレートパルスＳＰＬを受け入れ、式（２）で
表現された読出し動作をする時のパルス信号のレベルに
対応する昇圧されたレベルのパルス信号ＢＳＰＬを発生
する。信号ＣＰに制御されるＰＭＯＳトランジスターＭ
Ｐ１はパルス発生器６２とローデコーダ回路２０の間に
形成される電流通路（ｃｕｒｒｅｃｔｐａｔｈ）すなわ
ち、ソースドレーンチャンネル（ｓｏｕｒｃｅ−ｄｒａ
ｉｎ ｃｈａｎｎｅｌ）を持つ。
設定されたレベル（例えば、電源電圧）のパルス信号Ｓ
ＰＬを発生する。そして、昇圧回路６４はパルス発生器
６２からプレートパルスＳＰＬを受け入れ、式（２）で
表現された読出し動作をする時のパルス信号のレベルに
対応する昇圧されたレベルのパルス信号ＢＳＰＬを発生
する。信号ＣＰに制御されるＰＭＯＳトランジスターＭ
Ｐ１はパルス発生器６２とローデコーダ回路２０の間に
形成される電流通路（ｃｕｒｒｅｃｔｐａｔｈ）すなわ
ち、ソースドレーンチャンネル（ｓｏｕｒｃｅ−ｄｒａ
ｉｎ ｃｈａｎｎｅｌ）を持つ。
【００４１】そして、信号ＣＰに制御されるＮＭＯＳト
ランジスターＭＮ１は昇圧回路６４とローデコーダ回路
２０の間に形成される電流通路を持つ。信号ＣＰは書込
み動作をする時、ローレベルに維持され、読出し動作す
る時、ハイレベルに維持される。ただし、この分野の通
常的な知識を習得した人々によく知られているように、
ＦＲＡＭ装置は書込み／読出し動作が遂行された後、本
来のデータを失ったメモリセルに本来のデータを維持す
るための再記入動作が遂行される。
ランジスターＭＮ１は昇圧回路６４とローデコーダ回路
２０の間に形成される電流通路を持つ。信号ＣＰは書込
み動作をする時、ローレベルに維持され、読出し動作す
る時、ハイレベルに維持される。ただし、この分野の通
常的な知識を習得した人々によく知られているように、
ＦＲＡＭ装置は書込み／読出し動作が遂行された後、本
来のデータを失ったメモリセルに本来のデータを維持す
るための再記入動作が遂行される。
【００４２】この時、プレートラインに印加されるパル
ス信号のレベルは書込み動作をする時、印加されるパル
ス信号ＳＰＬと同一なレベルを持つ。従って、制御信号
ＣＰは読出しの間、感知回路４０が動作する以前までだ
けハイレベルに活性化されることはこの分野に熟練した
者にはよく知られている。結局、昇圧されたレベルのパ
ルス信号ＢＳＰＬはただしハイレベルの制御信号ＣＰに
よりＮＭＯＳトランジスターがターンオンされた時、ロ
ーデコーダ回路２０に供給される。
ス信号のレベルは書込み動作をする時、印加されるパル
ス信号ＳＰＬと同一なレベルを持つ。従って、制御信号
ＣＰは読出しの間、感知回路４０が動作する以前までだ
けハイレベルに活性化されることはこの分野に熟練した
者にはよく知られている。結局、昇圧されたレベルのパ
ルス信号ＢＳＰＬはただしハイレベルの制御信号ＣＰに
よりＮＭＯＳトランジスターがターンオンされた時、ロ
ーデコーダ回路２０に供給される。
【００４３】カラム選択回路８０は、この分野の通常的
な知識を習得した者によく知られているように、ｎ個の
ＮＭＯＳトランジスター（図示されない）を具備する。
各選択トランジスターの電流通路は、対応するビットラ
インＢＬｊと対応するデータラインＤＬｙ（ここで、ｙ
＝１〜ｋ）の間に接続される。各トランジスターはカラ
ムデコーダ回路７０からの各カラム選択信号Ｙ１〜Ｙｎ
によりターンオン／オフされる。そして、カラム選択回
路８０のデータラインＤＬｙは主感知及び書込みドライ
ブ回路９０を通じて、対応するデータ入出力ラインＤＩ
０ｙに接続される。
な知識を習得した者によく知られているように、ｎ個の
ＮＭＯＳトランジスター（図示されない）を具備する。
各選択トランジスターの電流通路は、対応するビットラ
インＢＬｊと対応するデータラインＤＬｙ（ここで、ｙ
＝１〜ｋ）の間に接続される。各トランジスターはカラ
ムデコーダ回路７０からの各カラム選択信号Ｙ１〜Ｙｎ
によりターンオン／オフされる。そして、カラム選択回
路８０のデータラインＤＬｙは主感知及び書込みドライ
ブ回路９０を通じて、対応するデータ入出力ラインＤＩ
０ｙに接続される。
【００４４】図１，図３及び図４を参照して、以下本発
明による強誘電体メモリ装置の書込み／読出し動作が説
明される。
明による強誘電体メモリ装置の書込み／読出し動作が説
明される。
【００４５】＜書込み動作＞図４を参照すると、データ
書込み動作はデータ感知区間Ｔ０−Ｔ１とデータ書込み
区間Ｔ１−Ｔ２で構成される。まず、データ感知区間Ｔ
０−Ｔ１は選択されたワードラインに関連されたメモリ
セルのデータを保護するために遂行される。すなわち、
選択されるワードライン（例えば、メモリセルアレイの
ワードラインＷＬ１に接続されたメモリセルＭＣ１１−
ＭＣ１ｎ）中、カラムデコーダ回路７０により選択され
るセル（例えばＭＣ１１からＭＣ１４まで）に対したデ
ータ書込み動作が遂行されるが、余りのセルＭＣ１５−
ＭＣ１ｎに対した書込み動作は遂行されない。
書込み動作はデータ感知区間Ｔ０−Ｔ１とデータ書込み
区間Ｔ１−Ｔ２で構成される。まず、データ感知区間Ｔ
０−Ｔ１は選択されたワードラインに関連されたメモリ
セルのデータを保護するために遂行される。すなわち、
選択されるワードライン（例えば、メモリセルアレイの
ワードラインＷＬ１に接続されたメモリセルＭＣ１１−
ＭＣ１ｎ）中、カラムデコーダ回路７０により選択され
るセル（例えばＭＣ１１からＭＣ１４まで）に対したデ
ータ書込み動作が遂行されるが、余りのセルＭＣ１５−
ＭＣ１ｎに対した書込み動作は遂行されない。
【００４６】選択されたメモリセルに対したデータ書込
み動作が遂行されると、選択されたワードラインＷＬ１
に対応するメモリセルアレイ１０のプレートラインＰＬ
１はパルス発生回路６０から提供されるＶｃｃレベルの
パルス信号ＳＰＬに駆動される。この時、メモリセル
中、データ’１’が貯蔵されたセル、すなわち、状態点
Ｂを持つメモリセルの強誘電体キャパシターＣFの分極
Ｐは、図１の状態点Ｂから状態点Ｃを通じて状態点Ｄに
代わり、この状態遷移に対応する電荷ｄＱ１は対応する
スイッチトランジスターＴｒを通じて強誘電体キャパシ
ターＣFと対応するビットラインＢＬの間に伝達され
る。そして、メモリセル中、データ’０’が貯蔵された
セル、すなわち、状態点Ｄを持つメモリセルの強誘電体
キャパシターＣFの分極Ｐは図１の状態点Ｃを通じて再
び状態点Ｄに回帰する。
み動作が遂行されると、選択されたワードラインＷＬ１
に対応するメモリセルアレイ１０のプレートラインＰＬ
１はパルス発生回路６０から提供されるＶｃｃレベルの
パルス信号ＳＰＬに駆動される。この時、メモリセル
中、データ’１’が貯蔵されたセル、すなわち、状態点
Ｂを持つメモリセルの強誘電体キャパシターＣFの分極
Ｐは、図１の状態点Ｂから状態点Ｃを通じて状態点Ｄに
代わり、この状態遷移に対応する電荷ｄＱ１は対応する
スイッチトランジスターＴｒを通じて強誘電体キャパシ
ターＣFと対応するビットラインＢＬの間に伝達され
る。そして、メモリセル中、データ’０’が貯蔵された
セル、すなわち、状態点Ｄを持つメモリセルの強誘電体
キャパシターＣFの分極Ｐは図１の状態点Ｃを通じて再
び状態点Ｄに回帰する。
【００４７】結局、選択されたワードラインに接続され
たメモリセルに貯蔵されたデータ’１’の分極Ｐはデー
タ’０’の分極Ｐに変化される。従って、選択されたワ
ードラインに接続されたメモリセルに貯蔵された本来の
データ、すなわち、強誘電体キャパシターＣFの本来分
極状態を復元するためにデータ感知区間Ｔ０−Ｔ１が遂
行される。このために、書込み動作が遂行される以前に
選択されたワードラインＷＬ１に対応するプレートライ
ンＰＬ１がＶｃｃのレベルに駆動される。これと同時
に、リファレンスプレートラインＲＰＬとリファレンス
ワードラインＲＷＬも選択され、そして、駆動されるこ
とにより、リファレンスビットラインＲＢＬｊはデー
タ’１’とデータ’０’に対応するレベルの平均値に該
当するリファレンスレベルに各々チャージされる。
たメモリセルに貯蔵されたデータ’１’の分極Ｐはデー
タ’０’の分極Ｐに変化される。従って、選択されたワ
ードラインに接続されたメモリセルに貯蔵された本来の
データ、すなわち、強誘電体キャパシターＣFの本来分
極状態を復元するためにデータ感知区間Ｔ０−Ｔ１が遂
行される。このために、書込み動作が遂行される以前に
選択されたワードラインＷＬ１に対応するプレートライ
ンＰＬ１がＶｃｃのレベルに駆動される。これと同時
に、リファレンスプレートラインＲＰＬとリファレンス
ワードラインＲＷＬも選択され、そして、駆動されるこ
とにより、リファレンスビットラインＲＢＬｊはデー
タ’１’とデータ’０’に対応するレベルの平均値に該
当するリファレンスレベルに各々チャージされる。
【００４８】その次、実際のデータ書込み動作は区間Ｔ
１−Ｔ２の間に遂行される。カラム選択回路８０はカラ
ムデコーダ回路７０からの選択信号Ｙｉに応答して外部
から書込まれたデータを、対応するビットライン（例え
ば、ＢＬ１ーＢＬ４）に伝達する。以後、感知駆動レベ
ル発生回路４０からの駆動信号ＳＡＰ及びＳＡＮにより
感知回路４０が活性化され、その結果、選択されたビッ
トラインＢＬ１ーＢＬ４の電圧レベルは書込まれるデー
タの電圧レベルに安定した後、対応するセルにデータが
書込まれる。そして、駆動信号ＳＡＰ及びＳＡＮにより
感知回路４０が活性化される時、データ’１’が出力さ
れたセルの再記入動作が遂行される。
１−Ｔ２の間に遂行される。カラム選択回路８０はカラ
ムデコーダ回路７０からの選択信号Ｙｉに応答して外部
から書込まれたデータを、対応するビットライン（例え
ば、ＢＬ１ーＢＬ４）に伝達する。以後、感知駆動レベ
ル発生回路４０からの駆動信号ＳＡＰ及びＳＡＮにより
感知回路４０が活性化され、その結果、選択されたビッ
トラインＢＬ１ーＢＬ４の電圧レベルは書込まれるデー
タの電圧レベルに安定した後、対応するセルにデータが
書込まれる。そして、駆動信号ＳＡＰ及びＳＡＮにより
感知回路４０が活性化される時、データ’１’が出力さ
れたセルの再記入動作が遂行される。
【００４９】＜読出し動作＞再び図４を参照すると、読
出し動作が遂行される前にビットラインプリチャージ動
作が区間Ｔ２〜Ｔ３の間に遂行され、区間Ｔ３〜Ｔ４で
上で説明された書込み動作のデータ感知動作と同一な方
法でデータ感知動作が遂行される。ただし、図４に図示
されるように、区間Ｔ３−Ｔ４の間、制御信号ＣＰのレ
ベルがハイレベルに維持されるので、パルス発生信号６
０のＮＭＯＳトランジスターＭＮ１がターンオンされ、
ＰＭＯＳトランジスターＭＰ１がターンオフされる。従
って、ローデコーダ回路２０は、パルス発生回路６０か
ら、図３に図示されたように、昇圧されたレベルのパル
ス信号ＢＳＰＬを提供される。
出し動作が遂行される前にビットラインプリチャージ動
作が区間Ｔ２〜Ｔ３の間に遂行され、区間Ｔ３〜Ｔ４で
上で説明された書込み動作のデータ感知動作と同一な方
法でデータ感知動作が遂行される。ただし、図４に図示
されるように、区間Ｔ３−Ｔ４の間、制御信号ＣＰのレ
ベルがハイレベルに維持されるので、パルス発生信号６
０のＮＭＯＳトランジスターＭＮ１がターンオンされ、
ＰＭＯＳトランジスターＭＰ１がターンオフされる。従
って、ローデコーダ回路２０は、パルス発生回路６０か
ら、図３に図示されたように、昇圧されたレベルのパル
ス信号ＢＳＰＬを提供される。
【００５０】昇圧されたレベルのパルス信号ＢＳＰＬに
プレートライン／リファレンスプレートラインＰＬｍ／
ＲＰＬを駆動することにより、読出し動作をする時、ビ
ットラインＢＬ及び強誘電体キャパシターＣFのキャパ
シタンスカップリング（ｃａｐａｃｉｔａｎｃｅ ｃｏ
ｕｐｌｉｎｇ）により、強誘電体キャパシターＣFの両
端にかかる電圧が降下されることを補償（防止）するこ
とができる。すなわち、昇圧されたレベルのパルス信号
ＢＳＰＬにより強誘電体キャパシターＣFの強誘電物質
を状態点（点Ａ及び点Ｃ）に完全に分極させることがで
きる。
プレートライン／リファレンスプレートラインＰＬｍ／
ＲＰＬを駆動することにより、読出し動作をする時、ビ
ットラインＢＬ及び強誘電体キャパシターＣFのキャパ
シタンスカップリング（ｃａｐａｃｉｔａｎｃｅ ｃｏ
ｕｐｌｉｎｇ）により、強誘電体キャパシターＣFの両
端にかかる電圧が降下されることを補償（防止）するこ
とができる。すなわち、昇圧されたレベルのパルス信号
ＢＳＰＬにより強誘電体キャパシターＣFの強誘電物質
を状態点（点Ａ及び点Ｃ）に完全に分極させることがで
きる。
【００５１】本発明によるＦＲＡＭ装置は読出し動作を
する時、強誘電体キャパシター両端にかかる電圧を、書
込み動作をする時キャパシター両端にかかる電圧と同一
に誘起させるにより、読出し動作する時のデータセンシ
ングマージンを確保することができるだけでなく、それ
によりＦＲＡＭ装置の信頼性が向上する。読出し動作を
する時、昇圧されたレベルのパルス信号ＢＳＰＬはメモ
リセルアレイ１０及びリファレンスセルアレイ５０のプ
レートラインにすべて印加されることは、この分野に熟
練した者に自明である。
する時、強誘電体キャパシター両端にかかる電圧を、書
込み動作をする時キャパシター両端にかかる電圧と同一
に誘起させるにより、読出し動作する時のデータセンシ
ングマージンを確保することができるだけでなく、それ
によりＦＲＡＭ装置の信頼性が向上する。読出し動作を
する時、昇圧されたレベルのパルス信号ＢＳＰＬはメモ
リセルアレイ１０及びリファレンスセルアレイ５０のプ
レートラインにすべて印加されることは、この分野に熟
練した者に自明である。
【００５２】
【発明の効果】前記したように、読出し動作をする時の
強誘電体キャパシターの強誘電物質を完全に分極される
ようにしてから、センシングマージンを確保することが
でき、かつ、強誘電体メモリ装置の信頼性が向上する。
強誘電体キャパシターの強誘電物質を完全に分極される
ようにしてから、センシングマージンを確保することが
でき、かつ、強誘電体メモリ装置の信頼性が向上する。
【図１】接合キャパシタンスとビットラインローディン
グキャパシタンスを持つメモリセルの等価回路図であ
る。
グキャパシタンスを持つメモリセルの等価回路図であ
る。
【図２】強誘電体キャパシターの電極の間に挿入された
強誘電物質のヒステリシス特性を見せる図面である。
強誘電物質のヒステリシス特性を見せる図面である。
【図３】本発明の好ましい実施形態による強誘電体ラム
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図４】本発明による読出し及び書込み動作のための動
作タイミング図である。
作タイミング図である。
１０：メモリセルアレイ ２０：ローデコーダ回路 ３０：感知回路 ４０：感知駆動レベル発生回路 ５０：リファレンスセルアレイ ６０：プレートパルス発生回路 ７０：カラムデコーダ回路 ８０：カラム選択回路 ９０：主感知及び書込みドライブ回路
Claims (10)
- 【請求項１】 ワードラインと、前記ワードライン各々
に対応するセル電極ラインと、前記ワードラインと交差
するように配列されたビットラインと、そして、各々が
スイッチングトランジスターと強誘電体キャパシターを
含んで、前記強誘電体キャパシターの一つの電極が前記
スイッチングトランジスターを通じて対応するビットラ
インに接続され、その他の電極が対応するセル電極ライ
ンに接続され、前記スイッチングトランジスターの制御
電極が対応するワードラインに接続されるメモリセルと
を備えたメモリセルアレイと、 前記アレイのワードラインの一つを選択するための選択
信号と非選択されたワードラインに供給するための非選
択信号を発生し、そして、前記セル電極ライン中、前記
選択されたワードラインに対応する一つを駆動信号に駆
動するローデコーダ及び、 前記選択されたワードラインに対応するセル電極ライン
を駆動するための前記駆動信号を発生する駆動信号発生
手段を含み、前記駆動信号発生手段は書込み動作の間に
第１のレベルの前記駆動信号を発生し、読出し動作の間
に前記第１レベルより高い第２のレベルの前記駆動信号
を発生する不揮発性メモリ装置。 - 【請求項２】 前記駆動信号発生手段は、前記第１のレ
ベルの駆動信号をパルスとして発生するパルス発生回路
と、前記第１のレベルの駆動信号を前記第２のレベルの
駆動信号に昇圧するための昇圧回路と、外部から印加さ
れる制御信号に応答して前記第１のレベルの駆動信号を
前記ローデコーダに伝達するための第１のスイッチ及
び、前記制御信号に応答して前記第２のレベルの駆動信
号を前記ローデコーダに伝達するための第２のスイッチ
を含む請求項１に記載の不揮発性メモリ装置。 - 【請求項３】 前記第１のスイッチはＰＭＯＳトランジ
スターを含み、前記第２のスイッチはＮＭＯＳトランジ
スターを含む請求項２に記載の不揮発性メモリ装置。 - 【請求項４】 前記制御信号のレベルは読出し動作する
時、電源電圧レベルであり、書込み動作する時、グラウ
ンド電位である請求項２に記載の不揮発性メモリ装置。 - 【請求項５】 前記ビットラインに対応するリファレン
スビットライン、リファレンスワードライン、前記リフ
ァレンスワードラインに対応するリファレンスセル電極
ライン、そして、前記リファレンスビットラインに各々
対応するリファレンスセルのリファレンスセルアレイを
付加的に含む請求項１に記載の不揮発性メモリ装置。 - 【請求項６】 前記リファレンスセル電極ラインは前記
駆動信号発生手段から発生された前記駆動信号を提供し
てもらう前記ローデコーダにより駆動される請求項５に
記載の不揮発性メモリ装置。 - 【請求項７】 前記第１のレベルは電源電圧レベルであ
る請求項１に記載の不揮発性メモリ装置。 - 【請求項８】 ワードラインと、前記ワードラインに各
々に対応するプレートラインと、前記ワードラインと交
差されるように配列されたビットラインと、そして、各
々がスイッチングトランジスターと強誘電体キャパシタ
ーを含んで、前記強誘電体キャパシターの一つの電極が
前記スイッチングトランジスターを通じて対応するビッ
トラインに接続され、その他の電極が対応するプレート
ラインに接続され、前記スイッチングトランジスターの
制御電極が対応するワードラインに接続されるメモリセ
ルとを備えたメモリセルアレイと、 前記ビットラインに各々対応するリファレンスビットラ
インと、リファレンスワードラインと、前記リファレン
スワードラインに対応するリファレンスプレートライン
と、そして、リファレンスビットラインに各々対応する
リファレンスセルとを具備したリファレンスセルアレイ
と、 前記リファレンスビットライン対前記リファレンスセル
の比は１：１であり、 前記アレイのワードライン中、一つと前記リファレンス
ワードラインを選択するための選択信号と非選択された
ワードラインに供給するための非選択信号を発生し、そ
して、前記プレートライン中、前記選択されたワードラ
インに対応する一つと、前記リファレンスプレートライ
ンを駆動信号に駆動するローデコーダ回路及び、 前記メモリセル中、選択されたメモリセルのデータビッ
トに対応するレベル、そして、前記選択されたメモリセ
ルに対応するリファレンスセルからデータビットに各々
対応するレベルの平均レベルを持つリファレンスレベル
を受け入れ、前記選択されたデータビットのレベルを感
知するための感知回路及び、 書込み動作の間に第１のレベルの前記駆動信号を発生
し、読出し動作の間に前記第１のレベルより高い第２の
レベルの前記駆動信号を発生する駆動信号発生回路を含
む不揮発性メモリ装置。 - 【請求項９】 前記駆動信号発生回路は、前記第１のレ
ベルの駆動信号をパルスとして発生するパルス発生器
と、前記第１のレベルの駆動信号を前記第２のレベルの
駆動信号に昇圧するための昇圧回路と、外部から印加さ
れる制御信号に応答して、前記第１のレベルの駆動信号
を前記ローデコーダに伝達するための第１のスイッチ及
び、前記制御信号に応答して前記第２のレベルの駆動信
号を前記ローデコーダに伝達するための第２のスイッチ
を含む請求項８に記載の不揮発性メモリ装置。 - 【請求項１０】 前記第１のレベルは電源電圧レベルで
ある請求項８に記載の不揮発性メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199746199 | 1997-09-08 | ||
| KR1019970046199A KR100297874B1 (ko) | 1997-09-08 | 1997-09-08 | 강유전체랜덤액세스메모리장치 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007113399A Division JP2007242228A (ja) | 1997-09-08 | 2007-04-23 | 強誘電体ランダムアクセスメモリ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11176169A true JPH11176169A (ja) | 1999-07-02 |
| JP3986686B2 JP3986686B2 (ja) | 2007-10-03 |
Family
ID=19520995
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25432398A Expired - Lifetime JP3986686B2 (ja) | 1997-09-08 | 1998-09-08 | 強誘電体ランダムアクセスメモリ装置 |
| JP2007113399A Pending JP2007242228A (ja) | 1997-09-08 | 2007-04-23 | 強誘電体ランダムアクセスメモリ装置の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007113399A Pending JP2007242228A (ja) | 1997-09-08 | 2007-04-23 | 強誘電体ランダムアクセスメモリ装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6198651B1 (ja) |
| JP (2) | JP3986686B2 (ja) |
| KR (1) | KR100297874B1 (ja) |
| CN (1) | CN1112704C (ja) |
| TW (1) | TW430795B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490189B1 (en) | 2001-05-28 | 2002-12-03 | Hynix Semiconductor Inc. | Boost voltage generating circuit for nonvolatile ferroelectric memory device and method for generating boost voltage |
| US7196932B2 (en) | 1999-09-28 | 2007-03-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells |
| US8168448B2 (en) | 2003-05-30 | 2012-05-01 | Hynix Semiconductor Inc. | Ferroelectric register, and method for manufacturing capacitor of the same |
| JP2021119552A (ja) * | 2016-03-11 | 2021-08-12 | マイクロン テクノロジー，インク． | 蓄積コンポーネントの分離を備えたメモリセルセンシング |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297874B1 (ko) * | 1997-09-08 | 2001-10-24 | 윤종용 | 강유전체랜덤액세스메모리장치 |
| KR100457346B1 (ko) * | 1997-11-27 | 2005-04-06 | 삼성전자주식회사 | 강유전체 랜덤 액세스 메모리 장치 |
| KR100335133B1 (ko) * | 2000-01-28 | 2002-05-04 | 박종섭 | 불휘발성 강유전체 메모리 장치 및 그에 따른 구동방법 |
| KR100463599B1 (ko) * | 2001-11-17 | 2004-12-29 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그의 구동방법 |
| EP1349030A1 (en) * | 2001-12-20 | 2003-10-01 | Matsushita Electric Industrial Co., Ltd. | Potential generating circuit, potential generating apparatus, semiconductor device using the same, and driving method thereof |
| EP1321944B1 (en) * | 2001-12-21 | 2008-07-30 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
| US6646904B2 (en) * | 2001-12-21 | 2003-11-11 | Intel Corporation | Ferroelectric memory and method of reading the same |
| KR100412992B1 (ko) * | 2001-12-31 | 2003-12-31 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 |
| US6972983B2 (en) * | 2002-03-21 | 2005-12-06 | Infineon Technologies Aktiengesellschaft | Increasing the read signal in ferroelectric memories |
| KR100492800B1 (ko) * | 2002-11-12 | 2005-06-07 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 제어 장치 |
| KR100518581B1 (ko) * | 2003-06-11 | 2005-10-04 | 삼성전자주식회사 | 별도의 기준 전압 발생기 없이 비트 셀 데이터를 출력하는반도체 메모리 장치, 및 그 방법 |
| KR100568866B1 (ko) * | 2004-02-09 | 2006-04-10 | 삼성전자주식회사 | 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 |
| CN101118784A (zh) * | 2007-09-06 | 2008-02-06 | 复旦大学 | 一种电阻随机存储器的复位操作方法 |
| US7667997B2 (en) * | 2007-12-27 | 2010-02-23 | Texas Instruments Incorporated | Method to improve ferroelectronic memory performance and reliability |
| KR101783873B1 (ko) * | 2010-10-12 | 2017-10-11 | 삼성전자주식회사 | 데이터 감지를 위한 반도체 메모리 장치 |
| US8300446B2 (en) | 2010-12-13 | 2012-10-30 | Texas Instruments Incorporated | Ferroelectric random access memory with single plate line pulse during read |
| US8756558B2 (en) * | 2012-03-30 | 2014-06-17 | Texas Instruments Incorporated | FRAM compiler and layout |
| US10037071B2 (en) | 2015-02-25 | 2018-07-31 | Texas Instruments Incorporated | Compute through power loss approach for processing device having nonvolatile logic memory |
| US9460770B1 (en) | 2015-09-01 | 2016-10-04 | Micron Technology, Inc. | Methods of operating ferroelectric memory cells, and related ferroelectric memory cells |
| US10452594B2 (en) | 2015-10-20 | 2019-10-22 | Texas Instruments Incorporated | Nonvolatile logic memory for computing module reconfiguration |
| US10331203B2 (en) * | 2015-12-29 | 2019-06-25 | Texas Instruments Incorporated | Compute through power loss hardware approach for processing device having nonvolatile logic memory |
| US9721638B1 (en) | 2016-05-10 | 2017-08-01 | Micron Technology, Inc. | Boosting a digit line voltage for a write operation |
| EP3507805A4 (en) | 2016-08-31 | 2020-06-03 | Micron Technology, Inc. | DEVICES AND METHOD WITH FERROELECTRIC MEMORY AND FOR OPERATING FERROELECTRIC MEMORY |
| EP3507804A4 (en) * | 2016-08-31 | 2020-07-15 | Micron Technology, INC. | FERROELECTRIC STORAGE CELLS |
| CN107945831B (zh) * | 2016-10-12 | 2020-09-18 | 北京兆易创新科技股份有限公司 | 减小nand闪存编程建立时间的电路和nand闪存 |
| US10867675B2 (en) | 2017-07-13 | 2020-12-15 | Micron Technology, Inc. | Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells |
| US10410721B2 (en) * | 2017-11-22 | 2019-09-10 | Micron Technology, Inc. | Pulsed integrator and memory techniques |
| US10586583B2 (en) * | 2018-03-08 | 2020-03-10 | Cypress Semiconductor Corporation | Ferroelectric random access memory sensing scheme |
| US10600468B2 (en) * | 2018-08-13 | 2020-03-24 | Wuxi Petabyte Technologies Co, Ltd. | Methods for operating ferroelectric memory cells each having multiple capacitors |
| CN110428858B (zh) * | 2019-07-11 | 2021-09-24 | 清华大学 | 基于具有滞回特性器件的静态存储器 |
| KR102405521B1 (ko) * | 2021-01-06 | 2022-06-03 | 연세대학교 산학협력단 | 강유전체 메모리 장치 및 이의 리드/라이트 방법 |
| CN117524274A (zh) * | 2022-07-28 | 2024-02-06 | 华为技术有限公司 | 铁电随机存储器和电子设备 |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4873664A (en) | 1987-02-12 | 1989-10-10 | Ramtron Corporation | Self restoring ferroelectric memory |
| CA1340340C (en) | 1987-06-02 | 1999-01-26 | Joseph T. Evans, Jr. | Non-volatile memory circuit using ferroelectric capacitor storage element |
| US4809225A (en) | 1987-07-02 | 1989-02-28 | Ramtron Corporation | Memory cell with volatile and non-volatile portions having ferroelectric capacitors |
| US4888733A (en) | 1988-09-12 | 1989-12-19 | Ramtron Corporation | Non-volatile memory cell and sensing method |
| US5038323A (en) | 1990-03-06 | 1991-08-06 | The United States Of America As Represented By The Secretary Of The Navy | Non-volatile memory cell with ferroelectric capacitor having logically inactive electrode |
| DE4110407A1 (de) | 1990-03-30 | 1991-10-02 | Toshiba Kawasaki Kk | Halbleiter-speicheranordnung |
| DE4118847A1 (de) * | 1990-06-08 | 1991-12-12 | Toshiba Kawasaki Kk | Halbleiterspeicheranordnung mit ferroelektrischem kondensator |
| US5086412A (en) | 1990-11-21 | 1992-02-04 | National Semiconductor Corporation | Sense amplifier and method for ferroelectric memory |
| US5273927A (en) | 1990-12-03 | 1993-12-28 | Micron Technology, Inc. | Method of making a ferroelectric capacitor and forming local interconnect |
| US5262982A (en) | 1991-07-18 | 1993-11-16 | National Semiconductor Corporation | Nondestructive reading of a ferroelectric capacitor |
| US5218566A (en) * | 1991-08-15 | 1993-06-08 | National Semiconductor Corporation | Dynamic adjusting reference voltage for ferroelectric circuits |
| JP3214715B2 (ja) | 1991-10-25 | 2001-10-02 | ローム株式会社 | 半導体記憶素子 |
| JP3207227B2 (ja) | 1991-11-08 | 2001-09-10 | ローム株式会社 | 不揮発性半導体記憶装置 |
| US5345414A (en) | 1992-01-27 | 1994-09-06 | Rohm Co., Ltd. | Semiconductor memory device having ferroelectric film |
| US5350705A (en) | 1992-08-25 | 1994-09-27 | National Semiconductor Corporation | Ferroelectric memory cell arrangement having a split capacitor plate structure |
| JPH0677434A (ja) | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
| JP2930168B2 (ja) | 1992-10-09 | 1999-08-03 | シャープ株式会社 | 強誘電体メモリ装置の駆動方法 |
| US5371699A (en) | 1992-11-17 | 1994-12-06 | Ramtron International Corporation | Non-volatile ferroelectric memory with folded bit lines and method of making the same |
| US5373463A (en) | 1993-07-06 | 1994-12-13 | Motorola Inc. | Ferroelectric nonvolatile random access memory having drive line segments |
| US5640345A (en) | 1993-10-01 | 1997-06-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and fabrication process |
| US5424975A (en) | 1993-12-30 | 1995-06-13 | Micron Technology, Inc. | Reference circuit for a non-volatile ferroelectric memory |
| JP3710507B2 (ja) | 1994-01-18 | 2005-10-26 | ローム株式会社 | 不揮発性メモリ |
| JPH087576A (ja) * | 1994-06-20 | 1996-01-12 | Sony Corp | 強誘電体半導体記憶装置 |
| JP2953316B2 (ja) | 1994-08-12 | 1999-09-27 | 日本電気株式会社 | 不揮発性強誘電体メモリ |
| US5619470A (en) | 1994-08-17 | 1997-04-08 | Sharp Kabushiki Kaisha | Non-volatile dynamic random access memory |
| US5572459A (en) * | 1994-09-16 | 1996-11-05 | Ramtron International Corporation | Voltage reference for a ferroelectric 1T/1C based memory |
| JP2576425B2 (ja) | 1994-10-27 | 1997-01-29 | 日本電気株式会社 | 強誘電体メモリ装置 |
| US5541870A (en) | 1994-10-28 | 1996-07-30 | Symetrix Corporation | Ferroelectric memory and non-volatile memory cell for same |
| JP3590115B2 (ja) | 1994-12-20 | 2004-11-17 | 株式会社日立製作所 | 半導体メモリ |
| KR0139889B1 (ko) | 1994-12-27 | 1999-04-15 | 김주용 | 플래쉬 메모리 장치 |
| JPH08203266A (ja) | 1995-01-27 | 1996-08-09 | Nec Corp | 強誘電体メモリ装置 |
| JPH08329686A (ja) | 1995-03-27 | 1996-12-13 | Sony Corp | 強誘電体記憶装置 |
| US5532953A (en) | 1995-03-29 | 1996-07-02 | Ramtron International Corporation | Ferroelectric memory sensing method using distinct read and write voltages |
| KR960038973A (ko) | 1995-04-25 | 1996-11-21 | 이데이 노부유키 | 강유전체기억장치 |
| US5640030A (en) | 1995-05-05 | 1997-06-17 | International Business Machines Corporation | Double dense ferroelectric capacitor cell memory |
| JPH0945089A (ja) * | 1995-05-25 | 1997-02-14 | Sony Corp | 強誘電体記憶装置 |
| DE69615457T2 (de) | 1995-06-14 | 2002-05-29 | Motorola Inc | Datenspeicherelement und Datenwiederherstellungsverfahren |
| EP0757354B1 (en) | 1995-08-02 | 2002-05-22 | Matsushita Electric Industrial Co., Ltd | Ferroelectric memory device |
| US5598366A (en) | 1995-08-16 | 1997-01-28 | Ramtron International Corporation | Ferroelectric nonvolatile random access memory utilizing self-bootstrapping plate line segment drivers |
| SG79200A1 (en) | 1995-08-21 | 2001-03-20 | Matsushita Electric Ind Co Ltd | Ferroelectric memory devices and method for testing them |
| US5579257A (en) | 1995-08-31 | 1996-11-26 | Motorola, Inc. | Method for reading and restoring data in a data storage element |
| US5638318A (en) | 1995-09-11 | 1997-06-10 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
| JPH0997496A (ja) | 1995-09-29 | 1997-04-08 | Nec Corp | 強誘電体メモリ装置及びデータ読出方法 |
| US5675537A (en) | 1996-08-22 | 1997-10-07 | Advanced Micro Devices, Inc. | Erase method for page mode multiple bits-per-cell flash EEPROM |
| KR100297874B1 (ko) * | 1997-09-08 | 2001-10-24 | 윤종용 | 강유전체랜덤액세스메모리장치 |
-
1997
- 1997-09-08 KR KR1019970046199A patent/KR100297874B1/ko not_active IP Right Cessation
-
1998
- 1998-08-06 TW TW087112953A patent/TW430795B/zh not_active IP Right Cessation
- 1998-09-08 CN CN98117489A patent/CN1112704C/zh not_active Expired - Fee Related
- 1998-09-08 JP JP25432398A patent/JP3986686B2/ja not_active Expired - Lifetime
- 1998-09-08 US US09/149,366 patent/US6198651B1/en not_active Expired - Lifetime
-
2007
- 2007-04-23 JP JP2007113399A patent/JP2007242228A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196932B2 (en) | 1999-09-28 | 2007-03-27 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells |
| US7342825B2 (en) | 1999-09-28 | 2008-03-11 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells |
| US7394695B2 (en) | 1999-09-28 | 2008-07-01 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells |
| US7864592B2 (en) | 1999-09-28 | 2011-01-04 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells |
| US7969784B2 (en) | 1999-09-28 | 2011-06-28 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory having plural data storage portions for a bit line connected to memory cells |
| US6490189B1 (en) | 2001-05-28 | 2002-12-03 | Hynix Semiconductor Inc. | Boost voltage generating circuit for nonvolatile ferroelectric memory device and method for generating boost voltage |
| US8168448B2 (en) | 2003-05-30 | 2012-05-01 | Hynix Semiconductor Inc. | Ferroelectric register, and method for manufacturing capacitor of the same |
| JP2021119552A (ja) * | 2016-03-11 | 2021-08-12 | マイクロン テクノロジー，インク． | 蓄積コンポーネントの分離を備えたメモリセルセンシング |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100297874B1 (ko) | 2001-10-24 |
| JP3986686B2 (ja) | 2007-10-03 |
| KR19990024829A (ko) | 1999-04-06 |
| US6198651B1 (en) | 2001-03-06 |
| CN1112704C (zh) | 2003-06-25 |
| TW430795B (en) | 2001-04-21 |
| CN1211040A (zh) | 1999-03-17 |
| JP2007242228A (ja) | 2007-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3986686B2 (ja) | 強誘電体ランダムアクセスメモリ装置 | |
| KR100268444B1 (ko) | 강유전체 랜덤 액세스 메모리 장치 | |
| JP3917299B2 (ja) | 強誘電体メモリ装置及びそのデータ保護方法 | |
| EP1154436B1 (en) | Semiconductor memory device | |
| EP0364813B1 (en) | Semiconductor memory device with memory cells including ferroelectric capacitors | |
| US5835400A (en) | Ferroelectric memory devices having nondestructive read capability and methods of operating same | |
| EP0720171B1 (en) | Ferroelectric memory device | |
| US5615144A (en) | Non-volatile ferroelectric memory device with leakage preventing function | |
| US6088257A (en) | Ferroelectric random access memory device and method for operating the same | |
| JP2001256775A (ja) | 強誘電体メモリ | |
| JP2003132673A (ja) | 強誘電体半導体メモリ | |
| JPH10340588A (ja) | 不揮発性メモリ装置及びその記入方法 | |
| US6385078B2 (en) | Ferroelectric random access memory (FRAM) device and method for controlling read/write operations thereof | |
| US5940316A (en) | Ferroelectric memory device using a ferroelectric material and method of reading data from the ferroelectric memory device | |
| US6845031B2 (en) | Nonvolatile ferroelectric memory device and method for driving the same | |
| KR100338552B1 (ko) | 불휘발성 강유전체 랜덤 액세스 메모리 장치 및 그것의 데이터읽기 방법 | |
| JP4503128B2 (ja) | 強誘電体ランダムアクセスメモリ | |
| KR100568866B1 (ko) | 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법 | |
| JP2001110192A (ja) | 不揮発性メモリおよびその駆動方法 | |
| KR19990026117A (ko) | 강유전체 메모리 셀을 구비한 불 휘발성 메모리 장치 | |
| KR100457346B1 (ko) | 강유전체 랜덤 액세스 메모리 장치 | |
| JP2005310197A (ja) | 半導体集積回路装置及びそのデータ書き込み方法 | |
| JPH0743941B2 (ja) | 不揮発性半導体メモリ | |
| KR20000018679A (ko) | 강유전체 커패시터를 가지는 불 휘발성 메모리 장치 | |
| KR19990024828A (ko) | 강유전체 램 장치의 데이터 센싱 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060818 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |