KR100457346B1 - 강유전체 랜덤 액세스 메모리 장치 - Google Patents

강유전체 랜덤 액세스 메모리 장치 Download PDF

Info

Publication number
KR100457346B1
KR100457346B1 KR1019970063617A KR19970063617A KR100457346B1 KR 100457346 B1 KR100457346 B1 KR 100457346B1 KR 1019970063617 A KR1019970063617 A KR 1019970063617A KR 19970063617 A KR19970063617 A KR 19970063617A KR 100457346 B1 KR100457346 B1 KR 100457346B1
Authority
KR
South Korea
Prior art keywords
line
electrode
voltage
ferroelectric capacitor
driving signal
Prior art date
Application number
KR1019970063617A
Other languages
English (en)
Other versions
KR19990042718A (ko
Inventor
전병길
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970063617A priority Critical patent/KR100457346B1/ko
Publication of KR19990042718A publication Critical patent/KR19990042718A/ko
Application granted granted Critical
Publication of KR100457346B1 publication Critical patent/KR100457346B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 강유전체 램 장치는 워드 라인들, 상기 워드 라인들 각각에 대응하는 셀 전극 라인들, 상기 워드 라인들과 교차되도록 배열된 비트 라인들, 그리고 각각이 스위칭 트랜지스터와 강유전체 커패시터를 포함하며, 상기 강유전체 커패시터의 일 전극이 상기 스위칭 트랜지스터를 통해 대응하는 비트 라인에 접속되고 그것의 타 전극이 대응하는 셀 전극 라인에 접속되며, 상기 스위칭 트랜지스터의 제어 전극이 대응하는 워드 라인에 접속되는 메모리 셀들의 메모리 셀 어레이와; 상기 어레이의 워드 라인들 하나를 선택하기 위한 선택 신호와 비선택된 워드 라인들로 공급하기 위한 비선택 신호들을 발생하고, 그리고 상기 셀 전극 라인들 중 상기 선택된 워드 라인에 대응하는 하나를 구동 신호로 구동하는 행 디코더 및; 상기 선택된 워드 라인에 대응하는 셀 전극 라인을 구동하기 위한 상기 구동 신호를 발생하되, 상기 구동 신호가 발생될 때 상기 강유전체 커패시터의 양단 전위가 동작 전압과 동일한 레벨을 갖도록 하는 구동 신호 발생 수단을 포함한다.

Description

강유전체 랜덤 액세스 메모리 장치{FERROELECTRIC RANDOM ACCESS MEMORY DEVICE}
본 발명은 불 휘발성 메모리 장치에 관한 것으로서, 구체적으로는 강유전체 커패시터를 갖는 메모리 장치의 플레이트 펄스 신호를 발생하는 회로에 관한 것이다.
최근(recently), 전원 오프시 조차 데이터를 유지하는 기능을 갖는 불 휘발성 메모리는 히스테리시스 특성(hysteresis characteristics)을 보이는 PZT와 같은 강유전 물질의 사용을 통해 실현되어 왔다. 메모리 셀에 그러한 강유전 물질을 사용함으로써, 불 휘발성 메모리는 간단한 구조로 구현될 수 있다. 강유전체 램(FRAM : Ferroelectric Random Access Memory) 장치는 불 휘발성의 특성을 가지며, 고속 저전압 동작이 가능하기 때문에 많은 메모리 칩 메이커들의 관심과 경쟁이 고조되고 있다. 예컨대, FRAM의 동작 속도는 분극 반전 시간에 의해 결정된다. 강유전체 커패시터의 분극 반전 속도는 커패시터의 면적, 강유전체 박막의 두께, 인가 전압 등에 따라서 결정되나, 통상 ns 단위이다. 이는 μs 단위의 독출/기입 시간을 갖는 EEPROM이나 플래시 메모리와 비교할 때 훨씬 빠른 속도로 동작 가능함을 의미한다.
도 1은 1T/1C 강유전체 메모리 셀을 보여준다. 메모리 셀은 하나의 스위칭 트랜지스터 (Tr)와 하나의 강유전체 커패시터 (FCAP) (1 비트당 1-트랜지스터 및 1-커패시터 : 1T/1C)로 구성된다. 스위칭 트랜지스터 (Tr)은 강유전체 커패시터 (FCAP)의 일 전극과 비트 라인 (BL)에 각각 접속된 두 개의 주 전극들, 즉 드레인 전극과 소오스 전극을 가지며, 워드 라인 (WL)에 접속된 게이트 전극을 갖는다. 강유전체 커패시터 (FCAP)의 다른 전극은 플레이트 라인 (PL)에 접속된다.
도 2는 강유전체 커패시터의 히스테리시스 I-V 스위칭 루프를 보여주는 그래프이다. 그리고, 도 3은 종래 기술에 따른 동작 타이밍도이다. 상기 그래프의 횡좌표(abscissa)는 상기 커패시터의 두 전극들 사이의 전위차 즉, 커패시터 양단의 전압(volts)을 나타내고, 종좌표(ordinate)는 상기 강유전 물질의 자발 분극에 따라 그것의 표면에 유기되는 전하의 양 즉, 분극도(μC/cm2)를 나타낸다.
0V의 전압이 인가되어서 강유전 물질로 아무런 전계가 인가되지 않으면, 대체로, 분극 도메인들(polarization domains)은 불균일하고 분극이 발생되지 않는다. 커패시터 양단의 전압이 양의 방향으로 증가될 때, 분극도(또는 전하량)는 0(zero)으로부터 양의 분극 영역 내의 점 D까지 증가한다. 점 D에서, 모든 도메인들은 한 방향으로 분극되고, 점 D에서의 분극도는 최대값에 이르게 된다. 이때, 분극도 즉, 강유전 물질이 보유하는 전하의 양은 QS로 표시되고, 커패시터 양단에 인가된 전압의 크기가 동작 전압 (Vcc)이다. 이후, 커패시터 양단의 전압이 다시 0V까지 떨어지더라도, 분극도는 0까지 낮아지지 않고 점 A에 잔류하게 된다. 이와 같은 잔류 분극에 따라서 강유전 물질이 보유하는 전하의 양 즉, 잔류 분극도는 Qr로 표시된다.
다음, 커패시터 양단의 전압이 음의 방향으로 증가하면, 분극도는 점 A로부터 음의 전하 분극 영역 내의 점 B로 변한다.(도 2에서 곡선 21). 점 B에서, 강유전 물질의 모든 도메인들은 점 D에서의 분극 방향에 반대가 되는 방향으로 분극된다. 이때, 분극도는 -QS로 표시되고, 커패시터 양단에 인가된 전압의 크기는 -Vcc이다. 이후, 커패시터 양단의 전압이 다시 0V까지 떨어지더라도, 분극값은 0까지 떨어지지 않고 점 C에 잔류하게 된다. 이때의 잔류 분극도는 -Qr로 표시된다. 커패시터 양단에 인가되는 전압의 크기가 다시 한 번 양의 방향으로 증가하게 되면, 강유전 물질의 분극도는 점 C에서 점 D로 변한다.
상기한 바와 같이, 전계를 발생하기 위한 전압이 두 전극 사이에 강유전 물질이 삽입된 강유전체 커패시터로 한 번 인가되면, 이후 상기 전극들이 플로팅 상태(floating state)로 설정되더라도 자발 분극(spontaneous polarization)에 따른 분극 방향은 유지된다. 자발 분극으로 인한 강유전 물질의 표면 전하(surface charge)는 누설 등에 의해 자연적으로 손실되지 않는다. 분극도가 0이 되도록 반대 방향으로 전압이 인가되지 않는다면, 분극 방향은 그대로 유지된다.
강유전체 커패시터에 저장된 데이터를 독출은 플레이트 전극 라인 (PL)에 펄스 (VPL)를 가하여 전하의 변화량을 통해서 이루어진다. 이때, 상기 전하의 변화량은 비트 라인의 커패시터 (Cbl)와 세어링 (sharing)을 하게 된다. 펄스 (VPL)이 인가될 때 비트 라인의 전압 (VBL)은 하기한 수학식 1과 같이 표현된다.
[수학식 1]
VBL=VPL
그리고, 커패시터 양단 전압 (Vfcap)은 비트 라인의 전압 (VBL)이 감해진 플레이트 전압 (VPL) 즉, (VPL-VBL)과 동일한 레벨을 갖는다. 즉, 강유전체 커패시터의 양단에는 전원 전압 (Vcc)가 아니라 전압 (Vfcap)에 대응하는 레벨의 전압이 인가되기 때문에 비트 라인 전압 (VBL) 만큼의 전하를 손실하게 되어 센싱 마진을 감소시킨다.
도 3에서, 전압 (Vplo)의 하이 레벨은 전원 전압 (Vcc)으로써 강유전체 커패시터의 양단에 인가되는 전위차 (Vfcapo)는 전압 (Vcc-Vblo)이다. 이는 도 2에서 최초 점 (A)에 있던 강유전체 커패시터는 전압 (Vplo)가 인가되면 점 (B')까지 천이하게 되고 이어서 전압 (Vplo)이 로우 레벨이 되면 점 (C')으로 천이하여서 전압 (Qold) 만큼의 전하량이 커패시터 (Cbl)과 세어링하게 된다. 즉, 전압 (Vblo)만큼의 전하량을 손실하게 된다.
따라서 본 발명의 목적은 향상된 센싱 마진을 가지는 강유전체 랜덤 액세스 메모리 장치를 제공하는 것이다.
(구성)
상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 워드 라인들, 상기 워드 라인들 각각에 대응하는 셀 전극 라인들, 상기 워드 라인들과 교차되도록 배열된 비트 라인들, 그리고 각각이 스위칭 트랜지스터와 강유전체 커패시터를 포함하며, 상기 강유전체 커패시터의 일 전극이 상기 스위칭 트랜지스터를 통해 대응하는 비트 라인에 접속되고 그것의 타 전극이 대응하는 셀 전극 라인에 접속되며, 상기 스위칭 트랜지스터의 제어 전극이 대응하는 워드 라인에 접속되는 메모리 셀들의 메모리 셀 어레이와; 상기 어레이의 워드 라인들 하나를 선택하기 위한 선택 신호와 비선택된 워드 라인들로 공급하기 위한 비선택 신호들을 발생하고, 그리고 상기 셀 전극 라인들 중 상기 선택된 워드 라인에 대응하는 하나를 구동 신호로 구동하는 행 디코더 및; 상기 선택된 워드 라인에 대응하는 셀 전극 라인을 구동하기 위한 상기 구동 신호를 발생하되, 상기 구동 신호가 발생될 때 상기 강유전체 커패시터의 양단 전위가 동작 전압과 동일한 레벨을 갖도록 하는 구동 신호 발생 수단을 포함한다.
이 실시예에 있어서, 상기 구동 신호 발생 수단은 전원 전압을 승압하기 위한 부스팅 회로 및; 상기 부스팅 회로에 의해서 승압된 전압을 전원으로 받아들여서 상기 승압된 전압의 레벨을 가지는 상기 구동 신호를 펄스로서 발생하는 펄스 발생 회로를 포함한다.
본 발명의 다른 특징에 의하면, 적어도 하나의 워드 라인, 상기 워드 라인에 대응하는 셀 전극 라인, 상기 워드 라인과 교차되도록 배열된 비트 라인을 포함하는 불 휘발성 메모리 장치에 있어서: 정보를 저장하기 위한 적어도 하나의 메모리 셀과; 상기 메모리 셀은 스위칭 트랜지스터와 강유전체 커패시터로 이루어지며, 상기 강유전체 커패시터의 일 전극은 상기 스위칭 트랜지스터를 통해 상기 비트 라인에 접속되고, 그것의 타 전극은 상기 셀 전극 라인에 접속되고, 그리고 상기 스위칭 트랜지스터의 제어 전극이 상기 워드 라인에 접속되며; 상기 워드 라인들 하나를 활성화시키며, 상기 셀 전극 라인을 구동 신호로 구동하기 위한 행 디코더 및; 상기 셀 전극 라인을 구동하기 위한 상기 구동 신호를 발생하되, 상기 구동 신호가 발생될 때 상기 강유전체 커패시터의 양단 전위가 동작 전압과 동일한 레벨을 갖도록 하는 구동 신호 발생 수단을 포함하며; 상기 구동 신호 발생 수단은 전원 전압을 승압하기 위한 부스팅 회로 및; 상기 부스팅 회로에 의해서 승압된 전압을 전원으로 받아들여서 상기 승압된 전압의 레벨을 가지는 상기 구동 신호를 펄스로서 발생하는 펄스 발생 회로로 구성되는 것을 특징으로 한다.
(작용)
이와같은 장치에 의해서, 전원 전압을 승압한 전압을 플레이트 전압으로 공급함으로써 센싱 마진을 확보할 수 있다.
(실시예)
이하 본 발명의 실시예에 따른 참조도면 도 4 내지 도 5에 의거하여 상세히 설명한다.
다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다.
도 4는 본 발명의 바람직한 실시예에 따른 강유전체 램 장치의 구성을 보여주는 블록도이다. 그리고, 도 5는 본 발명에 따른 데이터 독출 타이밍을 보여주는 도면이다.
도 4를 참조하면, 본 발명의 강유전체 램 장치는 메모리 셀 어레이 (memory cell array) (10), 행 디코더 (row decoding circuit) (20) 및 플레이트 전압 발생 회로 (30)을 포함한다. 편의상, 메모리 셀 어레이 (10)에 하나의 메모리 셀이 도시되었다. 하지만, 이 분야의 통상적인 지식을 습득한 자들에게 행들과 열들로 더 많은 메모리 셀들이 배열됨은 자명하다. 행 디코더 (20)은 워드 라인 (WL)을 선택하고 그리고 선택된 워드 라인 (WL)을 전압 (VPP)로 활성화시킴과 아울러, 상기 선택된 워드 라인 (WL)에 대응하는 플레이트 전극 라인 (PL)을 대응하는 플레이트 전압 (Vpl) 구동한다. 그리고, 상기 플레이트 전압 발생 회로 (30)은 상기 플레이트 전압 (Vpl)을 발생하여서 상기 행 디코더 (20)에 제공한다.
상기 플레이트 전압 발생 회로 (30)은 부스팅 회로 (boosting circuit) (32) 및 펄스 발생 회로 (pulse generating circuit) (34)로 이루어져 있다. 상기 부스팅 회로 (32)는 전원 전압 (Vcc)을 승압하고 그리고 상기 승압된 전압 (Vpl_pl)을 출력한다. 그리고, 상기 펄스 발생 회로 (34)는 상기 승압된 전압 (Vpl_pl)을 전원으로 사용한 플레이트 전압 (Vpl)의 레벨을 가지는 펄스로서 상기 플레이트 전압 (Vpl)을 발생한다. 상기 회로들 (32) 및 (34)는 다양한 방법으로 구성될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 본 발명에 따른 동작이 도 4 내지 도 5에 의거하여서 이후 설명된다.
강유전체 커패시터의 데이터 독출시 인가되는 전압 (Vpl)을 부스팅한 후 강유전체 커패시터에 상기 부스팅된 전압 (Vpl)이 인가함으로써 전압 (Vfcap)은 동작 전압 (Vcc)와 동일한 레벨을 갖는다. 이를 수학식으로 표현하면 다음과 같다.
[수학식 2]
Vfcap=VPL = Vcc
그리고, 전압 (Vpl)은 다음과 같이 표현될 수 있다.
[수학식 3]
Vpl=Vcc
전압 (Vpl)이 인가되면 강유전체 커패시터의 양단에는 동작 전압 즉, 전원 전압 (Vcc)만큼의 전압이 인가되며, 강유전체 커패시터는 최초 점 (A)에서 점 (B)로 (또는, C에서 B로)의 천이가 생긴다. 이어서 전압 (Vpl)이 로우가 되면 점 (C)로 천이하여 전하량 (Qnew) 만큼의 전하량이 Cbl과 세어링하게 되어서, 종래의 전하량 (Qold)보다 (Qnew-Qold) 만큼의 전하량이 증가하게 된다. 따라서, 보다 높은 비트 라인의 전압 (Vbl)을 형성할 수 있고 결과적으로 센싱 마진이 증가하게 된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와같이, 플레이트 라인에 인가되는 전압을 승압함으로써 강유전체 커패시터에 의해서 유기되는 비트 라인의 전압을 높게 형성할 있다. 이로써, 센싱 마진이 향상된다.
도 1은 강유전체 커패시터의 전극들 사이에 삽입된 강유전 물질의 히스테리시스 특성을 보여주는 도면;
도 2는 접합 커패시턴스와 비트 라인 로딩 커패시턴스를 갖는 메모리 셀의 등가 회로도;
도 3은 종래 기술에 따른 동작 타이밍도;
도 4는 본 발명의 바람직한 실시예에 따른 강유전체 램 장치의 구성을 보여주는 블록도;
도 5는 본 발명에 따른 동작 타이밍도,
*도면의 주요 부분에 대한 부호 설명
10 : 메모리 셀 어레이 20 : 행 디코딩 회로
30 : 플레이트 전압 발생 회로 32 : 부스팅 회로
34 : 펄스 발생 회로

Claims (3)

  1. 워드 라인들, 상기 워드 라인들 각각에 대응하는 셀 전극 라인들, 상기 워드 라인들과 교차되도록 배열된 비트 라인들, 그리고 각각이 스위칭 트랜지스터와 강유전체 커패시터를 포함하며, 상기 강유전체 커패시터의 일 전극이 상기 스위칭 트랜지스터를 통해 대응하는 비트 라인에 접속되고 그것의 타 전극이 대응하는 셀 전극 라인에 접속되며, 상기 스위칭 트랜지스터의 제어 전극이 대응하는 워드 라인에 접속되는 메모리 셀들의 메모리 셀 어레이와;
    상기 어레이의 워드 라인들 하나를 선택하기 위한 선택 신호와 비선택된 워드 라인들로 공급하기 위한 비선택 신호들을 발생하고, 그리고 상기 셀 전극 라인들 중 상기 선택된 워드 라인에 대응하는 하나를 구동 신호로 구동하는 행 디코더 및;
    상기 선택된 워드 라인에 대응하는 셀 전극 라인을 구동하기 위한 상기 구동 신호를 발생하되, 상기 구동 신호가 발생될 때 상기 강유전체 커패시터의 양단 전위가 동작 전압과 동일한 레벨을 갖도록 하는 구동 신호 발생 수단을 포함하는 강유전체 램 장치.
  2. 제 1 항에 있어서,
    상기 구동 신호 발생 수단은 전원 전압을 승압하기 위한 부스팅 회로 및; 상기 부스팅 회로에 의해서 승압된 전압을 전원으로 받아들여서 상기 승압된 전압의 레벨을 가지는 상기 구동 신호를 펄스로서 발생하는 펄스 발생 회로를 포함하는 강유전체 램 장치.
  3. 적어도 하나의 워드 라인, 상기 워드 라인에 대응하는 셀 전극 라인, 상기 워드 라인과 교차되도록 배열된 비트 라인을 포함하는 불 휘발성 메모리 장치에 있어서:
    정보를 저장하기 위한 적어도 하나의 메모리 셀과;
    상기 메모리 셀은 스위칭 트랜지스터와 강유전체 커패시터로 이루어지며, 상기 강유전체 커패시터의 일 전극은 상기 스위칭 트랜지스터를 통해 상기 비트 라인에 접속되고, 그것의 타 전극은 상기 셀 전극 라인에 접속되고, 그리고 상기 스위칭 트랜지스터의 제어 전극이 상기 워드 라인에 접속되며;
    상기 워드 라인들 하나를 활성화시키며, 상기 셀 전극 라인을 구동 신호로 구동하기 위한 행 디코더 및;
    상기 셀 전극 라인을 구동하기 위한 상기 구동 신호를 발생하되, 상기 구동 신호가 발생될 때 상기 강유전체 커패시터의 양단 전위가 동작 전압과 동일한 레벨을 갖도록 하는 구동 신호 발생 수단을 포함하며; 상기 구동 신호 발생 수단은 전원 전압을 승압하기 위한 부스팅 회로 및; 상기 부스팅 회로에 의해서 승압된 전압을 전원으로 받아들여서 상기 승압된 전압의 레벨을 가지는 상기 구동 신호를 펄스로서 발생하는 펄스 발생 회로로 구성되는 것을 특징으로 하는 강유전체 램 장치.
KR1019970063617A 1997-11-27 1997-11-27 강유전체 랜덤 액세스 메모리 장치 KR100457346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063617A KR100457346B1 (ko) 1997-11-27 1997-11-27 강유전체 랜덤 액세스 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063617A KR100457346B1 (ko) 1997-11-27 1997-11-27 강유전체 랜덤 액세스 메모리 장치

Publications (2)

Publication Number Publication Date
KR19990042718A KR19990042718A (ko) 1999-06-15
KR100457346B1 true KR100457346B1 (ko) 2005-04-06

Family

ID=37301843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063617A KR100457346B1 (ko) 1997-11-27 1997-11-27 강유전체 랜덤 액세스 메모리 장치

Country Status (1)

Country Link
KR (1) KR100457346B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024829A (ko) * 1997-09-08 1999-04-06 윤종용 강유전체 랜덤 액세스 메모리 장치
KR0177781B1 (ko) * 1996-04-25 1999-04-15 김광호 강유전체 불휘발성 반도체 메모리 장치
KR100201737B1 (ko) * 1995-01-27 1999-06-15 가네꼬 히사시 강유전체 램덤 액세스 메모리
KR100385363B1 (ko) * 1994-12-20 2004-03-02 가부시끼가이샤 히다치 세이사꾸쇼 반도체메모리

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385363B1 (ko) * 1994-12-20 2004-03-02 가부시끼가이샤 히다치 세이사꾸쇼 반도체메모리
KR100201737B1 (ko) * 1995-01-27 1999-06-15 가네꼬 히사시 강유전체 램덤 액세스 메모리
KR0177781B1 (ko) * 1996-04-25 1999-04-15 김광호 강유전체 불휘발성 반도체 메모리 장치
KR19990024829A (ko) * 1997-09-08 1999-04-06 윤종용 강유전체 랜덤 액세스 메모리 장치

Also Published As

Publication number Publication date
KR19990042718A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JP3986686B2 (ja) 強誘電体ランダムアクセスメモリ装置
EP0364813B1 (en) Semiconductor memory device with memory cells including ferroelectric capacitors
US5373463A (en) Ferroelectric nonvolatile random access memory having drive line segments
EP1154436B1 (en) Semiconductor memory device
US7313011B2 (en) Ferroelectric memory devices having a plate line control circuit
CN110741437B (zh) 2t1c铁电随机存取存储器单元
KR100597629B1 (ko) 강유전체 메모리 장치 및 그에 따른 구동방법
US5910911A (en) Semiconductor memory and process of operating the same
US6088257A (en) Ferroelectric random access memory device and method for operating the same
CN110277117B (zh) 用于控制铁电存储器单元中的抹除数据的设备及方法
US7411841B2 (en) Memory having storage means
KR100323985B1 (ko) 반도체 기억 장치
US6236588B1 (en) Nonvolatile ferroelectric random access memory device and a method of reading data thereof
US6438020B1 (en) Ferroelectric memory device having an internal supply voltage, which is lower than the external supply voltage, supplied to the memory cells
JP3717097B2 (ja) 強誘電体メモリ
US6295223B1 (en) Ferroelectric random access memory with a memory with a stable sensing margin
KR100457346B1 (ko) 강유전체 랜덤 액세스 메모리 장치
KR100568866B1 (ko) 강유전체 메모리에서 기준전압 발생장치 및 그에 따른구동방법
KR100268452B1 (ko) 강유전체 랜덤 액세스 메모리 장치
KR19990026117A (ko) 강유전체 메모리 셀을 구비한 불 휘발성 메모리 장치
KR100349678B1 (ko) 개선된센싱마진을갖는강유전체기억소자
KR20000018679A (ko) 강유전체 커패시터를 가지는 불 휘발성 메모리 장치
KR100526890B1 (ko) 강유전체 메모리 장치 및 그에 따른 제어방법
KR19990024828A (ko) 강유전체 램 장치의 데이터 센싱 방법
KR20010004338A (ko) 강유전체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee