KR19990024828A

KR19990024828A - 강유전체 램 장치의 데이터 센싱 방법

Info

Publication number: KR19990024828A
Application number: KR1019970046198A
Authority: KR
Inventors: 신수호
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-09-08
Filing date: 1997-09-08
Publication date: 1999-04-06

Abstract

본 발명에 따른 강유전체 램 장치의 데이터 센싱 방법은 선택된 워드 라인에 대응하는 플레이트 라인 및 레퍼런스 플레이트 라인을 펄스 신호로 구동하는 단계 및; 상기 펄스 신호가 비활성화되기 전에 감지 회로를 활성화시키는 단계를 포함한다.

Description

강유전체 램 장치의 데이터 센싱 방법(DATA SENSING METHOD OF FERROELECTRIC RANDOM ACCESS MEMORY)

본 발명은 불 휘발성 메모리 장치에 관한 것으로서, 구체적으로는 강유전체 커패시터를 구비한 강유전체 램 장치의 데이터 센싱 방법에 관한 것이다.

최근(recently), 전원 오프시 조차 데이터를 유지하는 기능을 갖는 불 휘발성 메모리는 히스테리시스 특성(hysteresis characteristic)을 보이는 PZT와 같은 강유전 물질의 사용을 통해 실현되어 왔다. 메모리 셀에 그러한 강유전 물질을 사용함으로써, 불 휘발성 메모리는 간단한 구조로 구현될 수 있다. 강유전체 랜덤 액세스 메모리 (FRAM : Ferroelectric Random Access Memory)는 불 휘발성의 특성을 가지며, 고속 저전압 동작이 가능하기 때문에 많은 메모리 칩 메이커들의 관심과 경쟁이 고조되고 있다.

강유전체 커패시터와 스위칭 트랜지스터로 구성된 메모리 셀은 강유전체 커패시터(C_F: Ferroelectric Capacitor)의 전기적 분극 상태에 따라 데이터의 논리적 상태('1' 또는 '0')를 저장한다. 강유전체 커패시터 (C_F)의 양단에 전압이 인가될 때, 전계(electric field)의 방향에 따라 강유전 물질이 분극(polarization)되고, 그러한 분극 상태가 변하는 스위칭 드레솔드 전압(switching threshold voltage)을 강제 전압(coercive voltage)이라 한다. 그리고, 메모리 셀에 저장된 데이터를 독출하기 위해서, 강유전체 커패시터의 양 전극들 사이의 전압차를 인가하여 비트 라인에 여기되는 전하량의 변화로 메모리 셀에 저장된 데이터의 상태가 감지된다.

도 1은 1T/1C 강유전체 메모리 셀을 보여준다. 메모리 셀 (MC)는 하나의 스위칭 트랜지스터 (Tr)와 하나의 강유전체 커패시터 (C_F) (1-비트당 1-트랜지스터 및 1-커패시터 : 1T/1C)로 구성된다. 스위칭 트랜지스터 (Tr)은 강유전체 커패시터 (C_F)의 일 전극과 비트 라인 (BL)에 각각 접속된 두 개의 주전극들, 즉 드레인 전극과 소오스 전극을 가지며, 워드 라인 (WL)에 접속된 게이트 전극을 갖는다. 강유전체 커패시터 (C_F)의 다른 전극은 플레이트 라인 (PL)에 접속된다.

도 2는 강유전체 커패시터의 히스테리시스 특성을 보여주는 그래프이다. 그리고, 도 3은 종래 기술에 따른 강유전체 램 장치의 동작 타이밍도를 보여준다. 다시 도 2를 참조하면, 상기 그래프의 횡좌표(abscissa)는 커패시터의 두 전극들 사이의 전위차 즉, 커패시터 양단의 전압(volts)을 나타내고, 종좌표(ordinate)는 상기 강유전 물질의 자발 분극 (spontaneous polarization)에 따라 그것의 표면에 유기되는 전하의 양 즉, 분극도(μC/cm²)를 나타낸다.

도 2에서, 분극 상태가 점 (D)에 있는 강유전체 커패시터에 데이터 '1'이 저장되고, 분극 상태가 점 (B)에 있는 강유전체 커패시터에 데이터 '0'가 저장되었다고 가정하자. FRAM 장치에서, 도 1의 플레이트 라인 (PL)에 펄스 신호가 인가되면 시간 지연에 따라 증가되는 전압에 의해서 즉, 음의 방향으로 강유전체 커패시터의 양단에 전압이 걸리면 데이터 '1'이 저장된 강유전체 커패시터의 분극 상태는 도 2의 점 (D)에서 점 (C)까지 증가하고, 플레이트 라인의 펄스 신호의 레벨이 0V로 떨어지면, 분극 상태는 점 (D)에서 다시 점 (C)로 이동하게 된다. 이때, 잔류 분극도 (즉, 전하량)은 -Qr로 표시된다. 또한, 데이터 '0'이 저장된 강유전체 커패시터의 분극 상태는 점 (B)에서 점 (C)으로 변화되고, 플레이트 전압이 0V로 떨어지면, 분극 상태는 점 (C)에서 점 (D)로 이동하게 된다. 상기한 분극 상태에 대응하는 데이터를 센싱하기 위해서 도 1의 플레이트 전압은 강유전체 커패시터의 모든 도메인들이 포화 상태 (점 A 및 점 C)로 완전히 분극되도록 충분한 전압이 강유전체 커패시터의 양단에 걸리면 최대의 센싱 마진을 얻을 수 있게 된다. 그러나, 상기한 바와 같은 센싱 방법에 있어서, 플레이트 라인이 Vcc로 구동되면, 도 1의 접합 커패시터 (Cjun)와 강유전체 커패시터 (C_F)의 커플링에 의해서 강유전체 커패시터의 양단에 유기되는 전압은 플레이트 라인에 인가된 전압 (Vcc)보다 작다. 이로인해, 강유전 물질은 최대 분극도 (점 C 및 점 D)의 포화 상태로 완전히 분극되지 못한다. 따라서, 종래 기술에 따른 강유전체 램 장치는 센싱 마진이 감소하는 문제점을 갖는다.

따라서 본 발명의 목적은 안정된 센싱 마진을 확보할 수 있는 강유전체 램 장치의 데이터 센싱 방법을 제공하는 것이다.

도 1은 1T/1C 강유전체 메모리 셀의 등가 회로도;

도 2는 일반적인 강유전체 커패시터의 히스테리시스 특성을 보여주는 그래프;

도 3은 종래 기술에 따른 강유전체 램 장치의 동작 타이밍도;

도 4는 본 발명의 바람직한 실시예에 따른 강유전체 램 장치의 구성을 보여주는 블럭도;

도 5는 본 발명에 따른 강유전체 램 장치의 동작 타이밍도,

*도면의 주요 부분에 대한 부호 설명

10 : 메모리 셀 어레이 20 : 행 디코더 회로

30 : 감지 회로 40 : 감지구동 레벨 발생회로

50 : 레퍼런스 셀 어레이 60 : 열 디코더 회로

70 : 열 선택 회로

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 워드 라인들, 비트 라인들, 상기 워드 라인들에 대응하는 플레이트 라인들, 그리고 각각이 강유전체 커패시터와 스위칭 트랜지스터를 구비한 메모리 셀들의 메모리 셀 어레이와; 레퍼런스 워드 라인, 상기 레퍼런스 워드 라인에 대응하는 레퍼런스 플레이트 라인, 그리고 레퍼런스 셀들을 구비한 레퍼런스 셀 어레이와; 상기 워드 라인 및 상기 레퍼런스 워드 라인을 선택하고, 상기 선택된 워드 라인 및 상기 레퍼런스 워드 라인에 대응하는 플레이트 라인들을 펄스 신호로 구동하는 행 디코더와; 상기 메모리 셀들 중 선택된 메모리 셀의 데이터를 감지하기 위한 감지 회로를 포함하는 강유전체 램 장치의 데이터 센싱 방법에 있어서: 상기 선택된 워드 라인에 대응하는 플레이트 라인 및 상기 레퍼런스 플레이트 라인을 상기 펄스 신호로 구동하는 단계 및; 상기 펄스 신호가 비활성화되기 전에 상기 감지 회로를 활성화시키는 단계를 포함하는 것을 특징으로 한다.

이와같은 방법에 의해서, 선택된 셀의 데이터 센싱 마진을 확보할 수 있다.

본 발명의 바람직한 실시예에 따른 강유전체 램 장치의 구성을 보여주는 블럭도가 도 4에 도시되어 있다. 도 4를 참조하면, 행들과 열들을 규정하는 기판 상의 셀 어레이 영역 (10)에 대응하는 행들을 따라서 m개의 워드 라인들 (WL1)∼(WLm) 및 m 개의 플레이트 라인들 (PL1)∼(PLm)이 각각 신장한다. 또, 대응하는 열들을 따라서 n 개의 비트 라인들 (BL1)∼(BLn)이 신장한다. m 개의 워드 라인들 (WL1)∼(WLm)과 n 개의 비트 라인들 (BL1)∼(BLn)이 교차하는 점들에 m×n 개의 강유전체 메모리 셀들이 매트릭스 형태로 형성된다.

각 메모리 셀은 하나의 스위칭 트랜지스터 (Trij) (여기서, i=1∼m, j=1∼n)와 강유전체 커패시터 (C_Fij)로 구성된다. 커패시터 (C_Fij)의 두 전극들 사이에는 강유전 물질이 삽입되어 있다. 스위칭 트랜지스터 (Trij)의 전류 통로 (current path) 즉, 드레인-소오스 채널(darin-source channel)은 대응하는 강유전체 커패시터 (C_Fij)의 한 전극과 대응하는 비트 라인 (BLj) 사이에 접속된다. 상기 스위칭 트랜지스터 (Trij)의 게이트는 대응하는 워드 라인 (WLi)에 접속된다. 구체적인 예를들면, 메모리 셀 (MC11)에서, 스위칭 트랜지스터 (T11)의 전류 통로는 강유전체 커패시터 (C11)의 한 전극과 비트 라인 (BL1) 사이에 접속되고, 그것의 게이트는 워드 라인 (WL1)에 접속된다. 또한, 상기 강유전체 커패시터 (C11)의 다른 전극은 대응하는 플레이트 라인 (PL1)에 접속된다.

다시 도 4를 참조하면, 워드 라인들 (WL1)∼(WLm)과 플레이트 라인들 (PL1)∼(PLm)은 행 디코더 회로 (20)에 접속된다. 상기 행 디코더 회로 (20)는 하나의 워드 라인을 선택하고, 그리고 상기 선택된 워드 라인에 대응하는 플레이트 라인 상으로 강유전 물질의 모든 분극 도메인들이 소정의 방향으로 완전히 분극되도록 하는 전압 레벨의 펄스 신호를 인가한다.

각 비트 라인들 (BL1)∼(BLn)의 한 끝은 래치 감지 회로 (30)에 접속되고, 다른 한 끝은 열 선택 회로 (70)에 접속된다. 상기 감지 회로 (30)은 도시된 바와 같이 감지 구동 레벨 발생 회로 (40)으로부터의 2 개의 감지 구동 라인들 (SAP) 및 (SAN) 그리고 레퍼런스 셀 어레이 (60)에 연결된 n 개의 레퍼런스 비트 라인들 (RBL1)∼(RBLn)과 접속되며, n 개의 래치 감지 증폭기들 (latch sense amplifiers) (미도시됨)로 구성된다.

레퍼런스 셀 어레이 (reference cell array) (50)은, 통상적으로 잘 알려진 바와 같이, 선택된 메모리 셀에 저장된 데이터 '1' 또는 '0'의 기준이 되는 레벨을 대응하는 비트 라인들을 통해서 상기 감지 회로 (40)의 래치 감지 증폭기들로 제공한다. 그리고, 열 선택 회로 (70)은, 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있는 바와 같이, n 개의 NMOS 트랜지스터들(도시되지 않음)을 구비한다. 상기 각 선택 트랜지스터들의 전류 통로는 대응하는 비트 라인 (BLj)와 대응하는 데이터 라인 (DLy)(여기서, y=1∼k) 사이에 접속된다. 상기 각 트랜지스터들은 열 디코더 회로 (60)으로부터의 각 열 선택 신호들 (Y1)∼(Yn)에 의해서 턴-온/오프된다.

도 5를 참조하면, 본 발명에 따른 강유전체 램 장치의 동작 타이밍도가 도시되어 있다. 종래 기술에 따른 FRAM 장치는 플레이트 라인으로 펄스 신가가 인가된 후, 강유전체 커패시터의 도메인들의 분극도가 점 (D)의 분극 상태에서 점 (A)의 분극 상태로 회귀될 때 비트 라인 커패시턴스 역시 일정한 센싱 신호를 갖게 되고, 감지 회로 (30)의 활성화 신호가 인가되면 비트 라인 데이터를 센싱하게 된다. 그러나, 이때 플레이트 라인에 인가된 펄스 신호에 의해서 강유전체 커패시터의 강유전 물질이 완전히 분극되도록 하여 원하는 량의 전하 변화를 가질 수 있게 조정되어야 한다.

이를 개선하기 위한 본 발명에 따른 데이터 센싱 방법은 비트 라인 데이터 센싱 방법이 아니라, 히스테리시스 곡선에서 기울기를 이용한다는 것이다. 즉, 플레이트 라인에 전압이 인가되면, 강유전체 커패시터와 비트 라인 로딩 커패시터에 의한 전압이 비트 라인에 유기된다. 결국, 히스테리시스 곡선에서 서로 다른 기울기에 의해서 비트 라인에 유기되는 전압이 달라지게 되므로 이를 센싱하기 위해서 펄스된 감지 신호 (SAP)를 도 5에 도시된 바와 같이 플레이트 펄스 내에 존재하도록 함으로써 데이터 센싱 속도를 증가시킬 뿐만아니라 레퍼런스 비트 라인과 메인 비트 라인에 유도된 신호의 차이를 증가시켜 센싱 마진을 높이는 효과를 가져오게 된다. 또한, 데이터 독출시 강유전체 커패시터의 분극 방향을 바꾸지 않는 NDRO(non-distructive read-out) 방법의 데이터 센싱을 하기 때문에 디바이스의 수명(life time)을 연장할 수 있다.

상기한 바와같이, 데이터 센싱 속도를 향상시킴과 아울러 센싱 마진을 높일 수 있다.

Claims

워드 라인들, 비트 라인들, 상기 워드 라인들에 대응하는 플레이트 라인들, 그리고 각각이 강유전체 커패시터와 스위칭 트랜지스터를 구비한 메모리 셀들의 메모리 셀 어레이와; 레퍼런스 워드 라인, 상기 레퍼런스 워드 라인에 대응하는 레퍼런스 플레이트 라인, 그리고 레퍼런스 셀들을 구비한 레퍼런스 셀 어레이와; 상기 워드 라인 및 상기 레퍼런스 워드 라인을 선택하고, 상기 선택된 워드 라인 및 상기 레퍼런스 워드 라인에 대응하는 플레이트 라인들을 펄스 신호로 구동하는 행 디코더와; 상기 메모리 셀들 중 선택된 메모리 셀의 데이터를 감지하기 위한 감지 회로를 포함하는 강유전체 램 장치의 데이터 센싱 방법에 있어서:

상기 선택된 워드 라인에 대응하는 플레이트 라인 및 상기 레퍼런스 플레이트 라인을 상기 펄스 신호로 구동하는 단계 및;

상기 펄스 신호가 비활성화되기 전에 상기 감지 회로를 활성화시키는 단계를 포함하는 것을 특징으로 하는 데이터 센싱 방법.