JPH11163755A - Ｕｐ／Ｄｏｗｎチューナ - Google Patents
Ｕｐ／ＤｏｗｎチューナInfo
- Publication number
- JPH11163755A JPH11163755A JP9326621A JP32662197A JPH11163755A JP H11163755 A JPH11163755 A JP H11163755A JP 9326621 A JP9326621 A JP 9326621A JP 32662197 A JP32662197 A JP 32662197A JP H11163755 A JPH11163755 A JP H11163755A
- Authority
- JP
- Japan
- Prior art keywords
- tuner
- converter
- signal
- shield
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/006—Casings specially adapted for signal processing applications, e.g. CATV, tuner, antennas amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B15/00—Suppression or limitation of noise or interference
- H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
- H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
- H04B15/06—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder by local oscillators of receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/64—Constructional details of receivers, e.g. cabinets or dust covers
Abstract
(57)【要約】
【課題】 Ｕｐ／Ｄｏｗｎチューナの大型化を招くこと
なく、アップコンバータおよびダウンコンバータの局部
発振回路による互いの影響と、外部からの流入雑音とを
低減することのできる高品位なＵｐ／Ｄｏｗｎチューナ
を提供する。 【解決手段】 アップコンバータ部１と、ダウンコンバ
ータ部２とが別々のシャーシに収容され、該アップコン
バータ部１およびダウンコンバータ部２が、同軸遮蔽構
造のＩＦ結合部３によって結合されている。
なく、アップコンバータおよびダウンコンバータの局部
発振回路による互いの影響と、外部からの流入雑音とを
低減することのできる高品位なＵｐ／Ｄｏｗｎチューナ
を提供する。 【解決手段】 アップコンバータ部１と、ダウンコンバ
ータ部２とが別々のシャーシに収容され、該アップコン
バータ部１およびダウンコンバータ部２が、同軸遮蔽構
造のＩＦ結合部３によって結合されている。
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受信
機、ビデオテープレコーダおよびパーソナルコンピュー
タ等の高周波回路装置に使用されるチューナに関するも
のであり、特に、ＣＡＴＶ（cable television）受信機
に使用されるＵｐ／Ｄｏｗｎチューナ（ダブルコンバー
ジョンチューナ）に関するものである。
機、ビデオテープレコーダおよびパーソナルコンピュー
タ等の高周波回路装置に使用されるチューナに関するも
のであり、特に、ＣＡＴＶ（cable television）受信機
に使用されるＵｐ／Ｄｏｗｎチューナ（ダブルコンバー
ジョンチューナ）に関するものである。
【０００２】
【従来の技術】テレビジョン受信機、ビデオテープレコ
ーダおよびパーソナルコンピュータ等の高周波回路装置
に使用されるチューナには、その使用目的等に応じて種
々の形態のものがあるが、ＣＡＴＶ（cable televisio
n）受信機においては、Ｕｐ／Ｄｏｗｎチューナが使用
される。上記Ｕｐ／Ｄｏｗｎチューナは、入力されたＲ
Ｆ（Radio Frequency)信号を、アップコンバータにて周
波数を上げ、次にダウンコンバータにて周波数を下げる
ことにより、外部から混入される電波による妨害等を除
去する方式のチューナである。
ーダおよびパーソナルコンピュータ等の高周波回路装置
に使用されるチューナには、その使用目的等に応じて種
々の形態のものがあるが、ＣＡＴＶ（cable televisio
n）受信機においては、Ｕｐ／Ｄｏｗｎチューナが使用
される。上記Ｕｐ／Ｄｏｗｎチューナは、入力されたＲ
Ｆ（Radio Frequency)信号を、アップコンバータにて周
波数を上げ、次にダウンコンバータにて周波数を下げる
ことにより、外部から混入される電波による妨害等を除
去する方式のチューナである。
【０００３】ここで、従来のＵｐ／Ｄｏｗｎチューナの
構造を図１７ないし図１９を用いて説明する。
構造を図１７ないし図１９を用いて説明する。
【０００４】従来のＵｐ／Ｄｏｗｎチューナは、図１７
に示すように、アンテナ端子ＲＦ−ＩＮ、第１のバンド
パスフィルタB.P.F.−１、ＰＩＮアッテネータＰＩＮ−
ＡＴＴ、ＲＦアンプＲＦ−ＡＭＰ、アップコンバータ５
０、第２のバンドパスフィルタB.P.F.−２、ダウンコン
バータ６０、およびアナログ信号用バンドパスフィルタ
B.P.F.−Ａを有している。
に示すように、アンテナ端子ＲＦ−ＩＮ、第１のバンド
パスフィルタB.P.F.−１、ＰＩＮアッテネータＰＩＮ−
ＡＴＴ、ＲＦアンプＲＦ−ＡＭＰ、アップコンバータ５
０、第２のバンドパスフィルタB.P.F.−２、ダウンコン
バータ６０、およびアナログ信号用バンドパスフィルタ
B.P.F.−Ａを有している。
【０００５】上記アップコンバータ５０は、アップコン
バータ用混成回路Ｕ−ＭＩＸ、第１のＰＬＬ（Phase Lo
ck Loop)５１、および第１の局部発振回路ＬＯ−１を有
し、上記ダウンコンバータ６０は、第２のＰＬＬ６１、
第２の局部発振回路ＬＯ−２、およびダウンコンバータ
用混成回路Ｄ−ＭＩＸを有している。
バータ用混成回路Ｕ−ＭＩＸ、第１のＰＬＬ（Phase Lo
ck Loop)５１、および第１の局部発振回路ＬＯ−１を有
し、上記ダウンコンバータ６０は、第２のＰＬＬ６１、
第２の局部発振回路ＬＯ−２、およびダウンコンバータ
用混成回路Ｄ−ＭＩＸを有している。
【０００６】上記Ｕｐ／Ｄｏｗｎチューナに入力される
信号は、アンテナ端子ＲＦ−ＩＮにより拾われ、第１の
バンドパスフィルタB.P.F.−１、ＰＩＮアッテネータＰ
ＩＮ−ＡＴＴ、およびＲＦアンプＲＦ−ＡＭＰを介し
て、アップコンバータ５０のアップコンバータ用混成回
路Ｕ−ＭＩＸに入力される。
信号は、アンテナ端子ＲＦ−ＩＮにより拾われ、第１の
バンドパスフィルタB.P.F.−１、ＰＩＮアッテネータＰ
ＩＮ−ＡＴＴ、およびＲＦアンプＲＦ−ＡＭＰを介し
て、アップコンバータ５０のアップコンバータ用混成回
路Ｕ−ＭＩＸに入力される。
【０００７】一方、受信チャンネルのデータに応じて第
１のＰＬＬ５１が、第１の局部発振回路ＬＯ−１を制御
し、第１の局部発振信号をアップコンバータ用混成回路
Ｕ−ＭＩＸに入力する。上記アップコンバータ用混成回
路Ｕ−ＭＩＸにおいて、ＲＦ信号と第１の局部発振信号
とが混合され、ＩＦ（Intermediate Frequency) 信号に
変換される。
１のＰＬＬ５１が、第１の局部発振回路ＬＯ−１を制御
し、第１の局部発振信号をアップコンバータ用混成回路
Ｕ−ＭＩＸに入力する。上記アップコンバータ用混成回
路Ｕ−ＭＩＸにおいて、ＲＦ信号と第１の局部発振信号
とが混合され、ＩＦ（Intermediate Frequency) 信号に
変換される。
【０００８】上記ＩＦ信号は、第２のバンドパスフィル
タB.P.F.−２を介して、ダウンコンバータ６０のダウン
コンバータ用混成回路Ｄ−ＭＩＸに入力される。
タB.P.F.−２を介して、ダウンコンバータ６０のダウン
コンバータ用混成回路Ｄ−ＭＩＸに入力される。
【０００９】一方、受信チャンネルのデータに応じて第
２のＰＬＬ６１が、第２の局部発振回路ＬＯ−２を制御
し、第２の局部発振信号をダウンコンバータ用混成回路
Ｄ−ＭＩＸに入力する。上記ダウンコンバータ用混成回
路Ｄ−ＭＩＸにおいて、ＩＦ信号と第２の局部発振信号
とが混合され、第２のＩＦ信号に変換される。上記第２
のＩＦ信号は、アナログ信号用バンドパスフィルタB.P.
F.−Ａを介して出力される。
２のＰＬＬ６１が、第２の局部発振回路ＬＯ−２を制御
し、第２の局部発振信号をダウンコンバータ用混成回路
Ｄ−ＭＩＸに入力する。上記ダウンコンバータ用混成回
路Ｄ−ＭＩＸにおいて、ＩＦ信号と第２の局部発振信号
とが混合され、第２のＩＦ信号に変換される。上記第２
のＩＦ信号は、アナログ信号用バンドパスフィルタB.P.
F.−Ａを介して出力される。
【００１０】ここで、ＰＩＮアッテネータＰＩＮ−ＡＴ
Ｔには、受信信号の強さが変わっても、画像のコントラ
ストが一定となるように自動利得調整制御（ＡＧＣ：Au
to Gain Control)の信号が入力される。
Ｔには、受信信号の強さが変わっても、画像のコントラ
ストが一定となるように自動利得調整制御（ＡＧＣ：Au
to Gain Control)の信号が入力される。
【００１１】上記構造のＵｐ／Ｄｏｗｎチューナの投影
図を図１８（ａ）ないし（ｅ）に示し、斜視図を図１９
に示す。図１８（ａ）ないし（ｅ）、および図１９に示
すように、上記Ｕｐ／Ｄｏｗｎチューナでは、上記各部
が発生する雑音による干渉を防止する必要があるため、
１つのシャーシの中で、各ブロック毎に仕切りが設けら
れている。また、上記図１８（ａ）ないし（ｅ）、およ
び図１９においては省略されているが、上記Ｕｐ／Ｄｏ
ｗｎチューナの上下には、外部からの流入雑音を防止す
るためのシールド蓋が存在する。
図を図１８（ａ）ないし（ｅ）に示し、斜視図を図１９
に示す。図１８（ａ）ないし（ｅ）、および図１９に示
すように、上記Ｕｐ／Ｄｏｗｎチューナでは、上記各部
が発生する雑音による干渉を防止する必要があるため、
１つのシャーシの中で、各ブロック毎に仕切りが設けら
れている。また、上記図１８（ａ）ないし（ｅ）、およ
び図１９においては省略されているが、上記Ｕｐ／Ｄｏ
ｗｎチューナの上下には、外部からの流入雑音を防止す
るためのシールド蓋が存在する。
【００１２】
【発明が解決しようとする課題】ところが、上記従来の
構成では、第１および第２の局部発振信号およびＩＦ信
号等や、これらの信号のｎ倍の高調波が存在するため、
各ブロック毎に仕切りを設けるのみでは不十分である。
すなわち、上記各信号の互いの影響によるスプリアス、
混変調、その他の妨害性能を抑えるためには、第１およ
び第２の局部発振信号を離す必要があり、これにより、
Ｕｐ／Ｄｏｗｎチューナの大型化を招くという問題が生
じる。
構成では、第１および第２の局部発振信号およびＩＦ信
号等や、これらの信号のｎ倍の高調波が存在するため、
各ブロック毎に仕切りを設けるのみでは不十分である。
すなわち、上記各信号の互いの影響によるスプリアス、
混変調、その他の妨害性能を抑えるためには、第１およ
び第２の局部発振信号を離す必要があり、これにより、
Ｕｐ／Ｄｏｗｎチューナの大型化を招くという問題が生
じる。
【００１３】しかも、上記Ｕｐ／Ｄｏｗｎチューナをデ
ジタル対応とすると、受信範囲の広帯域化により、第１
および第２の局部発振信号、およびＩＦ信号の周波数
が、広帯域かつ高周波数になる。この場合、信号が高周
波になるほど、該信号が回路だけで無く、シャーシを伝
わり易くなるため、第１および第２の局部発振回路の配
置を離すだけでは限界があり、互いの影響による妨害を
抑えるのが難しいという問題が生じる。
ジタル対応とすると、受信範囲の広帯域化により、第１
および第２の局部発振信号、およびＩＦ信号の周波数
が、広帯域かつ高周波数になる。この場合、信号が高周
波になるほど、該信号が回路だけで無く、シャーシを伝
わり易くなるため、第１および第２の局部発振回路の配
置を離すだけでは限界があり、互いの影響による妨害を
抑えるのが難しいという問題が生じる。
【００１４】本発明は、上記の問題点を解決するために
なされたもので、その目的は、Ｕｐ／Ｄｏｗｎチューナ
の大型化を招くことなく、アップコンバータおよびダウ
ンコンバータの局部発振回路による互いの影響と、外部
からの流入雑音とを低減することのできる高品位なＵｐ
／Ｄｏｗｎチューナを提供することにある。
なされたもので、その目的は、Ｕｐ／Ｄｏｗｎチューナ
の大型化を招くことなく、アップコンバータおよびダウ
ンコンバータの局部発振回路による互いの影響と、外部
からの流入雑音とを低減することのできる高品位なＵｐ
／Ｄｏｗｎチューナを提供することにある。
【００１５】
【課題を解決するための手段】請求項１のＵｐ／Ｄｏｗ
ｎチューナは、上記の課題を解決するために、少なくと
も２つ以上の周波数変換部を有するＵｐ／Ｄｏｗｎチュ
ーナにおいて、上記各周波数変換部は、それぞれ別のシ
ャーシに収容されると共に、上記各周波数変換部を収容
した各シャーシは、信号伝達手段によって結合されるこ
とを特徴としている。
ｎチューナは、上記の課題を解決するために、少なくと
も２つ以上の周波数変換部を有するＵｐ／Ｄｏｗｎチュ
ーナにおいて、上記各周波数変換部は、それぞれ別のシ
ャーシに収容されると共に、上記各周波数変換部を収容
した各シャーシは、信号伝達手段によって結合されるこ
とを特徴としている。
【００１６】上記の構成によれば、上記各周波数変換部
が、それぞれ別のシャーシに収容される。このため、複
数の周波数変換部が１つのシャーシに収容される従来の
Ｕｐ／Ｄｏｗｎチューナに比べて、周波数変換部内の局
部発振回路から出される信号がシャーシを伝わって他の
周波数変換部に与える影響を低減させることができる。
が、それぞれ別のシャーシに収容される。このため、複
数の周波数変換部が１つのシャーシに収容される従来の
Ｕｐ／Ｄｏｗｎチューナに比べて、周波数変換部内の局
部発振回路から出される信号がシャーシを伝わって他の
周波数変換部に与える影響を低減させることができる。
【００１７】請求項２のＵｐ／Ｄｏｗｎチューナは、上
記の課題を解決するために、請求項１の構成に加えて、
上記信号伝達手段は、両面基板の一方の面に形成され、
周波数変換部間での信号伝達経路となる信号ラインの回
りを、アースされた導電材でシールドする構造となって
おり、上記両面基板の、該信号ラインが形成された面と
反対側の導電面は、上記シールドの一部として利用され
ることを特徴としている。
記の課題を解決するために、請求項１の構成に加えて、
上記信号伝達手段は、両面基板の一方の面に形成され、
周波数変換部間での信号伝達経路となる信号ラインの回
りを、アースされた導電材でシールドする構造となって
おり、上記両面基板の、該信号ラインが形成された面と
反対側の導電面は、上記シールドの一部として利用され
ることを特徴としている。
【００１８】上記の構成によれば、上記信号伝達手段
が、信号ラインがアースされた導電材でシールドされる
同軸遮蔽構造となるため、周波数変換部の局部発振回路
の信号等が外部に漏れる不要輻射や、チューナが置かれ
る環境上で外部からチューナに入ってくる流入雑音を低
減させることができる。
が、信号ラインがアースされた導電材でシールドされる
同軸遮蔽構造となるため、周波数変換部の局部発振回路
の信号等が外部に漏れる不要輻射や、チューナが置かれ
る環境上で外部からチューナに入ってくる流入雑音を低
減させることができる。
【００１９】また、上記信号ラインが両面基板の一方の
面に形成され、上記両面基板の該信号ラインが形成され
た面と反対側の導電面は、該信号ラインのシールドの一
部として利用される。これにより、信号伝達手段のシー
ルド構造を簡略化することができる。すなわち、上記両
面基板の信号ラインと反対側の面では、新たにシールド
を形成する必要がなく、部品点数の削減や製造工程の簡
素化を図ることができる。
面に形成され、上記両面基板の該信号ラインが形成され
た面と反対側の導電面は、該信号ラインのシールドの一
部として利用される。これにより、信号伝達手段のシー
ルド構造を簡略化することができる。すなわち、上記両
面基板の信号ラインと反対側の面では、新たにシールド
を形成する必要がなく、部品点数の削減や製造工程の簡
素化を図ることができる。
【００２０】請求項３のＵｐ／Ｄｏｗｎチューナは、請
求項２の構成に加えて、上記信号伝達手段のシールド
は、上記両面基板の信号ラインが形成された面と反対側
の導電面によってシールドされる部分以外は、該信号伝
達手段によって連結されるシャーシの一部によってシー
ルドされることを特徴としている。
求項２の構成に加えて、上記信号伝達手段のシールド
は、上記両面基板の信号ラインが形成された面と反対側
の導電面によってシールドされる部分以外は、該信号伝
達手段によって連結されるシャーシの一部によってシー
ルドされることを特徴としている。
【００２１】上記の構成によれば、該信号伝達手段によ
って連結されるシャーシの一部が、信号ラインのシール
ドとして利用される。このため、上記信号ラインをシー
ルドするための新たなシールド部材を用意する必要がな
く、部品点数の削減を図ることができる。また、上記シ
ールドの固定が容易となり、製造工程の簡素化を図るこ
とができる。
って連結されるシャーシの一部が、信号ラインのシール
ドとして利用される。このため、上記信号ラインをシー
ルドするための新たなシールド部材を用意する必要がな
く、部品点数の削減を図ることができる。また、上記シ
ールドの固定が容易となり、製造工程の簡素化を図るこ
とができる。
【００２２】請求項４のＵｐ／Ｄｏｗｎチューナは、請
求項１の構成に加えて、上記信号伝達手段は、多層基板
の内部の層に形成され、周波数変換部間での信号伝達経
路となる信号ラインの回りを、アースされた導電材でシ
ールドする構造となっており、上記多層基板の最上層お
よび最下層は、上記シールドの一部として利用されるこ
とを特徴としている。
求項１の構成に加えて、上記信号伝達手段は、多層基板
の内部の層に形成され、周波数変換部間での信号伝達経
路となる信号ラインの回りを、アースされた導電材でシ
ールドする構造となっており、上記多層基板の最上層お
よび最下層は、上記シールドの一部として利用されるこ
とを特徴としている。
【００２３】上記の構成によれば、上記信号伝達手段
が、信号ラインがアースされた導電材でシールドされる
同軸遮蔽構造となるため、周波数変換部の局部発振回路
の信号等が外部に漏れる不要輻射や、チューナが置かれ
る環境上で外部からチューナに入ってくる流入雑音を低
減させることができる。
が、信号ラインがアースされた導電材でシールドされる
同軸遮蔽構造となるため、周波数変換部の局部発振回路
の信号等が外部に漏れる不要輻射や、チューナが置かれ
る環境上で外部からチューナに入ってくる流入雑音を低
減させることができる。
【００２４】また、上記信号ラインが多層基板の内部の
層に形成され、上記多層基板の最上層および最下層は、
該信号ラインのシールドの一部として利用される。これ
により、信号伝達手段のシールド構造を簡略化すること
ができる。すなわち、上記多層基板の最上面および最下
面では、新たにシールドを形成する必要がなく、部品点
数の削減や製造工程の簡素化を図ることができる。
層に形成され、上記多層基板の最上層および最下層は、
該信号ラインのシールドの一部として利用される。これ
により、信号伝達手段のシールド構造を簡略化すること
ができる。すなわち、上記多層基板の最上面および最下
面では、新たにシールドを形成する必要がなく、部品点
数の削減や製造工程の簡素化を図ることができる。
【００２５】
【発明の実施の形態】本発明の実施の一形態について図
１ないし図１６に基づいて説明すれば、以下の通りであ
る。
１ないし図１６に基づいて説明すれば、以下の通りであ
る。
【００２６】本実施の形態に係るＵｐ／Ｄｏｗｎチュー
ナは、図２に示すように、アンテナ端子ＲＦ−ＩＮ、第
１のバンドパスフィルタB.P.F.−１、ＰＩＮアッテネー
タＰＩＮ−ＡＴＴ、ＲＦアンプＲＦ−ＡＭＰ、アップコ
ンバータ１０、第２のバンドパスフィルタB.P.F.−２、
ダウンコンバータ２０、およびアナログ信号用バンドパ
スフィルタB.P.F.−Ａを有している。
ナは、図２に示すように、アンテナ端子ＲＦ−ＩＮ、第
１のバンドパスフィルタB.P.F.−１、ＰＩＮアッテネー
タＰＩＮ−ＡＴＴ、ＲＦアンプＲＦ−ＡＭＰ、アップコ
ンバータ１０、第２のバンドパスフィルタB.P.F.−２、
ダウンコンバータ２０、およびアナログ信号用バンドパ
スフィルタB.P.F.−Ａを有している。
【００２７】上記アップコンバータ１０は、アップコン
バータ用混成回路Ｕ−ＭＩＸ、第１のＰＬＬ（Phase Lo
ck Loop)１１、および第１の局部発振回路ＬＯ−１を有
し、上記ダウンコンバータ２０は、第２のＰＬＬ２１、
第２の局部発振回路ＬＯ−２、およびダウンコンバータ
用混成回路Ｄ−ＭＩＸを有している。
バータ用混成回路Ｕ−ＭＩＸ、第１のＰＬＬ（Phase Lo
ck Loop)１１、および第１の局部発振回路ＬＯ−１を有
し、上記ダウンコンバータ２０は、第２のＰＬＬ２１、
第２の局部発振回路ＬＯ−２、およびダウンコンバータ
用混成回路Ｄ−ＭＩＸを有している。
【００２８】上記図２におけるＵｐ／Ｄｏｗｎチューナ
の回路構成および動作は、従来のＵｐ／Ｄｏｗｎチュー
ナと同じである。
の回路構成および動作は、従来のＵｐ／Ｄｏｗｎチュー
ナと同じである。
【００２９】すなわち、本実施の形態に係るＵｐ／Ｄｏ
ｗｎチューナは、図１および図３に示すように、アップ
コンバータ１０を含むアップコンバータ部１と、ダウン
コンバータ２０を含むダウンコンバータ部２とが別々の
シャーシに収容され、該アップコンバータ部１およびダ
ウンコンバータ部２が、ＩＦ結合部３によって結合され
ている点に特徴がある。
ｗｎチューナは、図１および図３に示すように、アップ
コンバータ１０を含むアップコンバータ部１と、ダウン
コンバータ２０を含むダウンコンバータ部２とが別々の
シャーシに収容され、該アップコンバータ部１およびダ
ウンコンバータ部２が、ＩＦ結合部３によって結合され
ている点に特徴がある。
【００３０】尚、上記アップコンバータ部１およびダウ
ンコンバータ部２が、特許請求の範囲に記載の周波数変
換部に相当し、ＩＦ結合部３が信号伝達手段に相当す
る。また、本実施の形態では、周波数変換部は２つの場
合を例示しているが、本発明は、３つ以上の周波数変換
部を有していてもよい。この場合、各周波数変換部毎に
別々のシャーシに収容される。
ンコンバータ部２が、特許請求の範囲に記載の周波数変
換部に相当し、ＩＦ結合部３が信号伝達手段に相当す
る。また、本実施の形態では、周波数変換部は２つの場
合を例示しているが、本発明は、３つ以上の周波数変換
部を有していてもよい。この場合、各周波数変換部毎に
別々のシャーシに収容される。
【００３１】上記アップコンバータ部１は、図４（ａ）
ないし（ｅ）に示すように、アップコンバータ１０の他
に、アンテナ端子ＲＦ−ＩＮ、第１のバンドパスフィル
タB.P.F.−１、ＰＩＮアッテネータＰＩＮ−ＡＴＴ、Ｒ
ＦアンプＲＦ−ＡＭＰ、および第２のバンドパスフィル
タB.P.F.−２を含んでおり、上記各部は、信号の漏れ等
による互いの影響を防止するため、各ブロック毎に仕切
られている。
ないし（ｅ）に示すように、アップコンバータ１０の他
に、アンテナ端子ＲＦ−ＩＮ、第１のバンドパスフィル
タB.P.F.−１、ＰＩＮアッテネータＰＩＮ−ＡＴＴ、Ｒ
ＦアンプＲＦ−ＡＭＰ、および第２のバンドパスフィル
タB.P.F.−２を含んでおり、上記各部は、信号の漏れ等
による互いの影響を防止するため、各ブロック毎に仕切
られている。
【００３２】また、上記ダウンコンバータ部２は、図５
（ａ）ないし（ｅ）に示すように、ダウンコンバータ２
０の他に、アナログ信号用バンドパスフィルタB.P.F.−
Ａを含んでおり、上記各部は、信号の漏れ等による互い
の影響を防止するため、各ブロック毎に仕切られてい
る。
（ａ）ないし（ｅ）に示すように、ダウンコンバータ２
０の他に、アナログ信号用バンドパスフィルタB.P.F.−
Ａを含んでおり、上記各部は、信号の漏れ等による互い
の影響を防止するため、各ブロック毎に仕切られてい
る。
【００３３】尚、本発明において、アップコンバータ部
１およびダウンコンバータ部２の構成は上記のものに限
定されるものでなく、該アップコンバータ部１およびダ
ウンコンバータ部２には、少なくともアップコンバータ
１０およびダウンコンバータ２０がそれぞれ含まれてい
ればよい。例えば、回路構成上、アップコンバータ１０
とダウンコンバータ２０との間に存在する第２のバンド
パスフィルタB.P.F.−２は、ダウンコンバータ部２に含
まれていてもよい。
１およびダウンコンバータ部２の構成は上記のものに限
定されるものでなく、該アップコンバータ部１およびダ
ウンコンバータ部２には、少なくともアップコンバータ
１０およびダウンコンバータ２０がそれぞれ含まれてい
ればよい。例えば、回路構成上、アップコンバータ１０
とダウンコンバータ２０との間に存在する第２のバンド
パスフィルタB.P.F.−２は、ダウンコンバータ部２に含
まれていてもよい。
【００３４】また、上記図１、図３、図４（ａ）ないし
（ｅ）、および図５（ａ）ないし（ｅ）においては省略
されているが、上記アップコンバータ部１およびダウン
コンバータ部２は、外部からの流入雑音を防止するため
に、その上下面はシールド蓋によってシールドされてい
る。さらに、上記アップコンバータ部１およびダウンコ
ンバータ部２のシャーシおよびシールド蓋は、導電性材
料によって形成され、かつ接地される。
（ｅ）、および図５（ａ）ないし（ｅ）においては省略
されているが、上記アップコンバータ部１およびダウン
コンバータ部２は、外部からの流入雑音を防止するため
に、その上下面はシールド蓋によってシールドされてい
る。さらに、上記アップコンバータ部１およびダウンコ
ンバータ部２のシャーシおよびシールド蓋は、導電性材
料によって形成され、かつ接地される。
【００３５】続いて、上記アップコンバータ部１および
ダウンコンバータ部２を接続するＩＦ結合部３について
詳細に説明する。
ダウンコンバータ部２を接続するＩＦ結合部３について
詳細に説明する。
【００３６】上記ＩＦ結合部３は、上記のアップコンバ
ータ部１とダウンコンバータ部２との間でＩＦ信号を伝
送するためのものであり、その構造例を図６および図７
に示す。図６においては、チューナ回路を形成する部品
を搭載した基板完成品３１が、アップコンバータ部１を
囲うように成形されたシャーシ１ａと、ダウンコンバー
タ部２を囲うように成形されたシャーシ２ａとに固定さ
れて配置されており、該基板完成品３１の一部であるブ
リッジ部３１ａがシールドされることによってＩＦ結合
部３を形成している。尚、上記ブリッジ部３１ａのシー
ルド構造については、上記図６には図示されていない
が、後に詳細な説明を行う。
ータ部１とダウンコンバータ部２との間でＩＦ信号を伝
送するためのものであり、その構造例を図６および図７
に示す。図６においては、チューナ回路を形成する部品
を搭載した基板完成品３１が、アップコンバータ部１を
囲うように成形されたシャーシ１ａと、ダウンコンバー
タ部２を囲うように成形されたシャーシ２ａとに固定さ
れて配置されており、該基板完成品３１の一部であるブ
リッジ部３１ａがシールドされることによってＩＦ結合
部３を形成している。尚、上記ブリッジ部３１ａのシー
ルド構造については、上記図６には図示されていない
が、後に詳細な説明を行う。
【００３７】一方、図７においては、基板完成品３１
は、アップコンバータ部１におけるアップコンバータ側
基板３１ｂと、ダウンコンバータ部２におけるダウンコ
ンバータ側基板３１ｃとに分離されており、該アップコ
ンバータ部１およびダウンコンバータ部２は、貫通コン
デンサもしくはリードフレーム等からなる端子３２によ
って接続されている。上記図７の構造では、端子３２が
ＩＦ結合部３を形成している。
は、アップコンバータ部１におけるアップコンバータ側
基板３１ｂと、ダウンコンバータ部２におけるダウンコ
ンバータ側基板３１ｃとに分離されており、該アップコ
ンバータ部１およびダウンコンバータ部２は、貫通コン
デンサもしくはリードフレーム等からなる端子３２によ
って接続されている。上記図７の構造では、端子３２が
ＩＦ結合部３を形成している。
【００３８】ここで、上記ＩＦ結合部３がシールドされ
た基板によって形成される場合のシールド構造につい
て、その具体例を以下の実施例１ないし５において説明
する。尚、本発明で用いる基板としては、片面基板およ
び両面基板の何れを使用することも可能である。但し、
片面基板を用いる場合では、該基板の周囲全てがシール
ドされるような構造が必要となるのに対し、両面基板を
用いる場合では、基板表面の一方に信号ラインを形成
し、他方の表面をシールド面とすれば、ＩＦ結合部３の
構造を簡略化することができる。すなわち、下面のシー
ルドを不要とすることで部品点数の削減や製造工程を簡
素化することができ、コストダウンを図ることができる
ので望ましい。したがって、以下の実施例１ないし４に
おいては、両面基板を用いてＩＦ結合部３を形成する場
合を例示する。また、実施例５においては、多層基板を
用いてＩＦ結合部３を形成する場合を例示する。
た基板によって形成される場合のシールド構造につい
て、その具体例を以下の実施例１ないし５において説明
する。尚、本発明で用いる基板としては、片面基板およ
び両面基板の何れを使用することも可能である。但し、
片面基板を用いる場合では、該基板の周囲全てがシール
ドされるような構造が必要となるのに対し、両面基板を
用いる場合では、基板表面の一方に信号ラインを形成
し、他方の表面をシールド面とすれば、ＩＦ結合部３の
構造を簡略化することができる。すなわち、下面のシー
ルドを不要とすることで部品点数の削減や製造工程を簡
素化することができ、コストダウンを図ることができる
ので望ましい。したがって、以下の実施例１ないし４に
おいては、両面基板を用いてＩＦ結合部３を形成する場
合を例示する。また、実施例５においては、多層基板を
用いてＩＦ結合部３を形成する場合を例示する。
【００３９】（実施例１）本実施例１に係るＵｐ／Ｄｏ
ｗｎチューナの構成を説明する。
ｗｎチューナの構成を説明する。
【００４０】上記Ｕｐ／Ｄｏｗｎチューナは、図４
（ａ）ないし（ｅ）に示すアップコンバータ部１と、図
５（ａ）ないし（ｅ）に示すダウンコンバータ部２との
組み合わせによって構成される。この時、ＩＦ結合部３
は、図６に示すように、アップコンバータ部１およびダ
ウンコンバータ部２の両方にかかる単板の基板完成品３
１のブリッジ部３１ａによって形成される。
（ａ）ないし（ｅ）に示すアップコンバータ部１と、図
５（ａ）ないし（ｅ）に示すダウンコンバータ部２との
組み合わせによって構成される。この時、ＩＦ結合部３
は、図６に示すように、アップコンバータ部１およびダ
ウンコンバータ部２の両方にかかる単板の基板完成品３
１のブリッジ部３１ａによって形成される。
【００４１】上記基板完成品３１は、図８（ａ）および
（ｂ）に示すように、両面基板が用いられており、その
一方の表面は、３本の導電ラインが形成され、真ん中の
ラインが、アップコンバータ部１からダウンコンバータ
部２へＩＦ信号を伝達するための信号ライン３３として
用いられる。一方、上記信号ライン３３の両側のライン
は、スルーホール３４を導電性材料で充填することによ
り、反対側の表面における導電面と電気的に接続され
る。尚、以下の説明では、基板完成品３１において、信
号ライン３３が形成された側の表面をおもて面、反対側
の表面を裏面とする。
（ｂ）に示すように、両面基板が用いられており、その
一方の表面は、３本の導電ラインが形成され、真ん中の
ラインが、アップコンバータ部１からダウンコンバータ
部２へＩＦ信号を伝達するための信号ライン３３として
用いられる。一方、上記信号ライン３３の両側のライン
は、スルーホール３４を導電性材料で充填することによ
り、反対側の表面における導電面と電気的に接続され
る。尚、以下の説明では、基板完成品３１において、信
号ライン３３が形成された側の表面をおもて面、反対側
の表面を裏面とする。
【００４２】また、上記基板完成品３１のおもて面に
は、チップジャンパー３５、もしくは他の平板状の板等
のシールド部材が、該信号ライン３３の両側のラインと
ハンダ３６によって取り付けられる。上記チップジャン
パー３５は、セラミック基板の周囲に電極となる導電性
膜を形成し、さらにその外部に保護膜３７を形成したも
のである。上記チップジャンパー３５により、信号ライ
ン３３の両側のラインが導通される。
は、チップジャンパー３５、もしくは他の平板状の板等
のシールド部材が、該信号ライン３３の両側のラインと
ハンダ３６によって取り付けられる。上記チップジャン
パー３５は、セラミック基板の周囲に電極となる導電性
膜を形成し、さらにその外部に保護膜３７を形成したも
のである。上記チップジャンパー３５により、信号ライ
ン３３の両側のラインが導通される。
【００４３】尚、上記シールド部材として、チップジャ
ンパー３５ではなく、平板状の板を用いる場合において
も、信号ライン３３の上面にはレジストがかかっている
ため、シールド部材と信号ライン３３とが接触しても、
これらがショートすることはない。
ンパー３５ではなく、平板状の板を用いる場合において
も、信号ライン３３の上面にはレジストがかかっている
ため、シールド部材と信号ライン３３とが接触しても、
これらがショートすることはない。
【００４４】上記構成のＩＦ結合部３では、上記信号ラ
イン３３は、基板完成品３１の裏面の導電面、スルーホ
ール３４、ハンダ３６、およびチップジャンパー３５に
よって周囲を絶縁的に囲まれている。ここで、例えば、
裏面の導電面を接地することで、上記ＩＦ結合部３は、
信号ライン３３の回りをアースで囲んだ同軸遮蔽構造と
することができる。
イン３３は、基板完成品３１の裏面の導電面、スルーホ
ール３４、ハンダ３６、およびチップジャンパー３５に
よって周囲を絶縁的に囲まれている。ここで、例えば、
裏面の導電面を接地することで、上記ＩＦ結合部３は、
信号ライン３３の回りをアースで囲んだ同軸遮蔽構造と
することができる。
【００４５】このように、ＩＦ結合部３を同軸遮蔽構造
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
【００４６】（実施例２）本実施例２に係るＵｐ／Ｄｏ
ｗｎチューナの構成を説明する。
ｗｎチューナの構成を説明する。
【００４７】上記Ｕｐ／Ｄｏｗｎチューナでは、ＩＦ結
合部３において、信号ライン３３のシールドの一部が、
アップコンバータ部１もしくはダウンコンバータ部２の
シャーシの一部を利用して形成される。すなわち、図９
（ａ）ないし（ｅ）に示すアップコンバータ部１と図５
（ａ）ないし（ｅ）に示すダウンコンバータ部２とを組
み合わせてＵｐ／Ｄｏｗｎチューナを構成する場合に
は、上記アップコンバータ部１のシャーシの一部が、シ
ールド部３８としてＩＦ結合部３における信号ライン３
３をシールドする。
合部３において、信号ライン３３のシールドの一部が、
アップコンバータ部１もしくはダウンコンバータ部２の
シャーシの一部を利用して形成される。すなわち、図９
（ａ）ないし（ｅ）に示すアップコンバータ部１と図５
（ａ）ないし（ｅ）に示すダウンコンバータ部２とを組
み合わせてＵｐ／Ｄｏｗｎチューナを構成する場合に
は、上記アップコンバータ部１のシャーシの一部が、シ
ールド部３８としてＩＦ結合部３における信号ライン３
３をシールドする。
【００４８】また、図４（ａ）ないし（ｅ）に示すアッ
プコンバータ部１と図１０（ａ）ないし（ｅ）に示すダ
ウンコンバータ部２とを組み合わせてＵｐ／Ｄｏｗｎチ
ューナを構成する場合には、上記ダウンコンバータ部２
のシャーシの一部が、シールド部３８としてＩＦ結合部
３における信号ライン３３をシールドする。
プコンバータ部１と図１０（ａ）ないし（ｅ）に示すダ
ウンコンバータ部２とを組み合わせてＵｐ／Ｄｏｗｎチ
ューナを構成する場合には、上記ダウンコンバータ部２
のシャーシの一部が、シールド部３８としてＩＦ結合部
３における信号ライン３３をシールドする。
【００４９】この時、上記ＩＦ結合部３においては、図
１１（ａ）および（ｂ）に示すように、基板完成品３１
における構成は実施例１と同様であるが、チップジャン
パー３５の代わりに、上記シールド部３８によって基板
完成品３１のおもて面がシールドされる。
１１（ａ）および（ｂ）に示すように、基板完成品３１
における構成は実施例１と同様であるが、チップジャン
パー３５の代わりに、上記シールド部３８によって基板
完成品３１のおもて面がシールドされる。
【００５０】上記シールド部３８は断面コ形状であり、
ＩＦ結合部３においては、信号ライン３３と接すること
なく該信号ライン３３を覆っており、これによって、基
板完成品３１のおもて面がシールドされる。また、上記
シールド部３８の両端部分は、信号ライン３３の両側の
ラインとハンダ３６によって電気的に接続される。
ＩＦ結合部３においては、信号ライン３３と接すること
なく該信号ライン３３を覆っており、これによって、基
板完成品３１のおもて面がシールドされる。また、上記
シールド部３８の両端部分は、信号ライン３３の両側の
ラインとハンダ３６によって電気的に接続される。
【００５１】したがって、上記構成のＩＦ結合部３で
は、上記信号ライン３３は、基板完成品３１の裏面の導
電面、スルーホール３４、ハンダ３６、およびシールド
部３８によって周囲を絶縁的に囲まれている。ここで、
例えば、裏面の導電面を接地することで、上記ＩＦ結合
部３は、信号ライン３３の回りをアースで囲んだ同軸遮
蔽構造とすることができる。
は、上記信号ライン３３は、基板完成品３１の裏面の導
電面、スルーホール３４、ハンダ３６、およびシールド
部３８によって周囲を絶縁的に囲まれている。ここで、
例えば、裏面の導電面を接地することで、上記ＩＦ結合
部３は、信号ライン３３の回りをアースで囲んだ同軸遮
蔽構造とすることができる。
【００５２】このように、ＩＦ結合部３を同軸遮蔽構造
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
【００５３】（実施例３）本実施例３に係るＵｐ／Ｄｏ
ｗｎチューナの構成を説明する。
ｗｎチューナの構成を説明する。
【００５４】上記Ｕｐ／Ｄｏｗｎチューナでは、ＩＦ結
合部３において、信号ライン３３のシールドの一部が、
アップコンバータ部１およびダウンコンバータ部２のシ
ャーシの一部を利用して形成される。すなわち、図１２
（ａ）ないし（ｅ）に示すアップコンバータ部１と図１
３（ａ）ないし（ｅ）に示すダウンコンバータ部２とを
組み合わすことによって本実施例に係るＵｐ／Ｄｏｗｎ
チューナが構成される。
合部３において、信号ライン３３のシールドの一部が、
アップコンバータ部１およびダウンコンバータ部２のシ
ャーシの一部を利用して形成される。すなわち、図１２
（ａ）ないし（ｅ）に示すアップコンバータ部１と図１
３（ａ）ないし（ｅ）に示すダウンコンバータ部２とを
組み合わすことによって本実施例に係るＵｐ／Ｄｏｗｎ
チューナが構成される。
【００５５】上記アップコンバータ部１には、ＩＦ結合
部３において、シールド部３９（図１４参照）の一部と
なるシールド材３９ａが形成されている。また、上記ダ
ウンコンバータ部２には、同じくＩＦ結合部３におい
て、シールド部３９の一部となるシールド材３９ｂが形
成されている。
部３において、シールド部３９（図１４参照）の一部と
なるシールド材３９ａが形成されている。また、上記ダ
ウンコンバータ部２には、同じくＩＦ結合部３におい
て、シールド部３９の一部となるシールド材３９ｂが形
成されている。
【００５６】この時、上記ＩＦ結合部３においては、図
１４（ａ）および（ｂ）に示すように、基板完成品３１
における構成は実施例１とほぼ同様であるが、該基板完
成品３１の上方および側方は、上記シールド材３９ａお
よび３９ｂによって構成されるシールド部３９によって
シールドされる。したがって、本実施例３では、上記実
施例１および２とは異なり、信号ライン３３の側方が上
記シールド部３９によってシールドされているため、ス
ルーホール３４に導電性材料を充填する必要はない。
１４（ａ）および（ｂ）に示すように、基板完成品３１
における構成は実施例１とほぼ同様であるが、該基板完
成品３１の上方および側方は、上記シールド材３９ａお
よび３９ｂによって構成されるシールド部３９によって
シールドされる。したがって、本実施例３では、上記実
施例１および２とは異なり、信号ライン３３の側方が上
記シールド部３９によってシールドされているため、ス
ルーホール３４に導電性材料を充填する必要はない。
【００５７】上記シールド部３９は断面コ形状となるよ
うに形成され、上述したように、ＩＦ結合部３におい
て、基板完成品３１の上方および側方を囲むようにして
信号ライン３３をシールドする。ここで、上記シールド
部３９の上面となるシールド材３９ｂは、信号ライン３
３と接することがないように、該信号ライン３３とある
程度の距離をとって配置される。また、上記シールド材
３９ａは、基板の裏面の導電面と、ハンダ３６によって
電気的に接続される。
うに形成され、上述したように、ＩＦ結合部３におい
て、基板完成品３１の上方および側方を囲むようにして
信号ライン３３をシールドする。ここで、上記シールド
部３９の上面となるシールド材３９ｂは、信号ライン３
３と接することがないように、該信号ライン３３とある
程度の距離をとって配置される。また、上記シールド材
３９ａは、基板の裏面の導電面と、ハンダ３６によって
電気的に接続される。
【００５８】したがって、上記構成のＩＦ結合部３で
は、上記信号ライン３３は、基板完成品３１の裏面の導
電面、ハンダ３６、およびシールド部３９によって周囲
を絶縁的に囲まれている。ここで、例えば、裏面の導電
面を接地することで、上記ＩＦ結合部３は、信号ライン
３３の回りをアースで囲んだ同軸遮蔽構造とすることが
できる。
は、上記信号ライン３３は、基板完成品３１の裏面の導
電面、ハンダ３６、およびシールド部３９によって周囲
を絶縁的に囲まれている。ここで、例えば、裏面の導電
面を接地することで、上記ＩＦ結合部３は、信号ライン
３３の回りをアースで囲んだ同軸遮蔽構造とすることが
できる。
【００５９】このように、ＩＦ結合部３を同軸遮蔽構造
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
【００６０】（実施例４）本実施例４に係るＵｐ／Ｄｏ
ｗｎチューナの構成を説明する。
ｗｎチューナの構成を説明する。
【００６１】上記Ｕｐ／Ｄｏｗｎチューナでは、図１５
（ａ）および（ｂ）に示すように、ＩＦ結合部３におい
て、信号ライン３３のシールドの一部がシールド部材４
０によって形成される。上記シールド部材４０は、アッ
プコンバータ部１またはダウンコンバータ部２のシャー
シの一部によって形成されるものではなく、新たに用い
られる部材である。すなわち、本実施例４に係るＵｐ／
Ｄｏｗｎチューナは、図４（ａ）ないし（ｅ）に示すア
ップコンバータ部１と図５（ａ）ないし（ｅ）に示すダ
ウンコンバータ部２とを組み合わすことによって構成さ
れる。
（ａ）および（ｂ）に示すように、ＩＦ結合部３におい
て、信号ライン３３のシールドの一部がシールド部材４
０によって形成される。上記シールド部材４０は、アッ
プコンバータ部１またはダウンコンバータ部２のシャー
シの一部によって形成されるものではなく、新たに用い
られる部材である。すなわち、本実施例４に係るＵｐ／
Ｄｏｗｎチューナは、図４（ａ）ないし（ｅ）に示すア
ップコンバータ部１と図５（ａ）ないし（ｅ）に示すダ
ウンコンバータ部２とを組み合わすことによって構成さ
れる。
【００６２】この時、上記ＩＦ結合部３においては、基
板完成品３１における構成は実施例３と同様である。そ
して、図１５（ａ）および（ｂ）に示すように、該基板
完成品３１の上方および側方は、上記シールド部材４０
によってシールドされる。
板完成品３１における構成は実施例３と同様である。そ
して、図１５（ａ）および（ｂ）に示すように、該基板
完成品３１の上方および側方は、上記シールド部材４０
によってシールドされる。
【００６３】上記シールド部材４０は断面コ形状となる
ように形成され、上述したように、ＩＦ結合部３におい
て、基板完成品３１の上方および側方を囲むようにして
信号ライン３３をシールドする。ここで、上記シールド
部材４０の上面部は、信号ライン３３と接することがな
いように、該信号ライン３３とある程度の距離をとって
配置される。また、上記シールド部材４０の両端は、基
板の裏面の導電面と、ハンダ３６によって電気的に接続
される。
ように形成され、上述したように、ＩＦ結合部３におい
て、基板完成品３１の上方および側方を囲むようにして
信号ライン３３をシールドする。ここで、上記シールド
部材４０の上面部は、信号ライン３３と接することがな
いように、該信号ライン３３とある程度の距離をとって
配置される。また、上記シールド部材４０の両端は、基
板の裏面の導電面と、ハンダ３６によって電気的に接続
される。
【００６４】したがって、上記構成のＩＦ結合部３で
は、上記信号ライン３３は、基板完成品３１の裏面の導
電面、ハンダ３６、およびシールド部材４０によって周
囲を絶縁的に囲まれている。ここで、例えば、裏面の導
電面を接地することで、上記ＩＦ結合部３は、信号ライ
ン３３の回りをアースで囲んだ同軸遮蔽構造とすること
ができる。
は、上記信号ライン３３は、基板完成品３１の裏面の導
電面、ハンダ３６、およびシールド部材４０によって周
囲を絶縁的に囲まれている。ここで、例えば、裏面の導
電面を接地することで、上記ＩＦ結合部３は、信号ライ
ン３３の回りをアースで囲んだ同軸遮蔽構造とすること
ができる。
【００６５】このように、ＩＦ結合部３を同軸遮蔽構造
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
【００６６】（実施例５）本実施例５に係るＵｐ／Ｄｏ
ｗｎチューナの構成を説明する。
ｗｎチューナの構成を説明する。
【００６７】上記実施例１ないし４におけるＵｐ／Ｄｏ
ｗｎチューナでは、ＩＦ結合部３に両面基板を用いてい
るが、本実施例５に係るＵｐ／Ｄｏｗｎチューナでは、
ＩＦ結合部３に多層基板を用いている。この場合、後に
詳細に説明するが、信号ライン３３をシールドするため
の新たな部材は必要なく、本実施例５に係るＵｐ／Ｄｏ
ｗｎチューナは、図４（ａ）ないし（ｅ）に示すアップ
コンバータ部１と図５（ａ）ないし（ｅ）に示すダウン
コンバータ部２とを組み合わすことによって構成され
る。
ｗｎチューナでは、ＩＦ結合部３に両面基板を用いてい
るが、本実施例５に係るＵｐ／Ｄｏｗｎチューナでは、
ＩＦ結合部３に多層基板を用いている。この場合、後に
詳細に説明するが、信号ライン３３をシールドするため
の新たな部材は必要なく、本実施例５に係るＵｐ／Ｄｏ
ｗｎチューナは、図４（ａ）ないし（ｅ）に示すアップ
コンバータ部１と図５（ａ）ないし（ｅ）に示すダウン
コンバータ部２とを組み合わすことによって構成され
る。
【００６８】この時、上記ＩＦ結合部３においては、基
板完成品４１は、少なくとも３層以上の多層基板で構成
され、図１６（ａ）および（ｂ）に示すように、信号ラ
イン３３は内部の層に形成され、該基板完成品４１の最
上層および最下層が、該信号ライン３３をシールドする
ための層として使用される。
板完成品４１は、少なくとも３層以上の多層基板で構成
され、図１６（ａ）および（ｂ）に示すように、信号ラ
イン３３は内部の層に形成され、該基板完成品４１の最
上層および最下層が、該信号ライン３３をシールドする
ための層として使用される。
【００６９】上記基板完成品４１の最上層および最下層
は、スルーホール３４に導電性材料を充填することによ
り電気的に接続され、該スルーホール３４は、信号ライ
ン３３の側方をシールドする。
は、スルーホール３４に導電性材料を充填することによ
り電気的に接続され、該スルーホール３４は、信号ライ
ン３３の側方をシールドする。
【００７０】したがって、上記構成のＩＦ結合部３で
は、上記信号ライン３３は、基板完成品４１の最上層お
よび最下層とスルーホール３４とによって周囲を絶縁的
に囲まれている。ここで、例えば、上記基板完成品４１
の最上層または最下層を接地することで、上記ＩＦ結合
部３は、信号ライン３３の回りをアースで囲んだ同軸遮
蔽構造とすることができる。
は、上記信号ライン３３は、基板完成品４１の最上層お
よび最下層とスルーホール３４とによって周囲を絶縁的
に囲まれている。ここで、例えば、上記基板完成品４１
の最上層または最下層を接地することで、上記ＩＦ結合
部３は、信号ライン３３の回りをアースで囲んだ同軸遮
蔽構造とすることができる。
【００７１】このように、ＩＦ結合部３を同軸遮蔽構造
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
とすることにより、チューナが置かれる環境上で、外部
から該チューナに入ってくる流入雑音を大幅に軽減する
ことができる。
【００７２】
【発明の効果】請求項１の発明のＵｐ／Ｄｏｗｎチュー
ナは、以上のように、上記各周波数変換部は、それぞれ
別のシャーシに収容されると共に、上記各周波数変換部
を収容した各シャーシは、信号伝達手段によって結合さ
れる構成である。
ナは、以上のように、上記各周波数変換部は、それぞれ
別のシャーシに収容されると共に、上記各周波数変換部
を収容した各シャーシは、信号伝達手段によって結合さ
れる構成である。
【００７３】それゆえ、上記各周波数変換部が、それぞ
れ別のシャーシに収容されるため、複数の周波数変換部
が１つのシャーシに収容される従来のＵｐ／Ｄｏｗｎチ
ューナに比べて、周波数変換部内の局部発振回路から出
される信号がシャーシを伝わって他の周波数変換部に与
える影響を低減させることができるという効果を奏す
る。
れ別のシャーシに収容されるため、複数の周波数変換部
が１つのシャーシに収容される従来のＵｐ／Ｄｏｗｎチ
ューナに比べて、周波数変換部内の局部発振回路から出
される信号がシャーシを伝わって他の周波数変換部に与
える影響を低減させることができるという効果を奏す
る。
【００７４】請求項２の発明のＵｐ／Ｄｏｗｎチューナ
は、以上のように、請求項１の構成に加えて、上記信号
伝達手段は、両面基板の一方の面に形成され、周波数変
換部間での信号伝達経路となる信号ラインの回りを、ア
ースされた導電材でシールドする構造となっており、上
記両面基板の、該信号ラインが形成された面と反対側の
導電面は、上記シールドの一部として利用される構成で
ある。
は、以上のように、請求項１の構成に加えて、上記信号
伝達手段は、両面基板の一方の面に形成され、周波数変
換部間での信号伝達経路となる信号ラインの回りを、ア
ースされた導電材でシールドする構造となっており、上
記両面基板の、該信号ラインが形成された面と反対側の
導電面は、上記シールドの一部として利用される構成で
ある。
【００７５】それゆえ、請求項１の構成による効果に加
えて、上記信号伝達手段が、信号ラインがアースされた
導電材でシールドされる同軸遮蔽構造となるため、周波
数変換部の局部発振回路の信号等が外部に漏れる不要輻
射や、チューナが置かれる環境上で外部からチューナに
入ってくる流入雑音を低減させることができる。
えて、上記信号伝達手段が、信号ラインがアースされた
導電材でシールドされる同軸遮蔽構造となるため、周波
数変換部の局部発振回路の信号等が外部に漏れる不要輻
射や、チューナが置かれる環境上で外部からチューナに
入ってくる流入雑音を低減させることができる。
【００７６】また、上記信号ラインが両面基板の一方の
面に形成され、上記両面基板の該信号ラインが形成され
た面と反対側の導電面は、該信号ラインのシールドの一
部として利用される。これにより、信号伝達手段のシー
ルド構造を簡略化することができる。すなわち、上記両
面基板の信号ラインと反対側の面では、新たにシールド
を形成する必要がなく、部品点数の削減や製造工程の簡
素化を図ることができるという効果を奏する。
面に形成され、上記両面基板の該信号ラインが形成され
た面と反対側の導電面は、該信号ラインのシールドの一
部として利用される。これにより、信号伝達手段のシー
ルド構造を簡略化することができる。すなわち、上記両
面基板の信号ラインと反対側の面では、新たにシールド
を形成する必要がなく、部品点数の削減や製造工程の簡
素化を図ることができるという効果を奏する。
【００７７】請求項３の発明のＵｐ／Ｄｏｗｎチューナ
は、以上のように、請求項２の構成に加えて、上記信号
伝達手段のシールドは、上記両面基板の信号ラインが形
成された面と反対側の導電面によってシールドされる部
分以外は、該信号伝達手段によって連結されるシャーシ
の一部によってシールドされる構成である。
は、以上のように、請求項２の構成に加えて、上記信号
伝達手段のシールドは、上記両面基板の信号ラインが形
成された面と反対側の導電面によってシールドされる部
分以外は、該信号伝達手段によって連結されるシャーシ
の一部によってシールドされる構成である。
【００７８】それゆえ、請求項２の構成による効果に加
えて、該信号伝達手段によって連結されるシャーシの一
部が、信号ラインのシールドとして利用されるため、上
記信号ラインをシールドするための新たなシールド部材
を用意する必要がなく、部品点数の削減を図ることがで
きるという効果を奏する。また、上記シールドの固定が
容易となり、製造工程の簡素化を図ることができるとい
う効果を奏する。
えて、該信号伝達手段によって連結されるシャーシの一
部が、信号ラインのシールドとして利用されるため、上
記信号ラインをシールドするための新たなシールド部材
を用意する必要がなく、部品点数の削減を図ることがで
きるという効果を奏する。また、上記シールドの固定が
容易となり、製造工程の簡素化を図ることができるとい
う効果を奏する。
【００７９】請求項４の発明のＵｐ／Ｄｏｗｎチューナ
は、以上のように、請求項１の構成に加えて、上記信号
伝達手段は、多層基板の内部の層に形成され、周波数変
換部間での信号伝達経路となる信号ラインの回りを、ア
ースされた導電材でシールドする構造となっており、上
記多層基板の最上層および最下層は、上記シールドの一
部として利用される構成である。
は、以上のように、請求項１の構成に加えて、上記信号
伝達手段は、多層基板の内部の層に形成され、周波数変
換部間での信号伝達経路となる信号ラインの回りを、ア
ースされた導電材でシールドする構造となっており、上
記多層基板の最上層および最下層は、上記シールドの一
部として利用される構成である。
【００８０】それゆえ、請求項１の構成による効果に加
えて、上記信号伝達手段が、信号ラインがアースされた
導電材でシールドされる同軸遮蔽構造となるため、周波
数変換部の局部発振回路の信号等が外部に漏れる不要輻
射や、チューナが置かれる環境上で外部からチューナに
入ってくる流入雑音を低減させることができる。
えて、上記信号伝達手段が、信号ラインがアースされた
導電材でシールドされる同軸遮蔽構造となるため、周波
数変換部の局部発振回路の信号等が外部に漏れる不要輻
射や、チューナが置かれる環境上で外部からチューナに
入ってくる流入雑音を低減させることができる。
【００８１】また、上記信号ラインが多層基板の内部の
層に形成され、上記多層基板の最上層および最下層は、
該信号ラインのシールドの一部として利用される。これ
により、信号伝達手段のシールド構造を簡略化すること
ができる。すなわち、上記多層基板の最上面および最下
面では、新たにシールドを形成する必要がなく、部品点
数の削減や製造工程の簡素化を図ることができるという
効果を奏する。
層に形成され、上記多層基板の最上層および最下層は、
該信号ラインのシールドの一部として利用される。これ
により、信号伝達手段のシールド構造を簡略化すること
ができる。すなわち、上記多層基板の最上面および最下
面では、新たにシールドを形成する必要がなく、部品点
数の削減や製造工程の簡素化を図ることができるという
効果を奏する。
【図１】本発明の一実施形態を示すものであり、Ｕｐ／
Ｄｏｗｎチューナの概略構成を示す斜視図である。
Ｄｏｗｎチューナの概略構成を示す斜視図である。
【図２】上記Ｕｐ／Ｄｏｗｎチューナの回路構成を示す
ブロック図である。
ブロック図である。
【図３】図１に示すＵｐ／Ｄｏｗｎチューナの平面図で
ある。
ある。
【図４】図１に示すＵｐ／Ｄｏｗｎチューナを構成する
アップコンバータ部の一例を示すものであり、図４
（ｃ）は平面図、図４（ｅ）は正面図、図４（ａ）は背
面図、図４（ｂ）および（ｄ）は側面図である。
アップコンバータ部の一例を示すものであり、図４
（ｃ）は平面図、図４（ｅ）は正面図、図４（ａ）は背
面図、図４（ｂ）および（ｄ）は側面図である。
【図５】図１に示すＵｐ／Ｄｏｗｎチューナを構成する
ダウンコンバータ部の一例を示すものであり、図５
（ｃ）は平面図、図５（ｅ）は正面図、図５（ａ）は背
面図、図５（ｂ）および（ｄ）は側面図である。
ダウンコンバータ部の一例を示すものであり、図５
（ｃ）は平面図、図５（ｅ）は正面図、図５（ａ）は背
面図、図５（ｂ）および（ｄ）は側面図である。
【図６】図１に示すＵｐ／ＤｏｗｎチューナのＩＦ結合
部の構造の一例を示す説明図である。
部の構造の一例を示す説明図である。
【図７】図１に示すＵｐ／ＤｏｗｎチューナのＩＦ結合
部の構造を示すものであり、図６とは別の例を示す説明
図である。
部の構造を示すものであり、図６とは別の例を示す説明
図である。
【図８】図８（ａ）は、図１に示すＵｐ／Ｄｏｗｎチュ
ーナのＩＦ結合部の構造の一例を示す斜視図であり、図
８（ｂ）は、上記ＩＦ結合部の断面図である。
ーナのＩＦ結合部の構造の一例を示す斜視図であり、図
８（ｂ）は、上記ＩＦ結合部の断面図である。
【図９】図１に示すＵｐ／Ｄｏｗｎチューナを構成する
アップコンバータ部の他の例を示すものであり、図９
（ｃ）は平面図、図９（ｅ）は正面図、図９（ａ）は背
面図、図９（ｂ）および（ｄ）は側面図である。
アップコンバータ部の他の例を示すものであり、図９
（ｃ）は平面図、図９（ｅ）は正面図、図９（ａ）は背
面図、図９（ｂ）および（ｄ）は側面図である。
【図１０】図１に示すＵｐ／Ｄｏｗｎチューナを構成す
るダウンコンバータ部の他の例を示すものであり、図１
０（ｃ）は平面図、図１０（ｅ）は正面図、図１０
（ａ）は背面図、図１０（ｂ）および（ｄ）は側面図で
ある。
るダウンコンバータ部の他の例を示すものであり、図１
０（ｃ）は平面図、図１０（ｅ）は正面図、図１０
（ａ）は背面図、図１０（ｂ）および（ｄ）は側面図で
ある。
【図１１】図１１（ａ）は、図１に示すＵｐ／Ｄｏｗｎ
チューナのＩＦ結合部の構造の他の例を示す斜視図であ
り、図１１（ｂ）は、上記ＩＦ結合部の断面図である。
チューナのＩＦ結合部の構造の他の例を示す斜視図であ
り、図１１（ｂ）は、上記ＩＦ結合部の断面図である。
【図１２】図１に示すＵｐ／Ｄｏｗｎチューナを構成す
るアップコンバータ部のさらに他の例を示すものであ
り、図１２（ｃ）は平面図、図１２（ｅ）は正面図、図
１２（ａ）は背面図、図１２（ｂ）および（ｄ）は側面
図である。
るアップコンバータ部のさらに他の例を示すものであ
り、図１２（ｃ）は平面図、図１２（ｅ）は正面図、図
１２（ａ）は背面図、図１２（ｂ）および（ｄ）は側面
図である。
【図１３】図１に示すＵｐ／Ｄｏｗｎチューナを構成す
るダウンコンバータ部のさらに他の例を示すものであ
り、図１３（ｃ）は平面図、図１３（ｅ）は正面図、図
１３（ａ）は背面図、図１３（ｂ）および（ｄ）は側面
図である。
るダウンコンバータ部のさらに他の例を示すものであ
り、図１３（ｃ）は平面図、図１３（ｅ）は正面図、図
１３（ａ）は背面図、図１３（ｂ）および（ｄ）は側面
図である。
【図１４】図１４（ａ）は、図１に示すＵｐ／Ｄｏｗｎ
チューナのＩＦ結合部の構造のさらに他の例を示す斜視
図であり、図１４（ｂ）は、上記ＩＦ結合部の断面図で
ある。
チューナのＩＦ結合部の構造のさらに他の例を示す斜視
図であり、図１４（ｂ）は、上記ＩＦ結合部の断面図で
ある。
【図１５】図１５（ａ）は、図１に示すＵｐ／Ｄｏｗｎ
チューナのＩＦ結合部の構造のさらに他の例を示す斜視
図であり、図１５（ｂ）は、上記ＩＦ結合部の断面図で
ある。
チューナのＩＦ結合部の構造のさらに他の例を示す斜視
図であり、図１５（ｂ）は、上記ＩＦ結合部の断面図で
ある。
【図１６】図１６（ａ）は、図１に示すＵｐ／Ｄｏｗｎ
チューナのＩＦ結合部の構造のさらに他の例を示す斜視
図であり、図１６（ｂ）は、上記ＩＦ結合部の断面図で
ある。
チューナのＩＦ結合部の構造のさらに他の例を示す斜視
図であり、図１６（ｂ）は、上記ＩＦ結合部の断面図で
ある。
【図１７】従来のＵｐ／Ｄｏｗｎチューナの回路構成を
示すブロック図である。
示すブロック図である。
【図１８】従来のＵｐ／Ｄｏｗｎチューナの概略構成を
示すものであり、図１８（ｃ）は平面図、図１８（ｅ）
は正面図、図１８（ａ）は背面図、図１８（ｂ）および
（ｄ）は側面図である。
示すものであり、図１８（ｃ）は平面図、図１８（ｅ）
は正面図、図１８（ａ）は背面図、図１８（ｂ）および
（ｄ）は側面図である。
【図１９】従来のＵｐ／Ｄｏｗｎチューナの概略構成を
示す斜視図である。
示す斜視図である。
１ アップコンバータ部（周波数変換部） ２ ダウンコンバータ部（周波数変換部） ３ ＩＦ結合部（信号伝達手段） ３１ 基板完成品（両面基板） ３３ 信号ライン ４１ 基板完成品（多層基板）
Claims (4)
- 【請求項１】少なくとも２つ以上の周波数変換部を有す
るＵｐ／Ｄｏｗｎチューナにおいて、 上記各周波数変換部は、それぞれ別のシャーシに収容さ
れると共に、 上記各周波数変換部を収容した各シャーシは、信号伝達
手段によって結合されることを特徴とするＵｐ／Ｄｏｗ
ｎチューナ。 - 【請求項２】上記信号伝達手段は、 両面基板の一方の面に形成され、周波数変換部間での信
号伝達経路となる信号ラインの回りを、アースされた導
電材でシールドする構造となっており、 上記両面基板の、該信号ラインが形成された面と反対側
の導電面は、上記シールドの一部として利用されること
を特徴とする請求項１に記載のＵｐ／Ｄｏｗｎチュー
ナ。 - 【請求項３】上記信号伝達手段のシールドは、 上記両面基板の信号ラインが形成された面と反対側の導
電面によってシールドされる部分以外は、該信号伝達手
段によって連結されるシャーシの一部によってシールド
されることを特徴とする請求項２記載のＵｐ／Ｄｏｗｎ
チューナ。 - 【請求項４】上記信号伝達手段は、 多層基板の内部の層に形成され、周波数変換部間での信
号伝達経路となる信号ラインの回りを、アースされた導
電材でシールドする構造となっており、 上記多層基板の最上層および最下層は、上記シールドの
一部として利用されることを特徴とする請求項１に記載
のＵｐ／Ｄｏｗｎチューナ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09326621A JP3135877B2 (ja) | 1997-11-27 | 1997-11-27 | Ｕｐ／Ｄｏｗｎチューナ |
| US09/179,968 US6522872B1 (en) | 1997-11-27 | 1998-10-28 | Up/Down tuner |
| TW087118114A TW408524B (en) | 1997-11-27 | 1998-10-31 | Up/down tuner |
| KR1019980046910A KR100300164B1 (ko) | 1997-11-27 | 1998-11-03 | 업/다운(up/down)튜너 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09326621A JP3135877B2 (ja) | 1997-11-27 | 1997-11-27 | Ｕｐ／Ｄｏｗｎチューナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163755A true JPH11163755A (ja) | 1999-06-18 |
| JP3135877B2 JP3135877B2 (ja) | 2001-02-19 |
Family
ID=18189856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09326621A Expired - Fee Related JP3135877B2 (ja) | 1997-11-27 | 1997-11-27 | Ｕｐ／Ｄｏｗｎチューナ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6522872B1 (ja) |
| JP (1) | JP3135877B2 (ja) |
| KR (1) | KR100300164B1 (ja) |
| TW (1) | TW408524B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004012446A1 (ja) * | 2002-07-25 | 2004-02-05 | Sony Corporation | 受信装置およびテレビジョン受像機 |
| US7480495B2 (en) | 2002-03-18 | 2009-01-20 | Murata Manufacturing Co., Ltd. | CATV tuner and one-chip IC used therein |
| JP2010093322A (ja) * | 2008-10-03 | 2010-04-22 | Fujitsu Ten Ltd | 回路装置、及びレーダ装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001008179A (ja) * | 1999-04-23 | 2001-01-12 | Sharp Corp | Ｃａｔｖ用チューナ |
| JP3875458B2 (ja) * | 2000-06-30 | 2007-01-31 | 株式会社東芝 | 送受信一体型高周波装置 |
| JP3629433B2 (ja) * | 2001-02-21 | 2005-03-16 | シャープ株式会社 | 衛星放送受信装置 |
| JP2003250135A (ja) * | 2002-02-22 | 2003-09-05 | Sharp Corp | チューナ |
| JP3100214U (ja) * | 2003-09-03 | 2004-05-13 | アルプス電気株式会社 | テレビジョンチューナ |
| US20050227744A1 (en) * | 2004-04-08 | 2005-10-13 | Yen-Fu Chiang | System and method for a simplified cable tuner |
| US20090156155A1 (en) * | 2007-12-17 | 2009-06-18 | Infineon Technologies Ag | Receiver, tuner and method of processing a television signal |
| JP5330573B1 (ja) * | 2012-06-15 | 2013-10-30 | 株式会社東芝 | テレビジョン受像装置、基板モジュールおよび電子機器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4352209A (en) * | 1981-03-23 | 1982-09-28 | John Ma | Up-down frequency converter for cable T.V. |
| CA1212457A (en) * | 1983-06-14 | 1986-10-07 | Nec Kansai, Ltd. | Frequency converter, especially catv converter |
| US4661998A (en) * | 1983-09-22 | 1987-04-28 | Matsushita Electric Industrial Co. Ltd. | Double superheterodyne tuner |
| EP0182759B2 (en) | 1984-11-13 | 1993-12-15 | Santrade Ltd. | Cemented carbide body used preferably for rock drilling and mineral cutting |
| JPS62128231A (ja) * | 1985-11-28 | 1987-06-10 | Toshiba Corp | チユ−ナ回路 |
| JPH0346827A (ja) * | 1989-07-14 | 1991-02-28 | Matsushita Electric Ind Co Ltd | テレビジョンチューナ |
| JPH0662331A (ja) | 1992-08-12 | 1994-03-04 | Matsushita Electric Ind Co Ltd | 結合装置 |
| DE4326207A1 (de) * | 1992-10-06 | 1994-04-07 | Hewlett Packard Co | Mechanisch schwimmendes Mehr-Chip-Substrat |
| US5438690A (en) * | 1992-10-30 | 1995-08-01 | Shintom Co., Ltd. | Tuner circuit substrate having a jack attachment plate electrically connected with an earth pattern |
| US5880403A (en) * | 1994-04-01 | 1999-03-09 | Space Electronics, Inc. | Radiation shielding of three dimensional multi-chip modules |
| JP3153711B2 (ja) * | 1994-07-27 | 2001-04-09 | シャープ株式会社 | アップダウンチューナ |
| JPH09326621A (ja) | 1996-06-03 | 1997-12-16 | Toppan Printing Co Ltd | 衛星放送用室内アンテナ |
-
1997
- 1997-11-27 JP JP09326621A patent/JP3135877B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-28 US US09/179,968 patent/US6522872B1/en not_active Expired - Fee Related
- 1998-10-31 TW TW087118114A patent/TW408524B/zh active
- 1998-11-03 KR KR1019980046910A patent/KR100300164B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7480495B2 (en) | 2002-03-18 | 2009-01-20 | Murata Manufacturing Co., Ltd. | CATV tuner and one-chip IC used therein |
| WO2004012446A1 (ja) * | 2002-07-25 | 2004-02-05 | Sony Corporation | 受信装置およびテレビジョン受像機 |
| EP1553761A1 (en) * | 2002-07-25 | 2005-07-13 | Sony Corporation | Receiver device and television receiver |
| US7224953B2 (en) | 2002-07-25 | 2007-05-29 | Sony Corporation | Receiving device and television receiver |
| EP1553761A4 (en) * | 2002-07-25 | 2007-08-29 | Sony Corp | TELEVISION RECEIVER AND RECEIVER DEVICE |
| KR101015689B1 (ko) * | 2002-07-25 | 2011-02-22 | 소니 주식회사 | 수신 장치 및 텔레비전 수상기 |
| JP2010093322A (ja) * | 2008-10-03 | 2010-04-22 | Fujitsu Ten Ltd | 回路装置、及びレーダ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100300164B1 (ko) | 2001-10-29 |
| TW408524B (en) | 2000-10-11 |
| US6522872B1 (en) | 2003-02-18 |
| KR19990044966A (ko) | 1999-06-25 |
| JP3135877B2 (ja) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135877B2 (ja) | Ｕｐ／Ｄｏｗｎチューナ | |
| US20070082637A1 (en) | Multi-tuner system, single package dual tuning system and receiver and television using the same | |
| JPH08125413A (ja) | 平衡不平衡変換回路 | |
| KR100187389B1 (ko) | 대략 l 자형의 납땜부를 구비한 접지판을 갖는 업-다운 튜너 | |
| US4772862A (en) | Filter apparatus | |
| JP3666466B2 (ja) | Ｃａｔｖチューナ | |
| JP4105122B2 (ja) | 高周波モジュール | |
| JP2822482B2 (ja) | 駆動回路装置 | |
| JP2004297486A (ja) | 低雑音ブロックダウンコンバータ用多層基板 | |
| US6798668B2 (en) | Receiving apparatus | |
| JPS62131633A (ja) | 受信装置 | |
| JP2003115779A (ja) | マルチチップモジュールを利用してｄｃオフセットを減少させたダイレクトコンバージョン送受信器 | |
| JP3530171B2 (ja) | 送受信装置 | |
| US6950644B2 (en) | Satellite broadcast receiving device having two local oscillation circuits and reduced spurious signal | |
| JPH10290174A (ja) | 双方向通信モジュール | |
| JPH0738827A (ja) | Ｉｆ基板一体型チューナの構造 | |
| JPH07297670A (ja) | 高周波回路基板 | |
| JP3427041B2 (ja) | アップダウンチューナ | |
| US7194245B2 (en) | High-frequency signal receiving apparatus | |
| JPS6325526B2 (ja) | ||
| JP2002246924A (ja) | 衛星放送受信装置 | |
| JP2001053629A (ja) | ダイレクトコンバージョン方式の衛星放送受信用チューナ | |
| JPS61264923A (ja) | チユ−ナ | |
| JPH0548972B2 (ja) | ||
| JP2010135960A (ja) | 高周波信号受信装置とこれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |