JP3666466B2

JP3666466B2 - Ｃａｔｖチューナ

Info

Publication number: JP3666466B2
Application number: JP2002074426A
Authority: JP
Inventors: 明正松島; 洋二前田; 博之鐵野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-03-18
Filing date: 2002-03-18
Publication date: 2005-06-29
Anticipated expiration: 2022-03-18
Also published as: CN1225116C; US20030177505A1; JP2003273757A; US7480495B2; CN1445985A

Description

【０００１】
【発明の属する技術分野】
この発明は、ＣＡＴＶチューナに関し、特に、たとえば受信信号を高い周波数である第１の中間周波信号に変換し、さらに低い周波数である第２の中間周波信号に変換するアップダウンチューナに関する。
【０００２】
【従来の技術】
図４は、従来のＣＡＴＶチューナの一例を示す図解図である。ＣＡＴＶチューナ１は、金属製の筐体２を含む。筐体２は、６つの区画室２Ａ，２Ｂ，２Ｃ，２Ｄ，２Ｅ，２Ｆに区画されている。
【０００３】
区画室２Ａには、データ回路１０が納められる。データ回路１０は、図５に示すように、第１のローパスフィルタ１２と分岐回路１４とを含み、入力部ＩＮが接続される。入力部ＩＮには、ケーブルテレビ局からのケーブルが接続され、受信したＲＦ信号が分岐回路１４で分岐される。そして、一方の信号が後段の回路に送られ、他方の信号がＣＡＴＶチューナ１外に出力するための端子ＤＯＷＮに送られる。また、第１のローパスフィルタ１２は、アップストリーム用の端子ＵＰに接続される。そして、双方向放送などにおいて、ＣＡＴＶ局に向けて出力される信号が、第１のローパスフィルタ１２を介して入力端ＩＮに接続されたケーブルに出力される。
【０００４】
区画室２Ｂには、入力フィルタ回路１６が納められる。入力フィルタ回路１６は、第１のバンドパスフィルタ１８とアッテネータ回路２０とを含む。データ回路１０を通ったＲＦ信号は、第１のバンドパスフィルタ１８でフィルタリングが行われ、アッテネータ回路２０で減衰される。アッテネータ回路２０には、外部の利得制御回路から端子ＡＧＣを介して、制御信号が入力される。この制御信号によって利得が調整されるように、ＲＦ信号が減衰される。このようなＲＦ信号の減衰により、第１の増幅器に入力されるＲＦ信号の強度が適切に調整され、チューナで発生する信号の歪みが低減される。
【０００５】
区画室２Ｃには、第１の増幅器２２と第１のミキサ回路２４とが納められる。アッテネータ回路２０で減衰された信号は、第１の増幅器２２で増幅され、第１のミキサ回路２４で第１の局部発振信号とミキシングされて、ＲＦ信号より高い周波数の第１の中間周波信号が得られる。
【０００６】
さらに、区画室２Ｃには、第１のミキサ回路２４に第１の局部発振信号を送るための第１の局部発振回路２６が納められる。第１の局部発振回路２６は、第１のフェイズロックループ回路（以下、ＰＬＬ回路という。）２８と第１の電圧制御発振器３０とを含む。第１のＰＬＬ回路２８には、基準周波数信号を供給するための水晶発振器３２が接続される。また、第１のＰＬＬ回路２８から出力される信号の周波数は、端子ＳＤＡから与えられる選局用のデータ信号と、端子ＳＣＬから与えられるクロック信号とで調整される。この第１のＰＬＬ回路２８の出力信号により、電圧制御発振器３０の周波数が制御されて、第１の局部発振信号が得られる。この第１の局部発振信号が、第１のミキサ回路２４に与えられて、第１のミキサ回路２４から第１の中間周波信号が送り出される。第１のミキサ回路２４からは、ＲＦ信号より高い周波数の第１の中間周波信号が送り出される。
【０００７】
区画室２Ｄには、第１の中間周波回路３４が納められる。第１の中間周波回路３４は、第２のバンドパスフィルタ３６、第２の増幅器３８、第３のバンドパスフィルタ４０を含む。第１の中間周波回路３４においては、第１の中間周波信号のフィルタリングおよび増幅が行われる
【０００８】
区画室２Ｅには、第２のミキサ回路４２と第２の中間周波回路４４とが納められる。第２の中間周波回路４４は、第２のローパスフィルタ４６、第３の増幅器４８、第４のバンドパスフィルタ５０、第４の増幅器５２を含む。第２のミキサ回路４２では、第３のバンドパスフィルタ４０の出力信号と第２の局部発振信号とがミキシングされ、第２の中間周波信号が第２の中間周波回路４４に送り出される。
【０００９】
第２の局部発振信号を得るための第２の局部発振回路５４は、区画室２Ｆに納められる。第２の局部発振回路５４は、第２のＰＬＬ回路５６と第２の電圧制御発振器５８とを含む。第２のＰＬＬ回路５６に与えられる基準周波数信号は、第１のＰＬＬ回路２８から分配されて、分配配線６０を介して与えられる。ここで、第１のＰＬＬ回路２８と第２のＰＬＬ回路５６との間で、基準周波数信号にノイズが混入しやすいため、分配配線６０にノイズ除去フィルタ６２が取り付けられ、ノイズが除去される。
【００１０】
第２のＰＬＬ回路５６から出力される信号の周波数は、第１のＰＬＬ回路２８に接続されていない端子ＳＤＡを介して与えられるデータ信号と、端子ＳＣＬを介して与えられるクロック信号とで調整される。この第２のＰＬＬ回路５６の出力信号により、第２の電圧制御発振器５８の周波数が制御されて、第２の局部発振信号が得られる。この第２の局部発振信号が、第２のミキサ回路４２に与えられて、第２のミキサ回路４２から第２の中間周波信号が送り出される。第２のミキサ回路４２からは、ＲＦ信号より低い周波数の第２の中間周波信号が送り出される。第２の中間周波信号は、第２の中間周波回路４４でフィルタリングおよび増幅が行われ、出力端子ＯＵＴに送り出される。
【００１１】
筐体２は、図６に示すように、区画されたフレーム３を含み、その上下に金属製のカバー４ａ，４ｂが被せられる。さらに、フレーム３とカバー４ａ，４ｂの間には、シールド性を高めるために、金属プレート５ａ，５ｂが挟み込まれる。また、筐体２から外方に突き出すように、ＣＡＴＶチューナ１と外部回路とを接続するために、端子ＳＤＡや端子ＳＣＬなどを含む複数の端子６が形成される。ここで、端子６を経由して第１の局部発振回路２６および第２の局部発振回路５４の各成分が漏洩して干渉しないように、端子６が貫通するようにして、貫通コンデンサがフレーム３に半田付けされる。
【００１２】
ＣＡＴＶチューナにおいては、受信するＲＦ信号の周波数範囲が、たとえば５５ＭＨｚ〜８６０ＭＨｚと非常に広いため、まず周波数可変の第１の局部発振回路２６から出力される第１の局部発振信号（たとえば、１．２８ＧＭＨｚ〜２．１ＧＨｚ）とミキシングさせることにより、ＲＦ信号より高い第１の中間周波信号（たとえば、中心周波数１.２３ＧＨｚ、帯域６ＭＨｚ）に変換される。このとき、第１のＰＬＬ回路２８に与えられるデータ信号によって、チャンネル選択も行われる。
【００１３】
第１の中間周波信号は、第２のミキサ回路４２において、第２の局部発振回路５４から出力される第２の局部発振信号（たとえば、１.１８５ＧＨｚ固定）とミキシングされ、ＲＦ信号より低い周波数である第２の中間周波信号（中心周波数４４ＭＨｚ、帯域６ＭＨｚ）に変換される。このように、ＲＦ信号が高い周波数の第１の中間周波信号に変換され、さらに低い周波数の第２の中間周波信号に変換されるため、ＣＡＴＶチューナはアップダウンチューナと呼ばれる。
【００１４】
このようなＣＡＴＶチューナは、ＲＦ信号が隣接チャンネルを含むいわゆるベタ送りの場合でも歪の劣化を抑えるよう、第１のミキサ回路にはＳＢＭ（シングル・バランスド・ミキサ）やＤＢＭ（ダブル・バランスド・ミキサ）が用いられる。これらのミキサにはＲＦ信号に対して数百倍の電力の局部発振信号が入力されるため、第１の局部発振回路２６の基本波および高調波と第２の局部発振回路５４の基本波および高調波がミキサ回路などに漏れると、その和や差の周波数成分の信号（妨害波）が発生する可能性がある。
【００１５】
妨害波の発生を防ぐために、第１の局部発振回路２６と第２の局部発振回路５４の出力信号の干渉を防ぐ必要がある。そのため、ＣＡＴＶチューナにおいては、第１の局部発振回路２６や第２の局部発振回路５４などの回路ブロックごとにシールド性のある仕切りで遮蔽された区画室に配置するという構成が採られている。なお、地上波を受信するチューナなどのような単なるダウンコンバータの場合には、ＣＡＴＶチューナのような区画室は必ずしも採用されない。
【００１６】
このように、区画室に回路ブロックを配置して遮蔽しても、第１の局部発振回路２６と第２の局部発振回路５４とが隣接していると、十分に干渉を抑えることが困難である。そこで、第１の局部発振回路２６と第２の局部発振回路５４の区画室が隣接せず、できるだけ離れるように配置し、間に他の回路ブロックを納めた区画室が配置されるようにしていた。さらに、金属プレート５ａ，５ｂによって区画室とカバー４ａ，４ｂとの間の隙間を塞ぎ、隙間を介して発生する干渉を防いでいる。
【００１７】
【発明が解決しようとする課題】
しかしながら、従来のＣＡＴＶチューナでは、第１のＰＬＬ回路と第２のＰＬＬ回路とが離れているため、第１のＰＬＬ回路の基準周波数信号を第２のＰＬＬ回路に分配するための分配配線にノイズが混入しやすく、それを除去するためのノイズ除去フィルタを取り付ける必要がある。また、第１のＰＬＬ回路および第２のＰＬＬ回路のそれぞれにクロック信号およびデータ信号を与えるための端子が必要であり、端子の数が増えて大型化するという問題がある。
【００１８】
また、端子を介して第１の局部発信回路や第２の局部発振回路から信号が漏れないように、貫通コンデンサが取り付けられるが、部品価格が高くなるとともに、取り付け作業が必要となるため、コストアップの要因となっている。さらに、区画室とカバーとの間の隙間を塞ぐために金属プレートが用いられているが、これもコストアップの要因となっている。
【００１９】
それゆえに、この発明の主たる目的は、第１の局部発振回路と第２の局部発振回路の信号の干渉による妨害波を防ぐことができ、安価で小型のＣＡＴＶチューナを提供することである。
【００２０】
【課題を解決するための手段】
この発明は、ケーブルテレビ局との間で信号の送受信を行うためのデータ回路と、データ回路で受信した信号のフィルタリングを行うための入力フィルタ回路と、入力フィルタ回路を通った信号と第１の局部発振信号とをミキシングして第１の中間周波信号を得るための第１のミキサ回路と、第１のミキサ回路に第１の局部発振信号を送るために用いられる第１のフェイズロックループ回路と第１の電圧制御発振器とからなる第１の局部発振回路と、第１の中間周波信号のフィルタリングおよび増幅を行うための第１の中間周波回路と、第１の中間周波回路の出力信号と第２の局部発振信号とをミキシングして第２の中間周波信号を得るための第２のミキサ回路と、第２のミキサ回路に第２の局部発振信号を送るために用いられる第２のフェイズロックループ回路と第２の電圧制御発振器とからなる第２の局部発振回路と、第２の中間周波信号のフィルタリングおよび増幅を行うための第２の中間周波回路と、データ回路、入力フィルタ回路、第１のミキサ回路、第１の局部発振回路、第１の中間周波回路、第２のミキサ回路、第２の局部発振回路、第２の中間周波回路を収納し、回路ブロックごとに納めるための区画室が設けられた金属製の筐体を含むアップダウンチューナであって、第２のミキサ回路をダブルバランス型ミキサとするとともに、第２のミキサ回路と第２のフェイズロックループ回路と第２の電圧制御発振器を構成する回路が１チップＩＣとして構成され、第１の局部発振回路と第２の局部発振回路とが隣接する区画室に納められ、かつ第１のフェイズロックループ回路および第２のフェイズロックループ回路のクロック用端子およびデータ用端子が共通であることを特徴とする、ＣＡＴＶチューナである。
このようなＣＡＴＶチューナにおいて、筐体は、金属製のフレームとフレームの上下を覆うカバーとで構成され、それぞれのカバーが１枚の金属板で構成される。
さらに、外部回路との接続のために筐体から外側に突出するようにして、貫通コンデンサを含まない端子が形成される。
【００２１】
第２のミキサ回路と第２のフェイズロックループ回路と第２の電圧制御発振器とが１チップＩＣとして構成されることにより、これらの回路の間の信号経路が全てＩＣ内部に限定されるため、回路間の配線から外部に信号が漏れにくくなる。また、これらの回路をＩＣ化することにより、各回路を個別に配置するときのような余裕を持たせた出力レベルにする必要がなく、第２の局部発振回路の出力レベルの最適化を図ることができる。その結果として、ＩＣ外部への信号の漏れを少なくすることができる。
さらに、第２のミキサ回路としてダブルバランス型ミキサを採用することにより、回路構成上の特性としてミキサ回路から第２の局部発振回路の周波数が出力されないため、この点においても信号の漏れを少なくすることができる。
このように、局部発振回路からの漏れが少なくなるため、第１の局部発振回路と第２の局部発振回路とを隣接させることができ、各局部発振回路のためのＰＬＬ回路へのクロック信号の配線やデータ信号の配線を短くすることができる。そのため、２つのＰＬＬ回路にクロック信号やデータ信号を入力するための端子を共通化することができる。
さらに、２つのＰＬＬ回路を隣接させることにより、基準周波数信号の分配配線を短くすることができ、ノイズが混入しにくくなる。そのため、ノイズ除去フィルタを用いることなく、基準周波数信号を分配することができる。
また、局部発振回路からの信号の漏れが少なくなるため、端子に貫通コンデンサを取り付けたり、区画室とカバーとの間に金属プレートを入れる必要がなくなる。
【００２２】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【００２３】
【発明の実施の形態】
図１はこの発明のＣＡＴＶチューナの一例を示す図解図であり、図２はその回路を示すブロック図である。なお、図１および図２において、従来のＣＡＴＶチューナと同じ構成のものは、図４および図５と同じ符号を付した。
【００２４】
ＣＡＴＶチューナ１００は、金属製の筐体１０２を含む。筐体１０２は、シールド性のある仕切りで、５つの区画室１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ，１０２Ｅに分割されている。区画室１０２Ａには、第１のローパスフィルタ１２と分岐回路１４とからなるデータ回路１０が納められる。また、区画室１０２Ｂには、第１のバンドパスフィルタ１８およびアッテネータ回路２０からなる入力フィルタ回路１６が納められる。
【００２５】
さらに、区画室１０２Ｃには、第１の増幅器２２、第１のミキサ回路２４、および第１のＰＬＬ回路２８と第１の電圧制御発振器３０とからなる第１の局部発振回路２６が納められる。さらに、区画室１０２Ｄには、第２のバンドパスフィルタ３６と第２の増幅器３８と第３のバンドパスフィルタ４０とからなる第１の中間周波回路３４が納められる。
【００２６】
また、区画室１０２Ｅには、ＩＣ１０４と第２の中間周波回路１０６とが納められる。ＩＣ１０４内には、第２のＰＬＬ回路５６と第２の電圧制御発振器５８とからなる第２の局部発振回路５４、および第２のミキサ回路４２が形成される。また、第２の中間周波回路１０６は、第２のローパスフィルタ４６と第３の増幅器４８とで構成される。
【００２７】
このＣＡＴＶチューナ１００では、第１の局部発振回路２６が納められた区画室１０２ＣとＩＣ１０４が納められた区画室１０２Ｅとが隣接して配置される。そして、水晶発振器３２によって得られた第１のＰＬＬ回路２８の基準周波数信号が、分配用配線６０を介して第２のＰＬＬ回路５６に与えられる。また、クロック信号が、第１のＰＬＬ回路２８および第２のＰＬＬ回路５６に共通の配線１０８を介して共通の端子ＳＣＬから入力される。さらに、データ信号が、第１のＰＬＬ回路２８および第２のＰＬＬ回路５６に共通の配線１１０を介して共通の端子ＳＤＡから入力される。
【００２８】
筐体１０２は、図３に示すように、複数の企画室に分割された金属製のフレーム１１２と、その上下に被せられるカバー１１４ａ，１１４ｂとを含む。カバー１１４ａ，１１４ｂは、たとえば金属製のプレートを折り曲げて形成される。筐体１０２から外方に突出するようにして、複数の端子１１６が形成される。これらの端子１１６は、合成樹脂などの絶縁体に保持されて、筐体１０２内部の回路に接続される。これらの端子１１６は、端子ＳＤＡや端子ＳＣＬなどを含み、ＣＡＴＶチューナ１００と外部回路との接続用として用いられる。このＣＡＴＶチューナ１００の動作は、図４や図５に示した従来のＣＡＴＶチューナと同様である。
【００２９】
このＣＡＴＶチューナ１００では、１チップＩＣ１０４の中に、第２のミキサ回路４２、第２のＰＬＬ回路５６、第２の電圧制御発振器５８が形成されているため、これらの回路間の信号経路が全てＩＣ内部に限定され、信号が回路間の配線から外部に漏れる可能性が小さくなる。また、これらの回路をＩＣ化することにより、各回路を個別に配置する場合のような余裕をもたせた出力レベルにする必要がなくなり、第２の局部発振回路５４の出力レベルの最適化を図ることができる。その結果として、ＩＣ１０４外部への信号の漏れを少なくすることができる。
【００３０】
さらに、第２のミキサ回路４２として、ダブルバランス型ミキサを採用することにより、回路構成上の特性として、ミキサ回路から第２の局部発振回路の周波数が出力されないため、この点においても信号の漏れが少なくなるというメリットがある。
【００３１】
このように、このＣＡＴＶチューナ１００では、局部発振回路からの信号漏れが少ないため、第１の局部発振回路２６が納められた区画室１０２Ｃと第２の局部発振回路５４を含むＩＣ１０４が納められた区画室１０２Ｅとを隣接して配置することができる。そのため、第１のＰＬＬ回路２８で用いられる基準周波数信号を第２のＰＬＬ回路５６に分配するための分配配線６０を短くすることができる。そのため、分配配線６０にノイズが混入しにくく、分配配線６０にノイズ除去用フィルタを取り付ける必要がない。したがって、部品コストや作業コストを下げることができる。
【００３２】
また、クロック信号やデータ信号が、共通の配線１０８，１１０を介して第１のＰＬＬ回路２８および第２のＰＬＬ回路５６に与えらるため、これらの信号を入力するための端子も共通にすることができる。そのため、端子を形成するためのスペースを小さくすることができ、ＣＡＴＶチューナ１００を小型化することができる。
【００３３】
さらに、局部発振回路からの信号漏れを少なくすることができるため、区画室１０２Ａ〜１０２Ｅとカバー１１４ａ，１１４ｂとの間に金属プレートを挟み込む必要がない。また、端子１１６からの信号漏れを少なくすることができるため、端子に貫通コンデンサを取り付ける必要がない。そのため、部品コストを下げることができるとともに、シールド用の金属プレートや貫通コンデンサの取り付け作業を省略することができる。
【００３４】
【発明の効果】
この発明によれば、第２の局部発振回路と第２のミキサ回路とを１チップＩＣの内部に形成することにより信号漏れを少なくすることができる。それにより、２つの局部発振回路を隣接した区画室に配置することができ、配線や端子の共通化を図ることができるため、ＣＡＴＶチューナの小型化を図ることができる。また、配線や端子を共通化したり、信号漏れ対策を省略することができるため、部品数を減らすことができるとともに、作業工数を減らすことができ、安価なＣＡＴＶチューナを得ることができる。
【図面の簡単な説明】
【図１】この発明のＣＡＴＶチューナの一例を示す図解図である。
【図２】図１に示すＣＡＴＶチューナの回路を示すブロック図である。
【図３】図１に示すＣＡＴＶチューナに用いられる筐体を示す側面図である。
【図４】従来のＣＡＴＶチューナの一例を示す図解図である。
【図５】図４に示す従来のＣＡＴＶチューナの回路を示すブロック図である。
【図６】図４に示す従来のＣＡＴＶチューナに用いられる筐体を示す側面図である。
【符号の説明】
１０データ回路
１６入力フィルタ回路
２４第１のミキサ回路
２６第１の局部発振回路
２８第１のＰＬＬ回路
３０第１の電圧制御発振器
３４第１の中間周波回路
４２第２のミキサ回路
５４第２の局部発振回路
５６第２のＰＬＬ回路
５８第２の電圧制御発振器
６０分配用配線
１００ＣＡＴＶチューナ
１０２筐体
１０２Ａ〜１０２Ｅ区画室
１０４ＩＣ
１０６第２の中間周波回路
１１２フレーム
１１４ａ，１１４ｂカバー
１１６端子

Claims

ケーブルテレビ局との間で信号の送受信を行うためのデータ回路、
前記データ回路で受信した信号のフィルタリングを行うための入力フィルタ回路、
前記入力フィルタ回路を通った信号と第１の局部発振信号とをミキシングして第１の中間周波信号を得るための第１のミキサ回路、
前記第１のミキサ回路に前記第１の局部発振信号を送るために用いられる第１のフェイズロックループ回路と第１の電圧制御発振器とからなる第１の局部発振回路、
前記第１の中間周波信号のフィルタリングおよび増幅を行うための第１の中間周波回路、
前記第１の中間周波回路の出力信号と第２の局部発振信号とをミキシングして第２の中間周波信号を得るための第２のミキサ回路、
前記第２のミキサ回路に前記第２の局部発振信号を送るために用いられる第２のフェイズロックループ回路と第２の電圧制御発振器とからなる第２の局部発振回路、
前記第２の中間周波信号のフィルタリングおよび増幅を行うための第２の中間周波回路、および
前記データ回路、前記入力フィルタ回路、前記第１のミキサ回路、前記第１の局部発振回路、前記第１の中間周波回路、前記第２のミキサ回路、前記第２の局部発振回路、前記第２の中間周波回路を収納し、回路ブロックごとに納めるための区画室が設けられた金属製の筐体を含むアップダウンチューナであって、
前記第２のミキサ回路をダブルバランス型ミキサとするとともに、前記第２のミキサ回路と前記第２のフェイズロックループ回路と前記第２の電圧制御発振器を構成する回路が１チップＩＣとして構成され、
前記第１の局部発振回路と前記第２の局部発振回路とが隣接する区画室に納められ、かつ
前記第１のフェイズロックループ回路および前記第２のフェイズロックループ回路のクロック用端子およびデータ用端子が共通であることを特徴とする、ＣＡＴＶチューナ。
前記筐体は、金属製のフレームと前記フレームの上下を覆うカバーとで構成され、それぞれの前記カバーが１枚の金属板で構成される、請求項１に記載のＣＡＴＶチューナ。
外部回路との接続のために前記筐体から外側に突出するようにして、貫通コンデンサを含まない端子が形成された、請求項１または請求項２に記載のＣＡＴＶチューナ。