JPH1041846A - 高周波信号処理ユニット - Google Patents

Abstract

(57)【要約】 【課題】 ＶＴＲを初めとした映像機器分野に使用され
る高周波信号処理ユニットにおいて、低コスト、部品点
数削減および小型化を実現させる。 【解決手段】 第１のＰＬＬ回路８２で制御される選局
回路部８４と第２のＰＬＬ回路８３で制御されるＲＦ変
調回路８５とを有した高周波信号処理ユニットにおい
て、前記第１のＰＬＬ回路８２に、基準信号を生成する
発振回路６０と、この発振回路６０から出力される発振
信号を分周する第１の分周器４１とを有し、この第１の
分周器４１の出力信号のうち一方の出力信号は前記第１
のＰＬＬ回路８２の位相比較器４３に供給されるととも
に、他方の出力は第２のＰＬＬ回路８３の位相比較器５
６に供給される構成とすることで、高価な発振素子６１
が一つで複数のＰＬＬ回路を制御することができるの
で、コストダウンが実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビデオテープレコ
ーダ（以下、ＶＴＲという）等に使用される高周波信号
処理ユニットに関するものである。

【０００２】

【従来の技術】以下、従来の高周波信号処理ユニットに
ついて説明する。

【０００３】従来の高周波信号処理ユニットの高周波回
路部としての選局回路部は、図２（ａ）に示すように筐
体８０内に、ＲＦ信号が入力される入力端子１と、この
入力端子１に接続されたフィルタ回路２と、このフィル
タ回路２の出力に接続されたＲＦ増幅器３と、このＲＦ
増幅器３の出力に接続された段間回路４と、この段間回
路４の出力と局部発振回路５の一方の出力とが各々入力
された混合器６と、この混合器６の出力が接続されたＩ
Ｆ増幅器７と、このＩＦ増幅器７の出力が接続されたＩ
Ｆ出力端子８と、基準発振信号を発生する発振素子９に
接続された基準発振回路１０と、この基準発振回路１０
に接続された分周器１１と、この分周器１１の出力と前
記局部発振回路５の他方の出力が接続された分周器１２
の出力とがそれぞれ入力された位相比較器１３と、この
位相比較器１３の出力に接続されたループフィルタ１４
とを備え、このループフィルタ１４の出力は前記局部発
振回路５の入力に接続されて、第１のＰＬＬ回路を構成
しており、前記局部発振回路５の発振周波数の制御を行
っていた。

【０００４】一方、他の高周波回路部としてのＲＦ変調
回路部は、図２（ｂ）に示すように筐体８１内に、映像
信号が入力される入力端子１５と、この入力端子１５に
接続された波形整形回路１６と、前記入力端子１５とは
別に音声信号が入力される入力端子１７と、この入力端
子１７が接続されたＦＭ変調回路１８と、このＦＭ変調
回路１８の出力と前記波形整形回路１６の出力とキャリ
ア発振回路１９の一方の出力とが各々入力されるミキサ
回路２０と、このミキサ回路２０の出力が接続されたＲ
Ｆ出力端子２１と、基準発振信号を発生する発振素子２
２に接続された基準発振回路２３と、この基準発振回路
２３に接続された分周器２４と、この分周器２４の出力
と前記キャリア発振回路１９の他方の出力に接続された
分周器２５の出力とがそれぞれ入力される位相比較器２
６と、この位相比較器２６の出力に接続されたループフ
ィルタ回路２７とを備え、このループフィルタ回路２７
の出力は前記キャリア発振回路１９に接続されて、第２
のＰＬＬ回路を構成しており、前記キャリア発振回路１
９の発振周波数の制御を行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら、近年高
周波信号処理ユニットの複合化ニーズに伴い、高周波ユ
ニットの小型化及び低コスト化の要求に対して、従来の
ような筐体８０内に選局回路部を内蔵し、筐体８１内に
ＲＦ変調回路部を内蔵する構成では、それぞれの筐体８
０または８１に発振素子９または２２が必要となり、コ
スト及び形状に限界が生じ、低コスト化や小型化の要求
を満足できないという問題があった。

【０００６】本発明は、このような問題点を解決するも
ので、従来の機能及び、特性を劣化させることなく、小
型及び低コストな高周波信号処理ユニットを提供するこ
とを目的としたものである。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明の高周波信号処理ユニットは、各々ＰＬＬ回路
で制御される複数個の独立した高周波回路部で構成さ
れ、前記ＰＬＬ回路のいずれかの一つである第１のＰＬ
Ｌ回路は、基準信号を生成する発振回路と、この発振回
路から出力される発振信号を分周する第１の分周器とを
有し、この第１の分周器の出力信号のうち一方の出力信
号は前記第１のＰＬＬ回路の位相比較器に供給されると
ともに、他方の出力信号は他のＰＬＬ回路の位相比較器
に供給される構成としたものである。

【０００８】これにより、コストダウン及び小型化が実
現できる。

【０００９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、各々ＰＬＬ回路で制御される複数個の独立した高周
波回路部で構成された高周波信号処理ユニットにおい
て、前記ＰＬＬ回路のいずれかの一つである第１のＰＬ
Ｌ回路は、基準信号を生成する発振回路と、この発振回
路から出力される発振信号を分周する第１の分周器とを
有し、この第１の分周器の出力信号のうち一方の出力信
号は前記第１のＰＬＬ回路の位相比較器に供給されると
ともに、他方の出力信号は他のＰＬＬ回路の位相比較器
に供給される高周波信号処理ユニットであり、高価な発
振素子が一つで複数のＰＬＬ回路を制御することができ
る。また、基準信号を生成する発振回路とこの発振回路
から出力される発振信号を分周する分周器とを共有でき
るので、部品点数が減り、コストダウン及び小型化が実
現できる。さらに、共用する信号は分周器にて分周され
て低周波数信号となるので各々の高周波回路部へ与える
高周波妨害が低減できる。

【００１０】請求項２に記載の発明は、第１の分周器の
出力信号のうち一方の出力信号は直接第１のＰＬＬ回路
の位相比較器に接続されるとともに、他方の出力信号は
減衰器を介して出力され、他のＰＬＬ回路の位相比較器
に増幅器を介して接続された請求項１に記載の高周波信
号処理ユニットであり、減衰器によって基準信号のレベ
ルを小さくし各回路部への供給をするので、供給信号の
配線引き回しによる各回路部への高周波妨害が低減でき
る。また、他のＰＬＬ回路の位相比較器には増幅器を介
して供給されるので安定した動作ができる。

【００１１】請求項３に記載の発明は、独立した金属筐
体内に各々高周波回路部が実装された請求項２に記載の
高周波信号処理ユニットであり、各高周波回路部が金属
にてシールドされるので、それぞれの回路部間の干渉を
除去できる。

【００１２】請求項４に記載の発明は、第１の分周器の
出力信号のうち一方の出力信号は、第１のＰＬＬ回路の
位相比較器に接続されるとともに、他方の出力信号は他
のＰＬＬ回路の位相比較器に第２の分周器を介して接続
された請求項１に記載の高周波信号処理ユニットであ
り、第２の分周器を設けたことで、他のＰＬＬ回路では
第１のＰＬＬ回路で制御可能なステップ周波数より小さ
なステップ周波数の制御ができる。

【００１３】請求項５に記載の発明は、第１の分周器の
出力信号のうち一方の出力信号は第２の分周器を介して
第１のＰＬＬ回路の位相比較器に接続されるとともに、
他方の出力信号は他のＰＬＬ回路の位相比較器に直接接
続された請求項１に記載の高周波信号処理ユニットであ
り、第２の分周器を設けたことで、第１のＰＬＬ回路で
は他のＰＬＬ回路で制御可能なステップ周波数より小さ
なステップ周波数の制御ができる。

【００１４】請求項６に記載の発明は、第１の分周器の
出力信号のうち一方の出力信号は第２の分周器を介して
第１のＰＬＬ回路の位相比較器に接続されるとともに、
他方の出力信号は他のＰＬＬ回路の位相比較器に第３の
分周器を介して接続された請求項１に記載の高周波信号
処理ユニットであり、第２の分周器及び第３の分周器を
設けたことで、第１のＰＬＬ回路及び、他のＰＬＬ回路
は、各々で制御可能なステップ周波数を任意に設定でき
る。

【００１５】請求項７に記載の発明は、第１の分周器の
出力信号のうち一方の出力信号は直接第１のＰＬＬ回路
の位相比較器に接続されるとともに、他方の出力信号は
ローパスフィルタもしくはデジタル信号をアナログ信号
に変換する変換器（以降Ｄ／Ａコンバータと呼ぶ）を介
して出力され、他のＰＬＬ回路の位相比較器にアナログ
信号をデジタル信号に変換する変換器（以降Ａ／Ｄコン
バータと呼ぶ）を介して接続された請求項１に記載の高
周波信号処理ユニットであり、ローパスフィルタもしく
はＤ／Ａコンバータによって基準信号は高調波成分が除
去されて各回路部へ供給されるので、供給信号の配線引
き回しによる各回路部への高周波妨害はさらに低減でき
る。また、他のＰＬＬ回路の位相比較器にはＡ／Ｄコン
バータを介して供給されるので安定した動作ができる。

【００１６】請求項８に記載の発明の高周波回路部は、
選局回路部とＲＦ変調回路部とで構成されるとともに、
前記選局回路部に第１のＰＬＬ回路が設けられた請求項
１に記載の高周波信号処理ユニットであり、選局回路部
の局部発振周波数とＲＦ変調回路部のキャリア発振周波
数との制御が一つの発振素子で構成できるとともに、基
準信号の配線引き回しを分周器で分周された分だけ低周
波数にできるので、低コストで高周波妨害が低減でき
る。また、選局回路部に第１のＰＬＬ回路を設けたの
で、ＶＴＲ用だけでなく、ＲＦ変調回路部の不要な例え
ばテレビ用高周波ユニットとして独立した選局回路部ユ
ニットへの製品展開ができる。

【００１７】請求項９に記載の発明の高周波回路部は、
選局回路部とＲＦ変調回路部とで構成されるとともに、
前記ＲＦ変調回路部に第１のＰＬＬ回路が設けられた請
求項１に記載の高周波信号処理ユニットであり、選局回
路部の局部発振周波数とＲＦ変調回路部のキャリア発振
周波数との制御が一つの発振素子で構成できるととも
に、基準信号の引き回しを分周器で分周された分だけ低
周波数にできるので、低コストで高周波妨害が低減でき
る。また、ＲＦ変調回路部に第１のＰＬＬ回路を設けた
ことで、選局回路部がＰＬＬ回路による制御を行わない
場合の高周波信号処理ユニットへの展開ができる。

【００１８】また、ＶＴＲ用だけでなく、選局回路部の
構成が異なる例えば衛星放送受信機用高周波ユニットと
して独立したＲＦ変調回路部ユニットへの製品展開がで
きる。

【００１９】請求項１０に記載の発明の高周波回路部
は、選局回路部とＲＦ変調回路部と復調回路部とで構成
されるとともに、前記選局回路部に第１のＰＬＬ回路が
設けられた請求項１に記載の高周波信号処理ユニットで
あり、選局回路部の局部発振周波数とＲＦ変調回路部の
キャリア発振周波数と復調回路部のＶＣＯ回路発振周波
数との制御が一つの発振素子で構成できるとともに、基
準信号の引き回しを分周器で分周された分だけ低周波数
にできるので、低コストで高周波妨害が低減できる。ま
た、選局回路部に第１のＰＬＬ回路を設けたので、ＶＴ
Ｒ用だけでなく、ＲＦ変調器の不要なテレビ用高周波ユ
ニットとして独立した選局回路部ユニットや、選局回路
部と復調回路部とを有した製品展開ができる。

【００２０】請求項１１に記載の発明の高周波回路部
は、選局回路部とＲＦ変調回路部と復調回路部とで構成
されるとともに、前記ＲＦ変調回路部に第１のＰＬＬ回
路が設けられた請求項１に記載の高周波信号処理ユニッ
トであり、選局回路部の局部発振周波数とＲＦ変調回路
部のキャリア発振周波数と復調回路部のＶＣＯ回路発振
周波数との制御が一つの発振素子で構成できるととも
に、基準信号の引き回しを分周器で分周された分だけ低
周波数にできるので、低コストで高周波妨害が低減でき
る。また、ＲＦ変調回路部に第１のＰＬＬ回路を設けた
ことで、選局回路部がＰＬＬ回路による制御を行わない
場合の高周波信号処理ユニットへの展開ができる。ま
た、ＶＴＲ用だけでなく、選局回路部や復調回路部の構
成が異なる例えば衛星放送受信機用高周波ユニットとし
て独立したＲＦ変調回路部ユニットへの製品展開ができ
る。

【００２１】請求項１２に記載の発明の高周波回路部
は、選局回路部とＲＦ変調回路部と復調回路部とで構成
されるとともに、前記復調回路部に第１のＰＬＬ回路が
設けられた請求項１に記載の高周波信号処理ユニットで
あり、選局回路部の局部発振周波数とＲＦ変調回路部の
キャリア発振周波数と復調回路部のＶＣＯ回路発振周波
数との制御が一つの発振素子で構成できるとともに、基
準信号の引き回しを分周器で分周された分だけ低周波数
にできるので、低コストで高周波妨害が低減できる。ま
た、復調回路部に第１のＰＬＬ回路を設けたことで、復
調回路部では帯域外となる基準発振素子の選定をするこ
とで、発振素子の高調波が、選局回路部及びＲＦ変調回
路部へ与える妨害を低減できる。

【００２２】以下、本発明の一実施の形態について図面
を参照しながら説明する。本発明の高周波信号処理ユニ
ットは、図１に示すように、選局回路部（高周波回路部
の一例として用いた）８４と、ＲＦ変調回路部（高周波
回路部の一例として用いた）８５とで構成されている。
そして選局回路部８４は、ＲＦ信号が入力される入力端
子３１と、この入力端子３１に接続されたフィルタ回路
３２と、このフィルタ回路３２の出力に接続されたＲＦ
増幅器３３と、このＲＦ増幅器３３の出力に接続された
段間回路３４と、この段間回路３４の出力と局部発振回
路３５の一方の出力とが各々入力された混合器３６と、
この混合器３６の出力が接続されたＩＦ増幅器３７と、
このＩＦ増幅器３７の出力が接続されたＩＦ出力端子３
８とを備えたものである。また、第１のＰＬＬ回路８２
は、基準発振素子６１が接続された基準発振回路６０の
出力信号を分周する分周器４１と、この分周器４１の出
力と前記局部発振回路３５の他方の出力が接続された分
周器４２の出力とがそれぞれ入力される位相比較器４３
と、この位相比較器４３の出力に接続されたループフィ
ルタ４４とで構成され、このループフィルタ４４の出力
は前記局部発振回路３５の入力に接続されている。この
第１のＰＬＬ回路８２で前記局部発振回路３５の発振周
波数の制御を行っている。

【００２３】一方、ＲＦ変調回路部８５は、映像信号が
入力される入力端子４５と、この入力端子４５に接続さ
れた波形整形回路４６と、前記入力端子４５とは別に音
声信号が入力される入力端子４７と、この入力端子４７
に接続されたＦＭ変調回路４８と、このＦＭ変調回路４
８の出力と前記波形整形回路４６の出力とキャリア発振
回路４９の一方の出力とが各々入力されるミキサ回路５
０と、このミキサ回路５０の出力が接続されたＲＦ出力
端子５１とを備えたものである。また、前記キャリア発
振回路４９に接続される第２のＰＬＬ回路８３は、前記
第１のＰＬＬ回路８２内の分周器４１の出力と前記キャ
リア発振回路４９の他方の出力に接続された分周器５５
の出力とがそれぞれ入力される位相比較器５６と、この
位相比較器５６の出力に接続されたループフィルタ５７
とで構成され、このループフィルタ５７の出力は前記キ
ャリア発振回路４９に接続されている。そしてこの第２
のＰＬＬ回路８３で前記キャリア発振回路４９の発振周
波数の制御を行っている。

【００２４】以上のように構成された高周波信号処理ユ
ニットについて、以下にその動作を説明する。

【００２５】図１において、入力端子３１より入力され
たＲＦ信号（テレビ放送波）から設定された希望チャン
ネル周波数をフィルタ回路３２（なお、このフィルタ回
路３２の通過周波数はセットマイコンのチャンネル設定
により可変）で抜き取り、ＲＦ増幅器３３でこのＲＦ信
号を増幅し、さらに段間回路３４で不要信号成分を除去
し、混合器３６に入力される。ここで局部発振回路３５
の出力信号周波数は、第１のＰＬＬ回路８２により設定
された希望チャンネル周波数より中間周波数（ＩＦ）分
高い周波数を発生させ、前記混合器３６で前記ＲＦ信号
をＩＦ周波数に変換し、ＩＦ増幅器３７で増幅されてＩ
Ｆ出力端子３８より出力される。

【００２６】一方、ＲＦ変調回路部８５は、入力端子４
５より入力された映像信号は、波形整形回路４６により
波形整形され、ミキサ回路５０に入力される。ここで、
キャリア発振回路４９から出力される映像波は、第２の
ＰＬＬ回路８３により設定チャンネル周波数で発振し、
前記ミキサ回路５０で前記波形整形した映像信号をＡＭ
変調し、映像搬送波となる。また、入力端子４７より入
力された音声信号は、ＦＭ変調回路４８によりＦＭ変調
されるとともに、音声搬送波として出力され、前記ミキ
サ回路５０により前記ＡＭ変調した映像搬送波の副搬送
波となり、ＲＦ出力端子５１より出力される。

【００２７】このとき、第１のＰＬＬ回路８２の基準発
振信号は、発振素子６１と基準発振回路６０で発生され
る。その後、第１のＰＬＬ回路８２の分周器４１で分周
されて基準信号を得ている。そして、この基準信号を第
１のＰＬＬ回路８２の位相比較器４３及び、第２のＰＬ
Ｌ回路８３の位相比較器５６にそれぞれ供給している。

【００２８】また、これらの高周波信号処理ユニット
は、一つの筐体８６内に選局回路部８４とＲＦ変調回路
部８５とを金属製の仕切板８７で分離して実装してい
る。そして発振素子６１と基準発振回路６０と分周器４
１を選局回路部８４内に構成し、この分周器４１の一方
の出力を選局回路部８４の位相比較器４３に接続すると
ともに、他方の出力をＲＦ変調回路部８５の位相比較器
５６に接続した構成としている。このように、基準発振
回路６０の出力を分周器４１で分周して基準信号を低周
波数にすることにより、基準信号の引き回しによる高周
波信号処理回路への種々の妨害を低減できる。

【００２９】なお、選局回路部８４内の分周器４１の出
力のうち一方は、第１のＰＬＬ回路８２の位相比較器４
３に直接接続するとともに、他方の出力は減衰器（図示
せず）を介して選局回路部８４外へ出力され、ＲＦ変調
回路部８５内で第２のＰＬＬ回路８３の位相比較器５６
に増幅器（図示せず）を介して接続する構成とすれば、
選局回路部８４からＲＦ変調回路部８５への基準信号引
き回しがたとえ長くなったとしても引き回し部分の基準
信号レベルは小さくなるので高周波妨害を低減でき、し
かも、第２のＰＬＬ回路８３には増幅器を設けているの
で第２のＰＬＬ回路８３も安定した動作ができる。

【００３０】また、選局回路部８４内の分周器４１と位
相比較器４３の間に分周器（図示せず）を設けたり、Ｒ
Ｆ変調回路部８５内の位相比較器５６の前段に分周器
（図示せず）を設けたりすることで、選局回路部８４の
局部発振回路３５の出力周波数ステップ及び、ＲＦ変調
回路部８５内のキャリア発振回路４９の出力周波数ステ
ップを各々任意に変えることができる。

【００３１】また、選局回路部８４内の分周器４１の出
力のうち一方は、第１のＰＬＬ回路８２の位相比較器４
３に直接接続するとともに、他方の出力はローパスフィ
ルタもしくはＤ／Ａコンバータ（図示せず）を介して選
局回路部８４外へ出力され、ＲＦ変調回路部８５内で第
２のＰＬＬ回路８３の位相比較器５６にＡ／Ｄコンバー
タ（図示せず）を介して接続する構成とすれば、選局回
路部８４からＲＦ変調回路部８５への基準信号引き回し
がたとえ長くなったとしても引き回し部分の基準信号は
Ｄ／Ａコンバータ等で高調波成分を除去されているの
で、高周波妨害はさらに低減でき、しかも、第２のＰＬ
Ｌ回路８３にはＡ／Ｄコンバータを設けているので第２
のＰＬＬ回路８３も安定した動作ができる。

【００３２】また、第１のＰＬＬ回路８２の位相比較器
４３の前段に前記分周器を設けたり、分周器４１の後段
に前記減衰器、ローパスフィルタ、Ｄ／Ａコンバータ等
を組み合わせた構成や、第２のＰＬＬ回路８３の位相比
較器５６の前段に分周器、増幅器及びＡ／Ｄコンバータ
等を組み合わせた構成としても前記の各効果は同様に得
る事ができる。

【００３３】また、選局回路部８４内の分周器４１の出
力は、ＲＦ変調回路部８５の位相比較器にのみ接続され
るだけでなく、例えば選局回路部８４から出力されるＩ
Ｆ信号を映像／音声信号に復調する復調回路（高周波回
路部の一例である）のＰＬＬ回路の基準信号へ供給して
も、同様な効果が得られる事になる。

【００３４】さらに、発振素子６１と基準発振回路６０
と分周器４１をＲＦ変調回路部８５内もしくは、復調回
路部内に実装しても同様の効果が得られる。

【００３５】さらに、また、これらの選局回路部８４、
ＲＦ変調回路部８５、復調回路部を金属製の同一筐体内
に実装すれば、小型化を図ることができるし、別々の金
属製筐体に実装すれば、それぞれ仕向地の変わった高周
波信号処理ユニットに組み立てるとき、合理的である。

【００３６】

【発明の効果】以上のように本発明の高周波信号処理ユ
ニットによれば、第１のＰＬＬ回路の基準発振回路で発
生する発振信号を分周し、この分周信号を他のＰＬＬ回
路の基準信号として供給される構成としているので、発
振素子が一つでよく、且つ基準発振回路及び分周器が共
用できるので、部品点数が減り、小型化が実現できると
ともに、基準信号の配線引き回しが低周波数ででき、高
周波信号処理回路への種々妨害が低減される。

【００３７】また、発振素子は高価であるため低コスト
化に寄与する。さらに、発振素子及び、基準発振回路で
発生した信号を分周器で分周した分周信号を他のＰＬＬ
回路へ引き回す構成としたことで、複数のＰＬＬ回路に
接続しても、基準発振回路の安定度が確保できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態による高周波信号処理ユ
ニットのブロック図

【図２】（ａ）は、従来の高周波信号処理ユニットの選
局回路部のブロック図 （ｂ）は、同、ＲＦ変調回路部のブロック図

【符号の説明】

４１ 第１のＰＬＬ回路の分周器 ４３ 第１のＰＬＬ回路の位相比較器 ５６ 第２のＰＬＬ回路の位相比較器 ６０ 基準発振回路 ６１ 発振素子 ８２ 第１のＰＬＬ回路 ８３ 第２のＰＬＬ回路 ８４ 選局回路部 ８５ ＲＦ変調回路部

Claims (12)

【特許請求の範囲】
1. 【請求項１】 各々ＰＬＬ回路で制御される複数個の独
   立した高周波回路部で構成された高周波信号処理ユニッ
   トにおいて、前記ＰＬＬ回路のいずれかの一つである第
   １のＰＬＬ回路は、基準信号を生成する発振回路と、こ
   の発振回路から出力される発振信号を分周する第１の分
   周器とを有し、この第１の分周器の出力信号のうち一方
   の出力信号は前記第１のＰＬＬ回路の位相比較器に供給
   されるとともに、他方の出力信号は他のＰＬＬ回路の位
   相比較器に供給される高周波信号処理ユニット。
2. 【請求項２】 第１の分周器の出力信号のうち一方の出
   力信号は直接第１のＰＬＬ回路の位相比較器に接続され
   るとともに、他方の出力信号は減衰器を介して出力さ
   れ、他のＰＬＬ回路の位相比較器に増幅器を介して接続
   された請求項１に記載の高周波信号処理ユニット。
3. 【請求項３】 独立した金属筐体内に各々高周波回路部
   が実装された請求項２に記載の高周波信号処理ユニッ
   ト。
4. 【請求項４】 第１の分周器の出力信号のうち一方の出
   力信号は、第１のＰＬＬ回路の位相比較器に接続される
   とともに、他方の出力信号は他のＰＬＬ回路の位相比較
   器に第２の分周器を介して接続された請求項１に記載の
   高周波信号処理ユニット。
5. 【請求項５】 第１の分周器の出力信号のうち一方の出
   力信号は第２の分周器を介して第１のＰＬＬ回路の位相
   比較器に接続されるとともに、他方の出力信号は他のＰ
   ＬＬ回路の位相比較器に直接接続された請求項１に記載
   の高周波信号処理ユニット。
6. 【請求項６】 第１の分周器の出力信号のうち一方の出
   力信号は第２の分周器を介して第１のＰＬＬ回路の位相
   比較器に接続されるとともに、他方の出力信号は他のＰ
   ＬＬ回路の位相比較器に第３の分周器を介して接続され
   た請求項１に記載の高周波信号処理ユニット。
7. 【請求項７】 第１の分周器の出力信号のうち一方の出
   力信号は直接第１のＰＬＬ回路の位相比較器に接続され
   るとともに、他方の出力信号はローパスフィルタもしく
   はデジタル信号をアナログ信号に変換する変換器（以降
   Ｄ／Ａコンバータと呼ぶ）を介して出力され、他のＰＬ
   Ｌ回路の位相比較器にアナログ信号をデジタル信号に変
   換する変換器（以降Ａ／Ｄコンバータと呼ぶ）を介して
   接続された請求項１に記載の高周波信号処理ユニット。
8. 【請求項８】 高周波回路部は、選局回路部とＲＦ変調
   回路部とで構成されるとともに、前記選局回路部に第１
   のＰＬＬ回路が設けられた請求項１に記載の高周波信号
   処理ユニット。
9. 【請求項９】 高周波回路部は、選局回路部とＲＦ変調
   回路部とで構成されるとともに、前記ＲＦ変調回路部に
   第１のＰＬＬ回路が設けられた請求項１に記載の高周波
   信号処理ユニット。
10. 【請求項１０】 高周波回路部は、選局回路部とＲＦ変
    調回路部と復調回路部とで構成されるとともに、前記選
    局回路部に第１のＰＬＬ回路が設けられた請求項１に記
    載の高周波信号処理ユニット。
11. 【請求項１１】 高周波回路部は、選局回路部とＲＦ変
    調回路部と復調回路部とで構成されるとともに、前記Ｒ
    Ｆ変調回路部に第１のＰＬＬ回路が設けられた請求項１
    に記載の高周波信号処理ユニット。
12. 【請求項１２】 高周波回路部は、選局回路部とＲＦ変
    調回路部と復調回路部とで構成されるとともに、前記復
    調回路部に第１のＰＬＬ回路が設けられた請求項１に記
    載の高周波信号処理ユニット。