JPH1041811A - Ｐｌｌ集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＶＴＲを初めとした映像機器分野に使用され
る高周波信号処理ユニットの低コスト、部品点数削減及
び小型化を実現するための集積回路を提供する。 【解決手段】 選局回路部８４とＲＦ変調回路部８５と
を有した高周波信号処理ユニットにおいて、前記選局回
路部８４には基準信号の出力端子８８を有したＰＬＬ集
積回路８２を用い、前記ＲＦ変調回路部８５には基準信
号の入力端子８９を有したＰＬＬ集積回路８３を用い、
前記基準信号の出力端子８８と前記基準信号の入力端子
８９とを接続したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビデオテープレコ
ーダ（以下、ＶＴＲという）等に使用されるものであっ
て、更に詳しくは、これらの機器に内蔵される複数の高
周波信号処理回路で構成された高周波信号処理ユニット
に用いられるＰＬＬ集積回路に関するものである。

【０００２】

【従来の技術】以下、従来の高周波信号処理回路に使用
されるＰＬＬ集積回路について説明する。

【０００３】従来のＰＬＬ集積回路を用いた高周波信号
処理回路としての選局回路部は、図２（ａ）に示すよう
に筐体８０内に、ＲＦ信号が入力される入力端子１と、
この入力端子１に接続されたフィルタ回路２と、このフ
ィルタ回路２の出力に接続されたＲＦ増幅器３と、この
ＲＦ増幅器３の出力に接続された段間回路４と、この段
間回路４の出力と電圧制御発振回路（局部発振回路）５
の一方の出力とが各々入力された混合器６と、この混合
器６の出力が接続されたＩＦ増幅器７と、このＩＦ増幅
器７の出力が接続されたＩＦ出力端子８とを備えたもの
であった。また、この電圧制御発振回路（局部発振回
路）５に接続されるＰＬＬ集積回路１００は、基準発振
信号を発生する発振素子９に入力端子１０１を介して接
続された基準発振回路１０と、この基準発振回路１０に
接続された分周器１１と、前記電圧制御発振回路（局部
発振回路）５の他方の出力が入力端子１０２を介して接
続された分周器１２の出力と、この分周器１２の出力と
前記分周器１１の出力とがそれぞれ入力された位相比較
器１３と、この位相比較器１３の出力に接続された出力
端子１０３とで構成されていた。そしてこの出力端子１
０３は、ループフィルタ１４に接続され、このループフ
ィルタ１４の出力は前記電圧制御発振回路（局部発振回
路）５の入力に接続されていた。このようにして、前記
電圧制御発振回路（局部発振回路）５の発振周波数のＰ
ＬＬ制御を行っていた。

【０００４】一方、他の高周波信号処理回路としてのＲ
Ｆ変調回路は図２（ｂ）に示すように筐体８１内に、映
像信号が入力される入力端子１５と、この入力端子１５
に接続された波形整形回路１６と、前記入力端子１５と
は別に音声信号が入力される入力端子１７と、この入力
端子１７の接続されたＦＭ変調回路１８と、このＦＭ変
調回路１８の出力と前記波形整形回路１６の出力と電圧
制御発振回路（キャリア発振回路）１９の一方の出力と
が各々入力される混合器２０と、この混合器２０の出力
が接続されたＲＦ出力端子２１とを備えたものであっ
た。また、この電圧制御発振回路（キャリア発振回路）
１９に接続されるＰＬＬ集積回路１０４は、基準発振信
号を発生する発振素子２２に入力端子１０５を介して接
続された基準発振回路２３と、この基準発振回路２３に
接続された分周器２４と、前記電圧制御発振回路（キャ
リア発振回路）１９の他方の出力に入力端子１０６を介
して接続された分周器２５と、この分周器２５の出力と
前記分周器２４の出力とがそれぞれ入力される位相比較
器２６と、この位相比較器２６の出力に接続された出力
端子１０７とで構成されていた。そしてこの出力端子１
０７はループフィルタ回路２７に接続され、このループ
フィルタ回路２７の出力は前記電圧制御発振回路（キャ
リア発振回路）１９に接続されていた。このようにして
前記電圧制御発振回路（キャリア発振回路）１９の発振
周波数のＰＬＬ制御を行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら、近年高
周波信号処理回路の複合化ニーズに伴い、高周波信号処
理ユニットの小型化及び低コスト化の要求に対して、従
来のような筐体８０内に選局回路部を内蔵し、筐体８１
内にＲＦ変調回路部を内蔵する構成では、それぞれの筐
体８０または８１に発振素子９または２２がそれぞれ必
要となり、コスト及び形状に限界が生じ、低コスト化や
小型化の要求を満足できないという問題があった。

【０００６】本発明は、このような問題点を解決するも
ので、従来の機能及び、特性を劣化させることなく、小
型及び低コストな高周波信号処理ユニットを実現するた
めの高周波妨害の少ないＰＬＬ集積回路を提供すること
を目的としたものである。

【０００７】

【課題を解決するための手段】この目的を達成するため
に本発明の基準信号出力端子を有するＰＬＬ集積回路と
この基準信号の入力端子を有するＰＬＬ集積回路は、第
１の集積回路と、この第１の集積回路に接続される第２
の集積回路とから成り、前記第１の集積回路は、発振素
子に接続される第１の入力端子と、この第１の入力端子
に接続された基準発振回路と、この基準発振回路の出力
が接続された第１の分周器と、この第１の分周器の出力
が一方の入力に供給されるとともに他方の入力には第２
の分周器の出力が接続された第１の位相比較器と、この
第１の位相比較器の出力を第１のループフィルタに供給
する第１の出力端子と、第１の電圧制御発振回路の出力
を入力し前記第２の分周器にその信号を供給する第１の
発振信号入力端子とを備え、前記第１の分周器の出力で
ある基準信号を出力する出力端子を有するとともに、前
記第２の集積回路は、前記基準信号が入力される第２の
入力端子と、この第２の入力端子の信号が一方の入力に
供給されるとともに他方の入力には第３の分周器の出力
が接続された第２の位相比較器と、この第２の位相比較
器の出力を第２のループフィルタに供給する第２の出力
端子と、第２の電圧制御発振回路の出力を入力し前記第
３の分周器にその信号を供給する第２の発振信号入力端
子とを備えたものである。

【０００８】これにより、高周波妨害の少ない集積回路
が実現できる。

【０００９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、第１の集積回路と、この第１の集積回路に接続され
る第２の集積回路とから成り、前記第１の集積回路は、
発振素子に接続される第１の入力端子と、この第１の入
力端子に接続された基準発振回路と、この基準発振回路
の出力が接続された第１の分周器と、この第１の分周器
の出力が一方の入力に供給されるとともに他方の入力に
は第２の分周器の出力が接続された第１の位相比較器
と、この第１の位相比較器の出力を第１のループフィル
タに供給する第１の出力端子と、第１の電圧制御発振回
路の出力を入力し前記第２の分周器にその信号を供給す
る第１の発振信号入力端子とを備え、前記第１の分周器
の出力である基準信号を出力する出力端子を有するとと
もに、前記第２の集積回路は、前記基準信号が入力され
る第２の入力端子と、この第２の入力端子の信号が一方
の入力に供給されるとともに他方の入力には第３の分周
器の出力が接続された第２の位相比較器と、この第２の
位相比較器の出力を第２のループフィルタに供給する第
２の出力端子と、第２の電圧制御発振回路の出力を入力
し前記第３の分周器にその信号を供給する第２の発振信
号入力端子とを備えたＰＬＬ集積回路であり、複合化さ
れた高周波信号処理回路のいずれか一つのＰＬＬ制御部
に前記基準信号の出力端子を設けた第１の集積回路を用
い、他のＰＬＬ制御部には基準信号の入力端子を有した
第２の集積回路を用いることにより、前記基準信号は分
周器にて分周されるので、低周波数信号となり、各々の
高周波回路部へ与える高周波妨害が低減できる。また、
高周波信号処理ユニットにこのＰＬＬ集積回路を用いれ
ば、高価な発振素子が一つで、複数の高周波信号処理回
路内のＰＬＬ回路を制御することができるので、部品点
数が減り、コストダウン及び小型化が実現できる。

【００１０】請求項２に記載の発明は、第１の分周器の
出力と基準信号を出力する出力端子との間に減衰器を設
けるとともに、第２の入力端子と第２の位相比較器の一
方の入力との間に増幅器を設けた請求項１に記載のＰＬ
Ｌ集積回路であり、複合化された高周波信号処理回路の
いずれか一つのＰＬＬ制御部に前記減衰器を介して基準
信号の出力端子を設けた第１の集積回路を用い、他のＰ
ＬＬ制御部には基準信号の入力端子を有した第２の集積
回路を用いることにより、基準信号の出力レベルを減衰
器で小さくし、各高周波信号処理回路部へ供給をするの
で、基準信号の配線引き回しによる各高周波信号処理回
路部への高周波妨害が低減できる。また、第２の集積回
路には増幅器を設け、基準信号を増幅して第２の位相比
較器へ供給されるので、他のＰＬＬ回路も安定した動作
が確保できる。

【００１１】請求項３に記載の発明は、第１の分周器の
出力と第１の位相比較器の一方の入力との間に第４の分
周器を設けた請求項１に記載のＰＬＬ集積回路であり、
複合化された高周波信号処理回路のいずれか一つのＰＬ
Ｌ制御部に前記第４の分周器を設けるとともに、基準信
号の出力端子を有した第１の集積回路を用い、他のＰＬ
Ｌ制御部には基準信号の入力端子を有した第２の集積回
路を用いることにより、各々のＰＬＬ制御はこの第４の
分周器と組み合わせて独立したステップ周波数の設定が
できる。

【００１２】請求項４に記載の発明は、第２の入力端子
と第２の位相比較器の一方の入力との間に第４の分周器
を設けた請求項１に記載のＰＬＬ集積回路であり、複合
化された高周波信号処理回路のいずれか一つのＰＬＬ制
御部に基準信号の出力端子を有した第１の集積回路を用
い、他のＰＬＬ制御部には前記第４の分周器を設けると
ともに、基準信号の入力端子を有した第２の集積回路を
用いることにより、各々のＰＬＬ制御はこの第４の分周
器と組み合わせて独立したステップ周波数の設定ができ
る。

【００１３】請求項５に記載の発明は、第１の分周器の
出力と第１の位相比較器の一方の入力との間に第４の分
周器を設けるとともに、第２の入力端子と第２の位相比
較器の一方の入力との間に第５の分周器を設けた請求項
１に記載のＰＬＬ集積回路であるので、各々のＰＬＬ制
御はこれら第４，５の分周器と組み合わせて基準信号周
波数とは独立したステップ周波数の設定ができる。

【００１４】請求項６に記載の発明は、第１の分周器の
出力と第２の出力端子との間にローパスフィルタ回路も
しくは、デジタル信号をアナログ信号に変更する変換器
を設けるとともに、第２の入力端子と第２の位相比較器
の一方の入力との間にアナログ信号をデジタル信号に変
換する変換器を設けた請求項１に記載のＰＬＬ集積回路
であり、複合化された高周波信号処理回路のいずれか一
つのＰＬＬ制御部に前記ローパスフィルタ回路もしく
は、Ｄ／Ａ変換器を介して基準信号の出力端子を設けた
第１の集積回路を用い、他のＰＬＬ制御部にはＡ／Ｄ変
換器を設けるとともに、基準信号の入力端子を有した第
２の集積回路を用いることにより、基準信号の出力端子
からの出力はローパスフィルタ回路もしくはＤ／Ａコン
バータによって高調波成分を除去されるので、基準信号
の配線引き回しによる高周波妨害はさらに低減される。

【００１５】請求項７に記載の発明は、第１の集積回路
内に、第２の分周器に接続された第１の電圧制御発振回
路と、この第１の電圧制御発振回路の出力が一方の入力
に供給された第１の混合器と、この第１の混合器の出力
が供給される第１の混合器出力端子と、前記第１の混合
器の他方の入力に供給される第１の混合器入力端子とを
備えた請求項１に記載のＰＬＬ集積回路であり、複合化
された高周波信号処理ユニットの高周波信号処理回路と
しての選局回路部に、第１の電圧制御発振回路と、第１
の混合器とが付加された基準信号の出力端子を有する第
１の集積回路を用い、他の高周波信号処理回路のＰＬＬ
制御部には基準信号の入力端子を有した第２の集積回路
を用いることにより、前記基準信号は分周器にて分周さ
れるので、低周波数信号となり、各々の高周波回路部へ
与える高周波妨害が低減できるとともに、高周波信号処
理回路の選局回路部は電圧制御発振回路と、混合器とが
集積化されたので、部品点数が減り、小型化の可能な高
周波信号処理ユニットが実現できる。

【００１６】請求項８に記載の発明の第２の集積回路に
は、第３の分周器に接続された第２の電圧制御発振回路
と、この第２の電圧制御発振回路の出力が一方の入力に
供給された第２の混合器と、この第２の混合器の出力が
供給された第２の混合器出力端子と、映像信号が入力さ
れる映像信号入力端子と、この映像信号入力端子と前記
第２の混合器の一方の入力との間に接続された波形整形
回路と、音声信号が入力される音声入力端子と、この音
声入力端子と前記第２の混合器の他方の入力との間に接
続されたＦＭ変調回路とを備えた請求項１に記載のＰＬ
Ｌ集積回路であり、複合化された高周波信号処理ユニッ
トの高周波信号処理回路としてのＲＦ変調回路部に、第
２の電圧制御発振回路と、第２の混合器と、波形整形回
路と、ＦＭ変調回路とが付加された、基準信号の入力端
子を有する第２の集積回路を用い、他の高周波信号処理
回路のＰＬＬ制御部には基準信号の入力端子を有した第
１の集積回路を用いることにより、前記基準信号は分周
器にて分周されるので、低周波数信号となり、各々の高
周波回路部へ与える高周波妨害が低減できるとともに、
高周波信号処理回路のＲＦ変調回路部は電圧制御発振回
路と、混合器と、波形整形回路と、ＦＭ変調回路とが集
積化されたので、部品点数が減り、小型化の可能な高周
波信号処理ユニットが実現できる。

【００１７】請求項９に記載の発明は、第１の集積回路
内に、第２の分周器に接続された第１の電圧制御発振回
路と、この第１の電圧制御発振回路の出力が一方の入力
に供給された第１の混合器と、この第１の混合器の出力
が供給される第１の混合器出力端子と、前記第１の混合
器の他方の入力に供給される第１の混合器入力端子とを
備えるとともに、第２の集積回路には、第３の分周器に
接続された第２の電圧制御発振回路と、この第２の電圧
制御発振回路の出力が一方の入力に供給された第２の混
合器と、この第２の混合器の出力が供給された第２の混
合器出力端子と、映像信号が入力される映像信号入力端
子と、この映像信号入力端子と前記第２の混合器の一方
の入力との間に接続された波形整形回路と、音声信号が
入力される音声入力端子と、この音声入力端子と前記第
２の混合器の他方の入力との間に接続されたＦＭ変調回
路とを備えた請求項１に記載のＰＬＬ集積回路であり、
複合化された高周波信号処理ユニットの高周波信号処理
回路としての選局回路部に、第１の電圧制御発振回路
と、第１の混合器とが付加された基準信号の出力端子を
有する第１の集積回路を用い、他の高周波信号処理回路
としてのＲＦ変調回路部に、第２の電圧制御発振回路
と、第２の混合器と、波形整形回路と、ＦＭ変調回路と
が付加された、基準信号の入力端子を有する第２の集積
回路を用いることにより、前記基準信号は分周器にて分
周されるので、低周波数信号となり、各々の高周波回路
部へ与える高周波妨害が低減できるとともに、高周波信
号処理回路の選局回路部は電圧制御発振回路と、混合器
とが集積化され、ＲＦ変調回路部は電圧制御発振回路
と、混合器と、波形整形回路と、ＦＭ変調回路とが集積
化されたので、部品点数が減り、小型化の実現が可能な
高周波信号処理ユニットを実現できる。

【００１８】以下、本発明の一実施の形態について図面
を参照しながら説明する。本発明の基準信号の出力端子
を有するＰＬＬ集積回路とこの基準信号の入力端子を有
するＰＬＬ集積回路を用いた高周波信号処理ユニット
は、図１に示すように、選局回路部（高周波信号処理回
路部の一例として用いた）と、ＲＦ変調回路部（高周波
信号処理回路部の一例として用いた）とで構成されてい
る。そして選局回路部は、ＲＦ信号が入力される入力端
子３１と、この入力端子３１に接続されたフィルタ回路
３２と、このフィルタ回路３２の出力に接続されたＲＦ
増幅器３３と、このＲＦ増幅器３３の出力に接続された
段間回路３４と、この段間回路３４の出力と電圧制御発
振回路（局部発振回路）３５の一方の出力とが各々入力
された混合器３６と、この混合器３６の出力が接続され
たＩＦ増幅器３７と、このＩＦ増幅器３７の出力が接続
されたＩＦ出力端子３８とを備えたものである。また、
前記電圧制御発振回路（局部発振回路）３５の発振周波
数を制御するＰＬＬ制御部を形成するＰＬＬ集積回路
（第１の集積回路の一例として用いた）８２は、基準発
振素子６１が接続端子１１０を介して接続された基準発
振回路６０と、この基準発振回路６０の出力信号を分周
する分周器４１と、前記電圧制御発振回路（局部発振回
路）３５の他方の出力が接続端子１１１を介して接続さ
れた分周器４２と、この分周器４２の出力と前記分周器
４１の一方の出力とがそれぞれ入力される位相比較器４
３と、この位相比較器４３の出力が供給される接続端子
１１２と、前記分周器４１の出力が接続された基準信号
の出力端子８８とで構成されている。そして前記接続端
子１１２はループフィルタ４４に供給され、このループ
フィルタ４４の出力は前記電圧制御発振回路（局部発振
回路）３５の入力に接続されて、前記電圧制御発振回路
（局部発振回路）３５の発振周波数のＰＬＬ制御を行っ
ている。

【００１９】一方、ＲＦ変調回路部は、映像信号が入力
される入力端子４５と、この入力端子４５に接続された
波形整形回路４６と、前記入力端子４５とは別に音声信
号が入力される入力端子４７と、この入力端子４７に接
続されたＦＭ変調回路４８と、このＦＭ変調回路４８の
出力と前記波形整形回路４６の出力と電圧制御発振回路
（キャリア発振回路）４９の一方の出力とが各々入力さ
れる混合器５０と、この混合器５０の出力が接続された
ＲＦ出力端子５１とを備えたものである。また、前記電
圧制御発振回路（キャリア発振回路）４９の発振周波数
を制御するＰＬＬ制御部を形成するＰＬＬ集積回路（第
２の集積回路の一例として用いた）８３は、前記ＰＬＬ
集積回路８２の基準信号の出力端子８８が接続される基
準信号の入力端子８９と、前記電圧制御発振回路（キャ
リア発振回路）４９の他方の出力が接続端子１１３を介
して接続された分周器５５の出力と、前記入力端子８９
の信号とがそれぞれ入力される位相比較器５６と、この
位相比較器５６の出力が供給される接続端子１１４とで
構成されている。そして前記接続端子１１４はループフ
ィルタ５７に接続され、このループフィルタ５７の出力
は前記電圧制御発振回路（キャリア発振回路）４９の入
力に接続されて、前記電圧制御発振回路（キャリア発振
回路）４９の発振周波数のＰＬＬ制御を行っている。

【００２０】以上のように構成された高周波信号処理ユ
ニットについて、以下にその動作を説明する。

【００２１】図１において、入力端子３１より入力され
たＲＦ信号（テレビ放送波）かに設定された希望チャン
ネル周波数をフィルタ回路３２（なお、このフィルタ回
路３２の通過周波数はセットマイコンのチャンネル設定
により可変）で抜き取り、ＲＦ増幅器３３でこのＲＦ信
号を増幅し、さらに段間回路３４で不要信号成分を除去
し、混合器３６に入力される。ここで電圧制御発振回路
（局部発振回路）３５の出力信号周波数は、ＰＬＬ集積
回路８２のＰＬＬ制御により設定された希望チャンネル
周波数より中間周波数（ＩＦ）分高い周波数を発生さ
せ、前記混合器３６で前記ＲＦ信号をＩＦ周波数に変換
し、ＩＦ増幅器３７で増幅されてＩＦ出力端子３８より
出力される。

【００２２】一方、ＲＦ変調回路部は、入力端子４５よ
り入力された映像信号は、波形整形回路４６により波形
整形され、混合器５０に入力される。ここで、電圧制御
発振回路（キャリア発振回路）４９から出力される映像
波は、ＰＬＬ集積回路８３のＰＬＬ制御により設定チャ
ンネル周波数で発振し、前記混合器５０で前記波形整形
した映像信号をＡＭ変調し、映像搬送波となる。また、
入力端子４７より入力された音声信号は、ＦＭ変調回路
４８によりＦＭ変調されるとともに、音声搬送波として
出力され、前記混合器５０により前記ＡＭ変調した映像
搬送波の副搬送波となり、ＲＦ出力端子５１より出力さ
れる。

【００２３】このとき、前記ＰＬＬ集積回路８２の基準
発振信号は、発振素子６１と基準発振回路６０で発生さ
れる。その後、前記ＰＬＬ集積回路８２内の分周器４１
で分周されて基準信号を得ている。そしてこの分周器４
１の出力は位相比較器４３に供給されるとともに、他方
の出力は基準信号の出力端子８８より出力されている。
そして、この出力端子８８より出力された基準信号は、
ＰＬＬ集積回路８３の基準信号の入力端子８９から入力
し、位相比較器５６に供給している。

【００２４】また、これらの高周波信号処理ユニット
は、一つの筐体８６内に選局回路部８４とＲＦ変調回路
８５とを金属製の仕切板８７で分離して実装している。
そして、発振素子６１とＰＬＬ集積回路８２とを選局回
路部８４内に構成し、ＰＬＬ集積回路８２内の分周器４
１の出力を基準信号の出力端子８８よりＲＦ変調回路部
８５内に構成したＰＬＬ集積回路８３の基準信号の入力
端子８９に供給している。このように、基準発振回路６
０の出力を分周器４１で分周して基準信号を低周波数に
することにより、基準信号の引き回しによる高周波信号
処理回路への種々の妨害を低減できる。

【００２５】なお、選局回路部８４内のＰＬＬ集積回路
８２の分周器４１の出力のうち一方は、ＰＬＬ集積回路
８２内の位相比較器４３に直接接続するとともに、他方
の出力は減衰器（図示せず）を介して基準信号の出力端
子８８に接続（ＰＬＬ集積回路８２外に前記減衰器を設
けても同様）し、選局回路部８４外へ出力され、ＲＦ変
調回路部８５内でＰＬＬ集積回路８３の基準信号の入力
端子８９に供給され、この入力端子８９が位相比較器５
６に増幅器（図示せず）を介して接続する構成（ＰＬＬ
集積回路８３外に前記増幅器を設けても同様）とすれ
ば、選局回路部８４からＲＦ変調回路部８５への基準信
号引き回しがたとえ長くなったとしても引き回し部分の
基準信号レベルは小さくなるので高周波妨害を低減で
き、しかも、ＰＬＬ集積回路８３の基準信号の入力端子
８９と位相比較器５６の間には増幅器を設けているので
ＰＬＬ集積回路８３も安定した動作ができる。

【００２６】また、選局回路部８４内のＰＬＬ集積回路
８２の分周器４１の出力と位相比較器４３の間に分周器
（図示せず）を設けたり、ＲＦ変調回路部８５内のＰＬ
Ｌ集積回路８３の基準信号の入力端子８９と位相比較器
５６の間に分周器（図示せず）を設けたりすることで、
選局回路部８５の電圧制御発振回路（局部発振回路）３
５の出力周波数ステップ及び、ＲＦ変調回路部８５内の
電圧制御発振回路（キャリア発振回路）４９の出力周波
数ステップを各々任意に変えることができる。

【００２７】また、選局回路部８４内のＰＬＬ集積回路
８２の分周器４１の出力のうち一方は、ＰＬＬ集積回路
８２内の位相比較器４３に直接接続するとともに、他方
の出力はＤ／Ａコンバータもしくはローパスフィルタ
（図示せず）を介して基準信号の出力端子８８に接続
（ＰＬＬ集積回路８２外に前記Ｄ／Ａコンバータもしく
はローパスフィルタを設けても同様）し、選局回路部８
４外へ出力され、ＲＦ変調回路部８５内でＰＬＬ集積回
路８３の基準信号入力端子８９に供給され、この入力端
子８９が位相比較器５６にＡ／Ｄコンバータ（図示せ
ず）を介して接続する構成（ＰＬＬ集積回路８３外に前
記Ａ／Ｄコンバータを設けても同様）とすれば、選局回
路部８４から出力される基準信号は、Ｄ／Ａコンバータ
もしくはローパスフィルタで高周波成分を除去されるの
で、ＲＦ変調回路部８５への基準信号引き回しによる高
周波妨害はさらに低減でき、しかも、ＰＬＬ集積回路８
３の基準信号の入力端子８９と位相比較器５６の間には
Ａ／Ｄコンバータを設けているのでＰＬＬ集積回路８３
も安定した動作ができる。

【００２８】また、第１のＰＬＬ集積回路８２の位相比
較器４３の前記分周器を設けたり、分周器４１の後段に
前記減衰器、ローパスフィルタ、Ｄ／Ａコンバータ等を
組み合わせた構成や、第２のＰＬＬ回路の位相比較器５
６の前段に分周器、増幅器及びＡ／Ｄコンバータ等を組
み合わせた構成としても前記の各効果は同様に得る事が
できる。

【００２９】また、選局回路部８４内のＰＬＬ集積回路
８２の基準信号の出力端子８８の出力は、ＲＦ変調回路
部８５のＰＬＬ集積回路８３の基準信号の入力端子８９
にのみ接続されるだけでなく、例えば選局回路から出力
されるＩＦ信号を映像／音声信号に復調する復調回路
（高周波回路部の一例である）のＰＬＬ集積回路への基
準信号の入力端子へと供給しても、同様な効果が得られ
る事になる。

【００３０】さらに、発振素子６１とＰＬＬ集積回路８
２をＲＦ変調回路部８５内に実装し、ＰＬＬ集積回路８
３を選局回路部８４内に実装しても同様の効果が得られ
る。

【００３１】さらに、また、これらの選局回路部８４、
ＲＦ変調回路部８５、復調回路部を金属製の同一筐体内
に実装すれば、小型化を図ることができるし、別々の金
属製筐体に実装すれば、それぞれ仕向地の変わった高周
波信号処理ユニットに組み立てるとき、合理的である。

【００３２】なお、このＰＬＬ集積回路８２内に混合器
３６と電圧制御発振回路（局部発振回路）３５を実装す
ることもできる。

【００３３】また、ＰＬＬ集積回路８３内に混合器５０
と電圧制御発振回路（キャリア発振回路）４９及び波形
整形回路４６、ＦＭ変調回路４８を実装してもよい。こ
のことより、高周波信号処理回路の小型化が図れるとと
もに、高周波信号処理ユニットの小型化・ローコスト化
を図ることができる。

【００３４】

【発明の効果】以上のように本発明の基準信号の出力端
子を有するＰＬＬ集積回路とこの基準信号の入力端子を
有するＰＬＬ集積回路は、第１の集積回路の基準発振回
路で発生する発振信号を分周し、この分周信号を第２の
ＰＬＬ集積回路の基準信号の入力端子に供給される構成
としているので、基準信号の配線引き回しが低周波数で
でき、高周波信号処理回路への種々妨害が低減される。
また、高周波信号処理ユニットにこの第１、第２の集積
回路を用いれば、発振素子が一つでよく、且つ基準発振
回路及び分周器が共用できるので、部品点数が減り、小
型化が実現できるとともに、低コスト化に寄与する。

【００３５】さらに、発振素子及び、基準発振回路で発
生した信号を分周器で分周した分周信号を基準信号の出
力端子より、他ＰＬＬ回路の基準信号の入力端子へ引き
回す構成としたことで、複数のＰＬＬ回路に接続して
も、基準発振回路の安定度も確保できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるＰＬＬ集積回路で
構成された高周波信号処理ユニットのブロック図

【図２】（ａ）は、従来のＰＬＬ集積回路で構成された
高周波回路としての選局回路部のブロック図 （ｂ）は、同、ＲＦ変調回路部のブロック図

【符号の説明】

４１ 分周器 ４３ 位相比較器 ５６ 位相比較器 ６０ 基準発振回路 ６１ 発振素子 ８２ 基準信号の出力端子を有したＰＬＬ集積回路 ８３ 基準信号の入力端子を有したＰＬＬ集積回路 ８４ 選局回路部 ８５ ＲＦ変調回路部 ８８ 基準信号の出力端子 ８９ 基準信号の入力端子

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１の集積回路と、この第１の集積回路
   に接続される第２の集積回路とから成り、前記第１の集
   積回路は、発振素子に接続される第１の入力端子と、こ
   の第１の入力端子に接続された基準発振回路と、この基
   準発振回路の出力が接続された第１の分周器と、この第
   １の分周器の出力が一方の入力に供給されるとともに他
   方の入力には第２の分周器の出力が接続された第１の位
   相比較器と、この第１の位相比較器の出力を第１のルー
   プフィルタに供給する第１の出力端子と、第１の電圧制
   御発振回路の出力を入力し前記第２の分周器にその信号
   を供給する第１の発振信号入力端子とを備え、前記第１
   の分周器の出力である基準信号を出力する出力端子を有
   するとともに、前記第２の集積回路は、前記基準信号が
   入力される第２の入力端子と、この第２の入力端子の信
   号が一方の入力に供給されるとともに他方の入力には第
   ３の分周器の出力が接続された第２の位相比較器と、こ
   の第２の位相比較器の出力を第２のループフィルタに供
   給する第２の出力端子と、第２の電圧制御発振回路の出
   力を入力し前記第３の分周器にその信号を供給する第２
   の発振信号入力端子とを備えたＰＬＬ集積回路。
2. 【請求項２】 第１の分周器の出力と基準信号を出力す
   る出力端子との間に減衰器を設けるとともに、第２の入
   力端子と第２の位相比較器の一方の入力との間に増幅器
   を設けた請求項１に記載のＰＬＬ集積回路。
3. 【請求項３】 第１の分周器の出力と第１の位相比較器
   の一方の入力との間に第４の分周器を設けた請求項１に
   記載のＰＬＬ集積回路。
4. 【請求項４】 第２の入力端子と第２の位相比較器の一
   方の入力との間に第４の分周器を設けた請求項１に記載
   のＰＬＬ集積回路。
5. 【請求項５】 第１の分周器の出力と第１の位相比較器
   の一方の入力との間に第４の分周器を設けるとともに、
   第２の入力端子と第２の位相比較器の一方の入力との間
   に第５の分周器を設けた請求項１に記載のＰＬＬ集積回
   路。
6. 【請求項６】 第１の分周器の出力と第２の出力端子と
   の間にローパスフィルタ回路もしくは、デジタル信号を
   アナログ信号に変更する変換器（以降Ｄ／Ａコンバータ
   と呼ぶ）を設けるとともに、第２の入力端子と第２の位
   相比較器の一方の入力との間にアナログ信号をデジタル
   信号に変換する変換器（以降Ａ／Ｄコンバータと呼ぶ）
   を設けた請求項１に記載のＰＬＬ集積回路。
7. 【請求項７】 第１の集積回路内に、第２の分周器に接
   続された第１の電圧制御発振回路と、この第１の電圧制
   御発振回路の出力が一方の入力に供給された第１の混合
   器と、この第１の混合器の出力が供給される第１の混合
   器出力端子と、前記第１の混合器の他方の入力に供給さ
   れる第１の混合器入力端子とを備えた請求項１に記載の
   ＰＬＬ集積回路。
8. 【請求項８】 第２の集積回路内には、第３の分周器に
   接続された第２の電圧制御発振回路と、この第２の電圧
   制御発振回路の出力が一方の入力に供給された第２の混
   合器と、この第２の混合器の出力が供給された第２の混
   合器出力端子と、映像信号が入力される映像信号入力端
   子と、この映像信号入力端子と前記第２の混合器の一方
   の入力との間に接続された波形整形回路と、音声信号が
   入力される音声入力端子と、この音声入力端子と前記第
   ２の混合器の他方の入力との間に接続されたＦＭ変調回
   路とを備えた請求項１に記載のＰＬＬ集積回路。
9. 【請求項９】 第１の集積回路内に、第２の分周器に接
   続された第１の電圧制御発振回路と、この第１の電圧制
   御発振回路の出力が一方の入力に供給された第１の混合
   器と、この第１の混合器の出力が供給される第１の混合
   器出力端子と、前記第１の混合器の他方の入力に供給さ
   れる第１の混合器入力端子とを備えるとともに、第２の
   集積回路には、第３の分周器に接続された第２の電圧制
   御発振回路と、この第２の電圧制御発振回路の出力が一
   方の入力に供給された第２の混合器と、この第２の混合
   器の出力が供給された第２の混合器出力端子と、映像信
   号が入力される映像信号入力端子と、この映像信号入力
   端子と前記第２の混合器の一方の入力との間に接続され
   た波形整形回路と、音声信号が入力される音声入力端子
   と、この音声入力端子と前記第２の混合器の他方の入力
   との間に接続されたＦＭ変調回路とを備えた請求項１に
   記載のＰＬＬ集積回路。