JPH11162980A5 - - Google Patents
Info
- Publication number
- JPH11162980A5 JPH11162980A5 JP1997324794A JP32479497A JPH11162980A5 JP H11162980 A5 JPH11162980 A5 JP H11162980A5 JP 1997324794 A JP1997324794 A JP 1997324794A JP 32479497 A JP32479497 A JP 32479497A JP H11162980 A5 JPH11162980 A5 JP H11162980A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- opening
- bonding pad
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32479497A JP3544464B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32479497A JP3544464B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11162980A JPH11162980A (ja) | 1999-06-18 |
| JP3544464B2 JP3544464B2 (ja) | 2004-07-21 |
| JPH11162980A5 true JPH11162980A5 (enExample) | 2004-10-14 |
Family
ID=18169763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32479497A Expired - Fee Related JP3544464B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544464B2 (enExample) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2364170B (en) * | 1999-12-16 | 2002-06-12 | Lucent Technologies Inc | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads and a process to form the same |
| JP3685722B2 (ja) | 2001-02-28 | 2005-08-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP2003218114A (ja) | 2002-01-22 | 2003-07-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005243907A (ja) * | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置 |
| JP4886396B2 (ja) * | 2006-07-03 | 2012-02-29 | キヤノン株式会社 | 反射型液晶表示パネルに用いられる半導体基板の製造方法 |
| US20110156260A1 (en) * | 2009-12-28 | 2011-06-30 | Yu-Hua Huang | Pad structure and integrated circuit chip with such pad structure |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03227539A (ja) * | 1990-02-01 | 1991-10-08 | Matsushita Electron Corp | 半導体装置 |
| JP2972484B2 (ja) * | 1993-05-10 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH06326150A (ja) * | 1993-05-12 | 1994-11-25 | Sony Corp | パッド構造 |
| JP2560625B2 (ja) * | 1993-10-29 | 1996-12-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH07201909A (ja) * | 1993-12-28 | 1995-08-04 | Toshiba Corp | 半導体装置 |
| JP3396790B2 (ja) * | 1994-08-02 | 2003-04-14 | 富士通株式会社 | 半導体装置及びその製造方法 |
-
1997
- 1997-11-26 JP JP32479497A patent/JP3544464B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| US5834365A (en) | Method of forming a bonding pad | |
| US6747355B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3526376B2 (ja) | 半導体装置及びその製造方法 | |
| US6867070B2 (en) | Bonding pad structure of a semiconductor device and method for manufacturing the same | |
| JP3672752B2 (ja) | デュアルダマシン構造体とその形成方法 | |
| KR100835382B1 (ko) | 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조 및 그것의 제조 방법 | |
| US6566752B2 (en) | Bonding pad and method for manufacturing it | |
| US20010001742A1 (en) | Method of fabricating a dual -damascene structure in an integrated cirtcuit with multilevel-interconnect strcture | |
| JP4138232B2 (ja) | ストレスを減少してパッドの下に回路を入れることができるようにするためのデュアル食刻ボンドパッド構造およびそれを形成するための方法 | |
| TWI344685B (en) | An integrated circuit device and a process for forming the same | |
| JP2008300675A (ja) | 半導体装置 | |
| JP3544464B2 (ja) | 半導体装置およびその製造方法 | |
| US6180506B1 (en) | Upper redundant layer for damascene metallization | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| JPH11162980A5 (enExample) | ||
| JP2002222811A (ja) | 半導体装置およびその製造方法 | |
| JP2004140093A (ja) | ボンディングパッド及びその形成方法 | |
| US11715710B2 (en) | Method of treatment of an electronic circuit for a hybrid molecular bonding | |
| JPH1154508A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JP3628903B2 (ja) | 半導体装置の製造方法 | |
| JP2003031574A (ja) | 半導体装置およびその製造方法 | |
| JP2000195951A (ja) | 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法 | |
| JP2005175055A (ja) | 半導体装置及び半導体装置の製造方法 |