JPH11111976A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11111976A
JPH11111976A JP9265879A JP26587997A JPH11111976A JP H11111976 A JPH11111976 A JP H11111976A JP 9265879 A JP9265879 A JP 9265879A JP 26587997 A JP26587997 A JP 26587997A JP H11111976 A JPH11111976 A JP H11111976A
Authority
JP
Japan
Prior art keywords
layer
conductive type
conductivity type
source
type base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9265879A
Other languages
English (en)
Other versions
JP3329707B2 (ja
Inventor
Hideki Okumura
秀樹 奥村
Akihiko Osawa
明彦 大澤
Yoshiaki Baba
嘉朗 馬場
Noboru Matsuda
昇 松田
Masanobu Tsuchiya
政信 土谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26587997A priority Critical patent/JP3329707B2/ja
Priority to US09/159,122 priority patent/US6060747A/en
Publication of JPH11111976A publication Critical patent/JPH11111976A/ja
Priority to US09/679,387 priority patent/US6354825B1/en
Application granted granted Critical
Publication of JP3329707B2 publication Critical patent/JP3329707B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Rotary Pumps (AREA)
  • Applications Or Details Of Rotary Compressors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、トレンチの配列パターン及びソー
スとベースにおける同時コンタクトの改善により、チャ
ネル密度の向上を図る。 【解決手段】 半導体層表面における第１導電型ソース
層１３と第２導電型ベース層１２とからなるソース電極
とのコンタクト領域Ｃを略マトリックス状に点在させ、
且つ各コンタクト領域を交互に迂回するように方形波状
のトレンチ１４を設けるように、トレンチの配列パター
ン及びソースとベースにおける同時コンタクトを改善
し、単位面積当りのトレンチ密度（チャネル密度）を増
加させた半導体装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トレンチ型の埋込
み絶縁ゲートを有する半導体装置に係わり、特に、トレ
ンチの配列パターン及びソースとベースの同時コンタク
トの方式を改善することにより、チャネル密度を向上し
得る半導体装置に関する。
【０００２】
【従来の技術】従来、スイッチング素子としての半導体
装置では、プレーナ構造よりもチップ単位面積当りのセ
ル数を増加でき、オン抵抗の低減を図り得るトレンチ構
造が広く知られている。
【０００３】図６はこの種のトレンチ構造を有する半導
体装置の半導体層の構成を示す平面図であり、図７は図
６の７−７線矢視断面図である。なお、図７は、半導体
層の断面構成に加え、図６では省略された電極構造をも
示している。この半導体装置では、ｎ- 型基板１上にｐ
型ベース層２が形成されている。ｐ型ベース層２表面に
は選択的にストライプ状に２．６μｍ幅のｎ+ 型ソース
層３が１μｍ間隔を有してｐ型ベース層２を露出させる
ように形成されている。また、ｎ+ 型ソース層３の中央
部に沿って０．６μｍ幅のストライプ状のトレンチ４が
ｐ型ベース層を貫通してｎ- 型基板１に到達する深さま
で形成されている。すなわち、各トレンチ４の間隔Ｔ0
は、３μｍとなる。また、各トレンチ４は、ゲート絶縁
膜５を介してポリシリコン等からなるゲート電極６が埋
め込まれている。また、各トレンチ４上部及びその両側
のｎ+ 型ソース層３の中央領域上には、層間絶縁膜７が
ストライプ状に形成されている。各層間絶縁膜７上に
は、各層間絶縁膜７の間から露出されるｎ+ 型ソース層
３及びｐ型ベース層２上にコンタクトするようにソース
電極８が形成されている。
【０００４】ここで、ｎ+ 型ソース層３及びｐ型ベース
層２とのコンタクト領域は、各トレンチ４の相互間に形
成され、１μｍという十分な合わせマージンの設定によ
り、トレンチゲートとの短絡が阻止されている。
【０００５】一方、ｎ- 型基板１の裏面には、ｎ+ 型ド
レイン層９を介してドレイン電極１０が形成されてい
る。なお、この半導体装置は、ドレイン層がｎ+ 型なの
で、縦型ＭＯＳＦＥＴとなる。また、ｎ+ 型ドレイン層
９に代えて、ｐ+ 型ドレイン層を有する場合、半導体装
置は縦型ＩＧＢＴとなる。また、ｐ+ 型ドレイン層を有
し、且つトレンチ４の幅や間隔及び深さ等が正孔をｎ-
型基板１に蓄積するよう適切に設定されると、半導体装
置はＩＥＧＴとなる。
【０００６】このような半導体装置は、オン抵抗を低減
させる観点から、単位面積当りのチャネル幅を長くする
ことにより、チャネル密度の向上が図られている。な
お、周知の如く、チャネルはオン状態でトレンチ４側壁
に沿ってｐ型ベース層２内に形成される。すなわち、チ
ャネル密度はトレンチ密度に比例する。そこでチャネル
密度を向上させるために、具体的には、トレンチ間隔Ｔ
0 を狭める等によるトレンチ密度の向上が図られてい
る。
【０００７】
【発明が解決しようとする課題】しかしながら、以上の
ような半導体装置では、コンタクト領域とトレンチゲー
トとの間に合わせマージンを設定する必要がある。この
ため、トレンチ間隔Ｔ0が合わせマージンに律速（支
配）されるので、トレンチ間隔Ｔ0 を狭めることが困難
となっており、トレンチ密度の向上が難しくなってい
る。
【０００８】本発明は上記実情を考慮してなされたもの
で、トレンチの配列パターン及びソースとベースにおけ
る同時コンタクトの改善により、チャネル密度を向上し
得る半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の骨子は、コンタ
クト領域を局在させることにより、合わせマージンを要
する領域をも局在させ、コンタクト領域以外の領域にお
いて、他のトレンチとの間隔を狭めたり、自己のトレン
チを高密度に形成する等により、全体としてトレンチ密
度（チャネル密度）を増大させることにある。
【００１０】ここで、コンタクト領域の局在パターンは
任意に適用可能である。例えば多角形又は正多角形を一
面に敷きつめた形状を仮定し、その多角形又は正多角形
の頂点の位置にコンタクト領域を配置した局在パターン
としてもよい。この場合、正多角形の方が電流を均一に
流す観点から好ましい。また、チャネル密度向上の観点
から、最密構造に対応する正三角形のパターンを用いる
ことが好ましい。
【００１１】同様に、トレンチの配列パターンは任意に
適用可能である。例えば、コンタクト領域を迂回するよ
うに方形波状又は台形パルス波状の平面形状を適用して
もよい。また、コンタクト領域を囲むように櫛歯状の平
面形状を用いてもよい。
【００１２】さて、以上のような本発明の骨子に基づい
て、具体的には以下のような手段が講じられる。請求項
１に対応する発明は、第１導電型高抵抗層と、前記第１
導電型高抵抗層上に形成された第２導電型ベース層と、
前記第２導電型ベース層を略マトリックス状に点在させ
て露出するように前記第２導電型ベース層表面に選択的
に形成された第１導電型ソース層と、前記第１導電型ソ
ース層から第２導電型ベース層を貫通して前記第１導電
型高抵抗層に到達する深さまで選択的に形成され、前記
露出された各第２導電型ベース層を交互に迂回するよう
に方形波状の平面形状を有する複数のトレンチと、前記
各トレンチ内にゲート絶縁膜を介して埋込み形成された
ゲート電極と、前記各第２導電型ベース層とその近傍の
第１導電型ソース層とを露出させるように前記第１導電
型ソース層上に選択的に形成された層間絶縁層と、前記
各第２導電型ベース層とその近傍の第１導電型ソース層
とにコンタクトして前記層間絶縁層上に形成されたソー
ス電極と、前記第１導電型高抵抗層における前記第２導
電型ベース層とは反対面に形成されたドレイン層と、前
記ドレイン層上に形成されたドレイン電極とを備えた半
導体装置である。
【００１３】また、請求項２に対応する発明は、請求項
１に対応する半導体装置において、前記各トレンチとし
ては、前記方形波状の平面形状に代えて、台形パルス波
状の平面形状を有する半導体装置である。
【００１４】さらに、請求項３に対応する発明は、請求
項１又は請求項２に対応する半導体装置において、前記
ソース電極とのコンタクト領域を挟む位置の各トレンチ
間の距離が、他の位置の各トレンチ間の距離よりも長い
半導体装置である。
【００１５】また、請求項４に対応する発明は、第１導
電型高抵抗層と、前記第１導電型高抵抗層上に形成され
た第２導電型ベース層と、前記第２導電型ベース層を連
続的に略三角形状を展開する配置に点在させて露出する
ように前記第２導電型ベース層表面に選択的に形成され
た第１導電型ソース層と、前記第１導電型ソース層から
第２導電型ベース層を貫通して前記第１導電型高抵抗層
に到達する深さまで選択的に形成され、前記露出された
各第２導電型ベース層を互いに分離するように櫛歯状の
平面形状を有する複数のトレンチと、前記各トレンチ内
にゲート絶縁膜を介して埋込み形成されたゲート電極
と、前記各第２導電型ベース層とその近傍の第１導電型
ソース層とを露出させるように前記第１導電型ソース層
上に選択的に形成された層間絶縁層と、前記各第２導電
型ベース層とその近傍の第１導電型ソース層とにコンタ
クトして前記層間絶縁層上に形成されたソース電極と、
前記第１導電型高抵抗層における前記第２導電型ベース
層とは反対面に形成されたドレイン層と、前記ドレイン
層上に形成されたドレイン電極とを備えた半導体装置で
ある。
【００１６】なお、前記第１導電型高抵抗層と前記ドレ
イン電極との間のドレイン層は、電気伝導型が任意に設
定可能である。例えば、ドレイン層が第１導電型である
場合、半導体装置はＭＯＳＦＥＴとなる。一方、ドレイ
ン層が第２導電型である場合、半導体装置はＩＧＢＴと
なる。また、ドレイン層が第２導電型であり、且つトレ
ンチ幅やトレンチ間隔が正孔を第１導電型高抵抗層中に
蓄積するために適切に設定されていると、半導体装置は
ＩＥＧＴとなる。（作用）従って、請求項１に対応する
発明は以上のような手段を講じたことにより、半導体層
表面における第１導電型ソース層と第２導電型ベース層
とからなるソース電極とのコンタクト領域を略マトリッ
クス状に点在させ、且つ各コンタクト領域を交互に迂回
するように方形波状のトレンチを設けるように、トレン
チの配列パターン及びソースとベースにおける同時コン
タクトを改善し、単位面積当りのトレンチ密度を増加さ
せたことにより、チャネル密度を向上させることができ
る。
【００１７】また、請求項２に対応する発明は、トレン
チの平面形状を台形パルス波状に代えた構成であり、請
求項１に対応する作用と同様の作用を奏することができ
る。また、請求項３に対応する発明は、ソース電極との
コンタクト領域を挟む位置の各トレンチ間の距離が、他
の位置の各トレンチ間の距離よりも長いので、請求項１
又は請求項２に対応する作用に加え、トレンチ下部の領
域にてキャリアを蓄積させ易い。このため、キャリアの
蓄積を要するＩＧＢＴやＩＥＧＴ等でオン抵抗の低減を
期待でき、特性の向上を図ることができる。
【００１８】さらに、請求項４に対応する発明は、半導
体層表面における第１導電型ソース層と第２導電型ベー
ス層とのコンタクト領域を連続的に略三角形状を展開す
る配置に点在させ、且つ各コンタクト領域を互いに分離
するように櫛歯状のトレンチを設けることにより、前述
した略マトリックス状のコンタクト領域を方形波状又は
台形パルス波状に迂回する平面構成よりも、単位面積当
りのトレンチ密度をより一層増加できるので、請求項１
又は請求項２に対応する作用に加え、さらに、チャネル
密度を向上させることができる。
【００１９】
【発明の実施の形態】以下、本発明に係る各実施形態に
ついて図面を参照しながら説明する。 （第１の実施形態）図１は本発明の第１の実施形態に係
る半導体装置の半導体層の構成を示す平面図であり、図
２は図１の２−２線矢視断面図である。なお、図２は、
半導体層の断面構成に加え、図１では省略された電極構
造をも示している。この半導体装置では、ｎ- 型基板１
１上にｐ型ベース層１２が形成されている。ｐ型ベース
層１２表面には、ｐ型ベース層１２を略マトリックス状
に点在させて露出するように、ｐ型ベース層１２のコン
タクト領域を除く全面にイオン注入もしくは固相拡散に
より、ｎ+ 型ソース層１３が選択的に形成されている。
なお、１点当りのｐ型ベース層１２の露出寸法は、ここ
では縦１μｍ×横１μｍとした。また、ｎ+ 型ソース層
１３表面には、露出された各ｐ型ベース層１２を交互に
迂回するように方形波状の平面形状を有する複数のトレ
ンチ１４が、ｎ+ 型ソース層１３からｐ型ベース層１２
を貫通してｎ- 型基板１１に到達する深さまで選択的に
０．６μｍ幅で形成されている。各トレンチ１４は、ゲ
ート絶縁膜１５を介してポリシリコン等からなるゲート
電極１６が埋め込まれている。また、ｎ+ 型ソース層１
３上には、各ｐ型ベース層１２とその周囲０．５μｍ幅
のｎ+ 型ソース層１３とからなるコンタクト領域Ｃを露
出させるように、層間絶縁層１７が選択的に形成されて
いる。層間絶縁膜１７上には、層間絶縁膜１７の間から
露出されるｎ+ 型ソース１３層及びｐ型ベース層１２上
にコンタクトするようにＡｌのソース電極１８が形成さ
れている。
【００２０】ここで、ｎ+ 型ソース層１３及びｐ型ベー
ス層１２とのコンタクト領域Ｃは、各トレンチ１４の相
互間に形成され、ｎ+ 型ソース層１３の周囲０．５μｍ
幅の合わせマージンの設定により、トレンチゲートとの
短絡が阻止されている。また、これにより、ソース電極
１８とのコンタクト領域Ｃを挟む位置の各トレンチ１４
間の距離Ｔ1 は、従来と同じく、３μｍとなる。この３
μｍは、横１μｍのｐ型ベース層１２と、その両側の夫
々０．５μｍ幅のｎ+ 型ソース層１３と、その両側の夫
々０．５μｍ幅の合わせマージンとの合計である。な
お、本発明に係るソース電極１８とのコンタクト領域Ｃ
を挟まない位置の各トレンチ１４間の距離Ｔ2 は、１μ
ｍとし、コンタクト領域Ｃを挟む位置の各トレンチ１４
間の距離Ｔ1 よりも短くなっている（Ｔ2 ＜Ｔ1 ）。
【００２１】一方、ｎ- 型基板１１の裏面には、ｎ+ 型
ドレイン層１９を介してドレイン電極２０が形成されて
いる。以上のような構成により、本実施形態に係る半導
体装置は、ソース電極１８とのコンタクト領域Ｃを局在
させると共に、合わせマージンを要する領域を局在さ
せ、コンタクト領域Ｃ以外の領域において、他のトレン
チ１４との間隔Ｔ2 を狭めることにより、全体としてト
レンチ密度を増大させている。
【００２２】具体的には、半導体層表面におけるｎ+ 型
ソース層１３とｐ型ベース層１２とからなるソース電極
１８とのコンタクト領域Ｃを略マトリックス状に点在さ
せ、且つ各コンタクト領域Ｃを交互に迂回するように方
形波状のトレンチ１４を設けるように、トレンチ１４の
配列パターン及びソースとベースにおける同時コンタク
トを改善し、単位面積当りのトレンチ密度を増加させた
ことにより、チャネル密度を向上させることができる。
【００２３】例えば、本実施形態の半導体装置は、前述
した寸法通り、ソース電極１８とのコンタクト領域Ｃを
挟む位置の各トレンチ１４間の距離Ｔ1 を３μｍとし、
ソース電極１８とのコンタクト領域Ｃを挟まない位置の
各トレンチ１４間の距離Ｔ２を１μｍとした場合、チャ
ネル密度が９．８ｍ／ｃｍ２ となる。また同条件で、
コンタクト領域Ｃを挟まない位置の各トレンチ１４間の
距離Ｔ2 を０．６μｍとした場合、チャネル密度が約１
１．１ｍ／ｃｍ2 となる。
【００２４】一方、従来のストライプ構造をもつ半導体
装置は、同様に、ソース電極８とのコンタクト領域を挟
む位置の各トレンチ４間の距離Ｔ0 を３μｍとした場
合、チャネル密度が約５．５ｍ／ｃｍ2 となる。
【００２５】すなわち、本実施形態によれば、従来に比
べ、約２倍もチャネル密度を増大させることができる。
なお、本実施形態では、ｎ+ 型ドレイン層１９を用いた
縦型ＭＯＳＦＥＴの場合を説明したが、これに限らず、
前述した通り、ｎ+ 型ドレイン層１９に代えてｐ+ 型ド
レイン層を用い、ＩＧＢＴ又はＩＥＧＴとしても同様の
効果を得ることができる。これは以下の各実施形態にお
いても同様である。
【００２６】また、ソース電極１８とのコンタクト領域
Ｃを挟む位置の各トレンチ１４間の距離Ｔ1 に比べ、コ
ンタクト領域Ｃを挟まない位置の各トレンチ１４間の距
離Ｔ2 が短いことにより、キャリア（正孔）の蓄積を生
じ易いため、キャリアの蓄積を要するＩＧＢＴやＩＥＧ
Ｔ等でオン抵抗の低減を期待でき、特性の向上を図るこ
とができる。また、ＩＧＢＴやＩＥＧＴの場合、コンタ
クト領域Ｃを挟まない位置から、ソース電極１８とのコ
ンタクト領域Ｃが離れているため、キャリアの閉込め効
果により、キャリアのライフタイムが長くなるので、オ
ン電圧を低下させることができる。
【００２７】なお、ＩＥＧＴ（又はＩＧＢＴ）の場合、
図１の３−３線矢視断面図としての図３に示すように、
ソース電極１８とのコンタクト領域Ｃを挟まない位置の
各トレンチ１４間において、ｎ+ 型ソース層１３を省略
してもよい。 （第２の実施形態）図４は本発明の第２の実施形態に係
る半導体装置の半導体層の構成を示す平面図であり、図
１と同一部分には同一符号を付してその詳しい説明を省
略し、ここでは異なる部分についてのみ述べる。なお、
以下の各実施形態についても同一部分には同一符号を付
して重複した説明を省略する。
【００２８】すなわち、本実施形態は、第１に実施形態
の変形形態であり、各トレンチ１４ａとしては、方形波
状の平面形状に代えて、台形パルス波状の平面形状を有
する構成としたものである。また、コンタクト領域Ｃ1
は八角形状の平面形状を有している。
【００２９】以上のような構成としても、第１の実施形
態と同様の効果を得ることができる。 （第３の実施形態）図５は本発明の第３の実施形態に係
る半導体装置の半導体層の構成を示す平面図であり、図
１の変形構成を示している。
【００３０】すなわち、本実施形態は、第１の実施形態
の変形形態であり、具体的には、コンタクト領域の局在
パターンと、トレンチの平面形状とを変えたものであ
る。ここで、コンタクト領域Ｃ2 のｐ型ベース層１２
は、連続的に略三角形状を展開する配置に点在して、ｎ
+ 型ソース層１３から露出されている。すなわち、コン
タクト領域Ｃ2 は、三角形を連続的に一面に敷きつめた
形状を仮定し、その三角形の頂点の位置に局在して配置
されている。
【００３１】また、各トレンチ１４ｂは、このコンタク
ト領域Ｃ2 を互いに分離するように櫛歯状の平面形状を
有している。また、櫛歯状のトレンチの背骨方向に沿っ
た各歯間の断面構造は、図７に示す構造と同様である。
【００３２】以上のような構成により、前述した略マト
リックス状のコンタクト領域を方形波状又は台形パルス
波状に迂回する平面構成よりも、単位面積当りのトレン
チ密度をより一層増加できるので、第１又は第２の実施
形態の効果に加え、さらに、チャネル密度を向上させる
ことができる。その他、本発明はその要旨を逸脱しない
範囲で種々変形して実施できる。
【００３３】
【発明の効果】以上説明したように本発明によれば、ト
レンチの配列パターン及びソースとベースにおける同時
コンタクトの改善により、チャネル密度を向上できる半
導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の半
導体層の構成を示す平面図
【図２】図１の２−２線矢視断面図
【図３】同実施の形態における変形構成を示す図１の３
−３線矢視断面図
【図４】本発明の第２の実施形態に係る半導体装置の半
導体層の構成を示す平面図
【図５】本発明の第３の実施形態に係る半導体装置の半
導体層の構成を示す平面図
【図６】従来のトレンチ構造を有する半導体装置の半導
体層の構成を示す平面図
【図７】図６の７−７線矢視断面図
【符号の説明】
１１…ｎ- 型基板 １２…ｐ型ベース層 １３…ｎ+ 型ソース層 １４，１４ａ，１４ｂ…トレンチ １５…ゲート絶縁膜 １６…ゲート電極 １７…層間絶縁層 １８…ソース電極 １９…ｎ+ 型ドレイン層 ２０…ドレイン電極 Ｃ，Ｃ1 ，Ｃ2 …コンタクト領域 Ｔ1 ，Ｔ2 …トレンチ間隔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松田 昇 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内 (72)発明者 土谷 政信 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝多摩川工場内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型高抵抗層と、 前記第１導電型高抵抗層上に形成された第２導電型ベー
    ス層と、 前記第２導電型ベース層を略マトリックス状に点在させ
    て露出するように前記第２導電型ベース層表面に選択的
    に形成された第１導電型ソース層と、 前記第１導電型ソース層から第２導電型ベース層を貫通
    して前記第１導電型高抵抗層に到達する深さまで選択的
    に形成され、前記露出された各第２導電型ベース層を交
    互に迂回するように方形波状の平面形状を有する複数の
    トレンチと、 前記各トレンチ内にゲート絶縁膜を介して埋込み形成さ
    れたゲート電極と、 前記各第２導電型ベース層とその近傍の第１導電型ソー
    ス層とを露出させるように前記第１導電型ソース層上に
    選択的に形成された層間絶縁層と、 前記各第２導電型ベース層とその近傍の第１導電型ソー
    ス層とにコンタクトして前記層間絶縁層上に形成された
    ソース電極と、 前記第１導電型高抵抗層における前記第２導電型ベース
    層とは反対面に形成されたドレイン層と、 前記ドレイン層上に形成されたドレイン電極とを備えた
    ことを特徴とする半導体装置。
  2. 【請求項２】 請求項１に記載の半導体装置において、 前記各トレンチは、前記方形波状の平面形状に代えて、
    台形パルス波状の平面形状を有することを特徴とする半
    導体装置。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置において、 前記ソース電極とのコンタクト領域を挟む位置の各トレ
    ンチ間の距離は、他の位置の各トレンチ間の距離よりも
    長いことを特徴とする半導体装置。
  4. 【請求項４】 第１導電型高抵抗層と、 前記第１導電型高抵抗層上に形成された第２導電型ベー
    ス層と、 前記第２導電型ベース層を連続的に略三角形状を展開す
    る配置に点在させて露出するように前記第２導電型ベー
    ス層表面に選択的に形成された第１導電型ソース層と、 前記第１導電型ソース層から第２導電型ベース層を貫通
    して前記第１導電型高抵抗層に到達する深さまで選択的
    に形成され、前記露出された各第２導電型ベース層を互
    いに分離するように櫛歯状の平面形状を有する複数のト
    レンチと、 前記各トレンチ内にゲート絶縁膜を介して埋込み形成さ
    れたゲート電極と、 前記各第２導電型ベース層とその近傍の第１導電型ソー
    ス層とを露出させるように前記第１導電型ソース層上に
    選択的に形成された層間絶縁層と、 前記各第２導電型ベース層とその近傍の第１導電型ソー
    ス層とにコンタクトして前記層間絶縁層上に形成された
    ソース電極と、 前記第１導電型高抵抗層における前記第２導電型ベース
    層とは反対面に形成されたドレイン層と、 前記ドレイン層上に形成されたドレイン電極とを備えた
    ことを特徴とする半導体装置。
JP26587997A 1997-09-30 1997-09-30 半導体装置 Expired - Lifetime JP3329707B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26587997A JP3329707B2 (ja) 1997-09-30 1997-09-30 半導体装置
US09/159,122 US6060747A (en) 1997-09-30 1998-09-23 Semiconductor device
US09/679,387 US6354825B1 (en) 1997-09-30 2000-10-05 Helical blade fluid compressor having an aluminum alloy rotating member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26587997A JP3329707B2 (ja) 1997-09-30 1997-09-30 半導体装置

Publications (2)

Publication Number Publication Date
JPH11111976A true JPH11111976A (ja) 1999-04-23
JP3329707B2 JP3329707B2 (ja) 2002-09-30

Family

ID=17423374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26587997A Expired - Lifetime JP3329707B2 (ja) 1997-09-30 1997-09-30 半導体装置

Country Status (2)

Country Link
US (2) US6060747A (ja)
JP (1) JP3329707B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209731A (ja) * 2004-01-20 2005-08-04 Seiko Instruments Inc トレンチゲート型ｍｏｓトランジスタとその作成法
WO2007015500A1 (ja) * 2005-08-03 2007-02-08 Sharp Kabushiki Kaisha トレンチ型ｍｉｓｆｅｔ
JP2007134500A (ja) * 2005-11-10 2007-05-31 Fuji Electric Holdings Co Ltd 双方向半導体装置
JP2008098643A (ja) * 2006-10-16 2008-04-24 Dongbu Hitek Co Ltd パワーモスエフ・イー・ティー
JP2009076738A (ja) * 2007-09-21 2009-04-09 Panasonic Corp 半導体装置およびその製造方法
JP2009081323A (ja) * 2007-09-27 2009-04-16 Fuji Electric Device Technology Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JP2009088198A (ja) * 2007-09-28 2009-04-23 Rohm Co Ltd 半導体装置
JP2009224470A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc 半導体装置
JP2010206002A (ja) * 2009-03-04 2010-09-16 Fuji Electric Systems Co Ltd ｐチャネル型炭化珪素ＭＯＳＦＥＴ
JP2012227255A (ja) * 2011-04-18 2012-11-15 Fuji Electric Co Ltd トレンチ絶縁ゲート型半導体装置
WO2013161568A1 (ja) * 2012-04-23 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
WO2014174911A1 (ja) * 2013-04-23 2014-10-30 三菱電機株式会社 半導体装置
JP2016072402A (ja) * 2014-09-30 2016-05-09 サンケン電気株式会社 半導体装置
JP2017118024A (ja) * 2015-12-25 2017-06-29 株式会社豊田中央研究所 炭化珪素半導体装置
CN117063292A (zh) * 2021-03-22 2023-11-14 日立能源瑞士股份公司 功率半导体器件

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603173B1 (en) * 1991-07-26 2003-08-05 Denso Corporation Vertical type MOSFET
DE19808348C1 (de) * 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3400348B2 (ja) * 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
JP3679954B2 (ja) * 1999-09-24 2005-08-03 株式会社東芝 半導体装置
TW493262B (en) * 2000-02-10 2002-07-01 Int Rectifier Corp Vertical conduction flip-chip device with bump contacts on single surface
JP3524850B2 (ja) * 2000-08-03 2004-05-10 三洋電機株式会社 絶縁ゲート型電界効果半導体装置
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
DE10212940A1 (de) * 2002-03-22 2003-10-02 Leybold Vakuum Gmbh Exzenterpumpe und Verfahren zum Betrieb dieser Pumpe
JP2004190605A (ja) * 2002-12-12 2004-07-08 Toshiba Kyaria Kk 流体機械
US7075147B2 (en) * 2003-06-11 2006-07-11 International Rectifier Corporation Low on resistance power MOSFET with variably spaced trenches and offset contacts
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
JP4212552B2 (ja) * 2004-12-22 2009-01-21 株式会社東芝 半導体装置
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
DE102005004354A1 (de) * 2005-01-31 2006-08-17 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz
JP2006310606A (ja) * 2005-04-28 2006-11-09 Denso Corp 絶縁ゲート型バイポーラトランジスタ
JP2006332591A (ja) * 2005-04-28 2006-12-07 Denso Corp 半導体装置
DE102005059034B4 (de) * 2005-12-10 2007-10-11 X-Fab Semiconductor Foundries Ag SOI-Isolationsgrabenstrukturen
DE102006001733A1 (de) * 2006-01-13 2007-07-19 Oerlikon Leybold Vacuum Gmbh Vakuumpumpe
WO2008010148A1 (en) * 2006-07-14 2008-01-24 Nxp B.V. Trench field effect transistors
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
WO2009004583A1 (en) * 2007-07-05 2009-01-08 Nxp B.V. Trench gate field-effect transistor and method of making the same
GB0914230D0 (en) 2009-08-14 2009-09-30 Edwards Ltd Scroll pump
GB2472637B (en) * 2009-08-14 2015-11-25 Edwards Ltd Scroll Compressor With Plural Sealing Types
GB2472776B (en) 2009-08-14 2015-12-02 Edwards Ltd Scroll pump with tip seal pockets
GB2489469B (en) 2011-03-29 2017-10-18 Edwards Ltd Scroll compressor
JP5738653B2 (ja) * 2011-03-31 2015-06-24 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US9885347B2 (en) * 2013-10-30 2018-02-06 Emerson Climate Technologies, Inc. Components for compressors having electroless coatings on wear surfaces
US9570577B2 (en) 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
US9231091B2 (en) 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
CN104183634B (zh) * 2014-09-16 2017-07-21 株洲南车时代电气股份有限公司 一种沟槽栅igbt芯片
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
JP6514567B2 (ja) 2015-05-15 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102015121563B4 (de) * 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
IT201600108699A1 (it) * 2016-10-27 2018-04-27 St Microelectronics Srl Dispositivo semiconduttore a canale verticale con ridotta tensione di saturazione
KR102394547B1 (ko) * 2017-10-25 2022-05-04 현대자동차 주식회사 반도체 소자
CN108899318B (zh) * 2018-08-30 2024-01-26 无锡摩斯法特电子有限公司 一种增加vdmos沟道密度的蛇形布图结构和布图方法
KR102563442B1 (ko) * 2018-12-07 2023-08-03 현대자동차 주식회사 반도체 소자
CN115881791A (zh) * 2021-09-26 2023-03-31 苏州东微半导体股份有限公司 半导体超结功率器件
CN113990936B (zh) * 2021-12-23 2022-06-14 浙江大学杭州国际科创中心 一种基于不同栅极结构的mos管器件

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4438448A (en) * 1980-07-18 1984-03-20 Trw Inc. Zig-zag V-MOS transistor structure
JPS59229080A (ja) 1983-06-08 1984-12-22 Nippon Denso Co Ltd ベ−ン型コンプレツサ
US4640125A (en) * 1985-04-08 1987-02-03 Lake Charles Instruments, Inc. Rotary metering device useful with abrasive fluids
JPH01182592A (ja) 1988-01-14 1989-07-20 Diesel Kiki Co Ltd ベーン形圧縮機
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JP2918951B2 (ja) 1989-01-31 1999-07-12 株式会社東芝 コンプレッサ
JPH03145592A (ja) 1989-10-31 1991-06-20 Toshiba Corp コンプレッサー
JPH03290086A (ja) * 1990-04-06 1991-12-19 Hitachi Ltd スクリュ式回転機械と該機械のロータ表面処理方法およびドライ方式のスクリュ式回転機械と該機械のロータ表面処理方法
JP2888936B2 (ja) 1990-06-28 1999-05-10 株式会社東芝 流体圧縮機
JPH0476296A (ja) 1990-07-16 1992-03-11 Toshiba Corp 流体圧縮機
JPH0476295A (ja) * 1990-07-16 1992-03-11 Toshiba Corp 流体圧縮機
JPH0476294A (ja) 1990-07-16 1992-03-11 Toshiba Corp 流体圧縮機
JPH0476297A (ja) 1990-07-16 1992-03-11 Toshiba Corp 流体圧縮機
JPH062675A (ja) 1992-06-18 1994-01-11 Toshiba Corp 流体圧縮機
US5573390A (en) * 1993-03-25 1996-11-12 Surtec Kariya Co., Ltd. Coated sliding material
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JP3307785B2 (ja) * 1994-12-13 2002-07-24 三菱電機株式会社 絶縁ゲート型半導体装置
JP3403852B2 (ja) 1995-04-06 2003-05-06 株式会社東芝 ヘリカルブレードとその製造方法及び製造装置、並びにヘリカルコンプレッサ
KR0159073B1 (ko) * 1995-10-16 1998-12-01 김광호 트렌치 dmos 트랜지스터와 그의 제조방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209731A (ja) * 2004-01-20 2005-08-04 Seiko Instruments Inc トレンチゲート型ｍｏｓトランジスタとその作成法
WO2007015500A1 (ja) * 2005-08-03 2007-02-08 Sharp Kabushiki Kaisha トレンチ型ｍｉｓｆｅｔ
JP2007134500A (ja) * 2005-11-10 2007-05-31 Fuji Electric Holdings Co Ltd 双方向半導体装置
US7944001B2 (en) 2006-10-16 2011-05-17 Dongbu Hitek Co., Ltd. Power mosfet including inter-source connection pattern
JP2008098643A (ja) * 2006-10-16 2008-04-24 Dongbu Hitek Co Ltd パワーモスエフ・イー・ティー
JP2009076738A (ja) * 2007-09-21 2009-04-09 Panasonic Corp 半導体装置およびその製造方法
JP2009081323A (ja) * 2007-09-27 2009-04-16 Fuji Electric Device Technology Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JP2009088198A (ja) * 2007-09-28 2009-04-23 Rohm Co Ltd 半導体装置
JP2009224470A (ja) * 2008-03-14 2009-10-01 Toyota Central R&D Labs Inc 半導体装置
JP2010206002A (ja) * 2009-03-04 2010-09-16 Fuji Electric Systems Co Ltd ｐチャネル型炭化珪素ＭＯＳＦＥＴ
JP2012227255A (ja) * 2011-04-18 2012-11-15 Fuji Electric Co Ltd トレンチ絶縁ゲート型半導体装置
WO2013161568A1 (ja) * 2012-04-23 2013-10-31 三菱電機株式会社 半導体装置及びその製造方法
JPWO2013161568A1 (ja) * 2012-04-23 2015-12-24 三菱電機株式会社 半導体装置及びその製造方法
WO2014174911A1 (ja) * 2013-04-23 2014-10-30 三菱電機株式会社 半導体装置
JP2016072402A (ja) * 2014-09-30 2016-05-09 サンケン電気株式会社 半導体装置
JP2017118024A (ja) * 2015-12-25 2017-06-29 株式会社豊田中央研究所 炭化珪素半導体装置
CN117063292A (zh) * 2021-03-22 2023-11-14 日立能源瑞士股份公司 功率半导体器件
CN117063292B (zh) * 2021-03-22 2024-06-07 日立能源有限公司 功率半导体器件

Also Published As

Publication number Publication date
JP3329707B2 (ja) 2002-09-30
US6060747A (en) 2000-05-09
US6354825B1 (en) 2002-03-12

Similar Documents

Publication Publication Date Title
JP3329707B2 (ja) 半導体装置
JP4774580B2 (ja) 超接合半導体素子
JP3392665B2 (ja) 半導体装置
JP4839519B2 (ja) 半導体装置
JP3943604B2 (ja) ラテラルｍｏｓｆｅｔ
JP4126915B2 (ja) 半導体装置
JP3307785B2 (ja) 絶縁ゲート型半導体装置
US6534823B2 (en) Semiconductor device
US5753942A (en) Power semiconductor devices having arcuate-shaped source regions for inhibiting parasitic thyristor latch-up
JPH077154A (ja) パワーｍｏｓｆｅｔ
JPS6323365A (ja) Ｍｏｓｆｅｔ素子
JP2005150246A (ja) 半導体装置
JP5297706B2 (ja) 半導体装置
US20060284217A1 (en) Silicon carbide semiconductor device
JP2004511105A5 (ja)
JP2585505B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP4198302B2 (ja) 半導体装置
JP3410913B2 (ja) 電力用半導体装置
JP2001230413A (ja) 半導体素子
GB2341001A (en) A gated semiconductor device having a field plate termination
US6144067A (en) Strip gate poly structure for increased channel width and reduced gate resistance
JP2007157797A (ja) 半導体装置
JP3855386B2 (ja) 半導体装置
JP2007511913A (ja) 改良された安全動作領域機能を有するｉｇｂｔカソードのデザイン
JP4802306B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 8