JPH1097492A - メモリアクセスのための優先順位制御装置及び方法 - Google Patents
メモリアクセスのための優先順位制御装置及び方法Info
- Publication number
- JPH1097492A JPH1097492A JP9163082A JP16308297A JPH1097492A JP H1097492 A JPH1097492 A JP H1097492A JP 9163082 A JP9163082 A JP 9163082A JP 16308297 A JP16308297 A JP 16308297A JP H1097492 A JPH1097492 A JP H1097492A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- access
- signal
- data
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
- H04N21/4435—Memory management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
- H04N21/42646—Internal components of the client ; Characteristics thereof for reading from or writing on a non-volatile solid state storage medium, e.g. DVD, CD-ROM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/84—Television signal recording using optical recording
- H04N5/85—Television signal recording using optical recording on discs or drums
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Bus Control (AREA)
- Memory System (AREA)
Abstract
(57)【要約】
【課題】 一つのメモリをアクセスするために各装置か
ら前記メモリをアクセスするための要求信号に対して予
め設定された優先順位によってアクセスを許容するため
のメモリアクセスのための優先順位制御装置及び方法を
提供する。 【解決手段】 本発明は、一つのメモリ２８０をアクセ
スする多数の装置とデータ／アドレスバス２３０によっ
て接続され、アクセスを制御するメモリ制御部２１０で
アクセスを調整する装置において、前記装置で発生する
要求信号の順序に従って該当の前記装置へ許可信号を出
力し、同時に印加される前記要求信号に対して予め設定
された前記装置の優先順位に基づいて該当の前記装置へ
許可信号を出力し、前記メモリ制御部２１０から発生す
るアクセス中止信号によって前記許可信号を解除する優
先順位制御部２４０から構成されることを特徴とするメ
モリアクセスのための優先順位制御装置を提供する。
ら前記メモリをアクセスするための要求信号に対して予
め設定された優先順位によってアクセスを許容するため
のメモリアクセスのための優先順位制御装置及び方法を
提供する。 【解決手段】 本発明は、一つのメモリ２８０をアクセ
スする多数の装置とデータ／アドレスバス２３０によっ
て接続され、アクセスを制御するメモリ制御部２１０で
アクセスを調整する装置において、前記装置で発生する
要求信号の順序に従って該当の前記装置へ許可信号を出
力し、同時に印加される前記要求信号に対して予め設定
された前記装置の優先順位に基づいて該当の前記装置へ
許可信号を出力し、前記メモリ制御部２１０から発生す
るアクセス中止信号によって前記許可信号を解除する優
先順位制御部２４０から構成されることを特徴とするメ
モリアクセスのための優先順位制御装置を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は光ディスク再生装置
のシステムデコーダに係り、特に、ディジタルビデオ
（或いはVersatile）ディスク再生装置でメモリをアク
セスするための優先順位制御装置及びその方法に関す
る。
のシステムデコーダに係り、特に、ディジタルビデオ
（或いはVersatile）ディスク再生装置でメモリをアク
セスするための優先順位制御装置及びその方法に関す
る。
【０００２】
【従来の技術】ディジタルビデオディスクはディジタル
動画ディスク媒体の一つであって、ＭＰＥＧ(Moving Pi
cture Experts Group)２のディジタル映像を２時間以上
貯蔵する次世代高画質・高音質の普及型多重記憶媒体で
ある。図１は、通常のディジタルビデオディスク再生装
置の概略的なブロック構成図である。
動画ディスク媒体の一つであって、ＭＰＥＧ(Moving Pi
cture Experts Group)２のディジタル映像を２時間以上
貯蔵する次世代高画質・高音質の普及型多重記憶媒体で
ある。図１は、通常のディジタルビデオディスク再生装
置の概略的なブロック構成図である。
【０００３】ディスク１００を再生させると、ディスク
モータ１６０がある速度で回転を開始し、ヘッド１３０
を備えた光ピックアップではディスク１００の情報がア
ナログの高周波ＲＦ信号に変換されて出力される。この
信号はパルス波形に整形され、データストリームＥＳＭ
が下記のディジタル位相同期ループ(Phase Locked Loo
p：ＰＬＬ)３００とシステムデコーダ２００に伝達され
る。システムデコーダ２００は前記データストリームＥ
ＳＭを入力として復調、誤り訂正及びデスクランブルな
どを行う。メモリ２８０は前記システムデコーダ２００
の処理過程で発生するデータを一時貯蔵する。
モータ１６０がある速度で回転を開始し、ヘッド１３０
を備えた光ピックアップではディスク１００の情報がア
ナログの高周波ＲＦ信号に変換されて出力される。この
信号はパルス波形に整形され、データストリームＥＳＭ
が下記のディジタル位相同期ループ(Phase Locked Loo
p：ＰＬＬ)３００とシステムデコーダ２００に伝達され
る。システムデコーダ２００は前記データストリームＥ
ＳＭを入力として復調、誤り訂正及びデスクランブルな
どを行う。メモリ２８０は前記システムデコーダ２００
の処理過程で発生するデータを一時貯蔵する。
【０００４】このとき、メモリ２８０はダイナミックＲ
ＡＭである。マイコン５００は光ディスク再生システム
の全般的な動作を総括的に制御する装置制御部である。
オーディオ／ビデオデコーダ６００或いはＲＯＭデコー
ダ９５０からデータ伝送開始信号を受けると、伝送制御
信号を発生する。ディジタル位相同期ループ３００は位
相比較回路、電圧制御発振器、及び分周器からなり、任
意の光ディスクから再生された信号に同期した第１クロ
ックを発生する。ディスク駆動制御部４００は所定の同
期検出部から提供されるフレーム同期信号Ｓｆに応じて
周波数サーボや位相サーボなどを考慮してディスク回転
の定線速度(Constant Linear Velocity)及びその他のデ
ィスク関連動作を制御する。
ＡＭである。マイコン５００は光ディスク再生システム
の全般的な動作を総括的に制御する装置制御部である。
オーディオ／ビデオデコーダ６００或いはＲＯＭデコー
ダ９５０からデータ伝送開始信号を受けると、伝送制御
信号を発生する。ディジタル位相同期ループ３００は位
相比較回路、電圧制御発振器、及び分周器からなり、任
意の光ディスクから再生された信号に同期した第１クロ
ックを発生する。ディスク駆動制御部４００は所定の同
期検出部から提供されるフレーム同期信号Ｓｆに応じて
周波数サーボや位相サーボなどを考慮してディスク回転
の定線速度(Constant Linear Velocity)及びその他のデ
ィスク関連動作を制御する。
【０００５】オーディオ／ビデオデコーダ６００はシス
テムデコーダ２００から出力されるデータをオーディオ
データとビデオデータに分類し、元のオーディオソース
データとビデオソースデータに還元する動作を行う。前
記オーディオ／ビデオデコーダ６００で復調されたオー
ディオ及びビデオデータはそれぞれＮＴＳＣ（或いはＰ
ＡＬ）エンコーダ７００とディジタル／アナログ変換部
８００に伝達され、それぞれモニタ９６０とスピーカ９
７０を通じて出力される。ＲＯＭデコーダ９５０は主に
ホスト（例：パーソナルコンピュータ）に内蔵され、前
記コンピュータの命令に従って動作し、前記システムデ
コーダ２００から出力されるデータを所定のインタフェ
ース方式によって前記ホストへ伝達する。
テムデコーダ２００から出力されるデータをオーディオ
データとビデオデータに分類し、元のオーディオソース
データとビデオソースデータに還元する動作を行う。前
記オーディオ／ビデオデコーダ６００で復調されたオー
ディオ及びビデオデータはそれぞれＮＴＳＣ（或いはＰ
ＡＬ）エンコーダ７００とディジタル／アナログ変換部
８００に伝達され、それぞれモニタ９６０とスピーカ９
７０を通じて出力される。ＲＯＭデコーダ９５０は主に
ホスト（例：パーソナルコンピュータ）に内蔵され、前
記コンピュータの命令に従って動作し、前記システムデ
コーダ２００から出力されるデータを所定のインタフェ
ース方式によって前記ホストへ伝達する。
【０００６】図２は、従来のディジタルビデオディスク
再生装置のシステムデコーダの概略的なブロック構成図
である。ディジタルビデオディスクから印加されるＥＳ
Ｍ(Eight Sixteen Modulation)データはデコーディング
のためのシステムデコーダ２００へ出力する。このシス
テムデコーダ２００は前記ＥＳＭデータを増幅する増幅
器１１４と、第１データバス１２６に接続され、前記増
幅器１１４のデータを復調するＥＳＭ復調部１１５と、
前記第１データバス１２６に接続されて復調されたデー
タを誤り訂正する誤り訂正部１１６と、前記ＥＳＭ復調
部１１５及び誤り訂正部１１６の処理データを貯蔵する
第１メモリ（図示せず）と、前記第１データバスに接続
され、前記第１メモリと前記ＥＳＭ復調部１１５及び前
記誤り訂正部１１６のアクセスを制御する第１メモリ制
御部１２１と、前記第１メモリをリフレッシュする第１
メモリリフレッシュ部１２３と、誤り訂正されたデータ
を入力としてデスクランブルを行うデスクランブラー１
１７と、前記デスクランブルされたデータを貯蔵する内
蔵ＳＲＡＭ１２５と、第２データバス１２７に接続さ
れ、前記デスクランブラー１１７のデータを下記の第２
メモリ（図示せず）に貯蔵するデータ書込み部１１８
と、前記第２データバス１２７に接続され、下記のマイ
コン（図示せず）と前記第２メモリのアクセスを制御す
るマイコンメモリアクセス制御部１１９と、前記第２デ
ータバス１２７に接続され、オーディオ／ビデオ(Audio
/Vedio：以下、“Ａ／Ｖ”という）デコーダ或いはホス
ト(host)のＲＯＭデコーダ（図示せず）と下記の第２メ
モリに貯蔵された、デスクランブルされたデータをイン
タフェースするＡ／Ｖデコーダインタフェース、ＤＶＤ
-ＲＯＭインタフェース１２０と、前記データ書込み部
１１８からのデータを貯蔵する前記第２メモリと、前記
第２データバス１２７に接続され、前記データ書込み部
１１８、マイコンメモリアクセス制御部１１９、Ａ／Ｖ
デコーダインタフェース及びＤＶＤ-ＲＯＭインタフェ
ース１２０が前記第２メモリのアクセスを制御する第２
メモリ制御部１２２と、前記第２メモリをリフレッシュ
する第２メモリリフレッシュ部１２４と、前記マイコン
とシステムデコーダ２００のインタフェースを担当する
マイコンインタフェース制御部１１１と、前記第１デー
タバス１２６及び前記第２データバス１２７に接続さ
れ、前記マイコンインタフェース制御部１１１からデー
タの入力を受けて各装置を制御する信号を貯蔵し、各装
置で発生する状態情報を前記マイコンが読み取るように
一時貯蔵するマイコンレジスタ１１２と、前記第１メモ
リリフレッシュ部１２３、前記ＥＳＭ復調部１１５、誤
り訂正部１１６、デスクランブラー１１７、データ書込
み部１１８、マイコンメモリアクセス制御部１１９、Ａ
／Ｖデコーダインタフェース、ＤＶＤ-ＲＯＭインタフ
ェース１２０のアクセスを要求する要求信号に応じてア
クセスの優先順位を設定する優先順位制御部１１３とか
ら構成される。
再生装置のシステムデコーダの概略的なブロック構成図
である。ディジタルビデオディスクから印加されるＥＳ
Ｍ(Eight Sixteen Modulation)データはデコーディング
のためのシステムデコーダ２００へ出力する。このシス
テムデコーダ２００は前記ＥＳＭデータを増幅する増幅
器１１４と、第１データバス１２６に接続され、前記増
幅器１１４のデータを復調するＥＳＭ復調部１１５と、
前記第１データバス１２６に接続されて復調されたデー
タを誤り訂正する誤り訂正部１１６と、前記ＥＳＭ復調
部１１５及び誤り訂正部１１６の処理データを貯蔵する
第１メモリ（図示せず）と、前記第１データバスに接続
され、前記第１メモリと前記ＥＳＭ復調部１１５及び前
記誤り訂正部１１６のアクセスを制御する第１メモリ制
御部１２１と、前記第１メモリをリフレッシュする第１
メモリリフレッシュ部１２３と、誤り訂正されたデータ
を入力としてデスクランブルを行うデスクランブラー１
１７と、前記デスクランブルされたデータを貯蔵する内
蔵ＳＲＡＭ１２５と、第２データバス１２７に接続さ
れ、前記デスクランブラー１１７のデータを下記の第２
メモリ（図示せず）に貯蔵するデータ書込み部１１８
と、前記第２データバス１２７に接続され、下記のマイ
コン（図示せず）と前記第２メモリのアクセスを制御す
るマイコンメモリアクセス制御部１１９と、前記第２デ
ータバス１２７に接続され、オーディオ／ビデオ(Audio
/Vedio：以下、“Ａ／Ｖ”という）デコーダ或いはホス
ト(host)のＲＯＭデコーダ（図示せず）と下記の第２メ
モリに貯蔵された、デスクランブルされたデータをイン
タフェースするＡ／Ｖデコーダインタフェース、ＤＶＤ
-ＲＯＭインタフェース１２０と、前記データ書込み部
１１８からのデータを貯蔵する前記第２メモリと、前記
第２データバス１２７に接続され、前記データ書込み部
１１８、マイコンメモリアクセス制御部１１９、Ａ／Ｖ
デコーダインタフェース及びＤＶＤ-ＲＯＭインタフェ
ース１２０が前記第２メモリのアクセスを制御する第２
メモリ制御部１２２と、前記第２メモリをリフレッシュ
する第２メモリリフレッシュ部１２４と、前記マイコン
とシステムデコーダ２００のインタフェースを担当する
マイコンインタフェース制御部１１１と、前記第１デー
タバス１２６及び前記第２データバス１２７に接続さ
れ、前記マイコンインタフェース制御部１１１からデー
タの入力を受けて各装置を制御する信号を貯蔵し、各装
置で発生する状態情報を前記マイコンが読み取るように
一時貯蔵するマイコンレジスタ１１２と、前記第１メモ
リリフレッシュ部１２３、前記ＥＳＭ復調部１１５、誤
り訂正部１１６、デスクランブラー１１７、データ書込
み部１１８、マイコンメモリアクセス制御部１１９、Ａ
／Ｖデコーダインタフェース、ＤＶＤ-ＲＯＭインタフ
ェース１２０のアクセスを要求する要求信号に応じてア
クセスの優先順位を設定する優先順位制御部１１３とか
ら構成される。
【０００７】上記図１の構成においては、デコーディン
グを行うためのそれぞれの装置の処理データを貯蔵する
３つのメモリを有する。従来のシステムデコーダ２００
はメモリの占有領域が大きくなるので、システムの体積
が大きくなり、またシステム構成による価格上昇要因と
なった。したがって、一つのメモリをアクセスするため
に優先順位制御部１１３を改善する必要性が求められ
た。
グを行うためのそれぞれの装置の処理データを貯蔵する
３つのメモリを有する。従来のシステムデコーダ２００
はメモリの占有領域が大きくなるので、システムの体積
が大きくなり、またシステム構成による価格上昇要因と
なった。したがって、一つのメモリをアクセスするため
に優先順位制御部１１３を改善する必要性が求められ
た。
【０００８】
【発明が解決しようとする課題】従って本発明の目的
は、一つのメモリをアクセスするために各装置から前記
メモリをアクセスするための要求信号に対して予め設定
された優先順位に基づいてアクセスを許容するためのメ
モリアクセスのための優先順位制御装置及び方法を提供
することにある。
は、一つのメモリをアクセスするために各装置から前記
メモリをアクセスするための要求信号に対して予め設定
された優先順位に基づいてアクセスを許容するためのメ
モリアクセスのための優先順位制御装置及び方法を提供
することにある。
【０００９】
【課題を解決するための手段】このような目的を達成す
るために本発明は、一つのメモリをアクセスする多数の
装置と、前記装置とデータ／アドレスバスによって接続
され、アクセスを制御するメモリ制御部でアクセスを調
整するための装置において、前記装置で発生する要求信
号の順序に従って該当の前記装置へ許可信号を出力し、
同時に印加される前記要求信号に対して予め設定された
前記装置の優先順位に基づいて該当の前記装置へ許可信
号を出力し、前記メモリ制御部から発生するアクセス中
止信号によって前記許可信号を解除する優先順位制御部
から構成されることを特徴とするメモリアクセスのため
の優先順位制御装置を提供する。
るために本発明は、一つのメモリをアクセスする多数の
装置と、前記装置とデータ／アドレスバスによって接続
され、アクセスを制御するメモリ制御部でアクセスを調
整するための装置において、前記装置で発生する要求信
号の順序に従って該当の前記装置へ許可信号を出力し、
同時に印加される前記要求信号に対して予め設定された
前記装置の優先順位に基づいて該当の前記装置へ許可信
号を出力し、前記メモリ制御部から発生するアクセス中
止信号によって前記許可信号を解除する優先順位制御部
から構成されることを特徴とするメモリアクセスのため
の優先順位制御装置を提供する。
【００１０】また本発明は、一つのメモリをアクセスす
る多数の装置と、前記装置とデータ／アドレスバスによ
って接続され、前記メモリにデータの読出し／書込みが
行えるメモリ制御部と、前記装置に接続され、予め設定
された優先順位に基づいてアクセスを制御する優先順位
制御部で、前記優先順位制御部がアクセスを調整するた
めの方法において、前記装置で発生する要求信号の順序
に従って該当の前記装置へ許可信号を出力し、同時に印
加される前記要求信号に対して前記優先順位に基づいて
該当の前記装置へ許可信号を出力し、前記メモリ制御部
で発生するアクセス中止信号によって前記許可信号を解
除する過程から構成されることを特徴とするメモリアク
セスのための優先順位制御方法を提供する。
る多数の装置と、前記装置とデータ／アドレスバスによ
って接続され、前記メモリにデータの読出し／書込みが
行えるメモリ制御部と、前記装置に接続され、予め設定
された優先順位に基づいてアクセスを制御する優先順位
制御部で、前記優先順位制御部がアクセスを調整するた
めの方法において、前記装置で発生する要求信号の順序
に従って該当の前記装置へ許可信号を出力し、同時に印
加される前記要求信号に対して前記優先順位に基づいて
該当の前記装置へ許可信号を出力し、前記メモリ制御部
で発生するアクセス中止信号によって前記許可信号を解
除する過程から構成されることを特徴とするメモリアク
セスのための優先順位制御方法を提供する。
【００１１】
【発明の実施の形態】以下、本発明の好ましい実施形態
を添付の図面を参照して詳細に説明する。図面におい
て、同一の構成要素に対してはなるべく同一の参照符号
を付して説明する。図３は、本発明の好ましい実施形態
によるディジタルビデオディスク再生装置のシステムデ
コーダのブロック構成図である。メモリ２８０は、ダイ
ナミックＲＡＭである。マイコンインタフェース制御部
１１１はマイコン５００とシステムデコーダ２００のイ
ンタフェースを担当する。前記マイコン５００はディジ
タルビデオディスク再生装置の全般的な動作を総括的に
制御する装置制御部であって、システムデコーダ２００
の全般的な動作も総括的に制御するのは勿論である。
を添付の図面を参照して詳細に説明する。図面におい
て、同一の構成要素に対してはなるべく同一の参照符号
を付して説明する。図３は、本発明の好ましい実施形態
によるディジタルビデオディスク再生装置のシステムデ
コーダのブロック構成図である。メモリ２８０は、ダイ
ナミックＲＡＭである。マイコンインタフェース制御部
１１１はマイコン５００とシステムデコーダ２００のイ
ンタフェースを担当する。前記マイコン５００はディジ
タルビデオディスク再生装置の全般的な動作を総括的に
制御する装置制御部であって、システムデコーダ２００
の全般的な動作も総括的に制御するのは勿論である。
【００１２】ディスクを再生させると、ディスクモータ
が所定の線速度で回転を開始し、ヘッドを備えた光ピッ
クアップではディスク情報がアナログの高周波ＲＦ信号
に変換されて出力される。この信号はパルス波形に整形
され、データストリームのＥＳＭデータが増幅器１１４
に増幅された後ＥＳＭ復調部１１５に伝達される。前記
ＥＳＭ復調部１１５は前記ＥＳＭデータを所定のビット
からなるシンボル単位に復調して出力する。言い換えれ
ば、前記ＥＳＭ復調部１１５は前記ＥＳＭデータを３２
ビットシフトレジスタ（図示せず）へ入力し、前記３２
ビットシフトレジスタの出力３２ビットの中から下位
（或いは上位）１６ビットを選択して１６-８復調部
（図示せず）へ伝達する。前記１６-８復調部は入力さ
れた１６ビットのデータを一つのシンボルを成す８ビッ
トに変換して出力する。これはデータをディスクに記録
する時、８-１４変調(Eight to Fourteen Modulation)
をしたためである。
が所定の線速度で回転を開始し、ヘッドを備えた光ピッ
クアップではディスク情報がアナログの高周波ＲＦ信号
に変換されて出力される。この信号はパルス波形に整形
され、データストリームのＥＳＭデータが増幅器１１４
に増幅された後ＥＳＭ復調部１１５に伝達される。前記
ＥＳＭ復調部１１５は前記ＥＳＭデータを所定のビット
からなるシンボル単位に復調して出力する。言い換えれ
ば、前記ＥＳＭ復調部１１５は前記ＥＳＭデータを３２
ビットシフトレジスタ（図示せず）へ入力し、前記３２
ビットシフトレジスタの出力３２ビットの中から下位
（或いは上位）１６ビットを選択して１６-８復調部
（図示せず）へ伝達する。前記１６-８復調部は入力さ
れた１６ビットのデータを一つのシンボルを成す８ビッ
トに変換して出力する。これはデータをディスクに記録
する時、８-１４変調(Eight to Fourteen Modulation)
をしたためである。
【００１３】また、前記ＥＳＭ復調部１１５は、前記メ
モリ２８０に読出し／書込みのためのアクセスを要求す
る時に要求信号（以下、“ＲＥＱ”とする）を出力す
る。このとき、ＲＥＱは２番目の優先順位をもつので、
ＲＥＱ２である。そして、ＥＳＭ復調部１１５は印加さ
れる第２許可信号（以下、“ＡＣＫ”という）によって
データバス２３０との通路が形成されてアクセスをする
ことができる。誤り訂正部１１６はディスクから読み取
ったデータからなる所定のブロックに対して横方向及び
縦方向に誤り訂正を行う。
モリ２８０に読出し／書込みのためのアクセスを要求す
る時に要求信号（以下、“ＲＥＱ”とする）を出力す
る。このとき、ＲＥＱは２番目の優先順位をもつので、
ＲＥＱ２である。そして、ＥＳＭ復調部１１５は印加さ
れる第２許可信号（以下、“ＡＣＫ”という）によって
データバス２３０との通路が形成されてアクセスをする
ことができる。誤り訂正部１１６はディスクから読み取
ったデータからなる所定のブロックに対して横方向及び
縦方向に誤り訂正を行う。
【００１４】この時、前記メモリ２８０は前記データバ
ス２３０及びメモリ制御部２１０を介して前記ＥＳＭ復
調部１１５からのＩＤデータ及び主データを集めて所定
のブロック単位で貯蔵する。言い換えれば、前記マイコ
ン５００の制御を受けたメモリ制御部２１０が前記メモ
リ２８０に適切なアドレスを割り当て、対応の前記復調
されたデータを提供することにより、誤り訂正ブロック
を形成する。この誤り訂正ブロックは１６セクタに対し
てのデータからなる。また、前記メモリ２８０は前記２
つの方向の誤り訂正の間にデータをバッファリングし、
訂正済みのデータを貯蔵する役割も果たす。そして、前
記誤り訂正部１１６は前記メモリ２８０のアクセス時に
ＲＥＱ１を出力する。また、優先順位に従ってＡＣＫ１
が入力される時、誤り訂正部１１６は前記データバス２
３０との通路を形成して前記メモリ２８０とアクセスを
行う。
ス２３０及びメモリ制御部２１０を介して前記ＥＳＭ復
調部１１５からのＩＤデータ及び主データを集めて所定
のブロック単位で貯蔵する。言い換えれば、前記マイコ
ン５００の制御を受けたメモリ制御部２１０が前記メモ
リ２８０に適切なアドレスを割り当て、対応の前記復調
されたデータを提供することにより、誤り訂正ブロック
を形成する。この誤り訂正ブロックは１６セクタに対し
てのデータからなる。また、前記メモリ２８０は前記２
つの方向の誤り訂正の間にデータをバッファリングし、
訂正済みのデータを貯蔵する役割も果たす。そして、前
記誤り訂正部１１６は前記メモリ２８０のアクセス時に
ＲＥＱ１を出力する。また、優先順位に従ってＡＣＫ１
が入力される時、誤り訂正部１１６は前記データバス２
３０との通路を形成して前記メモリ２８０とアクセスを
行う。
【００１５】デスクランブラー１１７は前記メモリ２８
０に貯蔵された訂正済みのデータのうち、主データに該
当する部分のみを読み出したものの入力を受けて、スク
ランプルによる時間遅延程度を補償することにより、元
のデータに復元する。そして、前記デスクランブラー１
１７は前記メモリ２８０のアクセス時にＲＥＱ３を出力
する。そして、優先順位に基づいてＡＣＫ３が入力され
る時、前記デスクランブラー１１７は前記データバス２
３０との通路を形成して前記メモリ２８０とアクセスを
行う。マイコンメモリアクセス制御部１１９は前記マイ
コン５００が前記メモリ２８０をアクセスし得るように
する。従って、前記マイコン５００からアクセスを要請
する制御信号によりマイコンメモリアクセス制御部１１
９はＲＥＱ４を出力する。以後、ＡＣＫ３が入力される
時、前記マイコンメモリアクセス制御部１１９は前記デ
ータバス２３０との通路を形成して前記メモリ２８０と
アクセスを行う。
０に貯蔵された訂正済みのデータのうち、主データに該
当する部分のみを読み出したものの入力を受けて、スク
ランプルによる時間遅延程度を補償することにより、元
のデータに復元する。そして、前記デスクランブラー１
１７は前記メモリ２８０のアクセス時にＲＥＱ３を出力
する。そして、優先順位に基づいてＡＣＫ３が入力され
る時、前記デスクランブラー１１７は前記データバス２
３０との通路を形成して前記メモリ２８０とアクセスを
行う。マイコンメモリアクセス制御部１１９は前記マイ
コン５００が前記メモリ２８０をアクセスし得るように
する。従って、前記マイコン５００からアクセスを要請
する制御信号によりマイコンメモリアクセス制御部１１
９はＲＥＱ４を出力する。以後、ＡＣＫ３が入力される
時、前記マイコンメモリアクセス制御部１１９は前記デ
ータバス２３０との通路を形成して前記メモリ２８０と
アクセスを行う。
【００１６】Ａ／Ｖデコーダインタフェース及びＤＶＤ
-ＲＯＭインタフェース１２０はデスクランブルの終わ
ったデータをディスクの種類に応じてＡ／Ｖデコーダへ
伝送するか、或いはＲＯＭデコーダへ伝送するためにイ
ンタフェースを行う。メモリリフレッシュ部２２０は前
記メモリ２８０のデータ消去防止のためのものである。
そして、前記メモリリフレッシュ部２２０も前記メモリ
２８０をアクセスする時にＲＥＱ６を出力する。以後、
優先順位に基づいてＡＣＫ６が入力される時、前記メモ
リリフレッシュ部２２０は前記データバス２３０との通
路を形成して前記メモリ２８０とアクセスを行う。優先
順位制御部２４０は前記ＲＥＱ１〜ＲＥＱ６を入力とし
てそれぞれ該当するＡＣＫ１〜ＡＣＫ６をそれぞれの該
当装置へ出力し、且つＲＥＱが２つ以上発生する場合に
定められた優先順位に基づいてＡＣＫを該当装置へ出力
する。そして、前記ＲＥＱが入力される時、優先順位制
御部２４０は前記ＡＣＫを出力すると同時に、メモリ制
御部２１０へアクセス要求信号（以下、“ＡＣＣ＿ＲＥ
Ｑ”とする）を出力してメモリ２８０のアクセス遂行を
認知させる。
-ＲＯＭインタフェース１２０はデスクランブルの終わ
ったデータをディスクの種類に応じてＡ／Ｖデコーダへ
伝送するか、或いはＲＯＭデコーダへ伝送するためにイ
ンタフェースを行う。メモリリフレッシュ部２２０は前
記メモリ２８０のデータ消去防止のためのものである。
そして、前記メモリリフレッシュ部２２０も前記メモリ
２８０をアクセスする時にＲＥＱ６を出力する。以後、
優先順位に基づいてＡＣＫ６が入力される時、前記メモ
リリフレッシュ部２２０は前記データバス２３０との通
路を形成して前記メモリ２８０とアクセスを行う。優先
順位制御部２４０は前記ＲＥＱ１〜ＲＥＱ６を入力とし
てそれぞれ該当するＡＣＫ１〜ＡＣＫ６をそれぞれの該
当装置へ出力し、且つＲＥＱが２つ以上発生する場合に
定められた優先順位に基づいてＡＣＫを該当装置へ出力
する。そして、前記ＲＥＱが入力される時、優先順位制
御部２４０は前記ＡＣＫを出力すると同時に、メモリ制
御部２１０へアクセス要求信号（以下、“ＡＣＣ＿ＲＥ
Ｑ”とする）を出力してメモリ２８０のアクセス遂行を
認知させる。
【００１７】前記メモリ制御部２１０はマイコン５００
の制御を受けてローアドレス信号、カラムアドレス信
号、及びその他のアドレスの発生、そしてオーバーフロ
ー及びアンダフローの防止などの動作を行う。即ち、前
記ディスクから読み取ったデータをメモリ２８０に貯蔵
させ、所定のブロック単位で読み出して誤り訂正部１１
６に提供し、前記誤り訂正部１１６で訂正されたデータ
が前記メモリ２８０の該当領域に再び貯蔵されるように
し、デスクランブル及びデインタリーブを行う時もその
復元されたデータを前記メモリ２８０に再び貯蔵する
か、或いは既に貯蔵されているデータを読み出す。ま
た、前記ＡＣＣ＿ＲＥＱを入力としたメモリ制御部２１
０は前記データバス２３０から印加される読出し／書込
み信号に対して該当するメモリ２８０のアドレスを読み
出してアクセスを行う。そして、アクセスの遂行中に前
記メモリ制御部２１０はアクセス遂行信号（以下、“Ａ
ＣＣ＿ＡＣＴ”とする）を出力する。それにより、アク
セスの遂行が完了される時、前記メモリ制御部２１０は
前記ＡＣＣ＿ＡＣＴの発生を中止する。
の制御を受けてローアドレス信号、カラムアドレス信
号、及びその他のアドレスの発生、そしてオーバーフロ
ー及びアンダフローの防止などの動作を行う。即ち、前
記ディスクから読み取ったデータをメモリ２８０に貯蔵
させ、所定のブロック単位で読み出して誤り訂正部１１
６に提供し、前記誤り訂正部１１６で訂正されたデータ
が前記メモリ２８０の該当領域に再び貯蔵されるように
し、デスクランブル及びデインタリーブを行う時もその
復元されたデータを前記メモリ２８０に再び貯蔵する
か、或いは既に貯蔵されているデータを読み出す。ま
た、前記ＡＣＣ＿ＲＥＱを入力としたメモリ制御部２１
０は前記データバス２３０から印加される読出し／書込
み信号に対して該当するメモリ２８０のアドレスを読み
出してアクセスを行う。そして、アクセスの遂行中に前
記メモリ制御部２１０はアクセス遂行信号（以下、“Ａ
ＣＣ＿ＡＣＴ”とする）を出力する。それにより、アク
セスの遂行が完了される時、前記メモリ制御部２１０は
前記ＡＣＣ＿ＡＣＴの発生を中止する。
【００１８】マイコンレジスタ１１２はマイコン５００
からデータの入力を受けてシステムデコーダ２００の各
装置を制御する信号を貯蔵し、前記装置から発生する状
態情報を前記マイコン５００が読み取るように一時貯蔵
する。マイコンインタフェース制御部１１１はマイコン
５００が前記マイコンレジスタ１１２及びメモリ２８０
のメモリ内容に対する読出し／書込みを行うためにイン
タフェースを行う。
からデータの入力を受けてシステムデコーダ２００の各
装置を制御する信号を貯蔵し、前記装置から発生する状
態情報を前記マイコン５００が読み取るように一時貯蔵
する。マイコンインタフェース制御部１１１はマイコン
５００が前記マイコンレジスタ１１２及びメモリ２８０
のメモリ内容に対する読出し／書込みを行うためにイン
タフェースを行う。
【００１９】図４は、本発明の好ましい実施形態による
図３の優先順位制御部２４０のブロック構成図である。
デコーダのためのそれぞれの装置からメモリ２８０をア
クセスするために発生するＲＥＱ１〜ＲＥＱ６は優先順
位制御部２４０へ入力される。優先順位判別部３１２は
印加される前記ＲＥＱ１〜ＲＥＱ６に該当するそれぞれ
の前記装置へＡＣＫ１〜ＡＣＫ６を出力する。それによ
り、前記ＡＣＫ１〜ＡＣＫ６を入力とした該当装置は前
記ＡＣＫ１〜ＡＣＫ６によってデータバスとの通路が形
成され、アドレスと共にメモり制御部２１０に出力す
る。そうすると、前記メモリ制御部２１０は該当アドレ
スを用いてメモリ２８０とＡＣＫを入力とした該当装置
とのアクセス仲裁を行う。
図３の優先順位制御部２４０のブロック構成図である。
デコーダのためのそれぞれの装置からメモリ２８０をア
クセスするために発生するＲＥＱ１〜ＲＥＱ６は優先順
位制御部２４０へ入力される。優先順位判別部３１２は
印加される前記ＲＥＱ１〜ＲＥＱ６に該当するそれぞれ
の前記装置へＡＣＫ１〜ＡＣＫ６を出力する。それによ
り、前記ＡＣＫ１〜ＡＣＫ６を入力とした該当装置は前
記ＡＣＫ１〜ＡＣＫ６によってデータバスとの通路が形
成され、アドレスと共にメモり制御部２１０に出力す
る。そうすると、前記メモリ制御部２１０は該当アドレ
スを用いてメモリ２８０とＡＣＫを入力とした該当装置
とのアクセス仲裁を行う。
【００２０】ＯＲゲート３１４は前記優先順位判別部３
１２に連結され、前記ＡＣＫ１〜ＡＣＫ６を入力として
アクセス要求信号（以下、“ＡＣＣ＿ＲＥＱ”とう）を
メモリ制御部２１０へ出力する。即ち、前記ＡＣＣ＿Ｒ
ＥＱは前記メモリ制御部２１０にアクセスを要求する装
置があることを知らせる信号である。優先順位判別部３
１２は前記メモリ制御部２１０から出力されるアクセス
遂行信号（以下、“ＡＣＣ＿ＡＣＴ”とする）を入力と
して、前記ＡＣＣ＿ＡＣＴ信号の活性化時に印加される
ＲＥＱ１〜ＲＥＱ６に対して如何なるＡＣＫ１〜ＡＣＫ
６も出力しない。
１２に連結され、前記ＡＣＫ１〜ＡＣＫ６を入力として
アクセス要求信号（以下、“ＡＣＣ＿ＲＥＱ”とう）を
メモリ制御部２１０へ出力する。即ち、前記ＡＣＣ＿Ｒ
ＥＱは前記メモリ制御部２１０にアクセスを要求する装
置があることを知らせる信号である。優先順位判別部３
１２は前記メモリ制御部２１０から出力されるアクセス
遂行信号（以下、“ＡＣＣ＿ＡＣＴ”とする）を入力と
して、前記ＡＣＣ＿ＡＣＴ信号の活性化時に印加される
ＲＥＱ１〜ＲＥＱ６に対して如何なるＡＣＫ１〜ＡＣＫ
６も出力しない。
【００２１】図５は、本発明の好ましい実施形態による
図３の優先順位制御部２４０の制御流れ図である。優先
順位制御部２４０は段階５１１でＲＥＡか発生したかを
感知する。前記段階５１１でＲＥＱが入力される時、優
先順位判別部３１２はこの時に印加されるＲＥＱが２つ
以上であるかをチェックする(段階５１２)。印加される
ＲＥＱが一つであれば、優先順位判別部３１２は段階５
１３で前記ＲＥＱに対する該当のＡＣＫを該当の装置へ
出力する。一方、段階５１２で印加されるＲＥＱが２つ
以上であれば、優先順位判別部３１２はＲＥＱを出力し
た装置の優先順位を段階５１４で判別する。それによ
り、優先順位判別部３１２は優先順位の高い装置へＡＣ
Ｋを段階５１５で出力する。
図３の優先順位制御部２４０の制御流れ図である。優先
順位制御部２４０は段階５１１でＲＥＡか発生したかを
感知する。前記段階５１１でＲＥＱが入力される時、優
先順位判別部３１２はこの時に印加されるＲＥＱが２つ
以上であるかをチェックする(段階５１２)。印加される
ＲＥＱが一つであれば、優先順位判別部３１２は段階５
１３で前記ＲＥＱに対する該当のＡＣＫを該当の装置へ
出力する。一方、段階５１２で印加されるＲＥＱが２つ
以上であれば、優先順位判別部３１２はＲＥＱを出力し
た装置の優先順位を段階５１４で判別する。それによ
り、優先順位判別部３１２は優先順位の高い装置へＡＣ
Ｋを段階５１５で出力する。
【００２２】優先順位判別部３１２から前記ＡＣＫを出
力すると、ＯＲゲート３１４から出力されるＡＣＣ＿Ｒ
ＥＱは活性化されて段階５１６でメモリ制御部２１０へ
出力される。以後、ＡＣＣ＿ＡＣＴの入力を優先順位判
別部３１２は段階５１７でチェックする。それにより、
ＡＣＣ＿ＡＣＴが入力される時、優先順位判別部３１２
は段階５１８でＡＣＣ＿ＡＣＴの発生が中止されたこと
をチェックする。この際、前記ＡＣＣ＿ＡＣＴが入力さ
れている途中で段階５１９においてＲＥＱが発生する
時、優先順位判別部３１２は前記ＲＥＱを段階５２０で
待機状態に置き、ＡＣＣ＿ＡＣＴの入力が中止されたこ
とをチェックする。段階５１８でＡＣＣ＿ＡＣＴの入力
が中止された時、優先順位判別部３１２は段階５２１で
ＡＣＫを取り下げる。そして、優先順位判別部３１２は
段階５１１に戻る。それにより、前記段階４１９、段階
５２０により待機中のＲＥＱに対するＡＣＫの発生を制
御する。
力すると、ＯＲゲート３１４から出力されるＡＣＣ＿Ｒ
ＥＱは活性化されて段階５１６でメモリ制御部２１０へ
出力される。以後、ＡＣＣ＿ＡＣＴの入力を優先順位判
別部３１２は段階５１７でチェックする。それにより、
ＡＣＣ＿ＡＣＴが入力される時、優先順位判別部３１２
は段階５１８でＡＣＣ＿ＡＣＴの発生が中止されたこと
をチェックする。この際、前記ＡＣＣ＿ＡＣＴが入力さ
れている途中で段階５１９においてＲＥＱが発生する
時、優先順位判別部３１２は前記ＲＥＱを段階５２０で
待機状態に置き、ＡＣＣ＿ＡＣＴの入力が中止されたこ
とをチェックする。段階５１８でＡＣＣ＿ＡＣＴの入力
が中止された時、優先順位判別部３１２は段階５２１で
ＡＣＫを取り下げる。そして、優先順位判別部３１２は
段階５１１に戻る。それにより、前記段階４１９、段階
５２０により待機中のＲＥＱに対するＡＣＫの発生を制
御する。
【００２３】図６は、本発明の好ましい実施形態による
図３のメモリ制御部２１０の制御流れ図である。メモリ
制御部２１０は段階６１１で優先順位制御部２４０から
ＡＣＣ＿ＲＥＱが発生することを確認する。それによ
り、メモリ制御部２１０は前記ＡＣＣ＿ＲＥＱの発生に
よってＡＣＣ＿ＡＣＴを出力する。そして、前記ＡＣＣ
＿ＲＥＱによってデータバス２３０との通路が形成さ
れ、以後印加される制御信号に基づいてメモリ制御部２
１０は該当装置とアクセスを行う。それにより、前記各
装置はメモリ２８０とアクセスをする。そして、メモリ
制御部２１０はアクセスの終了が段階６１４で確認され
る時、段階６１５でＡＣＣ＿ＡＣＴ出力を中止する。図
７は、本発明の好ましい実施形態によって発生する制御
信号のタイミング図である。
図３のメモリ制御部２１０の制御流れ図である。メモリ
制御部２１０は段階６１１で優先順位制御部２４０から
ＡＣＣ＿ＲＥＱが発生することを確認する。それによ
り、メモリ制御部２１０は前記ＡＣＣ＿ＲＥＱの発生に
よってＡＣＣ＿ＡＣＴを出力する。そして、前記ＡＣＣ
＿ＲＥＱによってデータバス２３０との通路が形成さ
れ、以後印加される制御信号に基づいてメモリ制御部２
１０は該当装置とアクセスを行う。それにより、前記各
装置はメモリ２８０とアクセスをする。そして、メモリ
制御部２１０はアクセスの終了が段階６１４で確認され
る時、段階６１５でＡＣＣ＿ＡＣＴ出力を中止する。図
７は、本発明の好ましい実施形態によって発生する制御
信号のタイミング図である。
【００２４】ここで、発生する全ての制御信号は“ハ
イ”レベルが活性化レベルである。Ｔ１時点でＲＥＱ１
とＲＥＱ２が同時に発生する時、優先順位判別部３１２
は優先順位を判別する。それにより、優先順位の高いＲ
ＥＱ１に対するＡＣＫ１は該当の装置へ出力される。こ
れは、図５の段階５１２〜５１５に該当する処理過程で
ある。前記ＡＣＫ１により、ＡＣＣ＿ＲＥＱは立ち上が
ってメモリ制御部２１０へ出力される。そして、メモリ
制御部２１０から活性化されたＡＣＣ＿ＡＣＴを入力と
し、アクセス遂行中止時点の前記ＡＣＣ＿ＡＣＴが“ロ
ウ”レベルになる時、優先順位判別部３１２はＡＣＫ１
を“ロウ”レベルにする。それにより、ＡＣＫの解除に
よってＡＣＣ＿ＲＥＱは“ロウ”レベルになり、ＲＥＱ
１も“ロウ”レベルになる。そして、待機中のＲＥＱ２
に対するＡＣＫ２をａ時点で“ハイ”レベルに遷移させ
て、ＲＥＱ２に対する装置はメモリとアクセスを行う。
そして、以後ＡＣＣ＿ＡＣＴが“ロウ”レベルになる
時、ＡＣＫ２も“ロウ”レベルになる。
イ”レベルが活性化レベルである。Ｔ１時点でＲＥＱ１
とＲＥＱ２が同時に発生する時、優先順位判別部３１２
は優先順位を判別する。それにより、優先順位の高いＲ
ＥＱ１に対するＡＣＫ１は該当の装置へ出力される。こ
れは、図５の段階５１２〜５１５に該当する処理過程で
ある。前記ＡＣＫ１により、ＡＣＣ＿ＲＥＱは立ち上が
ってメモリ制御部２１０へ出力される。そして、メモリ
制御部２１０から活性化されたＡＣＣ＿ＡＣＴを入力と
し、アクセス遂行中止時点の前記ＡＣＣ＿ＡＣＴが“ロ
ウ”レベルになる時、優先順位判別部３１２はＡＣＫ１
を“ロウ”レベルにする。それにより、ＡＣＫの解除に
よってＡＣＣ＿ＲＥＱは“ロウ”レベルになり、ＲＥＱ
１も“ロウ”レベルになる。そして、待機中のＲＥＱ２
に対するＡＣＫ２をａ時点で“ハイ”レベルに遷移させ
て、ＲＥＱ２に対する装置はメモリとアクセスを行う。
そして、以後ＡＣＣ＿ＡＣＴが“ロウ”レベルになる
時、ＡＣＫ２も“ロウ”レベルになる。
【００２５】Ｔ２時点でＲＥＱ４が“ハイ”レベルにな
るときにＡＣＫ４は“ハイ”レベルになり、それにより
ＲＥＱ４に対する装置がメモリ２８０とアクセスを行
う。以後、ｂ時点でＲＥＱ５が“ハイ”レベルになる
時、優先順位判別部３１２は前記ＲＥＱ５を引き続き
“ハイ”レベルに保持させる。それにより、優先順位判
別部３１２は、ＡＣＣ＿ＡＣＴが“ロウ”レベルになっ
てＡＣＫ４が“ロウ”レベルになる時、前記ＲＥＱ５に
対するＡＣＫ５を“ハイ”レベルに遷移させ、前記ＲＥ
Ｑ５に対する該当の装置がメモリ２８０とアクセスを行
う。これは、図５の段階５１８〜５２１に該当する処理
過程である。
るときにＡＣＫ４は“ハイ”レベルになり、それにより
ＲＥＱ４に対する装置がメモリ２８０とアクセスを行
う。以後、ｂ時点でＲＥＱ５が“ハイ”レベルになる
時、優先順位判別部３１２は前記ＲＥＱ５を引き続き
“ハイ”レベルに保持させる。それにより、優先順位判
別部３１２は、ＡＣＣ＿ＡＣＴが“ロウ”レベルになっ
てＡＣＫ４が“ロウ”レベルになる時、前記ＲＥＱ５に
対するＡＣＫ５を“ハイ”レベルに遷移させ、前記ＲＥ
Ｑ５に対する該当の装置がメモリ２８０とアクセスを行
う。これは、図５の段階５１８〜５２１に該当する処理
過程である。
【００２６】一方、本発明の詳細な説明では具体的な実
施形態について説明したが、本発明の範囲から外れない
限度内で多様な変形が可能なのは勿論である。特に、本
発明の実施形態ではディジタルビデオディスク再生装置
を例示したが、メモリをアクセスする多数の装置の場合
にも同一の方法で適用することができる。従って、本発
明の範囲は説明された実施形態に限って定められてはい
けないし、特許請求の範囲だけでなくこの特許請求の範
囲と均等なものによって定められるべきである。
施形態について説明したが、本発明の範囲から外れない
限度内で多様な変形が可能なのは勿論である。特に、本
発明の実施形態ではディジタルビデオディスク再生装置
を例示したが、メモリをアクセスする多数の装置の場合
にも同一の方法で適用することができる。従って、本発
明の範囲は説明された実施形態に限って定められてはい
けないし、特許請求の範囲だけでなくこの特許請求の範
囲と均等なものによって定められるべきである。
【００２７】
【発明の効果】以上述べてきたように本発明は、メモリ
を一つだけ使用して、システムデコーダの装置が前記メ
モリをアクセスするために発生するＲＥＱを優先順位に
よってアクセスし得るようにした。それにより、システ
ムデコーダの構成効率を向上させ、価格を節減させる利
点がある。
を一つだけ使用して、システムデコーダの装置が前記メ
モリをアクセスするために発生するＲＥＱを優先順位に
よってアクセスし得るようにした。それにより、システ
ムデコーダの構成効率を向上させ、価格を節減させる利
点がある。
【図１】 通常のディジタルビデオディスク再生装置の
概略的なブロック構成図。
概略的なブロック構成図。
【図２】 従来のディジタルビデオディスク再生装置の
システムデコーダの概略的なブロック構成図。
システムデコーダの概略的なブロック構成図。
【図３】 本発明の好ましい実施形態によるディジタル
ビデオディスク再生装置のシステムデコーダのブロック
構成図。
ビデオディスク再生装置のシステムデコーダのブロック
構成図。
【図４】 本発明の好ましい実施形態による図３の優先
順位制御装置のブロック構成図。
順位制御装置のブロック構成図。
【図５】 本発明の好ましい実施形態による図３の優先
順位制御装置の制御流れ図。
順位制御装置の制御流れ図。
【図６】 本発明の好ましい実施形態による図３のメモ
リ制御部の制御流れ図。
リ制御部の制御流れ図。
【図７】 本発明の好ましい実施形態によって発生する
制御信号のタイミング図。
制御信号のタイミング図。
２００ システムデコーダ １１１ マイコンインタフェース制御部 １１２ マイコンレジスタ １１５ ＥＦＭ復調器 １１６ 誤り訂正部 １１７ ディスクランブラー １１９ マイコンメモリアクセス制御部 １２０ Ａ／Ｖデコーダインタフェース及びＤＶＤ-Ｒ
ＯＭインタフェース ２１０ メモリ制御部 ２２０ メモリリフレッシュ部 ２４０ 優先順位制御部
ＯＭインタフェース ２１０ メモリ制御部 ２２０ メモリリフレッシュ部 ２４０ 優先順位制御部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年７月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】ディスク１００を再生させると、ディスク
モータ１６０がある速度で回転を開始し、ヘッド１３０
を備えた光ピックアップではディスク１００の情報がア
ナログの高周波ＲＦ信号に変換されて出力される。この
信号はパルス波形に成形され、データストリームＥＳＭ
が下記のディジタル位相同期ループ（Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）３００とシステムデコー
ダ２００に伝達される。システムデコーダ ２００は前
記データストリームＥＳＭを入力として復調、誤り訂正
及びデスクランブルなどを行い、フレーム同期信号を検
出してディスク駆動制御部４００に印加する。メモリ２
８０は前記システムデコーダ２００の処理過程で発生す
るデータを一時貯蔵する。
モータ１６０がある速度で回転を開始し、ヘッド１３０
を備えた光ピックアップではディスク１００の情報がア
ナログの高周波ＲＦ信号に変換されて出力される。この
信号はパルス波形に成形され、データストリームＥＳＭ
が下記のディジタル位相同期ループ（Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ：ＰＬＬ）３００とシステムデコー
ダ２００に伝達される。システムデコーダ ２００は前
記データストリームＥＳＭを入力として復調、誤り訂正
及びデスクランブルなどを行い、フレーム同期信号を検
出してディスク駆動制御部４００に印加する。メモリ２
８０は前記システムデコーダ２００の処理過程で発生す
るデータを一時貯蔵する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】このとき、メモリ２８０はダイナミックＲ
ＡＭである。マイコン５００は光ディスク再生システム
の全般的な動作を総括的に制御する装置制御部である。
オーディオ／ビデオデコーダ６００或いはＲＯＭデコー
ダ９５０からデータ伝送開始信号を受けると、伝送制御
信号を発生する。ディジタル位相同期ループ３００は位
相比較回路、電圧制御発振器、及び分周器からなり、任
意の光ディスクから再生された信号に位相同期したシス
テムクロックＰＬＣＫを発生してシステムデコーダ２０
０に伝達する。ディスク駆動制御部４００は所定の同期
検出部から提供されるフレーム同期信号Ｓｆに応じて周
波数サーボや位相サーボなどを考慮してディスク回転の
定線速度（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏ
ｃｉｔｙ）及びその他のディスク関連動作を制御する。
ＡＭである。マイコン５００は光ディスク再生システム
の全般的な動作を総括的に制御する装置制御部である。
オーディオ／ビデオデコーダ６００或いはＲＯＭデコー
ダ９５０からデータ伝送開始信号を受けると、伝送制御
信号を発生する。ディジタル位相同期ループ３００は位
相比較回路、電圧制御発振器、及び分周器からなり、任
意の光ディスクから再生された信号に位相同期したシス
テムクロックＰＬＣＫを発生してシステムデコーダ２０
０に伝達する。ディスク駆動制御部４００は所定の同期
検出部から提供されるフレーム同期信号Ｓｆに応じて周
波数サーボや位相サーボなどを考慮してディスク回転の
定線速度（Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏ
ｃｉｔｙ）及びその他のディスク関連動作を制御する。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (6)
- 【請求項１】 一つのメモリをアクセスする多数の装置
と、前記装置とデータ／アドレスバスによって接続さ
れ、アクセスを制御するメモリ制御部でアクセスを調整
するための装置において、 前記装置で発生する要求信号の順序に従って該当の前記
装置へ許可信号を出力し、同時に印加される前記要求信
号に対して予め設定された前記装置の優先順位に基づい
て該当の前記装置へ許可信号を出力し、前記メモリ制御
部から発生するアクセス中止信号によって前記許可信号
を解除する優先順位制御部から構成されることを特徴と
するメモリアクセスのための優先順位制御装置。 - 【請求項２】 一つのメモリのアクセスを調整する装置
において、 前記メモリへのアクセスを要請するために要求信号を出
力し、許可信号によってデータ／アドレスバスとの通路
が形成され、前記メモリをアクセスする多数の装置と、 前記メモリと前記データ／アドレスバスとの間に位置
し、アクセス要求信号に基づいて前記データ／アドレス
バスを通じて前記メモリと前記装置とのデータ伝送を制
御し、前記アクセス発生中にアクセス遂行信号を出力す
るメモリ制御部と、 前記装置から前記要求信号を入力
として該当の装置へ前記許可信号を出力し、少なくとも
一つの前記要求信号が同時に印加される時に予め設定さ
れて定められた優先順位に基づいて該当の装置へ前記許
可信号を出力し、前記許可信号の出力時に前記アクセス
要求信号を出力し、前記アクセス遂行信号の入力時に印
加される前記要求信号は前記アクセス遂行信号が終了し
た後、前記許可信号を該当の装置へ出力する優先順位制
御装置とから構成されることを特徴とするメモリアクセ
スのための優先順位制御装置。 - 【請求項３】 ディジタルビデオディスクを記録媒体と
して用いる再生装置のデコーダ装置において、 デコーダを全般的に制御するマイコンと、 デコーダ遂行中に発生するデータを貯蔵するメモリと、 前記マイコンの制御下に前記ディジタルビデオディスク
を回転させるディスク回転制御装置と、 データ／アドレスバスに接続され、前記マイコンの制御
下に前記ディジタルビデオディスクから入力されるデー
タを復調し、前記メモリをアクセスするために第２要求
信号を出力し、第２許可信号によって前記データ／アド
レスバスとの通路が形成されて前記メモリとアクセスを
行う復調装置と、 前記データ／アドレスバスに接続され、前記マイコンの
制御下に前記復調装置の復調されたデータの誤りを訂正
し、前記メモリをアクセスするために第１要求信号を出
力し、第１許可信号によって前記データ／アドレスバス
との通路が形成されて前記メモリとアクセスを行う誤り
訂正部と、 前記データ／アドレスバスに接続され、前記マイコンの
制御下に前記誤り訂正されたデータをデスクランブル
し、前記メモリをアクセスするために第３要求信号を出
力し、第３許可信号によって前記データ／アドレスバス
との通路が形成されて前記メモリとアクセスを行うデス
クランブラーと、 前記データ／アドレスバスに接続され、前記マイコンが
前記メモリを直接アクセスするようにし、前記メモリを
アクセスするために第４要求信号を出力し、第４許可信
号によって前記データ／アドレスバスとの通路が形成さ
れて前記メモリとアクセスを行うマイコンメモリアクセ
ス制御部と、 前記データ／アドレスバスに接続され、前記マイコンの
制御下に前記デスクランブルの終わったデータを前記マ
イコンから出力される前記ディジタルビデオディスクの
種類に応じるディスク制御信号に基づいてオーディオ／
ビデオデコーダ部及びホストへ伝送するためにインタフ
ェース機能を行い、前記メモリをアクセスするために第
５要求信号を出力し、第５許可信号によって前記データ
／アドレスバスとの通路が形成されて前記メモリとアク
セスを行うインタフェースと、 前記メモリをアクセスするために第６要求信号を出力
し、第６要求信号によって前記メモリのデータが消去さ
れることを防止するメモリリフレッシュと、 前記メモリと前記データ／アドレスバスとの間に位置し
て、アクセス要求信号に基づいて前記データ／アドレス
バスを通じて前記メモリと前記装置とのデータ伝送を制
御し、前記アクセス発生中にアクセス遂行信号を出力す
るメモリ制御部と、 前記第１〜第６要求信号の入力順位に基づいて前記第１
〜第６許可信号を出力し、少なくとも２つ以上の前記要
求信号が同時に印加される時、予め定められた優先順位
に基づいて前記許可信号を出力し、前記第１〜第６許可
信号の出力時に前記アクセス要求信号を出力し、前記ア
クセス遂行信号の入力時に印加される前記要求信号は前
記アクセス遂行信号が終了された後、前記許可信号を出
力する優先順位制御装置とから構成されることを特徴と
するメモリアクセスのための優先順位制御装置。 - 【請求項４】 前記優先順位は前記第１〜第６要求信号
の順序によって設定される請求項３記載のメモリアクセ
スのための優先順位制御装置。 - 【請求項５】 一つのメモリをアクセスする多数の装置
と、前記装置とデータ／アドレスバスによって接続さ
れ、前記メモリにデータの読出し／書込みが行えるメモ
リ制御部と、前記装置に接続され、予め設定された優先
順位に基づいてアクセスを制御する優先順位制御部で、
前記優先順位制御部がアクセスを調整するための方法に
おいて、 前記装置で発生する要求信号の順序に従って該当の前記
装置へ許可信号を出力し、同時に印加される前記要求信
号に対して前記優先順位に基づいて該当の前記装置へ許
可信号を出力し、前記メモリ制御部で発生するアクセス
中止信号によって前記許可信号を解除する過程から構成
されることを特徴とするメモリアクセスのための優先順
位制御方法。 - 【請求項６】 多数の装置と、前記装置の動作遂行中に
発生するデータ及び動作遂行のためのデータを貯蔵する
メモリと、前記装置とデータ／アドレスバスによって接
続され、前記メモリのデータに対して読出し／書込みが
行えるようにするメモリ制御部と、前記装置に接続され
てアクセスを制御する優先順位制御部で、前記装置が前
記メモリをアクセスするための方法において、 前記装置が前記メモリへアクセスを要求する要求信号を
発生する過程と、 前記要求信号を入力とした前記優先順位制御部は前記要
求信号に対して該当の装置へ許可信号を発生し、少なく
とも２つ以上の前記要求信号が同時に入力される時、予
め設定された優先順位に基づいて優先順位の高い前記要
求信号に対する該当の前記装置へ前記許可信号を発生す
る過程と、 前記許可信号に基づいて前記データ／アドレスバスとの
通路が形成された前記装置は前記メモリ制御部を通じて
前記メモリとアクセスを行う過程と、 前記アクセスを行う過程中、前記メモリ制御部は活性化
されたアクセス遂行信号を前記優先順位制御部へ出力す
る過程と、 活性化された前記アクセス遂行信号によって前記優先順
位制御部は発生する要求信号に対しては前記許可信号を
出力せず、非活性化された前記アクセス遂行信号が入力
される時、発生中の許可信号を取り下げる過程とからな
ることを特徴とするメモリアクセスのための優先順位制
御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199623340 | 1996-06-24 | ||
| KR1019960023340A KR980004877A (ko) | 1996-06-24 | 1996-06-24 | 메모리 억세스를 위한 우선순위 제어장치 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1097492A true JPH1097492A (ja) | 1998-04-14 |
Family
ID=19463122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9163082A Pending JPH1097492A (ja) | 1996-06-24 | 1997-06-19 | メモリアクセスのための優先順位制御装置及び方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6859614B1 (ja) |
| JP (1) | JPH1097492A (ja) |
| KR (1) | KR980004877A (ja) |
| CN (1) | CN1170202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037490A1 (fr) * | 2000-10-30 | 2002-05-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif de reproduction et d'enregistrement d'une sequence audiovisuelle, dispositif d'enregistrement d'une sequence audiovisuelle, procede de reproduction et d'enregistrement d'une sequence audiovisuelle et procede d'enregistrement d'une sequence audiovisuelle |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000021076A (ko) * | 1998-09-25 | 2000-04-15 | 김영환 | 네트워크 방식의 커넥션에 의한 디지털시스템의 다이나믹 제어장치 |
| US9332037B2 (en) * | 2002-03-27 | 2016-05-03 | Alcatel Lucent | Method and apparatus for redundant signaling links |
| US7471880B2 (en) * | 2002-07-04 | 2008-12-30 | Mediatek Inc. | DVD-ROM controller and MPEG decoder with shared memory controller |
| US7640370B1 (en) | 2003-11-25 | 2009-12-29 | Marvell International Ltd. | Method and apparatus for controlling data transfer between EEPROM and a physical layer device |
| CN100382187C (zh) * | 2004-08-16 | 2008-04-16 | 威盛电子股份有限公司 | 整合式数字光盘播放装置及其内部传输资料的方法 |
| US20100059602A1 (en) * | 2008-09-09 | 2010-03-11 | Technical Concepts, Llc | Substance dispenser |
| CN104505117B (zh) * | 2014-12-30 | 2017-10-03 | 华中科技大学 | 一种动态存储器刷新方法与刷新控制器 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58203563A (ja) | 1982-05-22 | 1983-11-28 | Nec Corp | 権利順序割当制御方式 |
| JPS6170650A (ja) | 1984-09-14 | 1986-04-11 | Hitachi Ltd | メモリアクセス制御方式 |
| JPS63116260A (ja) | 1986-11-05 | 1988-05-20 | Nec Corp | 優先順位決定回路 |
| US4987529A (en) * | 1988-08-11 | 1991-01-22 | Ast Research, Inc. | Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters |
| US5016273A (en) * | 1989-01-09 | 1991-05-14 | At&E Corporation | Dual communication mode video tape recorder |
| JPH032949A (ja) | 1989-05-30 | 1991-01-09 | Toshiba Corp | 入出力制御方式 |
| JP2944111B2 (ja) | 1989-09-20 | 1999-08-30 | 富士通株式会社 | リクエスト制御方法及び記憶制御装置 |
| JP2861258B2 (ja) | 1990-05-18 | 1999-02-24 | 日本電気株式会社 | メモリアクセス制御装置 |
| JP2669109B2 (ja) | 1990-05-25 | 1997-10-27 | 沖電気工業株式会社 | バスアクセス調停回路 |
| JPH0438552A (ja) | 1990-06-04 | 1992-02-07 | Hitachi Telecom Technol Ltd | ダイレクトメモリアクセス転送方式 |
| JP2979100B2 (ja) * | 1991-03-13 | 1999-11-15 | カシオ計算機株式会社 | デジタルレコーダ |
| JPH04284550A (ja) | 1991-03-14 | 1992-10-09 | Fujitsu Ltd | 共有メモリ制御方式 |
| JPH05134980A (ja) | 1991-11-15 | 1993-06-01 | Hitachi Ltd | バスシステム |
| JPH05151147A (ja) | 1991-11-26 | 1993-06-18 | Oki Electric Ind Co Ltd | コンピユータシステム |
| JPH05197675A (ja) | 1992-01-23 | 1993-08-06 | Hitachi Ltd | バス権調停方式 |
| JPH0877691A (ja) | 1994-05-26 | 1996-03-22 | Toshiba Corp | ディスク再生装置及び信号処理回路 |
| US5784597A (en) * | 1995-09-22 | 1998-07-21 | Hewlett-Packard Company | Communications network system including acknowledgement indicating successful receipt of request for reserved communication slots and start time for said reserved communication slots |
| US5848367A (en) * | 1996-09-13 | 1998-12-08 | Sony Corporation | System and method for sharing a non-volatile memory element as a boot device |
-
1996
- 1996-06-24 KR KR1019960023340A patent/KR980004877A/ko not_active Application Discontinuation
-
1997
- 1997-06-19 JP JP9163082A patent/JPH1097492A/ja active Pending
- 1997-06-23 CN CN97113818A patent/CN1170202A/zh active Pending
- 1997-06-24 US US08/881,123 patent/US6859614B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002037490A1 (fr) * | 2000-10-30 | 2002-05-10 | Matsushita Electric Industrial Co., Ltd. | Dispositif de reproduction et d'enregistrement d'une sequence audiovisuelle, dispositif d'enregistrement d'une sequence audiovisuelle, procede de reproduction et d'enregistrement d'une sequence audiovisuelle et procede d'enregistrement d'une sequence audiovisuelle |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1170202A (zh) | 1998-01-14 |
| KR980004877A (ko) | 1998-03-30 |
| US6859614B1 (en) | 2005-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970208A (en) | Device for controlling memory in digital video disk reproducing device and method therefor | |
| JPH10233701A (ja) | 高速データ処理及び伝送のためのエラー訂正用のメモリを備えるシステムデコーダ及びエラー訂正用のメモリ制御方法 | |
| JPH05217294A (ja) | ディスク演奏装置 | |
| JPH1064195A (ja) | ディスク再生装置 | |
| US6282367B1 (en) | System decoder for high-speed data transmission and method for controlling track buffering | |
| JPH1097492A (ja) | メモリアクセスのための優先順位制御装置及び方法 | |
| KR100217745B1 (ko) | 디지탈 비디오 디스크 재생장치의 시스템 디코더 | |
| JPH09259532A (ja) | データ処理システム | |
| US6072755A (en) | Optical disk player having multidomain memory for storing demodulated, error-corrected and descrambled data | |
| KR0183298B1 (ko) | 억세스를 위한 메모리 제어 장치 및 방법 | |
| KR100217747B1 (ko) | 메모리의 전송데이타 인터페이스 장치 및 방법 | |
| KR100194044B1 (ko) | 메모리 억세스를 위한 인터페이스 장치 및 방법 | |
| KR100200096B1 (ko) | 메모리의 전송데이타 인터페이스 장치 및 방법 | |
| KR0182970B1 (ko) | 메모리 잔량 제어장치 | |
| JPH10188471A (ja) | データ再生装置及びデータ再生方法 | |
| KR100255215B1 (ko) | 디지탈 비디오 디스크 드라이브의 데이타 처리방법 | |
| KR100189529B1 (ko) | 디브이디피용 디스크 데이타 디코더의 메모리 제어장치 및 방법 | |
| JP3881711B2 (ja) | ディスク再生装置 | |
| KR100270695B1 (ko) | 데이타처리장치및방법그리고그에따른디지탈비디오디스크구동장치 | |
| JPH1186465A (ja) | 信号処理装置 | |
| KR100216026B1 (ko) | 디지탈 비디오 디스크 시스템의 디코딩 장치 | |
| KR0176648B1 (ko) | 다종 광디스크 선택적 재생시스템 | |
| JPH08195031A (ja) | ハードディスク装置 | |
| JP2001075861A (ja) | アービトレーション回路およびそれを内蔵した記録媒体装置 | |
| JP2000165784A (ja) | データ再生装置及びデータ再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001205 |