JPH09259532A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH09259532A JPH09259532A JP8066427A JP6642796A JPH09259532A JP H09259532 A JPH09259532 A JP H09259532A JP 8066427 A JP8066427 A JP 8066427A JP 6642796 A JP6642796 A JP 6642796A JP H09259532 A JPH09259532 A JP H09259532A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing
- error correction
- memory
- bytes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 光ディスク等の記録媒体から読出したデータ
を再生するシステムにおいて、データ処理を行うための
メモリ容量を低減したシステムを提供する。 【解決手段】 復調したデータを一次的に８バイト単位
で格納する入力バッファ４５と、この入力バッファの要
求に応じてデータを書き込むメモリ４８と、メモリ４８
に格納されたデータに対して誤り訂正処理を行う誤り訂
正回路４９と、伸長回路１８からデータ要求された場合
に、誤り訂正処理が行われたデータをメモリ４８から８
バイト単位で読出し、伸長回路１８に８バイト単位で出
力する出力バッファを具備するデータ処理システム。
を再生するシステムにおいて、データ処理を行うための
メモリ容量を低減したシステムを提供する。 【解決手段】 復調したデータを一次的に８バイト単位
で格納する入力バッファ４５と、この入力バッファの要
求に応じてデータを書き込むメモリ４８と、メモリ４８
に格納されたデータに対して誤り訂正処理を行う誤り訂
正回路４９と、伸長回路１８からデータ要求された場合
に、誤り訂正処理が行われたデータをメモリ４８から８
バイト単位で読出し、伸長回路１８に８バイト単位で出
力する出力バッファを具備するデータ処理システム。
Description
【０００１】
【発明の属する技術分野】本発明はメモリアクセス動作
を処理するシステムに関し、特にＥＣＣ(error correct
ion code) を用いてデータの誤りを訂正するためのデー
タ処理システムに関する。
を処理するシステムに関し、特にＥＣＣ(error correct
ion code) を用いてデータの誤りを訂正するためのデー
タ処理システムに関する。
【０００２】
【従来の技術】光ディスクから変調されたデータを読み
だし、これを復調したのち誤り訂正（ＥＣＣ）処理を施
してＭＰＥＧ２等の圧縮映像データ、ＭＰＥＧまたはＡ
Ｃ３等の圧縮音声データを得て、これを伸長して再生す
るシステムがビデオＣＤとして既に市販されている。ま
た、最近ではより高画質な映像を提供する光ディスクシ
ステムとしてＤＶＤ(Digital Video Disc)システムが提
案されている。
だし、これを復調したのち誤り訂正（ＥＣＣ）処理を施
してＭＰＥＧ２等の圧縮映像データ、ＭＰＥＧまたはＡ
Ｃ３等の圧縮音声データを得て、これを伸長して再生す
るシステムがビデオＣＤとして既に市販されている。ま
た、最近ではより高画質な映像を提供する光ディスクシ
ステムとしてＤＶＤ(Digital Video Disc)システムが提
案されている。
【０００３】これらのシステムでは、ディスクから一定
ビットレートでデータを読出すのに対し、映像・音声の
圧縮データが可変長であるため、データ処理するシステ
ムの中にデータレートを吸収するバッファメモリ（レー
トバッファ）を用いている。また、ＥＣＣ処理を行う場
合にもメモリを用いて処理する必要がある。
ビットレートでデータを読出すのに対し、映像・音声の
圧縮データが可変長であるため、データ処理するシステ
ムの中にデータレートを吸収するバッファメモリ（レー
トバッファ）を用いている。また、ＥＣＣ処理を行う場
合にもメモリを用いて処理する必要がある。
【０００４】図７はＥＣＣブロックを示し、このＥＣＣ
ブロックは各々２Ｋバイトのデータが記録される１６個
のセクタからなり、各セクタごとにアドレスデータとし
てのセクタＩＤ１〜ＩＤ１６が付与され、ＥＣＣブロッ
クに記録されるデータを再生するためのエラー訂正コー
ドとしての横方向のＥＣＣ１と縦方向のＥＣＣ２が記録
されている。このＥＣＣは、光ディスク１の欠陥により
データが再生できなくなることを防止するために冗長語
としてデータに付与されるエラー訂正コードである。
ブロックは各々２Ｋバイトのデータが記録される１６個
のセクタからなり、各セクタごとにアドレスデータとし
てのセクタＩＤ１〜ＩＤ１６が付与され、ＥＣＣブロッ
クに記録されるデータを再生するためのエラー訂正コー
ドとしての横方向のＥＣＣ１と縦方向のＥＣＣ２が記録
されている。このＥＣＣは、光ディスク１の欠陥により
データが再生できなくなることを防止するために冗長語
としてデータに付与されるエラー訂正コードである。
【０００５】上記ＥＣＣブロックは光ディスクには、図
８に示すように、各セクタの所定のデータ量ごと（所定
データ長さ間隔ごとたとえば９１バイトごと）にデータ
を再生する際のバイト同期を取るための同期コード（２
バイト）が付与されて記録されている。
８に示すように、各セクタの所定のデータ量ごと（所定
データ長さ間隔ごとたとえば９１バイトごと）にデータ
を再生する際のバイト同期を取るための同期コード（２
バイト）が付与されて記録されている。
【０００６】図６は従来のＥＣＣ用のデータ処理回路を
示すブロック図である。ＥＣＣ処理回路は復調部からの
復調データの入力レートと同等のレートで誤り訂正後の
データを映像・音声伸長部へ出力することを保障しなけ
ればならない。またＥＣＣ用メモリに対するデータアク
セスが頻繁に行われるため、高速のメモリを必要とす
る。
示すブロック図である。ＥＣＣ処理回路は復調部からの
復調データの入力レートと同等のレートで誤り訂正後の
データを映像・音声伸長部へ出力することを保障しなけ
ればならない。またＥＣＣ用メモリに対するデータアク
セスが頻繁に行われるため、高速のメモリを必要とす
る。
【０００７】図７のＥＣＣデータ構造からなるデータの
処理をする場合、別々に動作する２プレーン分のメモリ
をＥＣＣ用に用意する。一方のプレーンで復調データを
書き込んでいる間に、他方のプレーンではＥＣＣコント
ローラの制御の下にＥＣＣ回路によるＥＣＣ処理を高速
に行い、訂正完了後一度にデータをレートバッファへ高
速に送り出す。このＥＣＣ処理の出力レートは入力の復
調データレートを保障するために十分に高速に設定され
る。このように、ＥＣＣ処理を高速に行う必要があるた
め、高速メモリが必須である。後段のレートバッファが
低速なアクセスメモリの場合はＥＣＣ用に３プレーンの
メモリが必要である。
処理をする場合、別々に動作する２プレーン分のメモリ
をＥＣＣ用に用意する。一方のプレーンで復調データを
書き込んでいる間に、他方のプレーンではＥＣＣコント
ローラの制御の下にＥＣＣ回路によるＥＣＣ処理を高速
に行い、訂正完了後一度にデータをレートバッファへ高
速に送り出す。このＥＣＣ処理の出力レートは入力の復
調データレートを保障するために十分に高速に設定され
る。このように、ＥＣＣ処理を高速に行う必要があるた
め、高速メモリが必須である。後段のレートバッファが
低速なアクセスメモリの場合はＥＣＣ用に３プレーンの
メモリが必要である。
【０００８】ディスクからの変調データの読出しレート
は映像・音声の伸長部で要求する最大レートを保障する
ために十分高速に設定される。そのため通常の再生時に
おいてはレートバッファはすぐに飽和してしまい、光ピ
ックアップを１トラックキックバックして１回転待ちを
行い、映像・音声の伸長部によるデータ読出しによって
バッファの中が適度に空くのを待つ処理を行う。このと
き、完全にバッファ内が空になって映像、音声が伸長で
きなくなるのをさけるため、１回転待ち＋αのデータ容
量を確保する。通常これはＭビットオーダーの容量が必
要である。
は映像・音声の伸長部で要求する最大レートを保障する
ために十分高速に設定される。そのため通常の再生時に
おいてはレートバッファはすぐに飽和してしまい、光ピ
ックアップを１トラックキックバックして１回転待ちを
行い、映像・音声の伸長部によるデータ読出しによって
バッファの中が適度に空くのを待つ処理を行う。このと
き、完全にバッファ内が空になって映像、音声が伸長で
きなくなるのをさけるため、１回転待ち＋αのデータ容
量を確保する。通常これはＭビットオーダーの容量が必
要である。
【０００９】
【発明が解決しようとする課題】このように、従来のＥ
ＣＣ用のデータ処理回路のレートバッファは、ディスク
回転待ちの間のデータ量を確保するため、これに用いる
メモリとしては大容量のものが必要であった。
ＣＣ用のデータ処理回路のレートバッファは、ディスク
回転待ちの間のデータ量を確保するため、これに用いる
メモリとしては大容量のものが必要であった。
【００１０】従って本発明の目的は光ディスク等の記録
媒体から読出したデータを再生するシステムにおいて、
データ処理を行うためのメモリ容量を低減したシステム
を提供することである。
媒体から読出したデータを再生するシステムにおいて、
データ処理を行うためのメモリ容量を低減したシステム
を提供することである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明による第１のデータ処理システムは、入力され
たデータを書き込むためのメモリ手段と、前記メモリ手
段からデータを読出し、読出したデータに対して誤り訂
正処理を行い、誤り訂正データを前記メモリ手段に書き
込む誤り訂正手段と、誤り訂正処理が行われたデータに
対して所定の処理を行う処理手段と、前記処理手段から
データ要求された場合に誤り訂正処理が行われたデータ
を前記メモリ手段から所定バイト数単位で読出し、前記
処理手段に前記所定バイト数単位で出力する出力手段を
具備する。
に本発明による第１のデータ処理システムは、入力され
たデータを書き込むためのメモリ手段と、前記メモリ手
段からデータを読出し、読出したデータに対して誤り訂
正処理を行い、誤り訂正データを前記メモリ手段に書き
込む誤り訂正手段と、誤り訂正処理が行われたデータに
対して所定の処理を行う処理手段と、前記処理手段から
データ要求された場合に誤り訂正処理が行われたデータ
を前記メモリ手段から所定バイト数単位で読出し、前記
処理手段に前記所定バイト数単位で出力する出力手段を
具備する。
【００１２】又、本発明による第２のデータ処理システ
ムは入力したデータを一次的に所定バイト数単位で格納
する入力手段と、データを格納するためのメモリ手段
と、前記メモリ手段からデータを読出し、読出したデー
タに対して誤り訂正処理を行い、誤り訂正データを前記
メモリ手段に書き込む誤り訂正手段と、誤り訂正処理が
行われたデータに対して所定の処理を行う処理手段と、
前記処理手段からデータ要求された場合に誤り訂正処理
が行われたデータを前記メモリ手段から所定バイト数単
位で読出し、前記処理手段に前記所定バイト数単位で出
力する出力手段、を具備する。
ムは入力したデータを一次的に所定バイト数単位で格納
する入力手段と、データを格納するためのメモリ手段
と、前記メモリ手段からデータを読出し、読出したデー
タに対して誤り訂正処理を行い、誤り訂正データを前記
メモリ手段に書き込む誤り訂正手段と、誤り訂正処理が
行われたデータに対して所定の処理を行う処理手段と、
前記処理手段からデータ要求された場合に誤り訂正処理
が行われたデータを前記メモリ手段から所定バイト数単
位で読出し、前記処理手段に前記所定バイト数単位で出
力する出力手段、を具備する。
【００１３】又、本発明による第３のデータ処理システ
ムは入力したデータを格納するためのメモリ手段と、前
記メモリ手段に格納されたデータに対して誤り訂正処理
を行う誤り訂正手段と、前記誤り訂正手段が前記メモリ
手段をアクセスするための制御を行う第１制御手段と、
誤り訂正処理が行われたデータに対して所定の処理を行
う処理手段と、前記処理手段からデータ要求された場合
に誤り訂正処理が行われたデータを前記所定バイト数単
位で一次的に格納し、前記処理手段に前記所定バイト数
単位で出力する出力手段、前記出力手段からの要求に応
じて、前記メモリ手段に格納された前記誤り訂正データ
を前記出力手段に転送するときの制御を行う第２制御手
段と、前記第２制御手段による制御動作を第１優先順位
とし、前記第１制御手段による制御動作を第２優先順位
とし、前記第１及び第２制御手段の動作を管理する手段
を具備する。
ムは入力したデータを格納するためのメモリ手段と、前
記メモリ手段に格納されたデータに対して誤り訂正処理
を行う誤り訂正手段と、前記誤り訂正手段が前記メモリ
手段をアクセスするための制御を行う第１制御手段と、
誤り訂正処理が行われたデータに対して所定の処理を行
う処理手段と、前記処理手段からデータ要求された場合
に誤り訂正処理が行われたデータを前記所定バイト数単
位で一次的に格納し、前記処理手段に前記所定バイト数
単位で出力する出力手段、前記出力手段からの要求に応
じて、前記メモリ手段に格納された前記誤り訂正データ
を前記出力手段に転送するときの制御を行う第２制御手
段と、前記第２制御手段による制御動作を第１優先順位
とし、前記第１制御手段による制御動作を第２優先順位
とし、前記第１及び第２制御手段の動作を管理する手段
を具備する。
【００１４】又、本発明による第４のデータ処理システ
ムは入力したデータを一次的に所定バイト数単位で格納
する入力手段と、データを格納するためのメモリ手段
と、前記入力手段からの要求に応じて、前記入力手段に
格納されたデータを所定バイト数単位で前記メモリ手段
に書き込むための制御を行う第１制御手段と、前記メモ
リ手段に格納されたデータに対して誤り訂正処理を行う
誤り訂正手段と、前記誤り訂正手段が前記メモリ手段を
アクセスするための制御を行う第２制御手段と、誤り訂
正処理が行われたデータに対して所定の処理を行う処理
手段と、前記処理手段からデータ要求された場合に誤り
訂正処理が行われたデータを前記所定バイト数単位で一
次的に格納し、前記処理手段に前記所定バイト数単位で
出力する出力手段、前記出力手段からの要求に応じて、
前記メモリ手段に書き込まれた前記誤り訂正データを前
記出力手段に転送するときの制御を行う第３制御手段
と、前記第１制御手段による制御動作を第１優先順位と
し、前記第３制御手段による制御動作を第２優先順位と
し、前記第２制御手段による制御動作を第３優先順位と
し、前記第１乃至第３制御手段の動作を管理する手段を
具備する。
ムは入力したデータを一次的に所定バイト数単位で格納
する入力手段と、データを格納するためのメモリ手段
と、前記入力手段からの要求に応じて、前記入力手段に
格納されたデータを所定バイト数単位で前記メモリ手段
に書き込むための制御を行う第１制御手段と、前記メモ
リ手段に格納されたデータに対して誤り訂正処理を行う
誤り訂正手段と、前記誤り訂正手段が前記メモリ手段を
アクセスするための制御を行う第２制御手段と、誤り訂
正処理が行われたデータに対して所定の処理を行う処理
手段と、前記処理手段からデータ要求された場合に誤り
訂正処理が行われたデータを前記所定バイト数単位で一
次的に格納し、前記処理手段に前記所定バイト数単位で
出力する出力手段、前記出力手段からの要求に応じて、
前記メモリ手段に書き込まれた前記誤り訂正データを前
記出力手段に転送するときの制御を行う第３制御手段
と、前記第１制御手段による制御動作を第１優先順位と
し、前記第３制御手段による制御動作を第２優先順位と
し、前記第２制御手段による制御動作を第３優先順位と
し、前記第１乃至第３制御手段の動作を管理する手段を
具備する。
【００１５】更に、本発明による第３のデータ処理シス
テムに具備される前記入力手段は、所定バイト数以上の
レジスタを有するデータレート変換用のＦＩＦＯと、前
記所定バイト数のデータが前記ＦＩＦＯに格納される
と、そのデータを前記メモリ手段へ書き込むための転送
要求を前記第１制御手段に出す手段と、前記転送要求が
受け付けられたことを受信する手段と、この要求が受け
付けられるとメモリにデータを転送する手段とを具備す
る。
テムに具備される前記入力手段は、所定バイト数以上の
レジスタを有するデータレート変換用のＦＩＦＯと、前
記所定バイト数のデータが前記ＦＩＦＯに格納される
と、そのデータを前記メモリ手段へ書き込むための転送
要求を前記第１制御手段に出す手段と、前記転送要求が
受け付けられたことを受信する手段と、この要求が受け
付けられるとメモリにデータを転送する手段とを具備す
る。
【００１６】又、本発明による第３又は第４のデータ処
理システムに具備される前記出力手段は、所定バイト数
以上のレジスタを有するデータレート変換用のＦＩＦＯ
と、その所定のバイト数のデータが排出されると、前記
メモリ手段からデータを読出すための転送要求を前記第
３制御手段に出す手段と、前記転送要求が受け付けられ
たことを受信する手段と、この要求が受付けられるとメ
モリからデータを読出す手段とを具備する 更に、本発明による光ディスクシステムは、光ディスク
から受信した変調データを復調し復調データを提供する
復調手段と、前記復調手段から入力した復調データを一
次的に所定バイト数単位で格納する入力バッファ手段
と、データを格納するためのメモリ手段と、前記メモリ
手段に格納されたデータに対して誤り訂正処理を行う誤
り訂正手段と、誤り訂正処理が行われたデータに対して
伸長処理を行う伸長手段と、前記伸長手段からデータ要
求された場合に、誤り訂正処理が行われたデータを前記
所定バイト数単位で一次的に格納し、前記伸長手段に前
記所定バイト数単位で出力する出力バッファ手段と、
（１）前記入力バッファ手段からの要求に応じて、前記
入力バッファ手段に格納されたデータを所定バイト数単
位で前記メモリ手段に書き込むための制御を行う第１制
御手段と；（２）前記誤り訂正手段が前記メモリ手段を
アクセスするための制御を行う第２制御手段と；（３）
前記出力バッファ手段からの要求に応じて、前記メモリ
手段に書き込まれた前記誤り訂正データを前記出力手段
に転送するときの制御を行う第３制御手段とを含む制御
手段と、前記第１制御手段による制御動作を第１優先順
位とし、前記第３制御手段による制御動作を第２優先順
位とし、前記第２制御手段による制御動作を第３優先順
位とし、前記第１乃至第３制御手段の動作を管理する手
段を具備する。
理システムに具備される前記出力手段は、所定バイト数
以上のレジスタを有するデータレート変換用のＦＩＦＯ
と、その所定のバイト数のデータが排出されると、前記
メモリ手段からデータを読出すための転送要求を前記第
３制御手段に出す手段と、前記転送要求が受け付けられ
たことを受信する手段と、この要求が受付けられるとメ
モリからデータを読出す手段とを具備する 更に、本発明による光ディスクシステムは、光ディスク
から受信した変調データを復調し復調データを提供する
復調手段と、前記復調手段から入力した復調データを一
次的に所定バイト数単位で格納する入力バッファ手段
と、データを格納するためのメモリ手段と、前記メモリ
手段に格納されたデータに対して誤り訂正処理を行う誤
り訂正手段と、誤り訂正処理が行われたデータに対して
伸長処理を行う伸長手段と、前記伸長手段からデータ要
求された場合に、誤り訂正処理が行われたデータを前記
所定バイト数単位で一次的に格納し、前記伸長手段に前
記所定バイト数単位で出力する出力バッファ手段と、
（１）前記入力バッファ手段からの要求に応じて、前記
入力バッファ手段に格納されたデータを所定バイト数単
位で前記メモリ手段に書き込むための制御を行う第１制
御手段と；（２）前記誤り訂正手段が前記メモリ手段を
アクセスするための制御を行う第２制御手段と；（３）
前記出力バッファ手段からの要求に応じて、前記メモリ
手段に書き込まれた前記誤り訂正データを前記出力手段
に転送するときの制御を行う第３制御手段とを含む制御
手段と、前記第１制御手段による制御動作を第１優先順
位とし、前記第３制御手段による制御動作を第２優先順
位とし、前記第２制御手段による制御動作を第３優先順
位とし、前記第１乃至第３制御手段の動作を管理する手
段を具備する。
【００１７】本発明のデータ処理システムによれば、デ
ィスクから読出したデータの入力、誤り訂正処理、出力
バッファ処理は所定バイト数単位で１組のメモリにより
処理できるようになり、システムに要求されるメモリ容
量は縮小される。
ィスクから読出したデータの入力、誤り訂正処理、出力
バッファ処理は所定バイト数単位で１組のメモリにより
処理できるようになり、システムに要求されるメモリ容
量は縮小される。
【００１８】
【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。図２は、光ディスク１に対
し集束光を用いてデータの再生を行う光ディスク装置を
示すものである。
て図面を参照して説明する。図２は、光ディスク１に対
し集束光を用いてデータの再生を行う光ディスク装置を
示すものである。
【００１９】光ディスク１のトラックには、データの記
録の単位としてのＥＣＣブロックデータ単位ごとに、あ
らかじめデータが記録されている。光ディスク１は、モ
ータ３によって例えば一定の速度で回転される。このモ
ータはモータ制御回路４によって制御されている。
録の単位としてのＥＣＣブロックデータ単位ごとに、あ
らかじめデータが記録されている。光ディスク１は、モ
ータ３によって例えば一定の速度で回転される。このモ
ータはモータ制御回路４によって制御されている。
【００２０】光ディスク１に対するデータの再生は、光
学ヘッド５によって行われる。この光学ヘッド５は、リ
ニアモータ６の可動部を構成する駆動コイル７に固定さ
れており、この駆動コイル７はリニアモータ制御回路８
に接続されている。
学ヘッド５によって行われる。この光学ヘッド５は、リ
ニアモータ６の可動部を構成する駆動コイル７に固定さ
れており、この駆動コイル７はリニアモータ制御回路８
に接続されている。
【００２１】このリニアモータ制御回路８には、速度検
出器９が接続されており、この速度検出器９の速度信号
はリニアモータ制御回路８に送られる。また、リニアモ
ータ６の固定部には、図示しない永久磁石が設けられて
おり、駆動コイル７がリニアモータ制御回路８によって
励磁されることにより、光学ヘッド５は、光ディスク１
の半径方向に移動される。
出器９が接続されており、この速度検出器９の速度信号
はリニアモータ制御回路８に送られる。また、リニアモ
ータ６の固定部には、図示しない永久磁石が設けられて
おり、駆動コイル７がリニアモータ制御回路８によって
励磁されることにより、光学ヘッド５は、光ディスク１
の半径方向に移動される。
【００２２】光学ヘッド５には、対物レンズ１０が図示
しないワイヤあるいは板ばねによって保持されており、
この対物レンズ１０は、駆動コイル１２によってフォー
カシング方向（レンズの光軸方向）に移動され、駆動コ
イル１１によってトラッキング方向（レンズの光軸と直
交する方向）に移動可能とされている。
しないワイヤあるいは板ばねによって保持されており、
この対物レンズ１０は、駆動コイル１２によってフォー
カシング方向（レンズの光軸方向）に移動され、駆動コ
イル１１によってトラッキング方向（レンズの光軸と直
交する方向）に移動可能とされている。
【００２３】また、レーザ制御回路１３によって駆動さ
れる半導体レーザ発振器１９により発生されたレーザ光
は、コリメータレンズ２０、ハーフプリズム２１、対物
レンズ１０を介して光ディスク１上に照射され、この光
ディスク１からの反射光は、対物レンズ１０、ハーフプ
リズム２１、集光レンズ２２、およびシリンドリカルレ
ンズ２３を介して光検出器２４に導かれる。光検出器２
４は、４分割の光検出セル２４ａ、２４ｂ、２４ｃ、２
４ｄによって構成されている。
れる半導体レーザ発振器１９により発生されたレーザ光
は、コリメータレンズ２０、ハーフプリズム２１、対物
レンズ１０を介して光ディスク１上に照射され、この光
ディスク１からの反射光は、対物レンズ１０、ハーフプ
リズム２１、集光レンズ２２、およびシリンドリカルレ
ンズ２３を介して光検出器２４に導かれる。光検出器２
４は、４分割の光検出セル２４ａ、２４ｂ、２４ｃ、２
４ｄによって構成されている。
【００２４】光検出器２４の光検出セル２４ａの出力信
号は、増幅器２５ａを介して加算器２６ａ、２６ｄの一
端に供給され、光検出セル２４ｂの出力信号は、増幅器
２５ｂを介して加算器２６ｂ、２６ｃの一端に供給さ
れ、光検出セル２４ｃの出力信号は、増幅器２４ｃを介
して加算器２６ａ、２６ｃの他端に供給され、光検出セ
ル２４ｄの出力信号は、増幅器２５ｄを介して加算器２
６ｂ、２６ｄの他端に供給される。
号は、増幅器２５ａを介して加算器２６ａ、２６ｄの一
端に供給され、光検出セル２４ｂの出力信号は、増幅器
２５ｂを介して加算器２６ｂ、２６ｃの一端に供給さ
れ、光検出セル２４ｃの出力信号は、増幅器２４ｃを介
して加算器２６ａ、２６ｃの他端に供給され、光検出セ
ル２４ｄの出力信号は、増幅器２５ｄを介して加算器２
６ｂ、２６ｄの他端に供給される。
【００２５】加算器２６ａの出力信号は差動増幅器ＯＰ
２の反転入力端に供給され、この差動増幅器ＯＰ２の非
反転入力端には加算器２６ｂの出力信号が供給される。
これにより、差動増幅器ＯＰ２は、加算器２６ａ、２６
ｂの差に応じてフォーカス点に関する信号をフォーカシ
ング制御回路２７に供給する。このフォーカシング制御
回路２７の出力信号は、フォーカシング駆動コイル１２
に供給され、レーザ光が光ディスク１上で常時ジャスト
フォーカスとなるように制御される。
２の反転入力端に供給され、この差動増幅器ＯＰ２の非
反転入力端には加算器２６ｂの出力信号が供給される。
これにより、差動増幅器ＯＰ２は、加算器２６ａ、２６
ｂの差に応じてフォーカス点に関する信号をフォーカシ
ング制御回路２７に供給する。このフォーカシング制御
回路２７の出力信号は、フォーカシング駆動コイル１２
に供給され、レーザ光が光ディスク１上で常時ジャスト
フォーカスとなるように制御される。
【００２６】加算器２６ｃの出力信号は差動増幅器ＯＰ
１の反転入力端に供給され、この差動増幅器ＯＰ１の非
反転入力端には加算器２６ｄの出力信号が供給される。
これにより、差動増幅器ＯＰ１は、加算器２６ｃ、２６
ｄの差に応じてトラック差信号をトラッキング制御回路
２８に供給する。トラッキング制御回路２８は、差動増
幅器ＯＰ１から供給されるトラック差信号に応じてトラ
ック駆動信号を発生するものである。
１の反転入力端に供給され、この差動増幅器ＯＰ１の非
反転入力端には加算器２６ｄの出力信号が供給される。
これにより、差動増幅器ＯＰ１は、加算器２６ｃ、２６
ｄの差に応じてトラック差信号をトラッキング制御回路
２８に供給する。トラッキング制御回路２８は、差動増
幅器ＯＰ１から供給されるトラック差信号に応じてトラ
ック駆動信号を発生するものである。
【００２７】トラッキング制御回路２８から出力される
トラック駆動信号は、トラッキング方向の駆動コイル１
１に供給される。また、トラッキング制御回路２８で用
いられたトラック差信号はリニアモータ制御回路８に供
給される。
トラック駆動信号は、トラッキング方向の駆動コイル１
１に供給される。また、トラッキング制御回路２８で用
いられたトラック差信号はリニアモータ制御回路８に供
給される。
【００２８】また、フォーカシング、トラッキングを行
った状態での光検出器２４の各光検出セル２４ａ、〜２
４ｄの出力の和信号、つまり加算器２６ｃ、２６ｄから
の出力信号を加算器２６ｅで加算した信号は、トラック
上（あるいはランド）に形成されたピット（記録デー
タ）からの反射率の変化が反映されている。この信号
は、ＲＦアンプ７０により増幅され、回路７１により処
理される。回路７１はイコライザ（ＥＱ）、データスラ
イス（ＤＳ）、フェーズロックループ（ＰＬＬ）を含
む。回路１７により処理された信号は復調回路１７に供
給され、現在アクセスされているセクタのセクタＩＤを
含むＥＣＣブロックのデータが復調される。
った状態での光検出器２４の各光検出セル２４ａ、〜２
４ｄの出力の和信号、つまり加算器２６ｃ、２６ｄから
の出力信号を加算器２６ｅで加算した信号は、トラック
上（あるいはランド）に形成されたピット（記録デー
タ）からの反射率の変化が反映されている。この信号
は、ＲＦアンプ７０により増幅され、回路７１により処
理される。回路７１はイコライザ（ＥＱ）、データスラ
イス（ＤＳ）、フェーズロックループ（ＰＬＬ）を含
む。回路１７により処理された信号は復調回路１７に供
給され、現在アクセスされているセクタのセクタＩＤを
含むＥＣＣブロックのデータが復調される。
【００２９】この復調回路１７で復調された復調データ
は、本発明を適用したエラー訂正回路３２においてＥＣ
Ｃを用いたエラー訂正が行われ、伸張回路１８により伸
張処理が施された後、インターフェース回路３５を介し
て外部装置としての光ディスク制御装置３６に出力され
る。光ディスク制御装置３６は、供給されるデータの種
類に応じたデコーダによりデータをデコードし映像や音
声を再生する。
は、本発明を適用したエラー訂正回路３２においてＥＣ
Ｃを用いたエラー訂正が行われ、伸張回路１８により伸
張処理が施された後、インターフェース回路３５を介し
て外部装置としての光ディスク制御装置３６に出力され
る。光ディスク制御装置３６は、供給されるデータの種
類に応じたデコーダによりデータをデコードし映像や音
声を再生する。
【００３０】リニアモータ制御回路８は、トラッキング
制御回路２８で対物レンズ１０が移動されている際、対
物レンズ１０が光学ヘッド５内の中心位置近傍に位置す
るようにリニアモータ６つまり光学ヘッド５を移動す
る。レーザ制御回路１３は、半導体レーザ発振器１９を
制御して再生用のレーザ光を発生させるものである。
制御回路２８で対物レンズ１０が移動されている際、対
物レンズ１０が光学ヘッド５内の中心位置近傍に位置す
るようにリニアモータ６つまり光学ヘッド５を移動す
る。レーザ制御回路１３は、半導体レーザ発振器１９を
制御して再生用のレーザ光を発生させるものである。
【００３１】Ｄ／Ａ変換器３１はＣＰＵ３０と、フォー
カシング制御回路２７、トラッキング制御回路２８、リ
ニアモータ制御回路８との間でそれぞれデータの授受を
可能とするためにデジタル・アナログ変換処理を行う。
カシング制御回路２７、トラッキング制御回路２８、リ
ニアモータ制御回路８との間でそれぞれデータの授受を
可能とするためにデジタル・アナログ変換処理を行う。
【００３２】レーザ制御回路１３、フォーカシング制御
回路２７、トラッキング制御回路２８、リニアモータ制
御回路８、モータ制御回路４、記録信号作成回路１４等
は、バスライン２９を介してＣＰＵ３０によって制御さ
れ、このＣＰＵ３０はメモリ３３に記憶されたプログラ
ムによって所定の動作を行う。レーザ制御回路１３は、
対象とする光ディスクに応じてレーザ光の強度を変更す
る。
回路２７、トラッキング制御回路２８、リニアモータ制
御回路８、モータ制御回路４、記録信号作成回路１４等
は、バスライン２９を介してＣＰＵ３０によって制御さ
れ、このＣＰＵ３０はメモリ３３に記憶されたプログラ
ムによって所定の動作を行う。レーザ制御回路１３は、
対象とする光ディスクに応じてレーザ光の強度を変更す
る。
【００３３】次に発明によるデータ処理システムを具備
する上記エラー訂正回路３２について詳細に説明する。
図１は本発明のエラー訂正回路３２の実施例を示すブロ
ック図である。ディスク１から読出された変調データは
復調回路１７により復調された後、入力バッファ４５に
入力される。
する上記エラー訂正回路３２について詳細に説明する。
図１は本発明のエラー訂正回路３２の実施例を示すブロ
ック図である。ディスク１から読出された変調データは
復調回路１７により復調された後、入力バッファ４５に
入力される。
【００３４】図３は入力バッファ４５を詳細に示す回路
図である。入力バッファ４５はクロック発生部６５、８
バイトのＦＩＦＯメモリ（以下ＦＩＦＯ）６３及び６
４、入力バッファコントローラ６６、スイッチＳＷ１及
びＳＷ２含んでいる。
図である。入力バッファ４５はクロック発生部６５、８
バイトのＦＩＦＯメモリ（以下ＦＩＦＯ）６３及び６
４、入力バッファコントローラ６６、スイッチＳＷ１及
びＳＷ２含んでいる。
【００３５】入力バッファコントローラ６６は復調デー
タＤＥＭを入力するとき、切り換え信号ＣＳＷを例えば
ハイレベルとし、ＳＷ１をＦＩＦＯ６３側に、ＳＷ２を
ＦＩＦＯ６４側に切り換える。クロック発生器６５は復
調データＤＥＭに同期したクロックＣＬＫを発生し、こ
のクロックＣＬＫにより入力バッファコントローラ６６
はＦＩＦＯ６３に対するシフトパルスＳＰ１を発生す
る。これにより復調データは１バイト毎にＦＩＦＯ６３
に取り込まれシフトされる。
タＤＥＭを入力するとき、切り換え信号ＣＳＷを例えば
ハイレベルとし、ＳＷ１をＦＩＦＯ６３側に、ＳＷ２を
ＦＩＦＯ６４側に切り換える。クロック発生器６５は復
調データＤＥＭに同期したクロックＣＬＫを発生し、こ
のクロックＣＬＫにより入力バッファコントローラ６６
はＦＩＦＯ６３に対するシフトパルスＳＰ１を発生す
る。これにより復調データは１バイト毎にＦＩＦＯ６３
に取り込まれシフトされる。
【００３６】シフトパルスＳＰ１が８クロック入力さ
れ、ＦＩＦＯ６３に８バイトのデータが格納されると、
入力バッファコントローラ６６はデータ転送要求ＲＥＱ
１をメモリコントローラ５１に転送する。メモリコント
ローラ５１はデータ転送要求ＲＥＱ１を受けたことを信
号ＰＲＱｎ（ｎは正の整数）、例えばＰＲＱ１により優
先順位決定部５２に知らせる。
れ、ＦＩＦＯ６３に８バイトのデータが格納されると、
入力バッファコントローラ６６はデータ転送要求ＲＥＱ
１をメモリコントローラ５１に転送する。メモリコント
ローラ５１はデータ転送要求ＲＥＱ１を受けたことを信
号ＰＲＱｎ（ｎは正の整数）、例えばＰＲＱ１により優
先順位決定部５２に知らせる。
【００３７】優先順位決定部５２はデータ処理の優先度
に基づいて、データ転送の許可を示す信号ＡＬＷｎ（ｎ
は正の整数）、例えばＡＬＷ１をメモリコントローラ５
１に出力する。メモリコントローラ５１は優先順位決定
部５２から信号ＡＬＷ１を受けると、信号ＡＣＫ１を例
えばハイレベルとし、入力バッファ４５に対して転送リ
クエストを承認したことを知らせる。
に基づいて、データ転送の許可を示す信号ＡＬＷｎ（ｎ
は正の整数）、例えばＡＬＷ１をメモリコントローラ５
１に出力する。メモリコントローラ５１は優先順位決定
部５２から信号ＡＬＷ１を受けると、信号ＡＣＫ１を例
えばハイレベルとし、入力バッファ４５に対して転送リ
クエストを承認したことを知らせる。
【００３８】入力バッファコントローラ６６は信号ＡＣ
Ｋ１を受けると、信号ＣＳＷをローレベルとし、ＳＷ１
をＦＩＦＯ６４側、ＳＷ２をＦＩＦＯ６３に切り換え
る。そしてＦＩＦＯ６４は次の復調データ８バイトを格
納し、ＦＩＦＯ６３に格納された８バイトデータは、メ
モリコントローラ５１の制御の下にメモリ４８に転送さ
れる。この場合、復調データ８バイトがＦＩＦＯに格納
される時間より、ＦＩＦＯの８バイトデータがメモリ４
８に転送される時間の方が遥かに短いので、メモリ４１
は次の８バイトデータをＦＩＦＯから入力するまでに他
の処理（出力バッファ４７への出力データリード又はＥ
ＣＣ処理）を実行することができる。
Ｋ１を受けると、信号ＣＳＷをローレベルとし、ＳＷ１
をＦＩＦＯ６４側、ＳＷ２をＦＩＦＯ６３に切り換え
る。そしてＦＩＦＯ６４は次の復調データ８バイトを格
納し、ＦＩＦＯ６３に格納された８バイトデータは、メ
モリコントローラ５１の制御の下にメモリ４８に転送さ
れる。この場合、復調データ８バイトがＦＩＦＯに格納
される時間より、ＦＩＦＯの８バイトデータがメモリ４
８に転送される時間の方が遥かに短いので、メモリ４１
は次の８バイトデータをＦＩＦＯから入力するまでに他
の処理（出力バッファ４７への出力データリード又はＥ
ＣＣ処理）を実行することができる。
【００３９】メモリ４８にＥＣＣブロックのデータが１
ブロック分転送されると、ＥＣＣコントローラ５０はＥ
ＣＣ処理を行うためにメモリ４８をアクセスするための
リクエスト信号ＲＥＱ３をメモリコントローラ５１に出
力する。
ブロック分転送されると、ＥＣＣコントローラ５０はＥ
ＣＣ処理を行うためにメモリ４８をアクセスするための
リクエスト信号ＲＥＱ３をメモリコントローラ５１に出
力する。
【００４０】メモリコントローラ５１はデータ転送要求
ＲＥＱ３を受けたことを信号ＰＲＱ３により優先順位決
定部５２に知らせる。優先順位決定部５２はデータ処理
の優先度に基づいて、データ転送の許可を示す信号ＡＬ
Ｗ３をメモリコントローラ５１に出力する。
ＲＥＱ３を受けたことを信号ＰＲＱ３により優先順位決
定部５２に知らせる。優先順位決定部５２はデータ処理
の優先度に基づいて、データ転送の許可を示す信号ＡＬ
Ｗ３をメモリコントローラ５１に出力する。
【００４１】メモリコントローラ５１は優先順位決定部
５２から信号ＡＬＷ３を受けると、信号ＡＣＫ３をハイ
レベルとし、ＥＣＣコントローラ５０に対してアクセス
リクエストを承認したことを知らせる。
５２から信号ＡＬＷ３を受けると、信号ＡＣＫ３をハイ
レベルとし、ＥＣＣコントローラ５０に対してアクセス
リクエストを承認したことを知らせる。
【００４２】ＥＣＣコントローラ５０は信号ＡＣＫ３を
入力すると、ＥＣＣ４９に対してＥＣＣ処理開始コマン
ドを出力する。ＥＣＣ４９はＥＣＣ処理開始コマンドを
受けると、メモリ４８に格納されたＥＣＣブロック内の
データを所定バイト数毎に読出し、ＥＣＣ処理を行い誤
ったデータを訂正し、メモリ４８に誤り訂正データを書
き込む。１つのＥＣＣブロックの誤り訂正処理が完了す
ると、ＥＣＣブロックのデータは伸長回路１８の要求に
応じて、出力バッファ４７に転送される。
入力すると、ＥＣＣ４９に対してＥＣＣ処理開始コマン
ドを出力する。ＥＣＣ４９はＥＣＣ処理開始コマンドを
受けると、メモリ４８に格納されたＥＣＣブロック内の
データを所定バイト数毎に読出し、ＥＣＣ処理を行い誤
ったデータを訂正し、メモリ４８に誤り訂正データを書
き込む。１つのＥＣＣブロックの誤り訂正処理が完了す
ると、ＥＣＣブロックのデータは伸長回路１８の要求に
応じて、出力バッファ４７に転送される。
【００４３】出力バッファ４７を図４を参照して詳細に
説明する。出力バッファ４７は１６バイトＦＩＦＯ６
９、アドレス発生部６７、出力バッファコントローラ６
８を含んでいる。出力バッファコントローラ６８は伸長
回路１８から転送リクエストＲＥＱ４を受けると、メモ
リ４８から出力バッファ４７へのデータ転送要求信号Ｒ
ＥＱ２をメモリコントローラ５１に対して出力する。
説明する。出力バッファ４７は１６バイトＦＩＦＯ６
９、アドレス発生部６７、出力バッファコントローラ６
８を含んでいる。出力バッファコントローラ６８は伸長
回路１８から転送リクエストＲＥＱ４を受けると、メモ
リ４８から出力バッファ４７へのデータ転送要求信号Ｒ
ＥＱ２をメモリコントローラ５１に対して出力する。
【００４４】メモリコントローラ５１はデータ転送要求
ＲＥＱ２を受けたことを信号ＰＲＱ２により優先順位決
定部５２に知らせる。優先順位決定部５２はデータ処理
の優先度に基づいて、データ転送の許可を示す信号ＡＬ
Ｗ２をメモリコントローラ５１に出力する。
ＲＥＱ２を受けたことを信号ＰＲＱ２により優先順位決
定部５２に知らせる。優先順位決定部５２はデータ処理
の優先度に基づいて、データ転送の許可を示す信号ＡＬ
Ｗ２をメモリコントローラ５１に出力する。
【００４５】メモリコントローラ５１は優先順位決定部
５２から信号ＡＬＷ２を受けると、信号ＡＣＫ２をハイ
レベルとし、出力バッファ４７に対して転送リクエスト
を承認したことを知らせる。
５２から信号ＡＬＷ２を受けると、信号ＡＣＫ２をハイ
レベルとし、出力バッファ４７に対して転送リクエスト
を承認したことを知らせる。
【００４６】出力バッファコントローラ６８は信号ＡＣ
Ｋ２を受けると、メモリコントローラ５１の制御の下
に、メモリ４８から誤り訂正データを８バイト単位で入
力する。各１バイトデータの書き込みアドレスは、アド
レス発生部６７により制御され、書き込みタイミングは
入力データロードパルスＩＬＰにより制御される。８バ
イト分のデータが書き込まれると、出力バスコントロー
ラ６８はメモリコントローラ５１に対して転送リクエス
トＲＥＱ２を更に出力し、次の８バイトをメモリ４８か
ら転送することを要求する。又、出力バッファコントロ
ーラ６８は伸長回路１８に対して転送リクエストＲＥＱ
４を承認したことを示す信号ＡＣＫ４を出力する。そし
て出力バッファコントローラ６８は右シフトパルスＲＳ
Ｐを発生し、ＦＩＦＯ６９に書き込まれたデータは右方
向にシフトし、その度に１バイトデータが伸長回路１８
に転送される。
Ｋ２を受けると、メモリコントローラ５１の制御の下
に、メモリ４８から誤り訂正データを８バイト単位で入
力する。各１バイトデータの書き込みアドレスは、アド
レス発生部６７により制御され、書き込みタイミングは
入力データロードパルスＩＬＰにより制御される。８バ
イト分のデータが書き込まれると、出力バスコントロー
ラ６８はメモリコントローラ５１に対して転送リクエス
トＲＥＱ２を更に出力し、次の８バイトをメモリ４８か
ら転送することを要求する。又、出力バッファコントロ
ーラ６８は伸長回路１８に対して転送リクエストＲＥＱ
４を承認したことを示す信号ＡＣＫ４を出力する。そし
て出力バッファコントローラ６８は右シフトパルスＲＳ
Ｐを発生し、ＦＩＦＯ６９に書き込まれたデータは右方
向にシフトし、その度に１バイトデータが伸長回路１８
に転送される。
【００４７】出力バスコントローラ６８はメモリコント
ローラ５１からＡＣＫ２を受けると、次の８バイトをメ
モリ４８から入力する。このとき、前に入力したデータ
の数バイトが右シフトパルスＲＳＰにより既に伸長回路
１８に転送され、ＦＩＦＯ６９には９バイト分以上の空
きレジスタが存在することがある。このような場合、メ
モリ４８から転送される次の８バイト内の最初の１バイ
トがＦＩＦＯ６９に書き込まれるレジスタは、ＦＩＦＯ
６９のレジスタ８（左から９番目のレジスタ）以降のレ
ジスタである。このように、メモリ４８からの次の８バ
イトがＦＩＦＯ６９に書き込まれるときのレジスタアド
レス（０〜１５）は、転送リクエストＲＥＱ２の発生か
ら、右シフトパルスＲＳＰによって伸長回路１８に転送
されたバイト数に応じて変化する。これにより現在の８
バイトデータと次の８バイトデータとの間に隙間（空き
レジスタ）が発生するのが防止される。
ローラ５１からＡＣＫ２を受けると、次の８バイトをメ
モリ４８から入力する。このとき、前に入力したデータ
の数バイトが右シフトパルスＲＳＰにより既に伸長回路
１８に転送され、ＦＩＦＯ６９には９バイト分以上の空
きレジスタが存在することがある。このような場合、メ
モリ４８から転送される次の８バイト内の最初の１バイ
トがＦＩＦＯ６９に書き込まれるレジスタは、ＦＩＦＯ
６９のレジスタ８（左から９番目のレジスタ）以降のレ
ジスタである。このように、メモリ４８からの次の８バ
イトがＦＩＦＯ６９に書き込まれるときのレジスタアド
レス（０〜１５）は、転送リクエストＲＥＱ２の発生か
ら、右シフトパルスＲＳＰによって伸長回路１８に転送
されたバイト数に応じて変化する。これにより現在の８
バイトデータと次の８バイトデータとの間に隙間（空き
レジスタ）が発生するのが防止される。
【００４８】ここで、ＦＩＦＯ６９から８バイトデータ
が伸長回路１８に転送される時間より、メモリ４８から
８バイトデータがＦＩＦＯ６９に転送される時間のほう
が遥かに短いので、メモリ４８は、８バイトのデータが
ＦＩＦＯ６９から伸長回路１８に転送されている間に、
他の処理（復調データライト又はＥＣＣ処理）に使用す
ることができる。
が伸長回路１８に転送される時間より、メモリ４８から
８バイトデータがＦＩＦＯ６９に転送される時間のほう
が遥かに短いので、メモリ４８は、８バイトのデータが
ＦＩＦＯ６９から伸長回路１８に転送されている間に、
他の処理（復調データライト又はＥＣＣ処理）に使用す
ることができる。
【００４９】次に順位決定部５２及びメモリコントロー
ラ５１の動作を図５のフローチャートを参照して詳細に
説明する。本実施例ではデータ転送に対して優先度が与
えられており、入力バッファ４５からメモリ４８へのデ
ータ転送は第１の優先度、メモリ８から出力バッファへ
のデータ転送は第２の優先度、ＥＣＣ４９とメモリ４８
間のデータ転送は第３の優先度が与えられている。
ラ５１の動作を図５のフローチャートを参照して詳細に
説明する。本実施例ではデータ転送に対して優先度が与
えられており、入力バッファ４５からメモリ４８へのデ
ータ転送は第１の優先度、メモリ８から出力バッファへ
のデータ転送は第２の優先度、ＥＣＣ４９とメモリ４８
間のデータ転送は第３の優先度が与えられている。
【００５０】メモリコントローラ５１は入力バッファ４
５から転送リクエストＲＥＱ１を受け取ると、ＲＥＱ１
を受信したことを示す信号ＰＲＱ１を優先順位決定部５
２に出力する。優先順位決定部５２は入力データライト
リクエスト、即ち信号ＲＥＱ１があるか否か判断してお
り（ＳＴ１）、信号ＲＥＱ１を入力すると、転送許可を
示す信号ＡＬＷ１をメモリコントローラ５１に出力す
る。メモリコントローラ５１は信号ＡＬＷ１を受ける
と、入力バッファ４５にＡＣＫ１を出力し、バスセレク
タ４６及びメモリ４８を制御して、入力バッファ４５か
ら８バイト分のデータをメモリ４８に転送する（ＳＴ
２）。
５から転送リクエストＲＥＱ１を受け取ると、ＲＥＱ１
を受信したことを示す信号ＰＲＱ１を優先順位決定部５
２に出力する。優先順位決定部５２は入力データライト
リクエスト、即ち信号ＲＥＱ１があるか否か判断してお
り（ＳＴ１）、信号ＲＥＱ１を入力すると、転送許可を
示す信号ＡＬＷ１をメモリコントローラ５１に出力す
る。メモリコントローラ５１は信号ＡＬＷ１を受ける
と、入力バッファ４５にＡＣＫ１を出力し、バスセレク
タ４６及びメモリ４８を制御して、入力バッファ４５か
ら８バイト分のデータをメモリ４８に転送する（ＳＴ
２）。
【００５１】８バイト分のデータがメモリ４８に転送さ
れた後、フローはステップＳＴ１に移行するが、入力バ
ッファ４５が次の８バイト復調データを入力している場
合、ＲＥＱ１は発生していないので、ステップＳＴ３に
移行する。ステップＳＴ３で、優先順位決定部５２は出
力バッファ４７から出力データリクエスト、即ちＲＥＱ
２が受信されているか否かを判断する（ＳＴ３）。ＲＥ
Ｑ２が受信されている場合、優先順位決定部５２はＡＬ
Ｗ２を発生し、メモリコントローラ５１は出力バッファ
４７に対してＡＣＫ２を出力する。メモリコントローラ
５１はバスセレクタ４６及びメモリ４８を制御して、メ
モリから訂正処理が施された８バイトデータを読出し
（ＳＴ４）、出力バッファ４７に転送する。
れた後、フローはステップＳＴ１に移行するが、入力バ
ッファ４５が次の８バイト復調データを入力している場
合、ＲＥＱ１は発生していないので、ステップＳＴ３に
移行する。ステップＳＴ３で、優先順位決定部５２は出
力バッファ４７から出力データリクエスト、即ちＲＥＱ
２が受信されているか否かを判断する（ＳＴ３）。ＲＥ
Ｑ２が受信されている場合、優先順位決定部５２はＡＬ
Ｗ２を発生し、メモリコントローラ５１は出力バッファ
４７に対してＡＣＫ２を出力する。メモリコントローラ
５１はバスセレクタ４６及びメモリ４８を制御して、メ
モリから訂正処理が施された８バイトデータを読出し
（ＳＴ４）、出力バッファ４７に転送する。
【００５２】８バイトデータが出力バッファ４７に転送
された後、優先順位決定部５２は入力データライトリク
エストが有るか判断する（ＳＴ１）。入力バッファ４５
からメモリ４８に転送すべきデータがない場合、ＲＥＱ
１は発生していないので、優先順位決定部５２は出力デ
ータリードリクエストが有るか判断する（ＳＴ３）。こ
こで出力バッファ４７が伸長回路１８に対してデータを
転送中で、出力バッファ４７に８バイト以上の空きレジ
スタが無い場合、ＲＥＱ２は発生していないので、優先
順位決定部５２はＥＣＣコントローラ５０からメモリア
クセス要求ＲＥＱ３が有るか判断する（ＳＴ５）。
された後、優先順位決定部５２は入力データライトリク
エストが有るか判断する（ＳＴ１）。入力バッファ４５
からメモリ４８に転送すべきデータがない場合、ＲＥＱ
１は発生していないので、優先順位決定部５２は出力デ
ータリードリクエストが有るか判断する（ＳＴ３）。こ
こで出力バッファ４７が伸長回路１８に対してデータを
転送中で、出力バッファ４７に８バイト以上の空きレジ
スタが無い場合、ＲＥＱ２は発生していないので、優先
順位決定部５２はＥＣＣコントローラ５０からメモリア
クセス要求ＲＥＱ３が有るか判断する（ＳＴ５）。
【００５３】ＲＥＱ３が発生している場合、メモリコン
トローラ５１にＡＬＷ３を出力する。メモリコントロー
ラ５１はＡＬＷ３を受信すると、ＥＣＣメモリコントロ
ーラ５０にＡＣＫ３を出力し、ＥＣＣコントローラ５０
はＥＣＣ４９に対してエラー訂正処理開始コマンドを送
出する。ＥＣＣ４９はメモリコントローラ５１の制御の
下にメモリ４８をアクセスし、ＥＣＣブロックのデータ
に対して８バイト単位でエラー訂正処理を行う（ＳＴ
６）。
トローラ５１にＡＬＷ３を出力する。メモリコントロー
ラ５１はＡＬＷ３を受信すると、ＥＣＣメモリコントロ
ーラ５０にＡＣＫ３を出力し、ＥＣＣコントローラ５０
はＥＣＣ４９に対してエラー訂正処理開始コマンドを送
出する。ＥＣＣ４９はメモリコントローラ５１の制御の
下にメモリ４８をアクセスし、ＥＣＣブロックのデータ
に対して８バイト単位でエラー訂正処理を行う（ＳＴ
６）。
【００５４】このように、メモリ４８に対するアクセス
は、（１）入力バッファ４５のデータライト、（２）出
力バッファ４７のデータリード、（３）ＥＣＣ４９によ
るアクセスの順に優先順位が設定され処理される。
は、（１）入力バッファ４５のデータライト、（２）出
力バッファ４７のデータリード、（３）ＥＣＣ４９によ
るアクセスの順に優先順位が設定され処理される。
【００５５】
【発明の効果】本発明のデータ処理システムによれば、
ディスクから読出したデータの入力、誤り訂正処理、出
力バッファ処理は所定バイト数単位で１組のメモリによ
り処理できるようになり、システムに要求されるメモリ
容量は縮小される。
ディスクから読出したデータの入力、誤り訂正処理、出
力バッファ処理は所定バイト数単位で１組のメモリによ
り処理できるようになり、システムに要求されるメモリ
容量は縮小される。
【図１】本発明のエラー訂正回路の実施例を示すブロッ
ク図
ク図
【図２】光ディスクに記録されたデータの再生を行う光
ディスク装置の構成図。
ディスク装置の構成図。
【図３】本発明の入力バッファを詳細に示す回路図。
【図４】本発明の出力バッファを詳細に示す回路図。
【図５】本発明の順位決定部及びメモリコントローラの
動作を示すフローチャート
動作を示すフローチャート
【図６】従来のＥＣＣ用のデータ処理回路を示すブロッ
ク図。
ク図。
【図７】ＥＣＣブロックを説明するための図。
【図８】光ディスクに記録されているＥＣＣブロックを
説明するための図。
説明するための図。
１…光ディスク ５…光ヘッド ６…リニアモータ ３２…エラー訂正回路 ４５…入力バッファ ４７…出力バッファ ５２…優先順位決定部 ６３、６４、６９…ＦＩＦＯメモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/92 Ｈ０４Ｎ 5/92 Ｈ
Claims (7)
- 【請求項１】 入力されたデータを書き込むためのメモ
リ手段と、 前記メモリ手段からデータを読出し、読出したデータに
対して誤り訂正処理を行い、誤り訂正データを前記メモ
リ手段に書き込む誤り訂正手段と、 誤り訂正処理が行われたデータに対して所定の処理を行
う処理手段と、 前記処理手段からデータ要求された場合に誤り訂正処理
が行われたデータを前記メモリ手段から所定バイト数単
位で読出し、前記処理手段に前記所定バイト数単位で出
力する出力手段、を具備することを特徴とするデータ処
理システム。 - 【請求項２】 入力したデータを一次的に所定バイト数
単位で格納する入力手段と、 データを格納するためのメモリ手段と、 前記メモリ手段からデータを読出し、読出したデータに
対して誤り訂正処理を行い、誤り訂正データを前記メモ
リ手段に書き込む誤り訂正手段と、 誤り訂正処理が行われたデータに対して所定の処理を行
う処理手段と、 前記処理手段からデータ要求された場合に誤り訂正処理
が行われたデータを前記メモリ手段から所定バイト数単
位で読出し、前記処理手段に前記所定バイト数単位で出
力する出力手段、を具備することを特徴とするデータ処
理システム。 - 【請求項３】 入力したデータを格納するためのメモリ
手段と、 前記メモリ手段に格納されたデータに対して誤り訂正処
理を行う誤り訂正手段と、 前記誤り訂正手段が前記メモリ手段をアクセスするため
の制御を行う第１制御手段と、 誤り訂正処理が行われたデータに対して所定の処理を行
う処理手段と、 前記処理手段からデータ要求された場合に誤り訂正処理
が行われたデータを前記所定バイト数単位で一次的に格
納し、前記処理手段に前記所定バイト数単位で出力する
出力手段、 前記出力手段からの要求に応じて、前記メモリ手段に格
納された前記誤り訂正データを前記出力手段に転送する
ときの制御を行う第２制御手段と、 前記第２制御手段による制御動作を第１優先順位とし、
前記第１制御手段による制御動作を第２優先順位とし、
前記第１及び第２制御手段の動作を管理する手段、を具
備することを特徴とするデータ処理システム。 - 【請求項４】 入力したデータを一次的に所定バイト数
単位で格納する入力手段と、 データを格納するためのメモリ手段と、 前記入力手段からの要求に応じて、前記入力手段に格納
されたデータを所定バイト数単位で前記メモリ手段に書
き込むための制御を行う第１制御手段と、 前記メモリ手段に格納されたデータに対して誤り訂正処
理を行う誤り訂正手段と、 前記誤り訂正手段が前記メモリ手段をアクセスするため
の制御を行う第２制御手段と、 誤り訂正処理が行われたデータに対して所定の処理を行
う処理手段と、 前記処理手段からデータ要求された場合に誤り訂正処理
が行われたデータを前記所定バイト数単位で一次的に格
納し、前記処理手段に前記所定バイト数単位で出力する
出力手段、 前記出力手段からの要求に応じて、前記メモリ手段に書
き込まれた前記誤り訂正データを前記出力手段に転送す
るときの制御を行う第３制御手段と、 前記第１制御手段による制御動作を第１優先順位とし、
前記第３制御手段による制御動作を第２優先順位とし、
前記第２制御手段による制御動作を第３優先順位とし、
前記第１乃至第３制御手段の動作を管理する手段、を具
備することを特徴とするデータ処理システム。 - 【請求項５】 前記入力手段は、 所定バイト数以上のレジスタを有するデータレート変換
用のＦＩＦＯと、 前記所定バイト数のデータが前記ＦＩＦＯに格納される
と、そのデータを前記メモリ手段へ書き込むための転送
要求を前記第１制御手段に出す手段と、 前記転送要求が受け付けられたことを受信する手段と、 この要求が受け付けられるとメモリにデータを転送する
手段とを具備することを特徴とする請求項３記載のデー
タ処理システム。 - 【請求項６】 前記出力手段は、 所定バイト数以上のレジスタを有するデータレート変換
用のＦＩＦＯと、 その所定のバイト数のデータが排出されると、前記メモ
リ手段からデータを読出すための転送要求を前記第３制
御手段に出す手段と、 前記転送要求が受け付けられたことを受信する手段と、 この要求が受付けられるとメモリからデータを読出す手
段とを具備することを特徴とする請求項３又は４記載の
データ処理システム。 - 【請求項７】 光ディスクから受信した変調データを復
調し復調データを提供する復調手段と、 前記復調手段から入力した復調データを一次的に所定バ
イト数単位で格納する入力バッファ手段と、 データを格納するためのメモリ手段と、 前記メモリ手段に格納されたデータに対して誤り訂正処
理を行う誤り訂正手段と、 誤り訂正処理が行われたデータに対して伸長処理を行う
伸長手段と、 前記伸長手段からデータ要求された場合に、誤り訂正処
理が行われたデータを前記所定バイト数単位で一次的に
格納し、前記伸長手段に前記所定バイト数単位で出力す
る出力バッファ手段と、 （１）前記入力バッファ手段からの要求に応じて、前記
入力バッファ手段に格納されたデータを所定バイト数単
位で前記メモリ手段に書き込むための制御を行う第１制
御手段と、（２）前記誤り訂正手段が前記メモリ手段を
アクセスするための制御を行う第２制御手段と、（３）
前記出力バッファ手段からの要求に応じて、前記メモリ
手段に書き込まれた前記誤り訂正データを前記出力手段
に転送するときの制御を行う第３制御手段とを含む制御
手段と、 前記第１制御手段による制御動作を第１優先順位とし、
前記第３制御手段による制御動作を第２優先順位とし、
前記第２制御手段による制御動作を第３優先順位とし、
前記第１乃至第３制御手段の動作を管理する手段、を具
備することを特徴とする光ディスクシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8066427A JPH09259532A (ja) | 1996-03-22 | 1996-03-22 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8066427A JPH09259532A (ja) | 1996-03-22 | 1996-03-22 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09259532A true JPH09259532A (ja) | 1997-10-03 |
Family
ID=13315486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8066427A Pending JPH09259532A (ja) | 1996-03-22 | 1996-03-22 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09259532A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003079194A1 (fr) * | 2002-03-18 | 2003-09-25 | Matsushita Electric Industrial Co., Ltd. | Appareil de traitement de donnees |
| KR100604029B1 (ko) * | 1999-12-22 | 2006-07-24 | 엘지전자 주식회사 | 광기록재생기의 데이터 기록 방법 |
| US7322003B2 (en) | 2004-10-28 | 2008-01-22 | Fujitsu Limited | Information storage device |
| US8694024B2 (en) | 2006-01-03 | 2014-04-08 | Apple Inc. | Media data exchange, transfer or delivery for portable electronic devices |
| US8966470B2 (en) | 2006-01-03 | 2015-02-24 | Apple Inc. | Remote content updates for portable media devices |
| US9063697B2 (en) | 2006-09-11 | 2015-06-23 | Apple Inc. | Highly portable media devices |
| US9602929B2 (en) | 2005-06-03 | 2017-03-21 | Apple Inc. | Techniques for presenting sound effects on a portable media player |
| US10534452B2 (en) | 2005-01-07 | 2020-01-14 | Apple Inc. | Highly portable media device |
| US10536336B2 (en) | 2005-10-19 | 2020-01-14 | Apple Inc. | Remotely configured media device |
-
1996
- 1996-03-22 JP JP8066427A patent/JPH09259532A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604029B1 (ko) * | 1999-12-22 | 2006-07-24 | 엘지전자 주식회사 | 광기록재생기의 데이터 기록 방법 |
| CN1307556C (zh) * | 2002-03-18 | 2007-03-28 | 松下电器产业株式会社 | 信息处理装置 |
| WO2003079194A1 (fr) * | 2002-03-18 | 2003-09-25 | Matsushita Electric Industrial Co., Ltd. | Appareil de traitement de donnees |
| US9084089B2 (en) | 2003-04-25 | 2015-07-14 | Apple Inc. | Media data exchange transfer or delivery for portable electronic devices |
| US7322003B2 (en) | 2004-10-28 | 2008-01-22 | Fujitsu Limited | Information storage device |
| US10534452B2 (en) | 2005-01-07 | 2020-01-14 | Apple Inc. | Highly portable media device |
| US11442563B2 (en) | 2005-01-07 | 2022-09-13 | Apple Inc. | Status indicators for an electronic device |
| US9602929B2 (en) | 2005-06-03 | 2017-03-21 | Apple Inc. | Techniques for presenting sound effects on a portable media player |
| US10750284B2 (en) | 2005-06-03 | 2020-08-18 | Apple Inc. | Techniques for presenting sound effects on a portable media player |
| US10536336B2 (en) | 2005-10-19 | 2020-01-14 | Apple Inc. | Remotely configured media device |
| US8966470B2 (en) | 2006-01-03 | 2015-02-24 | Apple Inc. | Remote content updates for portable media devices |
| US8694024B2 (en) | 2006-01-03 | 2014-04-08 | Apple Inc. | Media data exchange, transfer or delivery for portable electronic devices |
| US9063697B2 (en) | 2006-09-11 | 2015-06-23 | Apple Inc. | Highly portable media devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7555201B2 (en) | Optical disc player system and method of controlling a decoding unit in the optical disc player system to read encoded bitstream data from a buffer memory | |
| US20060069977A1 (en) | Error correction device | |
| US6055216A (en) | Optical disk player capable of playing back both CD-ROM and CD-DA | |
| JPH10233701A (ja) | 高速データ処理及び伝送のためのエラー訂正用のメモリを備えるシステムデコーダ及びエラー訂正用のメモリ制御方法 | |
| US5815476A (en) | Disc data reproducing apparatus and signal processing circuit | |
| JPH09259532A (ja) | データ処理システム | |
| JP2919445B2 (ja) | データ高速伝送のためのシステムデコーダ及びトラックバッファリング制御方法 | |
| KR100484684B1 (ko) | 디스크플레이어 | |
| JP2000331439A (ja) | 信号処理回路及び情報記録装置 | |
| JPH1097492A (ja) | メモリアクセスのための優先順位制御装置及び方法 | |
| JPH11120124A (ja) | バスアクセス装置、バス調停システム、ｃｄ−ｒｏｍデコーダ、ｄｖｄ−ｒｏｍデコーダ及びｃｄ−ｒｏｍドライブ | |
| JPH09134573A (ja) | Ｃｄ−ｒｏｍ駆動システムのメモリ制御回路及びその方法 | |
| US20050097293A1 (en) | Pipeline processing system and information processing apparatus | |
| JPH09265730A (ja) | データ再生装置、再生方法 | |
| JPH10188471A (ja) | データ再生装置及びデータ再生方法 | |
| JP3708617B2 (ja) | Ｅｃｃメモリ制御システム | |
| JPH1066029A (ja) | メモリ多重領域管理装置 | |
| JPH1049994A (ja) | 情報再生装置 | |
| JPH1186465A (ja) | 信号処理装置 | |
| KR100219158B1 (ko) | 메모리를 공유하는 광디스크재생시스템 | |
| KR100228670B1 (ko) | 광디스크재생시스템의 효율적인 메모리관리장치 | |
| KR100194044B1 (ko) | 메모리 억세스를 위한 인터페이스 장치 및 방법 | |
| JP2001155443A (ja) | ディスク再生装置 | |
| JP2006048731A (ja) | データ再生装置 | |
| KR100200096B1 (ko) | 메모리의 전송데이타 인터페이스 장치 및 방법 |