JP2000331439A - 信号処理回路及び情報記録装置 - Google Patents
信号処理回路及び情報記録装置Info
- Publication number
- JP2000331439A JP2000331439A JP11135351A JP13535199A JP2000331439A JP 2000331439 A JP2000331439 A JP 2000331439A JP 11135351 A JP11135351 A JP 11135351A JP 13535199 A JP13535199 A JP 13535199A JP 2000331439 A JP2000331439 A JP 2000331439A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- recording data
- data
- recording
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 記録データの処理速度の高速化に起因する回
路負担の著しい増大を招くことなく、誤り訂正符号のパ
リティを記録データに付加する際に用いられる記録デー
タの記憶領域の記憶容量を削減すること。 【解決手段】 記録データを受信する受信手段と、この
受信手段が受信した記録データが書き込まれて記憶され
る記憶手段と、この記憶手段に記憶される記録データに
ブロック単位の誤り訂正符号に基づくパリティを付加す
るパリティ付加手段と、前記記憶手段に記憶されたパリ
ティ付加後の記録データを送信する送信手段とを具備し
た信号処理回路において、前記記憶手段は、前記記録デ
ータの少なくとも１ブロック分の容量を有する格納領域
を２つ備え、それら２つの格納領域の各々は、前記パリ
ティ付加手段によってパリティが付加された後の記録デ
ータが格納されるパリティ付加データ格納領域と、前記
送信手段によってパリティ付加後の記録データを読み出
して送信する送信領域とに交互に切り替えられ、前記パ
リティ付加手段は、誤り訂正符号１列分の記録データの
受信に応じて記録データへのパリティ付加を開始する。
路負担の著しい増大を招くことなく、誤り訂正符号のパ
リティを記録データに付加する際に用いられる記録デー
タの記憶領域の記憶容量を削減すること。 【解決手段】 記録データを受信する受信手段と、この
受信手段が受信した記録データが書き込まれて記憶され
る記憶手段と、この記憶手段に記憶される記録データに
ブロック単位の誤り訂正符号に基づくパリティを付加す
るパリティ付加手段と、前記記憶手段に記憶されたパリ
ティ付加後の記録データを送信する送信手段とを具備し
た信号処理回路において、前記記憶手段は、前記記録デ
ータの少なくとも１ブロック分の容量を有する格納領域
を２つ備え、それら２つの格納領域の各々は、前記パリ
ティ付加手段によってパリティが付加された後の記録デ
ータが格納されるパリティ付加データ格納領域と、前記
送信手段によってパリティ付加後の記録データを読み出
して送信する送信領域とに交互に切り替えられ、前記パ
リティ付加手段は、誤り訂正符号１列分の記録データの
受信に応じて記録データへのパリティ付加を開始する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＤＶＤ−ＲＡＭ等
の記録媒体に情報を記録するための信号処理回路、及び
情報記録装置に関する。
の記録媒体に情報を記録するための信号処理回路、及び
情報記録装置に関する。
【０００２】
【従来の技術】近時書替え可能な記録媒体として、ＣＤ
−Ｒ、ＤＶＤ−ＲＡＭ等の光ディスクが開発されてい
る。これらの光ディスクを用いた記録方式においては、
大容量の情報を高速度に記録し、さらに記録された情報
を正確に再生することが必要となる。このため光ディス
クには、記録データとともに誤り訂正符号が記録されて
いる。ここで、こうした誤り訂正符号のパリティを記録
データに付加するために用いられる信号処理回路の従来
例を図１０に示す。受信回路１は外部から記録データを
受信すると、アービタ２を介してＲＡＭ等で構成される
記憶部３に記録データを一時的に書き込む。パリティ付
加回路４は、記憶部３に書き込まれた記録データを読み
出して誤り訂正符号のパリティの付加処理を行ない、ア
ービタ２を介してパリティ付加後の記録データを記憶部
３に書き戻す。送信回路５は、パリティ付加回路４によ
ってパリティが付加された後の記録データを記憶部３か
ら読み出して、記録媒体に情報を記録するためのヘッド
部に向けて記録データを送信する。このとき記録データ
は、駆動回路においてヘッド部に内蔵された半導体レー
ザの駆動電流に変換されたうえで、ヘッド部に供給され
る。なおアービタ２は、受信回路１、パリティ付加回路
４及び送信回路５が記憶部３に対して行なうアクセスを
調停するメモリインターフェイスである。
−Ｒ、ＤＶＤ−ＲＡＭ等の光ディスクが開発されてい
る。これらの光ディスクを用いた記録方式においては、
大容量の情報を高速度に記録し、さらに記録された情報
を正確に再生することが必要となる。このため光ディス
クには、記録データとともに誤り訂正符号が記録されて
いる。ここで、こうした誤り訂正符号のパリティを記録
データに付加するために用いられる信号処理回路の従来
例を図１０に示す。受信回路１は外部から記録データを
受信すると、アービタ２を介してＲＡＭ等で構成される
記憶部３に記録データを一時的に書き込む。パリティ付
加回路４は、記憶部３に書き込まれた記録データを読み
出して誤り訂正符号のパリティの付加処理を行ない、ア
ービタ２を介してパリティ付加後の記録データを記憶部
３に書き戻す。送信回路５は、パリティ付加回路４によ
ってパリティが付加された後の記録データを記憶部３か
ら読み出して、記録媒体に情報を記録するためのヘッド
部に向けて記録データを送信する。このとき記録データ
は、駆動回路においてヘッド部に内蔵された半導体レー
ザの駆動電流に変換されたうえで、ヘッド部に供給され
る。なおアービタ２は、受信回路１、パリティ付加回路
４及び送信回路５が記憶部３に対して行なうアクセスを
調停するメモリインターフェイスである。
【０００３】ここで図１１に、記憶部３内部の記憶領域
を概念的に示す。記憶部３の記憶領域は、３つの格納領
域Ａ、Ｂ、Ｃに分割されており、各格納領域Ａ、Ｂ、Ｃ
の大きさは、誤り訂正符号が完結する１まとまりのデー
タ（ＥＣＣブロック）容量に略等しく設定されている。
さらに図１２には、記録データの受信処理、パリティ付
加処理及び送信処理を、図１１に示される３つの格納領
域Ａ、Ｂ、Ｃで切り替えて行なっている状態を模式的に
示す。図示されるように、例えば格納領域Ａが受信処理
における記録データの書き込み対象となっているとき
は、その１つ前のフェーズで格納領域Ｃに書き込まれた
記録データがパリティ付加処理の対象になるとともに、
この１つ前のフェーズでパリティ付加処理の行なわれた
格納領域Ｂがデータ送信処理の対象となっている。次の
フェーズでは、格納領域Ｂが受信処理、格納領域Ａがパ
リティ付加処理、格納領域Ｃが送信処理の対象となり、
各格納領域が循環しながら３つの処理の対象として切り
替わるようになっている。こうした方式では、受信処
理、パリティ付加処理及び送信処理を時分割で並行して
行なうことができるので、各回路の処理速度をそれほど
高めなくてもよいが、記憶部３の記憶容量としては少な
くともデータブロック容量の３倍分が必要になる。
を概念的に示す。記憶部３の記憶領域は、３つの格納領
域Ａ、Ｂ、Ｃに分割されており、各格納領域Ａ、Ｂ、Ｃ
の大きさは、誤り訂正符号が完結する１まとまりのデー
タ（ＥＣＣブロック）容量に略等しく設定されている。
さらに図１２には、記録データの受信処理、パリティ付
加処理及び送信処理を、図１１に示される３つの格納領
域Ａ、Ｂ、Ｃで切り替えて行なっている状態を模式的に
示す。図示されるように、例えば格納領域Ａが受信処理
における記録データの書き込み対象となっているとき
は、その１つ前のフェーズで格納領域Ｃに書き込まれた
記録データがパリティ付加処理の対象になるとともに、
この１つ前のフェーズでパリティ付加処理の行なわれた
格納領域Ｂがデータ送信処理の対象となっている。次の
フェーズでは、格納領域Ｂが受信処理、格納領域Ａがパ
リティ付加処理、格納領域Ｃが送信処理の対象となり、
各格納領域が循環しながら３つの処理の対象として切り
替わるようになっている。こうした方式では、受信処
理、パリティ付加処理及び送信処理を時分割で並行して
行なうことができるので、各回路の処理速度をそれほど
高めなくてもよいが、記憶部３の記憶容量としては少な
くともデータブロック容量の３倍分が必要になる。
【０００４】
【発明が解決しようとする課題】上述したように、誤り
訂正符号のパリティを記録データに付加するために用い
られている従来の信号処理回路では、記録データの受信
処理、パリティ付加処理及び送信処理をそれぞれ並行し
て行なうための３つの格納領域が記録データの記憶部と
して設けられているため、その回路規模の増大が避けら
れない。これに対し、記憶容量がデータブロック容量の
２倍である記録データの記憶部を２つの格納領域に分割
し、一方の格納領域を記録データの送信処理の対象とし
ているときに、他方の格納領域を記録データの受信処理
及びパリティ付加処理の対象とすることで、回路規模の
縮小を図ることが可能である。すなわち図１３は、記録
データの受信処理、パリティ付加処理及び送信処理を、
記憶部の２つの格納領域Ａ、Ｂで切り替えて行なってい
る状態を模式的に示すものである。しかしながらこの場
合は、一方の格納領域で１ブロック分の記録データの送
信処理を行なう間に、他方の格納領域で１ブロック分の
記録データの受信処理及びパリティ付加処理をシリアル
に行なうことから、図１０に示す受信回路１とパリティ
付加回路４の処理速度を向上させねばならず、これらに
おける回路負担が大きく、かつ受信回路１へのデータ転
送速度も高速化する必要が生じる。
訂正符号のパリティを記録データに付加するために用い
られている従来の信号処理回路では、記録データの受信
処理、パリティ付加処理及び送信処理をそれぞれ並行し
て行なうための３つの格納領域が記録データの記憶部と
して設けられているため、その回路規模の増大が避けら
れない。これに対し、記憶容量がデータブロック容量の
２倍である記録データの記憶部を２つの格納領域に分割
し、一方の格納領域を記録データの送信処理の対象とし
ているときに、他方の格納領域を記録データの受信処理
及びパリティ付加処理の対象とすることで、回路規模の
縮小を図ることが可能である。すなわち図１３は、記録
データの受信処理、パリティ付加処理及び送信処理を、
記憶部の２つの格納領域Ａ、Ｂで切り替えて行なってい
る状態を模式的に示すものである。しかしながらこの場
合は、一方の格納領域で１ブロック分の記録データの送
信処理を行なう間に、他方の格納領域で１ブロック分の
記録データの受信処理及びパリティ付加処理をシリアル
に行なうことから、図１０に示す受信回路１とパリティ
付加回路４の処理速度を向上させねばならず、これらに
おける回路負担が大きく、かつ受信回路１へのデータ転
送速度も高速化する必要が生じる。
【０００５】従って本発明の目的は、こうした問題を解
決して、誤り訂正符号のパリティを記録データに付加す
るために用いられる信号処理回路において、記録データ
の処理速度の高速化に起因する回路負担の著しい増大を
招くことなく、記録データの記憶領域における記憶容量
を削減することにある。また本発明の別の目的は、この
ような信号処理回路を備えた情報記録装置を提供するこ
とにある。
決して、誤り訂正符号のパリティを記録データに付加す
るために用いられる信号処理回路において、記録データ
の処理速度の高速化に起因する回路負担の著しい増大を
招くことなく、記録データの記憶領域における記憶容量
を削減することにある。また本発明の別の目的は、この
ような信号処理回路を備えた情報記録装置を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
本発明の信号処理回路では、記録データを受信する受信
手段と、この受信手段が受信した記録データが書き込ま
れて記憶される記憶手段と、この記憶手段に記憶される
記録データにブロック単位の誤り訂正符号に基づくパリ
ティを付加するパリティ付加手段と、前記記憶手段に記
憶されたパリティ付加後の記録データを送信する送信手
段とを具備した信号処理回路において、前記記憶手段
は、前記記録データの少なくとも１ブロック分の容量を
有する格納領域を２つ備え、それら２つの格納領域の各
々は、前記パリティ付加手段によってパリティが付加さ
れた後の記録データが格納されるパリティ付加データ格
納領域と、前記送信手段によってパリティ付加後の記録
データを読み出して送信する送信領域とに交互に切り替
えられ、前記パリティ付加手段は、誤り訂正符号１列分
の記録データの受信に応じて記録データへのパリティ付
加を開始する。さらに本発明の情報記録装置において
は、記録媒体に情報を記録するためのヘッド部と、前記
記録媒体への情報記録時に記録データを受信する受信手
段と、この受信手段が受信した記録データが書き込まれ
て記憶される記憶手段と、この記憶手段に記憶される記
録データにブロック単位の誤り訂正符号に基づくパリテ
ィを付加するパリティ付加手段と、前記記憶手段に記憶
されたパリティ付加後の記録データを前記ヘッド部に送
信する送信手段とを具備した情報記録装置において、前
記記憶手段は、前記記録データの少なくとも１ブロック
分の容量を有する格納領域を２つ備え、それら２つの格
納領域の各々は、前記パリティ付加手段によってパリテ
ィが付加された後の記録データが格納されるパリティ付
加データ格納領域と、前記送信手段によってパリティ付
加後の記録データを読み出して送信する送信領域とに交
互に切り替えられ、前記パリティ付加手段は、誤り訂正
符号１列分の記録データの受信に応じて記録データへの
パリティ付加を開始する。
本発明の信号処理回路では、記録データを受信する受信
手段と、この受信手段が受信した記録データが書き込ま
れて記憶される記憶手段と、この記憶手段に記憶される
記録データにブロック単位の誤り訂正符号に基づくパリ
ティを付加するパリティ付加手段と、前記記憶手段に記
憶されたパリティ付加後の記録データを送信する送信手
段とを具備した信号処理回路において、前記記憶手段
は、前記記録データの少なくとも１ブロック分の容量を
有する格納領域を２つ備え、それら２つの格納領域の各
々は、前記パリティ付加手段によってパリティが付加さ
れた後の記録データが格納されるパリティ付加データ格
納領域と、前記送信手段によってパリティ付加後の記録
データを読み出して送信する送信領域とに交互に切り替
えられ、前記パリティ付加手段は、誤り訂正符号１列分
の記録データの受信に応じて記録データへのパリティ付
加を開始する。さらに本発明の情報記録装置において
は、記録媒体に情報を記録するためのヘッド部と、前記
記録媒体への情報記録時に記録データを受信する受信手
段と、この受信手段が受信した記録データが書き込まれ
て記憶される記憶手段と、この記憶手段に記憶される記
録データにブロック単位の誤り訂正符号に基づくパリテ
ィを付加するパリティ付加手段と、前記記憶手段に記憶
されたパリティ付加後の記録データを前記ヘッド部に送
信する送信手段とを具備した情報記録装置において、前
記記憶手段は、前記記録データの少なくとも１ブロック
分の容量を有する格納領域を２つ備え、それら２つの格
納領域の各々は、前記パリティ付加手段によってパリテ
ィが付加された後の記録データが格納されるパリティ付
加データ格納領域と、前記送信手段によってパリティ付
加後の記録データを読み出して送信する送信領域とに交
互に切り替えられ、前記パリティ付加手段は、誤り訂正
符号１列分の記録データの受信に応じて記録データへの
パリティ付加を開始する。
【０００７】すなわち本発明は、誤り訂正符号１列分の
データ単位で誤り訂正符号のパリティ付加処理が可能で
あることに着目し、１ブロック分の記録データが受信さ
れる以前の誤り訂正符号１列分の記録データが受信され
た時点で、記録データへのパリティ付加を開始すること
を特徴としている。このように構成することで本発明で
は、誤り訂正符号のパリティの記録データへの付加に際
して記録データが一旦書き込まれて記憶される記憶手段
を、実質的にパリティ付加データ格納領域とパリティ付
加後の記録データの送信領域の２つの格納領域で形成し
て、記録データの記憶領域における記憶容量を削減する
ことが可能となる。
データ単位で誤り訂正符号のパリティ付加処理が可能で
あることに着目し、１ブロック分の記録データが受信さ
れる以前の誤り訂正符号１列分の記録データが受信され
た時点で、記録データへのパリティ付加を開始すること
を特徴としている。このように構成することで本発明で
は、誤り訂正符号のパリティの記録データへの付加に際
して記録データが一旦書き込まれて記憶される記憶手段
を、実質的にパリティ付加データ格納領域とパリティ付
加後の記録データの送信領域の２つの格納領域で形成し
て、記録データの記憶領域における記憶容量を削減する
ことが可能となる。
【０００８】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。図１は、本発明の情報記
録装置としてのＤＶＤ−ＲＡＭシステムを示すブロック
図である。なお、この実施形態ではＤＶＤ−ＲＡＭシス
テムを例に挙げたが、誤り訂正符号の列順と整合した順
序で外部から記録データを受信するものであればＤＶＤ
−ＲＡＭ以外の他のシステムであってもよく、例えば１
ブロック分の記録データについてＤＶＤ−ＲＡＭと同様
の論理フォーマットを有するＤＶＤ−Ｒ、ＤＶＤ＋Ｒ
Ｗ、ＤＶＤ−ＲＷ等のシステムにも、本発明は適用可能
である。図１において、ディスクモータ６は記録媒体と
しての光ディスク７を回転駆動する。光ディスク７に情
報を記録するためのヘッド部としてのピックアップ８
は、内蔵された半導体レーザから光ディスク７上のピッ
ト列に光ビームを照射し、また内蔵されたフォトダイオ
ードで反射ビームを検出し、得られた信号をＲＦアンプ
を通じて読み出し回路９に供給する。読み出し回路９と
しては、例えば一般的なＤＶＤ-ＲＯＭドライブ回路と
同様のものを用いることができ、詳しい説明は省略す
る。一方信号処理回路１０は、光ディスク７に記録され
るべき記録データに誤り訂正符号のパリティを付加する
ためのものである。信号処理回路１０中の受信回路１１
は外部から記録データを受信すると、アービタ１２を介
してＲＡＭ等で構成される記憶部１３に記録データを一
時的に書き込む。パリティ付加回路１４は、記録データ
に対する誤り訂正符号のパリティを生成し、記憶部１３
に書き込まれた記録データを読み出してこのパリティの
付加処理を行ない、アービタ１２を介してパリティ付加
後の記録データを記憶部１３に書き戻す。
図面を参照しながら説明する。図１は、本発明の情報記
録装置としてのＤＶＤ−ＲＡＭシステムを示すブロック
図である。なお、この実施形態ではＤＶＤ−ＲＡＭシス
テムを例に挙げたが、誤り訂正符号の列順と整合した順
序で外部から記録データを受信するものであればＤＶＤ
−ＲＡＭ以外の他のシステムであってもよく、例えば１
ブロック分の記録データについてＤＶＤ−ＲＡＭと同様
の論理フォーマットを有するＤＶＤ−Ｒ、ＤＶＤ＋Ｒ
Ｗ、ＤＶＤ−ＲＷ等のシステムにも、本発明は適用可能
である。図１において、ディスクモータ６は記録媒体と
しての光ディスク７を回転駆動する。光ディスク７に情
報を記録するためのヘッド部としてのピックアップ８
は、内蔵された半導体レーザから光ディスク７上のピッ
ト列に光ビームを照射し、また内蔵されたフォトダイオ
ードで反射ビームを検出し、得られた信号をＲＦアンプ
を通じて読み出し回路９に供給する。読み出し回路９と
しては、例えば一般的なＤＶＤ-ＲＯＭドライブ回路と
同様のものを用いることができ、詳しい説明は省略す
る。一方信号処理回路１０は、光ディスク７に記録され
るべき記録データに誤り訂正符号のパリティを付加する
ためのものである。信号処理回路１０中の受信回路１１
は外部から記録データを受信すると、アービタ１２を介
してＲＡＭ等で構成される記憶部１３に記録データを一
時的に書き込む。パリティ付加回路１４は、記録データ
に対する誤り訂正符号のパリティを生成し、記憶部１３
に書き込まれた記録データを読み出してこのパリティの
付加処理を行ない、アービタ１２を介してパリティ付加
後の記録データを記憶部１３に書き戻す。
【０００９】送信回路１５は、パリティ付加回路１４に
よってパリティが付加された後の記録データを記憶部３
から読み出して、８ビットデータの１６ビットへの変換
や同期符号の付加を行なう変調回路１６に送信し、その
後記録データは光ディスク７に情報を記録するためのピ
ックアップ８に供給される。このとき記録データは、駆
動回路１７においてピックアップ８に内蔵された半導体
レーザの駆動電流に変換されたうえで、ピックアップ８
に供給される。なおアービタ１２は、受信回路１１、パ
リティ付加回路１４及び送信回路１５が記憶部１３に対
して行なうアクセスを調停するメモリインターフェイス
であり、さらにここでは、受信回路１１が誤り訂正符号
１列分の記録データを受信して記憶部１３に書き込んだ
ことを検知するたび毎に、パリティ付加回路１４に検知
信号を出力する。この実施形態では、信号処理回路１０
中の記憶部１３の記憶領域が２つの格納領域Ａ、Ｂに分
割されている。また各格納領域Ａ、Ｂの大きさは、誤り
訂正符号が完結する１まとまりのデータ、すなわちＥＣ
Ｃブロックの容量に略等しく設定されている。ここで、
まずこのようなＥＣＣブロックの構造を図２に示し、１
ブロック分の記録データとその誤り訂正符号との関係に
ついて説明する。図示されるように、１つのデータブロ
ックは１７２（列）×１９２（行）バイトのメインデー
タからなり、誤り訂正符号として、各列に１６バイトの
外符号パリティ（ＰＯ）が付加され、各行に１０バイト
の内符号パリティ（ＰＩ）が付加されて１８２×２０８
バイトのＥＣＣブロックを形成している。なお、図中の
Ｂ０，０、Ｂ０，１、…はバイト単位のアドレスを示
す。
よってパリティが付加された後の記録データを記憶部３
から読み出して、８ビットデータの１６ビットへの変換
や同期符号の付加を行なう変調回路１６に送信し、その
後記録データは光ディスク７に情報を記録するためのピ
ックアップ８に供給される。このとき記録データは、駆
動回路１７においてピックアップ８に内蔵された半導体
レーザの駆動電流に変換されたうえで、ピックアップ８
に供給される。なおアービタ１２は、受信回路１１、パ
リティ付加回路１４及び送信回路１５が記憶部１３に対
して行なうアクセスを調停するメモリインターフェイス
であり、さらにここでは、受信回路１１が誤り訂正符号
１列分の記録データを受信して記憶部１３に書き込んだ
ことを検知するたび毎に、パリティ付加回路１４に検知
信号を出力する。この実施形態では、信号処理回路１０
中の記憶部１３の記憶領域が２つの格納領域Ａ、Ｂに分
割されている。また各格納領域Ａ、Ｂの大きさは、誤り
訂正符号が完結する１まとまりのデータ、すなわちＥＣ
Ｃブロックの容量に略等しく設定されている。ここで、
まずこのようなＥＣＣブロックの構造を図２に示し、１
ブロック分の記録データとその誤り訂正符号との関係に
ついて説明する。図示されるように、１つのデータブロ
ックは１７２（列）×１９２（行）バイトのメインデー
タからなり、誤り訂正符号として、各列に１６バイトの
外符号パリティ（ＰＯ）が付加され、各行に１０バイト
の内符号パリティ（ＰＩ）が付加されて１８２×２０８
バイトのＥＣＣブロックを形成している。なお、図中の
Ｂ０，０、Ｂ０，１、…はバイト単位のアドレスを示
す。
【００１０】こうしたＥＣＣブロックは、さらに８ビッ
トのデータが１６ビットに変換され同期符号が付加され
たうえで、それぞれ１８２（列）×１３（行）バイトの
データ量を有する１６の記録セクタとして、光ディスク
の記録面にセクタ列を形成しながら記録される。図３
は、さらにこの記録セクタの１行を抽出してその構造を
示すものであり、各行は同期符号を除いたデータのビッ
ト数が１４５６ビット（＝１６ビット×９１列）のフレ
ーム２つ分からなり、換言すれば1つの記録セクタは光
ディスク面に記録された１３×２フレームのデータ情報
に対応する。次に、本発明で用いられる記憶部１３の内
部の記憶領域を、図４に概念的に示す。記憶部１３の記
憶領域は、上述した通り２つの格納領域Ａ、Ｂに分割さ
れており、各格納領域Ａ、Ｂの大きさは、図２に示した
ようなＥＣＣブロックの容量に略等しく設定されてい
る。さらにこの実施形態における信号処理回路の動作
を、図５〜図８を参照して詳述する。図５は、信号処理
回路における記憶部の２つの格納領域Ａ、Ｂに対して、
各領域を切り替えながら記録データの受信処理、パリテ
ィ付加処理及び送信処理が行なわれる状態を模式的に示
す図、図６〜図８は、記憶部の２つの格納領域Ａ、Ｂで
行なわれている処理の状態を経時的に示す図であり、そ
れぞれ図５中に示す時点ａ、ｂ、ｃでの処理の状態を示
している。
トのデータが１６ビットに変換され同期符号が付加され
たうえで、それぞれ１８２（列）×１３（行）バイトの
データ量を有する１６の記録セクタとして、光ディスク
の記録面にセクタ列を形成しながら記録される。図３
は、さらにこの記録セクタの１行を抽出してその構造を
示すものであり、各行は同期符号を除いたデータのビッ
ト数が１４５６ビット（＝１６ビット×９１列）のフレ
ーム２つ分からなり、換言すれば1つの記録セクタは光
ディスク面に記録された１３×２フレームのデータ情報
に対応する。次に、本発明で用いられる記憶部１３の内
部の記憶領域を、図４に概念的に示す。記憶部１３の記
憶領域は、上述した通り２つの格納領域Ａ、Ｂに分割さ
れており、各格納領域Ａ、Ｂの大きさは、図２に示した
ようなＥＣＣブロックの容量に略等しく設定されてい
る。さらにこの実施形態における信号処理回路の動作
を、図５〜図８を参照して詳述する。図５は、信号処理
回路における記憶部の２つの格納領域Ａ、Ｂに対して、
各領域を切り替えながら記録データの受信処理、パリテ
ィ付加処理及び送信処理が行なわれる状態を模式的に示
す図、図６〜図８は、記憶部の２つの格納領域Ａ、Ｂで
行なわれている処理の状態を経時的に示す図であり、そ
れぞれ図５中に示す時点ａ、ｂ、ｃでの処理の状態を示
している。
【００１１】まず、図５中に示される最も初期のフェー
ズ（第１のフェーズ）には、格納領域Ａが受信データ格
納領域及びパリティ付加データ格納領域として使用され
ており、受信回路は外部から記録データを受信し、アー
ビタを介して格納領域Ａに記録データを一時的に書き込
む。さらに格納領域Ａでは、誤り訂正符号１列分の記録
データ、換言すれば光ディスク面に記録されたとき２フ
レームのデータ情報となる記録データが書き込まれる毎
に、アービタからの検知信号を受けたパリティ付加回路
が、記憶部に書き込まれた記録データを読み出して誤り
訂正符号のパリティの付加処理を行なう。またこのと
き、格納領域Ｂは１つ前のフェーズにおいてパリティが
付加された記録データを送信回路が読み出して送信する
送信領域となっており、こうした記録データが送信回路
によって順次読み出されて、光ディスクに情報を記録す
るためのピックアップに供給されている。続いて、第１
のフェーズの次の第２のフェーズでは、格納領域Ｂに記
録データが書き込まれるとともに、誤り訂正符号１列分
の記録データが書き込まれる毎に、パリティ付加回路が
書き込まれた記録データを読み出して誤り訂正符号のパ
リティの付加処理を行なう。一方、第１のフェーズでパ
リティが付加され格納領域Ａに格納されている記録デー
タが送信回路によって順次読み出されて、光ディスクに
情報を記録するためのピックアップに供給される。
ズ（第１のフェーズ）には、格納領域Ａが受信データ格
納領域及びパリティ付加データ格納領域として使用され
ており、受信回路は外部から記録データを受信し、アー
ビタを介して格納領域Ａに記録データを一時的に書き込
む。さらに格納領域Ａでは、誤り訂正符号１列分の記録
データ、換言すれば光ディスク面に記録されたとき２フ
レームのデータ情報となる記録データが書き込まれる毎
に、アービタからの検知信号を受けたパリティ付加回路
が、記憶部に書き込まれた記録データを読み出して誤り
訂正符号のパリティの付加処理を行なう。またこのと
き、格納領域Ｂは１つ前のフェーズにおいてパリティが
付加された記録データを送信回路が読み出して送信する
送信領域となっており、こうした記録データが送信回路
によって順次読み出されて、光ディスクに情報を記録す
るためのピックアップに供給されている。続いて、第１
のフェーズの次の第２のフェーズでは、格納領域Ｂに記
録データが書き込まれるとともに、誤り訂正符号１列分
の記録データが書き込まれる毎に、パリティ付加回路が
書き込まれた記録データを読み出して誤り訂正符号のパ
リティの付加処理を行なう。一方、第１のフェーズでパ
リティが付加され格納領域Ａに格納されている記録デー
タが送信回路によって順次読み出されて、光ディスクに
情報を記録するためのピックアップに供給される。
【００１２】さらに、第２のフェーズの次の第３のフェ
ーズでは、第１のフェーズと同様に格納領域Ａに記録デ
ータが書き込まれ、誤り訂正符号１列分の記録データが
書き込まれる毎に記録データが読み出され、誤り訂正符
号のパリティの付加処理が行なわれる一方、第２のフェ
ーズでパリティが付加された記録データが格納領域Ｂか
ら読み出されて、送信される。このように２つの格納領
域Ａ、Ｂは、その一方で記録データの受信及びパリティ
付加が行なわれるとき、他方がパリティ付加後の記録デ
ータの読み出し乃至送信の処理に供され、かつ図５に示
されるフェーズ単位でこうした処理の状態が交互に切り
替えられる。図６は、第１のフェーズの初期（図５中の
時点ａ）における格納領域Ａ、Ｂの処理状態を示すもの
である。格納領域Ａの先頭番地への記録データの書き込
みが開始されるとともに、格納領域Ｂの先頭番地からは
パリティ付加後の記録データの読み出しが行なわれてい
る。次いで図７に示されるように、第１のフェーズでの
記録データの受信処理及び送信処理が進行し（図５中の
時点ｂ）、格納領域Ａにおいて最初の誤り訂正符号１列
分の記録データが書き込まれ次の誤り訂正符号１列分の
記録データの書き込みへと移行すると、書き込まれた記
録データが格納領域Ａの先頭番地から順次読み出され
て、パリティ付加回路によるパリティ付加処理に供され
る。また格納領域Ｂでは、記録データの読み出し乃至送
信が先の番地に進んでおり、ここでの２つの格納領域
Ａ、Ｂの処理状態が図４に示されている。
ーズでは、第１のフェーズと同様に格納領域Ａに記録デ
ータが書き込まれ、誤り訂正符号１列分の記録データが
書き込まれる毎に記録データが読み出され、誤り訂正符
号のパリティの付加処理が行なわれる一方、第２のフェ
ーズでパリティが付加された記録データが格納領域Ｂか
ら読み出されて、送信される。このように２つの格納領
域Ａ、Ｂは、その一方で記録データの受信及びパリティ
付加が行なわれるとき、他方がパリティ付加後の記録デ
ータの読み出し乃至送信の処理に供され、かつ図５に示
されるフェーズ単位でこうした処理の状態が交互に切り
替えられる。図６は、第１のフェーズの初期（図５中の
時点ａ）における格納領域Ａ、Ｂの処理状態を示すもの
である。格納領域Ａの先頭番地への記録データの書き込
みが開始されるとともに、格納領域Ｂの先頭番地からは
パリティ付加後の記録データの読み出しが行なわれてい
る。次いで図７に示されるように、第１のフェーズでの
記録データの受信処理及び送信処理が進行し（図５中の
時点ｂ）、格納領域Ａにおいて最初の誤り訂正符号１列
分の記録データが書き込まれ次の誤り訂正符号１列分の
記録データの書き込みへと移行すると、書き込まれた記
録データが格納領域Ａの先頭番地から順次読み出され
て、パリティ付加回路によるパリティ付加処理に供され
る。また格納領域Ｂでは、記録データの読み出し乃至送
信が先の番地に進んでおり、ここでの２つの格納領域
Ａ、Ｂの処理状態が図４に示されている。
【００１３】さらに図８は、記録データの受信処理が進
んで、格納領域Ａの最終番地に記録データが書き込まれ
ている状態（図５中の時点ｃ）を示す。このとき、格納
領域Ａにおけるパリティ付加処理と格納領域Ｂでの送信
処理も、図示される通り同様に進行している。ここで、
格納領域Ａにおけるパリティ付加処理は格納領域Ａへの
記録データの書き込みの後を追うように進行している。
仮に本発明において、パリティ付加処理が記録データの
受信処理を追い越し、受信データで上書きされる前の過
去の記録データに対し誤ってパリティ付加処理を行なっ
てしまうと、格納領域Ａでの記録データの受信処理及び
パリティ付加処理を中止してその先頭番地から再開させ
る必要が生じる。これを防止するためには、例えば図１
に示される受信回路１１がアービタ１２を介して記憶部
１３に記録データを書き込む速度を、パリティ付加回路
１４による記録データに対してのパリティ付加処理の速
度よりも若干高く設定しておけばよい。また、パリティ
付加処理の速度を制御する回路を設け、パリティ付加処
理が記録データの受信処理を追い越さないようパリティ
付加処理の速度を適宜変化させてもよい。ここで図９
に、パリティ付加処理の速度制御回路を備えたＤＶＤ−
ＲＡＭシステムのブロック図を示す。図中１８が、記憶
部１３における一方の格納領域への記録データの書き込
み番地と、この格納領域からパリティ付加処理のために
記録データが読み出される際の読み出し番地を参照、比
較したうえで、パリティ付加処理の速度を制御する速度
制御回路である。すなわち速度制御回路１８は、上述し
たような２つの番地の間隔が所定値以下であることが検
知されたときに、パリティ付加処理の速度を低減、ある
いはパリティ付加処理を中断すべく、パリティ付加回路
１４に制御信号を出力する。
んで、格納領域Ａの最終番地に記録データが書き込まれ
ている状態（図５中の時点ｃ）を示す。このとき、格納
領域Ａにおけるパリティ付加処理と格納領域Ｂでの送信
処理も、図示される通り同様に進行している。ここで、
格納領域Ａにおけるパリティ付加処理は格納領域Ａへの
記録データの書き込みの後を追うように進行している。
仮に本発明において、パリティ付加処理が記録データの
受信処理を追い越し、受信データで上書きされる前の過
去の記録データに対し誤ってパリティ付加処理を行なっ
てしまうと、格納領域Ａでの記録データの受信処理及び
パリティ付加処理を中止してその先頭番地から再開させ
る必要が生じる。これを防止するためには、例えば図１
に示される受信回路１１がアービタ１２を介して記憶部
１３に記録データを書き込む速度を、パリティ付加回路
１４による記録データに対してのパリティ付加処理の速
度よりも若干高く設定しておけばよい。また、パリティ
付加処理の速度を制御する回路を設け、パリティ付加処
理が記録データの受信処理を追い越さないようパリティ
付加処理の速度を適宜変化させてもよい。ここで図９
に、パリティ付加処理の速度制御回路を備えたＤＶＤ−
ＲＡＭシステムのブロック図を示す。図中１８が、記憶
部１３における一方の格納領域への記録データの書き込
み番地と、この格納領域からパリティ付加処理のために
記録データが読み出される際の読み出し番地を参照、比
較したうえで、パリティ付加処理の速度を制御する速度
制御回路である。すなわち速度制御回路１８は、上述し
たような２つの番地の間隔が所定値以下であることが検
知されたときに、パリティ付加処理の速度を低減、ある
いはパリティ付加処理を中断すべく、パリティ付加回路
１４に制御信号を出力する。
【００１４】以上のように本発明では、記憶部の記憶容
量をデータブロック容量の略２倍にまで削減しながら、
誤り訂正符号１列分の記録データを受信して以降は記録
データの受信処理、パリティ付加処理及び送信処理が並
行して行なわれる。このため、１ブロック分の記録デー
タの受信が終了した時点でパリティが付加されていない
記録データのデータ量が大幅に減じられ、可及的には最
後に受信した誤り訂正符号１列分の記録データだけとす
ることができる。従って、受信回路及びパリティ付加回
路の個々の処理速度をさほど向上させなくても、十分高
速でのデータ処理を実行することが可能となり、回路設
計が簡便なものとなる。なお上述したような実施形態で
は、外部から受信した記録データを一旦記憶部に格納し
た後、これを読み出して誤り訂正符号のパリティの付加
処理を行なう場合を説明したが、外部から受信した記録
データを記憶部に格納することなくパリティ付加回路に
取り込ませ、パリティ付加処理後に記憶部に書き込んで
もよい。また、図１に示したアービタ１２は記憶部１３
と一体化させてもよいし、その機能を受信回路１１、パ
リティ付加回路１４及び送信回路１５に分散させて、記
憶部１３に対するアクセス要求を相互に与えることでア
クセスの調停を行なわさせてもよい。さらに、本発明に
おける記憶部の格納領域は、記録データの１ブロック分
を超える容量を有していても差し支えなく、その他本発
明の主旨を逸脱しない範囲内で種々変形して実施するこ
とができる。
量をデータブロック容量の略２倍にまで削減しながら、
誤り訂正符号１列分の記録データを受信して以降は記録
データの受信処理、パリティ付加処理及び送信処理が並
行して行なわれる。このため、１ブロック分の記録デー
タの受信が終了した時点でパリティが付加されていない
記録データのデータ量が大幅に減じられ、可及的には最
後に受信した誤り訂正符号１列分の記録データだけとす
ることができる。従って、受信回路及びパリティ付加回
路の個々の処理速度をさほど向上させなくても、十分高
速でのデータ処理を実行することが可能となり、回路設
計が簡便なものとなる。なお上述したような実施形態で
は、外部から受信した記録データを一旦記憶部に格納し
た後、これを読み出して誤り訂正符号のパリティの付加
処理を行なう場合を説明したが、外部から受信した記録
データを記憶部に格納することなくパリティ付加回路に
取り込ませ、パリティ付加処理後に記憶部に書き込んで
もよい。また、図１に示したアービタ１２は記憶部１３
と一体化させてもよいし、その機能を受信回路１１、パ
リティ付加回路１４及び送信回路１５に分散させて、記
憶部１３に対するアクセス要求を相互に与えることでア
クセスの調停を行なわさせてもよい。さらに、本発明に
おける記憶部の格納領域は、記録データの１ブロック分
を超える容量を有していても差し支えなく、その他本発
明の主旨を逸脱しない範囲内で種々変形して実施するこ
とができる。
【００１５】
【発明の効果】以上詳述したように、本発明の信号処理
回路及び情報記録装置によれば、記録データの処理速度
の高速化に起因する回路負担の著しい増大を招くことな
く、誤り訂正符号のパリティを記録データに付加する際
に用いられる記録データの記憶領域の記憶容量を削減す
ることが可能となる。
回路及び情報記録装置によれば、記録データの処理速度
の高速化に起因する回路負担の著しい増大を招くことな
く、誤り訂正符号のパリティを記録データに付加する際
に用いられる記録データの記憶領域の記憶容量を削減す
ることが可能となる。
【図１】ＤＶＤ−ＲＡＭシステムを示すブロック図であ
る。
る。
【図２】ＥＣＣブロックの構造を示す図である。
【図３】記録セクタの１行を抽出した構造を示す図であ
る。
る。
【図４】記憶部の内部の記憶領域を概念的に示す図であ
る。
る。
【図５】信号処理回路における記憶部の２つの格納領域
Ａ、Ｂに対して、各格納領域を切り替えながら記録デー
タの受信処理、パリティ付加処理及び送信処理が行なわ
れる状態を模式的に示す図である。
Ａ、Ｂに対して、各格納領域を切り替えながら記録デー
タの受信処理、パリティ付加処理及び送信処理が行なわ
れる状態を模式的に示す図である。
【図６】記憶部の２つの格納領域Ａ、Ｂで行なわれてい
る処理の状態を経時的に示す図である。
る処理の状態を経時的に示す図である。
【図７】記憶部の２つの格納領域Ａ、Ｂで行なわれてい
る処理の状態を経時的に示す図である。
る処理の状態を経時的に示す図である。
【図８】記憶部の２つの格納領域Ａ、Ｂで行なわれてい
る処理の状態を経時的に示す図である。
る処理の状態を経時的に示す図である。
【図９】パリティ付加処理の速度制御回路を備えたＤＶ
Ｄ−ＲＡＭシステムを示すブロック図である。
Ｄ−ＲＡＭシステムを示すブロック図である。
【図１０】誤り訂正符号のパリティを記録データに付加
するために用いられる信号処理回路を示すブロック図で
ある。
するために用いられる信号処理回路を示すブロック図で
ある。
【図１１】従来例の信号処理回路で用いられる記憶部の
内部の記憶領域を概念的に示す図である。
内部の記憶領域を概念的に示す図である。
【図１２】記録データの受信処理、パリティ付加処理及
び送信処理を、記憶部の３つの格納領域Ａ、Ｂ、Ｃで切
り替えて行なっている状態を模式的に示す図である。
び送信処理を、記憶部の３つの格納領域Ａ、Ｂ、Ｃで切
り替えて行なっている状態を模式的に示す図である。
【図１３】記録データの受信処理、パリティ付加処理及
び送信処理を、記憶部の２つの格納領域Ａ、Ｂで切り替
えて行なっている状態を模式的に示す図である。
び送信処理を、記憶部の２つの格納領域Ａ、Ｂで切り替
えて行なっている状態を模式的に示す図である。
７…光ディスク ８…ピックアップ １０…信号処理回路 １１…受信回路 １２…アービタ １３…記憶部 １４…パリティ付加回路 １５…送信回路
Claims (5)
- 【請求項１】記録データを受信する受信手段と、この受
信手段が受信した記録データが書き込まれて記憶される
記憶手段と、この記憶手段に記憶される記録データにブ
ロック単位の誤り訂正符号に基づくパリティを付加する
パリティ付加手段と、前記記憶手段に記憶されたパリテ
ィ付加後の記録データを送信する送信手段とを具備した
信号処理回路において、 前記記憶手段は、前記記録データの少なくとも１ブロッ
ク分の容量を有する格納領域を２つ備え、それら２つの
格納領域の各々は、前記パリティ付加手段によってパリ
ティが付加された後の記録データが格納されるパリティ
付加データ格納領域と、前記送信手段によってパリティ
付加後の記録データを読み出して送信する送信領域とに
交互に切り替えられ、前記パリティ付加手段は、誤り訂
正符号１列分の記録データの受信に応じて記録データへ
のパリティ付加を開始することを特徴とする信号処理回
路。 - 【請求項２】前記パリティ付加手段による記録データへ
のパリティ付加の処理速度を制御する制御回路をさらに
具備したことを特徴とする請求項１記載の信号処理回
路。 - 【請求項３】記録媒体に情報を記録するためのヘッド部
と、前記記録媒体への情報記録時に記録データを受信す
る受信手段と、この受信手段が受信した記録データが書
き込まれて記憶される記憶手段と、この記憶手段に記憶
される記録データにブロック単位の誤り訂正符号に基づ
くパリティを付加するパリティ付加手段と、前記記憶手
段に記憶されたパリティ付加後の記録データを前記ヘッ
ド部に送信する送信手段とを具備した情報記録装置にお
いて、 前記記憶手段は、前記記録データの少なくとも１ブロッ
ク分の容量を有する格納領域を２つ備え、それら２つの
格納領域の各々は、前記パリティ付加手段によってパリ
ティが付加された後の記録データが格納されるパリティ
付加データ格納領域と、前記送信手段によってパリティ
付加後の記録データを読み出して送信する送信領域とに
交互に切り替えられ、前記パリティ付加手段は、誤り訂
正符号１列分の記録データの受信に応じて記録データへ
のパリティ付加を開始することを特徴とする情報記録装
置。 - 【請求項４】前記パリティ付加手段による記録データへ
のパリティ付加の処理速度を制御する制御回路をさらに
具備したことを特徴とする請求項３記載の情報記録装
置。 - 【請求項５】前記記録媒体がＤＶＤ−ＲＡＭ、ＤＶＤ−
Ｒ、ＤＶＤ＋ＲＷ及びＤＶＤ−ＲＷのいずれか１種であ
ることを特徴とする請求項３または請求項４記載の情報
記録装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13535199A JP3778540B2 (ja) | 1999-05-17 | 1999-05-17 | 信号処理回路及び情報記録装置 |
| KR10-2000-0026293A KR100378098B1 (ko) | 1999-05-17 | 2000-05-17 | 신호 처리 회로 및 정보 기록 장치 |
| US09/573,616 US6505319B1 (en) | 1999-05-17 | 2000-05-17 | Signal processing circuit and information recording apparatus |
| TW089109450A TW546641B (en) | 1999-05-17 | 2000-05-17 | Signal processing circuit and data recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13535199A JP3778540B2 (ja) | 1999-05-17 | 1999-05-17 | 信号処理回路及び情報記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000331439A true JP2000331439A (ja) | 2000-11-30 |
| JP3778540B2 JP3778540B2 (ja) | 2006-05-24 |
Family
ID=15149736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13535199A Expired - Fee Related JP3778540B2 (ja) | 1999-05-17 | 1999-05-17 | 信号処理回路及び情報記録装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6505319B1 (ja) |
| JP (1) | JP3778540B2 (ja) |
| KR (1) | KR100378098B1 (ja) |
| TW (1) | TW546641B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7406654B2 (en) | 2002-12-25 | 2008-07-29 | Ricoh Company, Ltd. | Coding circuit for recording data on DVD disk |
| US7447972B2 (en) | 2004-08-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Methods and apparatus for constructing low-density parity check (LDPC) matrix |
| JP7164272B2 (ja) | 2018-05-15 | 2022-11-01 | 株式会社デンソーテン | 周波数リストの異常判定方法、異常判定プログラム、及びデジタル放送の受信機 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6799293B2 (en) * | 2001-06-19 | 2004-09-28 | Adaptec, Inc. | Sparse byte enable indicator for high speed memory access arbitration method and apparatus |
| JP3641448B2 (ja) * | 2001-09-06 | 2005-04-20 | 松下電器産業株式会社 | 演算処理装置 |
| JP2003337699A (ja) * | 2002-03-13 | 2003-11-28 | Saora Inc | 情報処理装置及びその方法、及びそのプログラムを記憶した記憶媒体 |
| JP5668279B2 (ja) * | 2009-08-06 | 2015-02-12 | ソニー株式会社 | 不揮発性ランダムアクセスメモリおよび不揮発性メモリシステム |
| JP6515555B2 (ja) * | 2015-02-02 | 2019-05-22 | 富士通株式会社 | 演算処理装置、メモリ制御装置及び演算処理装置の制御方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2508673B2 (ja) * | 1986-12-17 | 1996-06-19 | ソニー株式会社 | 表示装置 |
| US5280601A (en) * | 1990-03-02 | 1994-01-18 | Seagate Technology, Inc. | Buffer memory control system for a magnetic disc controller |
| US5437464A (en) * | 1991-08-30 | 1995-08-01 | Kabushiki Kaisha Sega Enterprises | Data reading and image processing system for CD-ROM |
| JP3687109B2 (ja) * | 1994-07-29 | 2005-08-24 | ソニー株式会社 | 磁気記録装置 |
| US5764893A (en) * | 1994-08-03 | 1998-06-09 | Matsushita Electrical Co. Ltd. | Video-on-demand system uses adjusting positions of slots in a slot table to address additional image data distribution request from terminal devices |
| JP3373690B2 (ja) | 1994-09-07 | 2003-02-04 | 株式会社東芝 | ディスク状記録媒体及びディスク装置 |
| US5745785A (en) * | 1995-05-09 | 1998-04-28 | Sofmap Future Design, Inc. | System for alternatively transferring data from external memory to memory device and from memory device to internal memory depending upon processing unit's operational |
| JPH1079677A (ja) * | 1996-09-04 | 1998-03-24 | Sony Corp | 誤り訂正方法及び誤り訂正装置 |
| JPH10143446A (ja) * | 1996-11-07 | 1998-05-29 | Tec Corp | メモリ制御装置 |
| JPH1186465A (ja) * | 1997-09-01 | 1999-03-30 | Victor Co Of Japan Ltd | 信号処理装置 |
-
1999
- 1999-05-17 JP JP13535199A patent/JP3778540B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-17 TW TW089109450A patent/TW546641B/zh not_active IP Right Cessation
- 2000-05-17 US US09/573,616 patent/US6505319B1/en not_active Expired - Fee Related
- 2000-05-17 KR KR10-2000-0026293A patent/KR100378098B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7406654B2 (en) | 2002-12-25 | 2008-07-29 | Ricoh Company, Ltd. | Coding circuit for recording data on DVD disk |
| US8171373B2 (en) | 2002-12-25 | 2012-05-01 | Ricoh Company, Ltd. | Coding circuit for recording data on DVD disk |
| US7447972B2 (en) | 2004-08-05 | 2008-11-04 | Samsung Electronics Co., Ltd. | Methods and apparatus for constructing low-density parity check (LDPC) matrix |
| JP7164272B2 (ja) | 2018-05-15 | 2022-11-01 | 株式会社デンソーテン | 周波数リストの異常判定方法、異常判定プログラム、及びデジタル放送の受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6505319B1 (en) | 2003-01-07 |
| TW546641B (en) | 2003-08-11 |
| KR20000077292A (ko) | 2000-12-26 |
| KR100378098B1 (ko) | 2003-03-29 |
| JP3778540B2 (ja) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1441345A2 (en) | An optical disc recording and reproducing apparatus for performing a fomatting process as a background process and a method for formatting an optical disc by a background process | |
| US7385897B2 (en) | Information recording device, information recording method, information recording program, and recording medium | |
| CN100498960C (zh) | 信息记录装置和方法 | |
| US8081549B2 (en) | Information recording and reproducing apparatus and a method of controlling an information recording and reproducing apparatus | |
| JP3778540B2 (ja) | 信号処理回路及び情報記録装置 | |
| KR100484684B1 (ko) | 디스크플레이어 | |
| JP4335859B2 (ja) | 情報記録再生装置及び情報再生装置 | |
| JPH09259532A (ja) | データ処理システム | |
| JPH10106170A (ja) | 光ディスク情報記録システム | |
| KR100378165B1 (ko) | 링킹 손실 영역에 데이터를 오버라이팅 하는 방법 | |
| JPH1186465A (ja) | 信号処理装置 | |
| JP3708617B2 (ja) | Ｅｃｃメモリ制御システム | |
| JP4004102B2 (ja) | 符号誤り訂正検出装置 | |
| JPH1064066A (ja) | 光ディスク情報記録システム | |
| JP3817111B2 (ja) | 情報記録装置および情報記録方法 | |
| JP3310650B2 (ja) | 情報記録装置および情報記録方法 | |
| JP2001109700A (ja) | 情報記録再生方法および記録媒体処理装置 | |
| JP2000298924A (ja) | 情報記録装置および情報記録方法 | |
| JP2004310855A (ja) | 光ディスク装置 | |
| US20080098199A1 (en) | Method and Device for Storing Data on a Record Medium and for Transferring Information | |
| JPS61145769A (ja) | 光デイスク装置 | |
| JP2001110131A (ja) | 光ディスク記録再生装置 | |
| JPH1166761A (ja) | 光ディスク再生システム | |
| JP2006331486A (ja) | メモリ制御装置およびメモリ制御方法 | |
| JP2005267732A (ja) | 符号化装置およびその符号化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050428 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |