JPH1079677A - 誤り訂正方法及び誤り訂正装置 - Google Patents

Abstract

(57)【要約】 【課題】積符号形式による誤り訂正符号を繰り返し使用
して誤り訂正処理する際に、汎用のメモリを用いて誤り
訂正処理できるようにする。 【解決手段】誤り訂正結果ＳＣ１（ＳＣ２）をシフトレ
ジスタ２８（３０）により保持し、このシフトレジスタ
２８（３０）に保持された誤り訂正処理結果ＳＣ１（Ｓ
Ｃ２）を順次巡回させることにより、この誤り訂正結果
ＳＣ１（ＳＣ２）を参照して続く誤り訂正処理を実行す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誤り訂正方法及び
誤り訂正装置に関し、光ディスク装置、磁気再生装置等
に適用することができる。本発明は、積符号形式による
誤り訂正符号を繰り返し使用して誤り訂正処理する際
に、イレージャーポインタをレジスタに保持することに
より、汎用のメモリを用いて誤り訂正処理できるように
する。

【０００２】

【従来の技術】従来、光ディスク装置等においては、積
符号形式の誤り訂正符号を繰り返し使用して誤り訂正処
理することにより、誤り訂正能力を向上するようになさ
れている。

【０００３】すなわち図８は、この種の光ディスク装置
に適用されるＥＣＣブロックを示す図表であり、光ディ
スク装置では、このＥＣＣブロックを単位にして誤り訂
正処理する。ここでこのＥＣＣブロックは、２１６フレ
ームのフレームデータにより形成される。ＥＣＣブロッ
クは、この２１６フレームのうち、先頭及び末尾４フレ
ームがそれぞれプリアンブル及びポストアンブルに割り
当てられ、残る２０８フレームが、例えば連続する１６
のセクタ（各セクタに１３フレームが割り当てられる）
に割り当てられるようになされている。さらにＥＣＣブ
ロックは、この２０８フレームのうち、先頭１９２フレ
ームがユーザーデータに割り当てられ、残り１６フレー
ムがＣ２パリティ符号に割り当てられるようになされて
いる。

【０００４】これに対して各フレームは、１８６バイト
のデータにより形成され、それぞれ先頭より順次２バイ
トが同期データ、９１バイトがユーザーデータ、２バイ
トが同期データ、８１バイトがユーザーデータ、１０バ
イトがＣ１パリティ符号Ｃ１に割り当てられるようにな
されている。

【０００５】光ディスク装置では、記録時、この図８の
図表をラスタ走査する順序で、順次入力されるユーザー
データをメモリに保持する。さらに光ディスク装置は、
この図表を縦方向に走査して、縦１列の各１９２バイト
のユーザーデータに対して、１６バイトのＣ２パリティ
符号を生成する。続いて光ディスク装置は、この図表を
横方向に走査して、横１列の各１７２バイトのユーザー
データ、Ｃ２パリティ符号に対して、１０バイトのＣ１
パリティ符号を生成する。このようにして１のＥＣＣブ
ロックを形成して、光ディスク装置は、この図表をラス
タ走査する順序で、順次変調回路に出力し、ユーザーデ
ータ、Ｃ１パリティ符号、Ｃ２パリティ符号等を光ディ
スクに記録する。

【０００６】これに対して再生時、光ディスク装置は、
復調回路より出力される再生データをラスタ走査の順序
でメモリに格納し、これによりこの図表の配列により再
生データを一時保持する。続いて光ディスク装置は、こ
の図表を横方向に順次走査し、フレーム単位で、Ｃ１パ
リティ符号により誤り訂正処理する。このとき光ディス
ク装置では、Ｃ１パリティ符号によっては誤り訂正困難
な場合、該当するフレームにイレージャーポインタ（以
下Ｃ１イレージャーポインタと呼ぶ）を設定し、これに
より対応するフレームにビットエラーが存在することを
記録する。

【０００７】続いて光ディスク装置は、この図表を縦方
向に走査し、Ｃ２パリティ符号により誤り訂正処理す
る。このとき光ディスク装置では、Ｃ１イレージャーポ
インタを参考にして、ビットエラーの存在するフレーム
を特定して誤り訂正処理する。さらにこのようにしても
誤り訂正困難で、かつ誤り検出された箇所については、
イレージャーポインタ（以下Ｃ２イレージャーポインタ
と呼ぶ）を設定する。かくするにつき、このようにビッ
トエラーの存在するフレームを特定して誤り訂正処理す
れば、その分誤り訂正能力を向上することができる。

【０００８】光ディスク装置は、このようにしてＣ２パ
リティ符号により誤り訂正処理すると、続いてＣ１パリ
ティ符号による誤り訂正処理を再び実行する。このとき
光ディスク装置は、Ｃ２イレージャーポインタを参考に
して、ビットエラーの存在する箇所を特定することによ
り、誤り訂正能力を向上して誤り訂正処理する。

【０００９】光ディスク装置は、必要に応じて、このよ
うなＣ１イレージャーポインタ及びＣ２イレージャーポ
インタを参考にしたＣ１パリティ符号及びＣ２パリティ
符号による誤り訂正処理を繰り返すことにより、再生デ
ータのビット誤りを訂正した後、ラスタ走査の順序でユ
ーザーデータを出力する。

【００１０】このため従来の光ディスク装置では、ＥＣ
Ｃブロックだけでなく、Ｃ１イレージャーポインタ及び
Ｃ２イレージャーポインタを保持することができるよう
に、この種のメモリを構成する。さらに１のアドレスデ
ータにより１バイト（８ビット）のユーザーデータと対
応するＣ１イレージャーポインタ又はＣ２イレージャー
ポインタとを読み出すことができるように、メモリを９
ビット幅により構成する。なおＣ１イレージャーポイン
タ及びＣ２イレージャーポインタは、この残る１ビット
の領域を共通に使用してセットさせる。

【００１１】これにより光ディスク装置では、上述した
順序でＥＣＣブロックを走査してＣ１パリティ符号及び
Ｃ２パリティ符号による誤り訂正処理を繰り返すように
なされていた。

【００１２】

【発明が解決しようとする課題】ところで通常のデータ
処理装置においては、８ビット幅のメモリが使用され
る。従ってこの光ディスク装置についても、このような
８ビット幅の汎用品を使用することができれば、便利で
あると考えられる。

【００１３】本発明は以上の点を考慮してなされたもの
で、汎用のメモリを用いて誤り訂正処理することができ
る誤り訂正方法及び誤り訂正装置を提案しようとするも
のである。

【００１４】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、誤り訂正方法及び誤り訂正装置に
おいて、誤り訂正結果をシフトレジスタにより保持し、
このシフトレジスタに保持された誤り訂正処理結果を順
次巡回させることにより、この誤り訂正結果を参照して
続く誤り訂正処理を実行する。

【００１５】誤り訂正結果をシフトレジスタにより保持
すれば、汎用のメモリによりデータ群を保持することが
できる。またシフトレジスタに保持された誤り訂正処理
結果を順次巡回させれば、シフトレジスタにより誤り訂
正結果を保持する場合でも、メモリに保持したデータ群
に対応する誤り訂正処理結果を順次入力して誤り訂正処
理することができる。

【００１６】

【発明の実施の形態】以下、適宜図面を参照しながら本
発明の実施の形態を詳述する。

【００１７】図２は、本発明の実施の形態に係る光ディ
スク装置を示すブロック図である。この光ディスク装置
１は、コンピュータ等の外部記憶装置に適用されて、ユ
ーザーデータＤ１を光磁気ディスク２に記録し、また光
磁気ディスク２に記録したユーザーデータＤ１を再生し
て出力する。

【００１８】ここで光磁気ディスク２は、レーザービー
ムのガイド溝を形成するプリグルーブによりトラックア
ドレス、セクタアドレスがプリフォーマットされ、所定
の回転速度により回転駆動した状態で、光ピックアップ
３よりレーザービームが照射され、その戻り光が光ピッ
クアップ３により受光される。光磁気ディスク２は、こ
の戻り光を受光して得られる再生信号ＲＦより、これら
トラックアドレス、セクタアドレスが検出されるように
なされている。光磁気ディスク２は、このトラックアド
レス及びセクタアドレスを基準にして、レーザービーム
の光量が間欠的に立ち上げられると共に、変調コイル４
により変調磁界が印加され、これにより所望のデータを
熱磁気記録できるようになされている。また戻り光の偏
光面の変化を検出することにより、磁気カー効果を有効
に利用して記録されたデータが再生されるようになされ
ている。

【００１９】光ディスク装置１において、バッファメモ
リ５は、ユーザーデータＤ１を一時蓄積して所定のブロ
ック単位で出力する。ＥＤＣ（Errer Ditection Code）
エンコーダ６は、このバッファメモリ５より出力される
ユーザーデータＤ１に誤り検出用の符号を付加して出力
する。スクランブル回路７は、このＥＤＣエンコーダ６
の出力データをインターリーブして出力する。ＩＤエン
コーダ８は、このスクランブル回路７の出力データにＩ
Ｄ、同期データ、ポストアンブル等の固定データを付加
して出力する。

【００２０】メモリ９は、図示しないアドレスジェネレ
ータのアドレス制御により、ＩＤエンコーダ８の出力デ
ータを保持し、また保持したデータを出力する。ＥＣＣ
回路１０は、このメモリ９より出力されるデータに基づ
いて、誤り訂正用のＣ１パリティ符号、Ｃ２パリティ符
号を生成し、この生成したＣ１パリティ符号、Ｃ２パリ
ティ符号をメモリ９に格納する。かくしてメモリ９は、
このようにしてユーザーデータＤ１に付加されたＣ１パ
リティ符号、Ｃ２パリティ符号をユーザーデータＤ１と
共に、図８について上述した順序により出力する。

【００２１】変調データ生成回路１１は、このメモリ９
の出力データＤ２をデータ処理して光磁気ディスク２へ
の記録に適した変調データＤ３を出力する。ドライバ１
２は、間欠的に立ち上がるレーザービームの光量に対応
して、この変調データＤ３により変調コイル４を駆動
し、これにより光ディスク装置１では、熱磁気記録の手
法を適用してユーザーデータＤ１を光磁気ディスク２に
記録する。

【００２２】これに対して再生時、光ディスク装置１で
は、光ピックアップ３より得られる再生信号ＲＦを復調
回路１３に入力する。ここで復調回路１３は、所定のし
きい値により再生信号ＲＦを２値化して２値化信号を生
成し、この２値化信号より再生クロックを生成する。復
調回路１３は、さらにこの再生クロックを基準にして２
値化信号を順次ラッチし、これにより再生データを生成
する。さらに復調回路１３は、変調データ生成回路１１
のデータ処理に対応してこの再生データをデータ処理す
ることにより、再生データより復調データＤ５を生成し
て出力する。

【００２３】メモリ１４は、図示しないアドレスジェネ
レータのアドレス制御により、この復調データＤ５を保
持し、また保持した復調データを所定のタイミングで出
力する。ＥＣＣ回路１５は、このメモリ１４より出力さ
れる復調データを、Ｃ１パリティ符号及びＣ２パリティ
符号により誤り訂正処理してメモリ１４に格納する。

【００２４】ＩＤデコーダ１６は、このメモリ１４より
出力される復調データＤ６よりＩＤ等を検出し、検出し
たＩＤを基準にして選択的に出力する。デスクランブル
回路１７は、この出力データをデインターリーブ処理し
て出力する。ＥＤＣデコーダ１８は、この出力データに
付加された誤り検出用符号を基準にして、出力データを
誤り検出処理し、可能な場合は誤り訂正処理する。バッ
ファメモリ１９は、このＥＤＣデコーダ１８の出力デー
タを保持し、外部機器からの要求に応動して出力する。

【００２５】図１は、この光ディスク装置のメモリ１４
及びＥＣＣ回路１５を示すブロック図である。ここでこ
のメモリ１４は、８ビット幅の汎用メモリにより構成さ
れ、内部の記憶領域を第１及び第２の記憶領域１４Ａ及
び１４Ｂに分割する。さらにメモリ１４は、図３に示す
ように、ＥＣＣブロック周期で信号レベルが切り換わる
コントロール信号Ｓ１（図３（Ａ））に応動して動作を
切り換え、この２つの記憶領域１４Ａ、１４Ｂを交互に
使用して、各ＥＣＣブロック周期で復調回路１３より入
力される復調データＤ５を保持し、また保持した復調デ
ータＤ５を誤り訂正処理する（図３（Ｂ）及び
（Ｃ））。これによりメモリ１４は、連続する復調デー
タＤ５を誤り訂正処理する際に、充分な処理時間を確保
できるようになされている。

【００２６】ＥＣＣ回路１５においては、この誤り訂正
処理において、Ｃ１パリティ符号による誤り訂正処理
（符号Ｃ１により示す）と、Ｃ２パリティ符号による誤
り訂正処理（符号Ｃ２により示す）とを各３回繰り返
し、これにより確実にビットエラーを訂正する。さらに
ＥＣＣ回路１５は、このように誤り訂正処理を繰り返し
ても誤り訂正処理できない場合、誤り訂正処理結果Ｓ２
を図示しないシステム制御回路に出力して誤り訂正困難
な旨通知する。これにより光ディスク装置１では、必要
に応じてリトライを繰り返すようになされている。な
お、この実施の形態において、各ＥＣＣブロックは、図
８について上述したＥＣＣブロックと同一に構成される
ようになされている。

【００２７】メモリ１４は、この誤り訂正処理及びＥＣ
Ｃブロックに対応して、Ｃ１パリティ符号による誤り訂
正処理時においては、図４（Ａ）に矢印ａにより示すよ
うに、このＥＣＣブロックの配列に対して横方向に順次
走査するように（すなわちフレーム単位で処理するよう
に）、ユーザーデータＤＤ５、Ｃ２パリティ符号Ｃ２及
びＣ１パリティ符号Ｃ１を出力する。またこのようにし
てユーザーデータＤＤ５等を出力した後、ＥＣＣ回路１
５により制御されてユーザーデータＤＤ５等を書き換
え、これにより誤り訂正処理された正しいユーザーデー
タＤＤ５等により内容を更新する。

【００２８】また図５に矢印ｂにより示すように、Ｃ２
パリティ符号による誤り訂正処理時においては、このＥ
ＣＣブロックの配列に対して縦方向に順次走査するよう
に、ユーザーデータＤＤ５及びＣ２パリティ符号Ｃ２を
出力する。またこのようにしてユーザーデータＤＤ５等
を出力した後、ＥＣＣ回路１５により制御されてユーザ
ーデータＤＤ５等を書き換え、これにより誤り訂正処理
された正しいユーザーデータＤＤ５により内容を更新す
る。なおこのＣ２パリティ符号による誤り訂正処理時に
おいて、メモリ１４は、Ｃ１パリティ符号の縦方向につ
いては、出力を中止し、ＥＣＣ回路１５においては、こ
れに対応してＣ１パリティ符号の縦方向については、誤
り訂正処理しないようになされている。

【００２９】ＥＣＣ回路１５において、演算回路２５
は、図示しないコントローラにより制御されて動作を切
り換え、Ｃ１パリティ符号による誤り訂正処理におい
て、メモリ１４より出力される復調データＤ５を順次入
力し、１フレーム単位で誤り検出する。さらに誤り検出
結果に基づいて、誤り訂正可能な場合は、誤り訂正処理
した復調データＤ５をメモリ１４に格納し、また誤り訂
正困難な場合は、誤り訂正困難フラッグＳ３を出力す
る。さらに演算回路２５は、Ｃ２パリティ符号の誤り訂
正処理に続くＣ１パリティ符号の誤り訂正処理におい
て、選択回路２７を介してＣ２イレージャーポインタＳ
Ｃ２の入力を受け、このＣ２イレージャーポインタＳＣ
２により指定されるビット誤りの位置を参考にして誤り
訂正する。

【００３０】これにより演算回路２５は、Ｃ１パリティ
符号による誤り訂正処理において、２０８フレームに対
応する２０８回の誤り訂正処理を実行し、各誤り訂正処
理の処理結果を誤り訂正困難フラッグＳ３により出力す
るようになされている。

【００３１】同様に、演算回路２５は、Ｃ２パリティ符
号による誤り訂正処理において、メモリ１４より図５に
ついて上述した縦方向の順序で復調データＤ５の入力を
受け、１列単位で誤り検出する。さらに誤り検出結果に
基づいて、誤り訂正可能な場合は、誤り訂正処理した復
調データＤ５をメモリ１４に格納し、また誤り訂正困難
な場合は、誤り訂正困難フラッグＳ３を出力する。さら
に演算回路２５は、このＣ２パリティ符号による誤り訂
正処理において、選択回路２７を介してＣ１イレージャ
ーポインタＳＣ１の入力を受け、このＣ１イレージャー
ポインタＳＣ１により指定されるビット誤りの位置を参
考にして誤り訂正する。

【００３２】これにより演算回路２５は、Ｃ２パリティ
符号による誤り訂正処理において、１フレームのユーザ
ーデータ数に対応する１７２回の誤り訂正処理を実行
し、各誤り訂正処理の処理結果を誤り訂正困難フラッグ
Ｓ３により出力するようになされている。

【００３３】かくするにつき選択回路２７は、図示しな
いコントローラにより制御されて、Ｃ１パリティ符号に
よる誤り訂正処理時、Ｃ２用シフトレジスタ３０より出
力されるＣ２イレージャーポインタＳＣ２を演算回路２
５に出力するのに対し、Ｃ２パリティ符号による誤り訂
正処理時、Ｃ１用シフトレジスタ２８より出力されるＣ
１イレージャーポインタＳＣ１を演算回路２５に出力す
る。

【００３４】Ｃ１用シフトレジスタ２８は、Ｃ１パリテ
ィ符号による誤り訂正処理回数に対応する２０８ビット
のシフトレジスタで構成され、Ｃ１パリティ符号による
誤り訂正処理時、選択回路２９を介して誤り訂正困難フ
ラッグＳ３を入力する。これによりＣ１用シフトレジス
タ２８は、Ｃ１パリティ符号による誤り訂正処理時、Ｃ
１イレージャーポインタＳＣ１を順次取り込んで保持す
る。さらにＣ１用シフトレジスタ２８は、誤り訂正困難
フラッグＳ３の入力時、Ｃ１パリティ符号による誤り訂
正処理に対応して、入力した内容を１ビットずつビット
シフトさせる。これによりＣ１用シフトレジスタ２８
は、２０８ビットのシフトレジスタでなる簡易な構成に
より、図４（Ｂ）に示すように、誤り訂正処理したフレ
ームに対応してＣ１イレージャーポインタＳＣ１を保持
する。

【００３５】これに対してＣ１用シフトレジスタ２８
は、Ｃ２パリティ符号による誤り訂正処理時、メモリ１
４より出力される復調データＤ５に同期して、保持する
Ｃ１イレージャーポインタＳＣ１を１ビットずつビット
シフトさせて演算回路２５に出力する。さらにＣ１用シ
フトレジスタ２８は、ビットシフトに同期して選択回路
２９を介して帰還されるＣ１イレージャーポインタＳＣ
１を順次入力する。

【００３６】かくするにつき選択回路２９は、図示しな
いコントローラにより制御されて、Ｃ１パリティ符号に
よる誤り訂正処理時、演算回路２５より出力される誤り
訂正困難フラッグＳ３をＣ１用シフトレジスタ２８に入
力するのに対し、Ｃ２パリティ符号による誤り訂正処理
時、Ｃ１用シフトレジスタ２８より出力されるＣ１イレ
ージャーポインタＳＣ１をＣ１用シフトレジスタ２８に
帰還する。

【００３７】これによりＣ１用シフトレジスタ２８は、
Ｃ２パリティ符号による誤り訂正処理時、図６において
矢印ｃにより示すように、演算回路２５における誤り訂
正処理回数でなる１７２回だけ、Ｃ１イレージャーポイ
ンタＳＣ１を順次循環して保持し、メモリ１４より出力
される復調データＤ５に対応するＣ１イレージャーポイ
ンタＳＣ１を演算回路２５に出力するようになされてい
る。

【００３８】これに対してＣ２用シフトレジスタ３０
は、Ｃ２パリティ符号による誤り訂正処理回数に対応す
る１７２ビットのシフトレジスタで構成され、最初のＣ
１イレージャー訂正時、動作が停止制御される。これに
対してＣ２パリティ符号による誤り訂正処理時、選択回
路３１を介して誤り訂正困難フラッグＳ３を入力する。
これによりＣ２用シフトレジスタ３０は、Ｃ２パリティ
符号による誤り訂正処理時、Ｃ２イレージャーポインタ
ＳＣ２を順次取り込んで保持する。さらにＣ２用シフト
レジスタ３０は、誤り訂正困難フラッグＳ３の入力時、
Ｃ２パリティ符号による誤り訂正処理に対応して、入力
した内容を１ビットずつビットシフトさせる。これによ
りＣ２用シフトレジスタ３０は、１７２ビットのシフト
レジスタでなる簡易な構成により、図５（Ｂ）に示すよ
うに、誤り訂正処理した各行に対応してＣ２イレージャ
ーポインタＳＣ２を保持する。

【００３９】これに対してＣ２用シフトレジスタ３０
は、Ｃ２パリティ符号の誤り訂正処理に続くＣ１パリテ
ィ符号の誤り訂正処理時、メモリ１４より出力される復
調データＤ５に同期して、保持するＣ２イレージャーポ
インタＳＣ２を１ビットずつビットシフトさせ、選択回
路３２を介して演算回路２５に出力する。さらにＣ１用
シフトレジスタ２８は、このビットシフトに同期して選
択回路３１を介して帰還されるＣ２イレージャーポイン
タＳＣ２を順次入力する。

【００４０】かくするにつき選択回路３１は、図示しな
いコントローラにより制御されて、Ｃ２パリティ符号に
よる誤り訂正処理時、演算回路２５より出力される誤り
訂正困難フラッグＳ３をＣ２用シフトレジスタ３０に入
力するのに対し、Ｃ２パリティ符号の誤り訂正処理に続
くＣ１パリティ符号の誤り訂正処理時、Ｃ２用シフトレ
ジスタ３０より出力されるＣ２イレージャーポインタＳ
Ｃ２をＣ２用シフトレジスタ３０に帰還する。

【００４１】これによりＣ２用シフトレジスタ３０は、
Ｃ２パリティ符号の誤り訂正処理に続くＣ１パリティ符
号の誤り訂正処理時、図７において矢印ｄにより示すよ
うに、演算回路２５における誤り訂正処理回数でなる２
０８回だけ、Ｃ２イレージャーポインタＳＣ２を順次循
環して保持し、メモリ１４より出力される復調データＤ
５に対応するＣ２イレージャーポインタＳＣ２を演算回
路２５に出力するようになされている。

【００４２】なおこの実施の形態において、Ｃ２パリテ
ィ符号による誤り訂正処理時、Ｃ１パリティ符号はアク
セスしないようになされている。これに対応してＣ２用
シフトレジスタ３０は、Ｃ１パリティ符号による誤り訂
正処理時、メモリ１４より出力される復調データＤ５が
Ｃ１パリティ符号の場合、ビットシフトの動作を停止す
る。これによりＥＣＣ回路１５では、全体の構成を小型
化できるようになされている。

【００４３】選択回路３２は、このＣ２用シフトレジス
タ３０及び演算回路２５間に配置されて、Ｃ２用シフト
レジスタ３０より出力されるＣ２イレージャーポインタ
ＳＣ２を演算回路２５に出力する。このとき選択回路３
２は、Ｃ２用シフトレジスタ３０がビットシフトの動作
を停止すると、これに対応して接点をアース側に切り換
え、演算回路２５におけるＣ２イレージャーポインタＳ
Ｃ２の入力端を、ビットエラーが存在しない場合の論理
レベルに設定するようになされている。

【００４４】これによりＥＣＣ回路１５は、メモリ１４
に保持されたユーザーデータＤＤ５について、Ｃ１パリ
ティ符号及びＣ２パリティ符号による誤り訂正処理を繰
り返し、必要に応じて誤り訂正されたユーザーデータＤ
Ｄ５をメモリ１４に保持するようになされ、この誤り訂
正処理されたユーザーデータＤＤ５が出力データＤ６と
して続くＩＤデコーダ１６に出力されるようになされて
いる。

【００４５】出力用レジスタ３４は、Ｃ１パリティ符号
及びＣ２パリティ符号による誤り訂正処理が繰り返され
て、最後のＣ２パリティ符号による誤り訂正処理が完了
すると、Ｃ２用シフトレジスタ３０に保持された１７２
ビットのＣ２イレージャーポインタＳＣ２を一括して入
力して保持する。さらに出力用レジスタ３４は、メモリ
１４からの復調データＤ６の出力に同期して、この保持
したＣ２イレージャーポインタＳＣ２を順次１ビットず
つビットシフトさせて出力し、また出力したＣ２イレー
ジャーポインタＳＣ２を入力側に帰還して保持する。

【００４６】これによりＥＣＣ回路１５は、このＣ２イ
レージャーポインタＳＣ２を誤り訂正処理結果Ｓ２とし
て出力するようになされ、この誤り訂正処理結果Ｓ２の
出力において、Ｃ２用シフトレジスタ３０より出力用レ
ジスタ３４にＣ２イレージャーポインタＳＣ２を一括し
て転送することにより、続くＥＣＣブロック周期におい
て、復調データＤ６に同期した誤り訂正処理結果Ｓ２の
出力と、続くＥＣＣブロックの誤り訂正処理とを同時並
列的に実行できるようになされている。

【００４７】以上の構成において、コンピュータ等より
入力されるユーザーデータＤ１は（図２）、バッファメ
モリ５を介して所定のブロック単位でＥＤＣエンコーダ
６に入力され、ここで誤り検出用の符号が付加される。
さらにユーザーデータＤ１は、スクランブル回路７にお
いてインターリーブ処理された後、ＩＤエンコーダ８に
より同期信号等の固定データが付加され、メモリ１４に
格納される。このメモリ１４に格納されたデータは、Ｅ
ＣＣ回路１０により誤り訂正用のＣ１パリティ符号及び
Ｃ２パリティ符号が付加され、これにより被変調データ
Ｄ２が生成される。さらにこの被変調データＤ２が変調
データ生成回路１１において変調データＤ３に変調さ
れ、この変調データＤ３により変調コイル４が駆動され
る。これによりこのユーザーデータＤ１が、光磁気ディ
スク２に熱磁気記録される。

【００４８】このようにしてユーザーデータＤ１を記録
した光磁気ディスク２は、光ピックアップ３よりレーザ
ービームが照射され、その戻り光の偏向面の変化が検出
されて再生信号ＲＦが生成される。この再生信号ＲＦ
は、復調回路１３で２値化信号に変換され、この２値化
信号より再生クロックが生成され、さらにこの再生クロ
ックを基準にして順次２値化信号がラッチされて再生デ
ータが生成される。さらにこの再生データが、記録時と
は逆の処理を受けて、復調データＤ５が生成され、この
復調データＤ５がメモリ１４に格納され、ＥＣＣ回路１
５による誤り訂正の処理を受ける。

【００４９】このとき復調データＤ５は、メモリ１４の
第１及び第２の記憶領域１４Ａ及び１４ＢをＥＣＣブロ
ック周期で交互に切り換えて（図３）、メモリ１４に格
納され、ＥＣＣ回路１５による誤り訂正の処理を受け、
メモリ１４より出力される。これにより復調データＤ５
は、誤り訂正処理に充分な処理時間が確保され、確実に
誤り訂正処理される。

【００５０】具体的にこの誤り訂正処理において、復調
データＤ５は、Ｃ１符号による誤り訂正処理とＣ２符号
による誤り訂正処理とが交互に各３回繰り返される。こ
のうちの最初の誤り訂正処理でなるＣ１符号による誤り
訂正処理において、復調データＤ５は、ユーザーデータ
ＤＤ５、Ｃ１パリティ符号、Ｃ２パリティ符号が図８に
ついて上述した配列の横方向に順次走査されて、メモリ
１４より演算回路２５に供給され、ここで各フレームを
単位にして誤り訂正処理され、誤り訂正処理された正し
いユーザーデータＤＤ５によりメモリ１４の内容が更新
される（図４）。

【００５１】このＣ１パリティ符号による誤り訂正処理
において、誤り訂正困難な場合、演算回路２５より出力
される誤り訂正困難フラッグＳ３が立ち上げられ、この
誤り訂正困難フラッグＳ３が選択回路２９を介してＣ１
用シフトレジスタ２８に入力されて保持される。このＣ
１用シフトレジスタ２８において、復調データＤＤ５等
は、演算回路２５におけるフレームの処理周期に対応し
て誤り訂正困難フラッグＳ３が順次保持され、また１ビ
ットずつビットシフトされ、これにより各フレームの誤
り訂正処理結果がＣ１イレージャーポインタＳＣ１とし
てＣ１用シフトレジスタ２８に保持される。

【００５２】このようにして最初のＣ１パリティ符号に
よる誤り訂正処理が完了すると、復調データＤ５は、Ｃ
２パリティ符号による誤り訂正処理を受ける。この処理
において、復調データＤ５は、ユーザーデータＤＤ５及
びＣ２パリティ符号が図８について上述した配列の縦方
向に順次走査されて、メモリ１４より演算回路２５に供
給され、ここで各列を単位にして誤り訂正処理され、誤
り訂正処理された正しいユーザーデータＤＤ５によりメ
モリ１４の内容が更新される（図５）。

【００５３】このとき復調データＤ５は、メモリ１４か
ら演算回路２５への出力に同期して、Ｃ１用シフトレジ
スタ２８に保持されたＣ１イレージャーポインタＳＣ１
が１ビットずつビットシフトされて演算回路２５に供給
され、またＣ１用シフトレジスタ２８に帰還されてＣ１
用シフトレジスタ２８を循環することにより、対応する
フレームのＣ１パリティ符号による誤り訂正処理結果が
同期して演算回路２５に供給される（図６）。さらにこ
の演算回路２５において、このＣ１イレージャーポイン
タＳＣ１より特定されるビットエラーのフレームを参考
にして誤り訂正処理され、これにより誤り訂正能力が向
上される。

【００５４】さらにこのＣ２パリティ符号による誤り訂
正処理において、誤り訂正困難な場合、演算回路２５よ
り出力される誤り訂正困難フラッグＳ３が立ち上げら
れ、この誤り訂正困難フラッグＳ３が選択回路３１を介
してＣ２用シフトレジスタ３０に入力されて保持され
る。このＣ２用シフトレジスタ３０において、復調デー
タＤＤ５等は、演算回路２５における列単位の誤り訂正
処理周期に対応して誤り訂正困難フラッグＳ３が順次保
持され、また１ビットずつビットシフトされ、これによ
り各列の誤り訂正処理結果がＣ２イレージャーポインタ
ＳＣ２としてＣ２用シフトレジスタ３０に保持される。

【００５５】またこのとき復調データＤ５は、メモリ１
４からユーザーデータＤＤ５及びＣ２パリティ符号だけ
が演算回路２５に入力されることにより、Ｃ１パリティ
符号に対応する縦方向については、演算回路２５におけ
る処理が中止され、またＣ２用シフトレジスタ３０には
このＣ１パリティ符号を除く縦方向について、Ｃ２イレ
ージャーポインタＳＣ２が格納される（図５）。

【００５６】このようにして最初のＣ１パリティ符号に
よる誤り訂正処理、Ｃ２パリティ符号による誤り訂正処
理が完了すると、復調データＤ５は、続くＣ１パリティ
符号による誤り訂正処理を受ける。この続くＣ１パリテ
ィ符号による誤り訂正処理において、復調データＤ５
は、最初のＣ１パリティ符号による誤り訂正処理の場合
と同様に、メモリ１４より演算回路２５に供給され、ま
たメモリ１４の内容が更新される。また誤り訂正処理結
果でなるＣ１イレージャーポインタＳＣ１がＣ１用シフ
トレジスタに保持される。

【００５７】このとき復調データＤ５は、メモリ１４か
ら演算回路２５への出力に同期して、Ｃ２用シフトレジ
スタ３０に保持されたＣ２イレージャーポインタＳＣ２
が１ビットずつビットシフトされて演算回路２５に供給
され、またＣ２用シフトレジスタ３０に帰還されてＣ２
用シフトレジスタ３０を循環することにより、対応する
列のＣ２パリティ符号による誤り訂正処理結果が同期し
て演算回路２５に供給される（図７）。さらにこの演算
回路２５において、このＣ２イレージャーポインタＳＣ
２により特定されるビットエラーの列を参考にして誤り
訂正処理され、これにより誤り訂正能力が向上される。

【００５８】またこのとき復調データＤ５は、Ｃ１パリ
ティ符号に対応する縦方向の列については、Ｃ２用シフ
トレジスタ３０におけるビットシフトが停止制御され、
また選択回路３２の接点がアース側接点に切り換えら
れ、これによりＣ１パリティ符号に対応する縦方向の列
については、ビットエラーが検出されていない状態に設
定されて誤り訂正処理される。

【００５９】このようにして最初のＣ１パリティ符号に
よる誤り訂正処理、Ｃ２パリティ符号による誤り訂正処
理、続くＣ１パリティ符号による誤り訂正処理が完了す
ると、復調データＤ５は、続いてＣ２パリティ符号によ
る誤り訂正処理、続くＣ１パリティ符号による誤り訂正
処理が交互に繰り返されて、メモリ１４に保持される。
さらにこの一連の誤り訂正処理が完了すると、所定の順
序でユーザーデータＤＤ５がメモリ１４よりＩＤデコー
ダ１６に出力される。

【００６０】このＩＤデコーダ１６への出力開始のタイ
ミングで、復調データＤ５は、Ｃ２用シフトレジスタ３
０に保持されたＣ２イレージャーポインタＳＣ２が、一
括して出力用レジスタ３４に転送される。これによりＥ
ＣＣ回路１５においては、Ｃ２用シフトレジスタ３０が
開放されて、続くＥＣＣブロックの誤り訂正処理に使用
される。また復調データＤ６は、メモリ１４からの出力
時、この出力用レジスタ３４に転送されたＣ２イレージ
ャーポインタＳＣ２が順次ビットシフトされて、誤り訂
正処理結果Ｓ２として出力され、この誤り訂正処理結果
Ｓ２より誤り訂正困難なユーザーデータについては、必
要に応じて光磁気ディスク２より再生処理が繰り返され
る。

【００６１】かくしてこのようにしてメモリ１４より出
力されたユーザーデータＤ６は、記録時に対応する処理
を順次受けて、バッファメモリ１９より外部機器に出力
される。

【００６２】以上の構成によれば、Ｃ１イレージャーポ
インタＳＣ１及びＣ２イレージャーポインタＳＣ２をそ
れぞれＣ１用シフトレジスタ及びＣ２用シフトレジスタ
に保持すると共に、演算回路２５の処理に対応して、保
持したＣ１イレージャーポインタＳＣ１及びＣ２イレー
ジャーポインタＳＣ２を順次循環させて演算回路２５に
供給することにより、８ビット幅のメモリ１４に復調デ
ータを保持して、誤り訂正処理することができる。従っ
て汎用のメモリを用いてこの種のデータを誤り訂正処理
することができる。

【００６３】また専用の９ビット幅のメモリを使用する
場合に比して、メモリ空間を有効に利用することができ
る。すなわち図８について上述したＥＣＣブロックに９
ビット幅のメモリを使用する場合、８ビット幅のメモリ
を使用する場合に比して２０８×（１７２＋１０）ビッ
ト分、余分なメモリ空間が必要になる。これに対して上
述の実施の形態では、シフトレジスタにより２０８ビッ
トと１７２ビットのメモリ空間の増大により誤り訂正処
理することができ、その分メモリ空間を有効に利用する
ことができる。

【００６４】さらにＣ２イレージャーポインタＳＣ２を
出力用レジスタに一括して転送した後、メモリ１４から
のデータ出力に同期して出力することにより、メモリ１
４のメモリ空間を分割して誤り訂正処理及びデータの入
出力処理を同時並列的に処理するにつき、続く誤り訂正
処理にＣ２用シフトレジスタを割り当てて、誤り訂正処
理結果を出力することができる。従ってその分簡易な構
成により充分な時間を確保して誤り訂正処理することが
できる。

【００６５】なお上述の実施の形態においては、Ｃ１パ
リティ符号及びＣ２パリティ符号により誤り訂正処理を
交互に、それぞれ３回繰り返す場合について述べたが、
本発明はこれに限らず、必要に応じてこの繰り返し回数
は自由に設定することができ、またこの繰り返し回数の
設定に対応して例えばＣ１用シフトレジスタだけを配置
してもよい。

【００６６】さらに上述の実施の形態においては、光磁
気ディスクに記録したユーザーデータを再生する場合に
ついて述べたが、本発明はこれに限らず、相変化型の光
ディスク等に記録した種々のデータを再生する場合、さ
らには光ディスク等の伝送路を介して種々のデータを伝
送する場合、またオーディオデータ、ビデオデータ等を
誤り訂正する場合等に広く適用することができる。

【００６７】

【発明の効果】上述のように本発明によれば、積符号形
式による誤り訂正符号を繰り返し使用して誤り訂正処理
する際に、イレージャーポインタをレジスタに保持する
ことにより、汎用のメモリを用いて誤り訂正処理するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る光ディスク装置のＥ
ＣＣ回路を示すブロック図である。

【図２】図１の光ディスク装置を示すブロック図であ
る。

【図３】図１の光ディスク装置におけるメモリの動作の
説明に供するタイムチャートである。

【図４】Ｃ１パリティ符号による誤り訂正の説明に供す
る略線図である。

【図５】Ｃ２パリティ符号による誤り訂正の説明に供す
る略線図である。

【図６】Ｃ２パリティ符号による誤り訂正におけるイレ
ージャーポインタの説明に供する略線図である。

【図７】Ｃ１パリティ符号による誤り訂正におけるイレ
ージャーポインタの説明に供する略線図である。

【図８】ＥＣＣブロックの説明に供する図表である。

【符号の説明】

１……光ディスク装置、９、１４……メモリ、１０、１
５……ＥＣＣ回路、２５……演算回路、２７、２９、３
１、３２……選択回路、２８……Ｃ１用シフトレジス
タ、３０……Ｃ２用シフトレジスタ、３４……出力用レ
ジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】所定の配列により横方向及び縦方向にマト
   リックス状に配置して、前記横方向及び縦方向にそれぞ
   れ第１及び第２の誤り訂正符号が付加されたデータ群の
   誤り訂正方法において、 横方向の誤り訂正処理、縦方向の誤り訂正処理を順次実
   行し、 前記横方向の誤り訂正処理において、 前記第１の誤り訂正符号を用いて、前記横方向に並ぶデ
   ータ群に順次誤り訂正処理を実行し、前記横方向の誤り
   訂正結果を前記縦方向のデータ群に対応して、第１のシ
   フトレジスタにより保持し、 前記縦方向の誤り訂正処理において、 前記第２の誤り訂正符号を用いて、前記縦方向に並ぶデ
   ータ群に順次誤り訂正処理を実行し、 前記第１のシフトレジスタに保持された誤り訂正処理結
   果を順次巡回させて、前記第１のシフトレジスタに保持
   された誤り訂正結果を参照して誤り訂正処理することを
   特徴とする誤り訂正方法。
2. 【請求項２】前記縦方向の誤り訂正処理に続いて、続く
   横方向の誤り訂正処理を実行し、 前記縦方向の誤り訂正処理において、 前記縦方向の誤り訂正結果を前記横方向のデータ群に対
   応して、第２のシフトレジスタにより保持し、 続く横方向の誤り訂正処理において、 前記第１の誤り訂正符号を用いて、前記横方向に並ぶデ
   ータ群に順次誤り訂正処理を実行し、 前記第２のシフトレジスタに保持された誤り訂正処理結
   果を順次巡回させて、前記第２のシフトレジスタに保持
   された誤り訂正結果を参照して誤り訂正処理することを
   特徴とする請求項１に記載の誤り訂正方法。
3. 【請求項３】所定の配列により横方向及び縦方向にマト
   リックス状に配置して、前記横方向及び縦方向にそれぞ
   れ第１及び第２の誤り訂正符号が付加されたデータ群
   を、前記第１及び第２の誤り訂正符号と共に保持し、所
   定のタイミングで出力する記憶手段と、 横方向の誤り訂正処理、縦方向の誤り訂正処理を順次実
   行し、前記横方向の誤り訂正処理において、前記第１の
   誤り訂正符号を用いて、前記横方向に並ぶデータ群に順
   次誤り訂正処理を実行し、前記横方向の誤り訂正結果を
   出力し、前記縦方向の誤り訂正処理において、前記第２
   の誤り訂正符号を用いて、前記横方向の誤り訂正処理結
   果を参照して、前記縦方向に並ぶデータ群に順次誤り訂
   正処理を実行する演算手段と、 前記横方向の誤り訂正処理において、前記横方向の誤り
   訂正処理結果を順次保持し、前記縦方向の誤り訂正処理
   において、保持した前記誤り訂正処理結果を順次巡回さ
   せて、前記演算手段に出力する第１のシフトレジスタと
   を備えることを特徴とする誤り訂正装置。
4. 【請求項４】前記演算手段は、 前記縦方向の誤り訂正処理に続いて、続く横方向の誤り
   訂正処理を実行し、 前記縦方向の誤り訂正処理において、縦方向の誤り訂正
   処理結果を出力し、 前記続く横方向の誤り訂正処理において、前記第１の誤
   り訂正符号を用いて、前記縦方向の誤り訂正処理結果を
   参照して、前記横方向に並ぶデータ群に順次誤り訂正処
   理を実行し、 前記誤り訂正装置は、 前記縦方向の誤り訂正処理において、前記縦方向の誤り
   訂正処理結果を順次保持し、前記続く横方向の誤り訂正
   処理において、保持した前記誤り訂正処理結果を順次巡
   回させて、前記演算手段に出力する第２のシフトレジス
   タを有することを特徴とする請求項３に記載の誤り訂正
   装置。
5. 【請求項５】前記メモリは、 第１及び第２の記憶領域を有し、前記第１及び第２の記
   憶領域を交互に割り当てて、前記データ群、第１及び第
   ２の誤り訂正符号を格納した後、前記演算手段に出力
   し、誤り訂正処理の完了した前記データ群を出力し、 前記誤り訂正装置は、 前記第１又は第２のシフトレジスタに保持された前記誤
   り訂正処理結果を保持し、前記データ群の出力に同期し
   て前記誤り訂正処理結果を出力する第３のシフトレジス
   タを有することを特徴とする請求項４に記載の誤り訂正
   装置。
6. 【請求項６】前記第２のシフトレジスタは、 前記データ群についての縦方向の配列に対応して、前記
   縦方向の誤り訂正処理結果を順次保持すると共に、保持
   した誤り訂正処理結果を順次巡回し、 前記第１の誤り訂正符号に対応する前記縦方向の誤り訂
   正処理、及び対応する前記横方向の誤り訂正処理におい
   て、動作を停止することを特徴とする請求項５に記載の
   誤り訂正装置。