KR100378098B1

KR100378098B1 - 신호 처리 회로 및 정보 기록 장치

Info

Publication number: KR100378098B1
Application number: KR10-2000-0026293A
Authority: KR
Inventors: 고다마구니히꼬
Original assignee: 가부시끼가이샤 도시바
Priority date: 1999-05-17
Filing date: 2000-05-17
Publication date: 2003-03-29
Also published as: KR20000077292A; US6505319B1; JP3778540B2; JP2000331439A; TW546641B

Abstract

기억부는 기록 데이터의 적어도 1블록분의 용량을 갖는 저장 영역을 2개 구비하고, 그들 2개의 저장 영역 각각은 패리티 부가부에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 송신부에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환되고, 상기 패리티 부가부는 적어도 에러 정정 부호 1열분의 기록 데이터의 수신에 따라 기록 데이터로의 패리티 부가를 개시한다.

Description

신호 처리 회로 및 정보 기록 장치{A SIGNAL PROCESSING CIRCUITRY AND AN INFORMATION RECORDING APPARATUS}

본 발명은 DVD-RAM 등의 기록 매체에 정보를 기록하기 위한 신호 처리 회로 및 정보 기록 장치에 관한 것이다.

근년 리라이트가능한 기록 매체로서, CD-R, DVD-RAM 등의 광디스크가 개발되고 있다. 이들 광디스크를 사용한 기록 방식에 있어서는 대용량의 정보를 고속도로 기록하고, 또한 기록된 정보를 정확히 재생하는 것이 필요하게 된다. 이를 위해, 광디스크에는 기록 데이터와 함께 에러 정정 부호가 기록되어 있다.

그래서, 이러한 에러 정정 부호의 패리티를 기록 데이터에 부가하기 위해 사용되는 신호 처리 회로의 종래예를 도 1에 도시한다. 수신 회로(1)는 외부에서 기록 데이터를 수신하면, 아비터(2)를 거쳐 RAM 등으로 구성되는 기억부(3)에 기록 데이터를 일시적으로 라이트한다. 패리티 부가 회로(4)는 기억부(3)에 라이트된기록 데이터를 판독하여 에러 정정 부호의 패리티 부가 처리를 실행하고, 아비터(2)를 거쳐 패리티 부가후의 기록 데이터를 기억부(3)에 다시 라이트한다.

송신 회로(5)는 패리티 부가 회로(4)에 의해 패리티가 부가된 후의 기록 데이터를 기억부(3)에서 판독하여, 기록 매체에 정보를 기록하기 위한 헤드부를 향하여 기록 데이터를 송신한다. 이때, 기록 데이터는 구동 회로에 있어서 헤드부에 내장된 반도체 레이저의 구동 전류로 변환된 후에, 헤드부에 공급된다. 또한, 아비터(2)는 수신 회로(1), 패리티 부가 회로(4) 및 송신 회로(5)가 기억부(3)에 대하여 실행하는 액세스를 조정하는 메모리 인터페이스이다.

여기서, 도 2에 기억부(3) 내부의 기억 영역을 개념적으로 나타낸다. 기억부(3)의 기억 영역은 3개의 저장 영역 A, B, C로 분할되어 있고, 각 저장 영역 A, B, C의 크기는 에러 정정 부호(ECC)가 완결하는 1정리의 데이터(ECC 블록) 용량과 대략 같게 설정되어 있다.

또한, 도 3에는 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리를 도 2에 도시된 3개의 저장 영역 A, B, C로 전환하여 실행하고 있는 상태를 모식적으로 도시한다. 도시된 바와 같이, 예를 들면, 저장 영역 A가 수신 처리에 있어서의 기록 데이터의 라이트 대상으로 되어 있을때는 그 하나전의 페이즈에서 저장 영역 C에 라이트된 기록 데이터가 패리티 부가 처리의 대상으로 됨과 동시에 그 하나전의 페이즈에서 패리티 부가 처리가 실행된 저장 영역 B가 데이터 송신 처리의 대상으로 되어 있다.

다음 페이즈에서는 저장 영역 B가 수신 처리, 저장 영역 A가 패리티 부가 처리, 저장 영역 C가 송신 처리의 대상으로 되고, 각 저장 영역이 순환하면서 3개의 처리 대상으로서 전환하도록 되어 있다. 이러한 방식에서는 수신 처리, 패리티 부가 처리 및 송신 처리를 시분할로 병행하여 실행할 수 있으므로, 각 회로의 처리 속도를 그만큼 높일 수 있어 좋지만, 기억부(3)의 기억 용량으로서는 적어도 데이터 블록 용량의 3배분이 필요하게 된다.

상술한 바와 같이, 에러 정정 부호의 패리티를 기록 데이터에 부가하기 위해 사용되고 있는 종래 신호 처리 회로에서는 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리를 각각 병행하여 실행하기 위한 3개의 저장 영역이 기록 데이터의 기억부로서 마련되어 있으므로, 그의 회로 규모 증대를 피할 수 없다.

이것에 대하여, 기억 용량이 데이터 블록 용량의 2배인 기록 데이터의 기억부를 2개의 저장 영역으로 분할하고, 한쪽 저장 영역을 기록 데이터의 송신 처리 대상으로 하고 있을 때에, 다른쪽 저장 영역을 기록 데이터의 수신 처리 및 패리티 부가 처리의 대상으로 함으로써, 회로 규모의 축소를 도모하는 것이 가능하다.

즉, 도 4는 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리를 기억부의 2개의 저장 영역 A, B로 전환하여 실행하고 있는 상태를 모식적으로 도시한 것이다. 그러나, 이 경우는 한쪽 저장 영역에서 1블록분의 기록 데이터의 송신 처리를 실행하는 동안에, 다른쪽 저장 영역에서 1블록분의 기록 데이터의 수신 처리의 완료후에 패리티 부가 처리의 완료를 직렬로 실행해야만 하는 것으로 인해 송신 처리에 무구한 대기 시간을 발생시키기 않기 위해서는 도 1에 도시한 수신 회로(1)와 패리티 부가 회로(4)의 처리 속도를 향상시켜야만 하고, 이들에 있어서의 회로 부담이 크고 또한 수신 회로(1)로의 데이터 전송 속도도 고속화할 필요가 생긴다.

본 발명의 목적은 이러한 문제를 해결하여, 에러 정정 부호의 패리티를 기록 데이터에 부가하기 위해 사용되는 신호 처리 회로에 있어서, 기록 데이터의 처리 속도의 고속화를 회로 부담의 현저한 증대를 초래하는 일없이 실현하고, 또한 기록 데이터의 기억 영역에 있어서의 기억 용량을 삭감하는 것이다.

또한, 본 발명의 다른 목적은 이와 같은 신호 처리 회로를 구비한 정보 기록 장치를 제공하는 것이다.

도 1은 에러 정정 부호의 패리티를 기록 데이터에 부가하기 위해 사용되는 종래예의 신호 처리 회로를 도시한 블록도.

도 2는 종래예의 신호 처리 회로에서 사용되는 기억부의 내부 기억 영역을 개념적으로 도시한 도면.

도 3은 종래예의 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리를 기억부의 3개의 저장 영역 A, B, C로 전환하여 실행하고 있는 상태를 모식적으로 도시한 도면.

도 4는 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리를 기억부의 2개의 저장 영역 A, B로 전환하여 실행하고 있는 상태를 모식적으로 도시한 도면.

도 5는 본 발명의 1실시예에 관한 DVD-RAM 시스템을 도시한 블록도.

도 6은 에러 정정 부호(ECC)의 패리티가 부가된 데이터 블록의 구조를 도시한 도면.

도 7은 기록 섹터의 1행을 추출한 구조를 도시한 도면.

도 8은 기억부의 내부 기억 영역을 개념적으로 도시한 도면.

도 9는 신호 처리 회로에 있어서의 기억부의 2개의 저장 영역 A, B에 대하여, 각 저장 영역을 전환하면서 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리가 실행되는 상태를 모식적으로 도시한 도면.

도 10은 기억부의 2개의 저장 영역 A, B에서 실행되고 있는 처리의 상태를 경시적으로 도시한 도면.

도 11은 기억부의 2개의 저장 영역 A, B에서 실행되고 있는 처리의 상태를 경시적으로 도시한 도면.

도 12는 기억부의 2개의 저장 영역 A, B에서 실행되고 있는 처리의 상태를 경시적으로 도시한 도면.

도 13은 본 발명의 다른 실시예에 관한 패리티 부가 처리의 속도 제어 회로를 구비한 DVD-RAM 시스템을 도시한 블록도.

도 14는 도 13 중에 도시한 패리티 부가 속도 제어 회로의 구성의 일예를 도시한 블록도.

도 15는 도 13 중에 도시한 패리티 부가 속도 제어 회로의 구성의 다른 예를 도시한 블록도.

도 16은 본 발명의 또 다른 실시예에 관한 패리티 부가 회로를 구비한 DVD-RAM 시스템을 도시한 블록도.

<도면의 주요 부분에 대한 부호의 설명>

6 : 디스크 모터

7 : 광디스크

8 : 픽업

9 : 판독 회로

10 : 신호 처리 회로

12 : 아비터

13 : 기억부

14 : 패리티 부가 회로

15 : 송신 회로

상기 목적을 달성하기 위한 신호 처리 회로에서는 기록 데이터를 수신하는 수신 수단, 이 수신 수단이 수신한 기록 데이터가 라이트되어 기억되는 기억 수단, 이 기억 수단에 기억되는 기록 데이터에 블록 단위의 에러 정정 부호에 따른 패리티를 부가하는 패리티 부가 수단 및 상기 기억 수단에 기억된 패리티 부가후의 기록 데이터를 송신하는 송신 수단을 구비한 신호 처리 회로에 있어서, 상기 기억 수단은 상기 기록 데이터의 적어도 1블록분의 용량을 갖는 저장 영역을 2개 구비하고, 그들 2개의 저장 영역 각각은 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환되고, 상기 패리티 부가 수단은 에러 정정 부호 1열분의 기록 데이터의 수신에 따라 기록 데이터로의 패리티 부가를 개시한다.

또한, 본 발명의 정보 기록 장치에 있어서는 기록 매체에 정보를 기록하기 위한 헤드부, 상기 기록 매체로의 정보 기록시에 기록 데이터를 수신하는 수신 수단, 이 수신 수단이 수신한 기록 데이터가 일단 라이트되어 기억되는 기억 수단, 이 기억 수단에 기억되는 기록 데이터에 블록 단위의 에러 정정 부호에 따른 패리티를 부가하는 패리티 부가 수단 및 상기 기억 수단에 기억된 패리티 부가후의 기록 데이터를 상기 헤드부로 송신하는 송신 수단을 구비한 정보 기록 장치에 있어서, 상기 기억 수단은 상기 기록 데이터의 적어도 1블록분의 용량을 갖는 저장 영역을 2개 구비하고, 그들 2개의 저장 영역 각각은 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환되고, 상기 패리티 부가 수단은 에러 정정 부호 1열분의 기록 데이터의 수신에 따라 상기 데이터로의 패리티 부가를 개시한다.

즉, 본 발명은 에러 정정 부호의 열순에 정합한 순서로 외부에서 수신되는 기록 데이터에 관하여, 에러 정정 부호 1열분의 데이터 단위로 에러 정정 부호의 패리티 부가 처리가 가능한 것에 착안하여, 1블록분의 기록 데이터가 수신되기 이전의 에러 정정 부호 1열분의 기록 데이터가 수신된 시점에, 기록 데이터로의 패리티 부가를 개시하는 것을 특징으로 하고 있다.

이와 같이 구성함으로써, 본 발명에서는 에러 정정 부호의 패리티의 기록 데이터로의 부가시에 기록 데이터가 일단 라이트되어 기억되는 기억 수단을 실질적으로 패리티 부가 데이터 저장 영역과 패리티 부가후의 기록 데이터의 송신 영역의 2개의 저장 영역으로 형성하여, 기록 데이터의 기억 영역에 있어서의 기억 용량을 삭감하는 것이 가능하게 된다.

이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다. 도 5는 본 발명의 1실시예의 정보 기록 장치로서의 DVD-RAM 시스템을 도시한 블록도이다. 또한, 이 실시 형태에서는 DVD-RAM 시스템을 예로 들었지만, 에러 정정 부호의 열순과 정합한 순서로 외부에서 기록 데이터를 수신하는 것이면, DVD-RAM 이외의 다른 시스템이라도 좋고, 예를 들면 1블록분의 기록 데이터에 대하여 DVD-RAM과 마찬가지 논리 포맷을 갖는 DVD-R, DVD+RW, DVD-RW 등의 시스템에도 본 발명은 적용가능하다.

도 5에 있어서, 디스크 모터(6)는 기록 매체로서의 광디스크(7)를 회전 구동한다. 광디스크(7)에 정보를 기록하기 위한 헤드부로서의 픽업(8)은 내장된 반도체 레이저에서 광디스크(7) 상의 피트열에 광 빔을 조사하고, 또 내장된 포토 다이오드로 반사 빔을 검출하고, 얻어진 신호를 RF 앰프를 통하여 판독 회로(9)에 공급한다. 판독 회로(9)로서는 예를 들면, 일반적인 DVD-ROM 드라이브 회로와 마찬가지의 것을 사용할 수 있고, 상세한 설명은 생략한다.

한편, 신호 처리 회로(10)는 광디스크(7)에 기록되어야 할 기록 데이터에 에러 정정 부호의 패리티를 부가하기 위한 것이다. 신호 처리 회로(10) 중의 수신 회로(11)는 외부에서 기록 데이터를 수신하면, 아비터(12)를 거쳐 RAM 등으로 구성되는 기억부(13)에 기록 데이터를 일시적으로 라이트한다. 패리티 부가 회로(14)는 기록 데이터에 대한 에러 정정 부호의 패리티를 생성하고, 기억부(13)에 라이트된 기록 데이터를 판독하여 그의 패리티 부가 처리를 실행하고, 아비터(12)를 거쳐 패리티 부가후의 기록 데이터를 기억부(13)에 다시 라이트한다.

송신 회로(15)는 패리티 부가 회로(14)에 의해 패리티가 부가된 후의 기록 데이터를 기억부(13)에서 판독하여 8비트 데이터의 16비트로의 변환이나 동기 부호의 부가를 실행하는 변조 회로(16)에 송신하고, 그후 기록 데이터는 광디스크(7)에 정보를 기록하기 위한 픽업(8)에 공급된다. 이때, 기록 데이터는 구동 회로(17)에 있어서 픽업(8)에 내장된 반도체 레이저의 구동 전류로 변환된 후에, 픽업(8)에 공급된다. 또한, 아비터(12)는 수신 회로(11), 패리티 부가 회로(14) 및 송신 회로(15)가 기억부(13)에 대하여 실행하는 액세스를 조정하는 메모리 인터페이스이고, 또한 여기서는 에러 정정 부호(ECC)가 완결하는 1정리의 데이터를 수신 회로가 수신하여 기억부에 라이트할 때에 예를 들면 수신 회로(11)가 에러 정정 신호 1열분의 기록 데이터를 수신하여 선두 번지부터 기억부(13)에 라이트한 시점을 검지하고, 패리티 부가 회로(14)에 검지 신호를 출력한다.

이 실시 형태에서는 신호 처리 회로(10) 중의 기억부(13)의 기억 영역이 2개의 저장 영역 A, B로 분할되어 있다. 또한, 각 저장 영역 A, B의 크기는 에러 정정 부호(ECC)가 완결하는 1정리의 데이터, 즉 ECC 블록의 용량과 대략 같게 설정되어 있다.

여기서, 먼저 이와 같은 ECC 블록의 구조를 도 6에 도시하고, 1블록분의 기록 데이터와 그의 에러 정정 부호의 관계에 대하여 설명한다. 도시된 바와 같이, 하나의 데이터 블록은 172(열)×192(행) 바이트의 메인 데이터로 이루어지고, 에러정정 부호로서, 각열에 16바이트의 외부호 패리티(PO)가 부가되고, 각 행에 10바이트의 내부호 패리티(PI)가 부가되어 182×208바이트 단위의 ECC 블록을 형성하고 있다. 또한, 도면중 B0.0, B0.1, …은 바이트 단위의 어드레스를 나타낸다.

이러한 ECC 블록은 또 8비트의 데이터가 16비트로 변환되어 동기 부호가 부가된 후에, 각각 182(열)×13(행) 바이트의 데이터량을 갖는 16개의 기록 섹터로서, 광디스크의 기록면에 섹터열을 형성하면서 기록된다.

도 7은 또 이 기록 섹터의 1행을 추출하여 그의 구조를 도시한 것으로, 각행은 2바이트의 동기 부호를 제외한 91바이트의 데이터 비트수가 1456 비트(=16비트×91열)의 프레임 2개로 된다. 환언하면, 하나의 기록 섹터는 광디스크면에 기록된 13×2프레임의 데이터 정보에 대응한다.

이어서, 본 발명에서 사용되는 기억부(13) 내부의 기억 영역을 도 8에 개념적으로 도시한다. 기억부(13)의 기억 영역은 상술한 바와 같이 2개의 저장 영역 A, B로 분할되어 있고, 각 저장 영역 A, B의 크기는 도 6에 도시한 바와 같은 ECC 블록의 용량과 대략 같게 설정되어 있다.

또한, 이 실시 형태에 있어서의 신호 처리 회로의 동작을 도 9∼도 12를 참조하여 상세히 설명한다. 도 9는 신호 처리 회로에 있어서의 기억부의 2개의 저장 영역 A, B에 대하여, 각 영역을 전환하면서 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리가 실행되는 상태를 모식적으로 도시한 것이고, 도 10∼도 12는 기억부(13)의 2개의 저장 영역 A, B에서 실행되고 있는 처리의 상태를 경시적으로 도시한 것으로, 각각 도 9중에 도시한 시점 a, b, c에서의 처리 상태를 나타내고있다.

먼저, 도 9중에 도시된 가장 초기의 페이즈(제1페이즈)에는 저장 영역 A가 수신 데이터 저장 영역 및 패리티 부가 데이터 저장 영역으로서 사용되고 있고, 도 5의 수신 회로(11)는 외부에서 기록 데이터를 수신하고, 아비터(12)를 거쳐 기억부(13)의 저장 영역 A에 기록 데이터를 일시적으로 라이트한다. 또한, 저장 영역 A에서는 에러 정정 부호 1열분의 기록 데이터, 환언하면 광디스크면에 기록되었을 때 2프레임의 데이터 정보로 되는 기록 데이터가 라이트될 때마다 아비터(12)로 부터의 검지 신호를 받은 패리티 부가 회로(14)가 기억부(13)에 라이트된 기록 데이터를 판독하여 에러 정정 부호의 패리티 부가 처리를 실행한다.

또한, 이때 저장 영역 B는 하나전의 페이즈에 있어서 패리티가 부가된 기록 데이터를 송신 회로(15)가 판독하여 송신하는 송신 영역으로 되어 있고, 이러한 기록 데이터가 송신 회로(15)에 의해 순차 판독되어 모터(6)에 의해 구동되는 광디스크(7)에 정보를 기록하기 위한 픽업(8)에 공급되고 있다.

이어서, 제1페이즈의 다음 제2페이즈에서는 저장 영역 B에 기록 데이터가 라이트됨과 동시에 에러 정정 부호 1열분의 기록 데이터가 라이트될때마다 패리티 부가 회로(14)가 라이트된 기록 데이터를 판독하여 에러 정정 부호의 패리티의 부가 처리를 실행한다. 한편, 제1페이즈에서 패리티가 부가되어 저장 영역 A에 저장되어 있는 기록 데이터가 송신 회로(16)에 의해 순차 판독되어, 광디스크(7)에 정보를 기록하기 위한 픽업(8)에 공급된다.

또한, 제2페이즈에서의 다음 제3페이즈에서는 제1페이즈와 마찬가지로 저장영역 A에 기록 데이터가 라이트되고, 에러 정정 부호 1열분의 기록 데이터가 라이트될때마다 기록 데이터가 판독되고, 에러 정정 부호의 패리티 부가 처리가 실행된다. 한편, 제2페이즈에서 패리티가 부가된 기록 데이터가 저장 영역 B에서 판독되어, 송신된다. 이와 같이, 2개의 저장 영역 A, B는 그의 한쪽에서 기록 데이터의 수신 및 패리티 부가가 실행될 때, 다른쪽이 패리티 부가후의 기록 데이터의 판독 내지 송신 처리에 제공되고, 또한 도 9에 도시된 페이즈 단위로 이러한 처리 상태가 교대로 전환된다.

도 10은 제1페이즈의 초기(도 9중의 시점 a)에 있어서의 저장 영역 A, B의 처리 상태를 도시한 것이다. 저장 영역 A의 선두 번지로의 기록 데이터의 라이트가 개시됨과 동시에 저장 영역 B의 선두 번지로 부터는 패리티 부가후의 기록 데이터의 판독이 실행되고 있다.

이어서, 도 11에 도시된 바와 같이, 제1페이즈에서의 기록 데이터의 수신 처리 및 송신 처리가 진행하고(도 9중의 시점 b), 저장 영역 A에 있어서 최초의 에러 정정 부호 1열분의 기록 데이터가 라이트되고 다음 에러 정정 부호 1열분의 기록 데이터의 라이트로 이행하면, 이미 라이트된 기록 데이터가 저장 영역 A의 선두 번지부터 순차 판독되어, 패리티 부가 회로에 의한 패리티 부가 처리에 바쳐진다. 또 저장 영역 B에서는 기록 데이터의 판독 내지 송신이 앞의 번지로 진행하고, 여기서의 2개의 저장 영역 A, B의 처리 상태가 도 11에 도시되어 있다.

또한, 도 12는 기록 데이터의 수신 처리가 진행하여, 저장 영역 A의 최종 번지에 기록 데이터가 라이트되어 있는 상태(도 9중의 시점 c)를 나타낸다. 이때,저장 영역 A에 있어서의 패리티 부가 처리와 저장 영역 B에서의 송신 처리도 도시된 바와 같이 마찬가지로 진행하고 있다.

여기서, 저장 영역 A에 있어서의 패리티 부가 처리는 저장 영역 A로의 기록 데이터의 라이트후를 따르도록 진행하고 있다. 가령, 패리티 부가 처리가 기록 데이터의 수신 처리를 추월하여, 수신 데이터에 오버라이트되기 전의 과거 기록 데이터에 대하여 잘못된 패리티 부가 처리를 실행하여 버리면, 저장 영역 A에서의 기록 데이터의 수신 처리 및 패리티 부가 처리를 중지하여 그의 선두 번지부터 재개시킬 필요가 생긴다. 이것을 방지하기 위해서는 예를 들면, 도 5에 도시된 수신 회로(11)가 아비터(12)를 거쳐 기억부(13)에 기록 데이터를 라이트하는 속도를 패리티 부가 회로(14)에 의한 기록 데이터에 대해서의 패리티 부가 처리의 속도보다도 약간 높게 설정하면 좋다.

또한, 패리티 부가 처리의 속도를 제어하는 회로를 마련하고, 패리티 부가 처리가 기록 데이터의 수신 처리를 추월하지 않도록 패리티 부가 처리의 속도를 적절히 변화시켜도 좋다.

여기서, 도 13에 패리티 부가 처리의 속도 제어 회로를 구비한 DVD-RAM 시스템의 블록도를 도시한다. 도면중의 회로(18)가 기억부(13)에 있어서의 한쪽 저장 영역으로의 기록 데이터의 라이트 정보와 이 저장 영역에서 패리티 부가 처리를 위해 기록 데이터가 판독될 때의 판독 정보를 각각 수신 회로(11) 및 패리티 부가 회로(14)에서 수취하여, 이들 정보에 따라 패리티 부가 처리의 속도를 제어하는 속도 제어 회로이다. 이 라이트 정보에는 수신 회로(11)에서 아비터(12)를 거쳐기억부(13)에 라이트되는 라이트 기록 데이터의 라이트 번지 정보 또는 기록 데이터의 1부호열 라이트 종료 신호가 포함되고, 판독 정보에는 기억부(13)에서 패리티 부가 회로(14)에 판독되는 판독 기록 데이터의 판독 번지 정보 또는 기록 데이트의 1부호열 판독 종료 신호가 포함된다.

예를 들면, 속도 제어 회로(18)는 도 14에 도시한 바와 같이, 기록 데이터의 라이트 번지 정보와 기록 데이터의 판독 번지 정보를 받아서 양자를 비교하여 양자의 번지차를 나타내는 출력을 내는 번지 비교 회로(18A)와 이 번지 비교 회로(18A)에 의해 검출된 번지차 출력을 수취하여 이 번지차가 적어도 기록 데이터의 1부호열에 상당하는 번지차를 포함하고 있을때에만 패리티 부가 처리의 허가 신호를 출력하는 패리티 부가가능한 부호열의 유무 판정 회로(18B)로 구성된다.

이 판정 회로(18B)에 의해 2개의 번지의 번지차, 즉 간격이 소정값이하인 것이 검지되었을 때에는 패리티 부가 처리의 속도를 일시적으로 저감 또는 패리티 부가 처리를 일시 중단해야할 패리티 부가 회로(14)에 제어 신호를 출력한다.

패리티 부가 처리를 중단시키는 데는 예를 들면 패리티 부가 회로(14)에서 기억부(13)로 보내지는 어드레스 신호를 형성하기 위한 클럭 신호의 발생을 일시 정지시키는 방법이 있다.

또한, 패리티 부가 처리의 속도를 일시적으로 저감시키는 데는 이 클럭 신호를 발생시키는 발진 회로로서, 예를 들면 VCO(voltage controlled oscillator)를 사용하고, 제어 신호의 전압으로 이 VCO의 발진 주파수를 일시적으로 저감시키는 방법이 있다. 또는 클럭 신호의 주파수를 분주기로 예를 들면 1/2로 분주하고, 이분주기의 출력을 사용하여 어드레스 신호를 형성하도록 할 수 있다. 또한, 이 분주비는 적당히 선택할 수 있다.

도 15는 도 13의 속도 제어 회로(18)의 다른 구체예를 도시하고, 라이트 정보로서 수신 회로(11)에서 공급된 기록 데이터의 부호열 라이트 종료 신호와 판독 정보로서 패리티 부가 회로(14)에서 공급된 기록 데이터의 1부호열 판독 종료 신호가 부호열수 계수 회로(18C)에 공급되고, 각각의 종료 신호가 계수되고, 그 계수값 끼리가 비교된다. 이 비교에 의해, 기록 데이터의 1부호열 라이트 종료 신호수쪽이 1부호열 판독 종료 신호수보다도 적어도 1이상 큰 경우에는 패리티 부가 처리의 허가 신호가 패리티 부가가능한 부호열의 유무 판정 회로(18D)에서 패리티 부가 회로(14)에 출력된다. 반대로 제로인 것이 검지되었을 때에는 패리티 부가 처리의 속도를 일시적으로 저감 또는 패리티 부가 처리를 일시 중단해야할 패리티 부가 회로(14)에 제어 신호를 출력한다.

이 패리티 부가 처리의 속도를 일시적으로 저감 또는 패리티 부가 처리를 일시 중단해야 할 패리티 부가 회로(14)에 출력 신호를 공급하는 방법은 도 14의 예와 같다.

이상과 같이 본 발명에서는 기억부의 기억 용량을 데이터 블록 용량의 약 2배로까지 삭감하면서, 에러 정정 부호 1열분의 기록 데이터를 수신하여 이후는 기록 데이터의 수신 처리, 패리티 부가 처리 및 송신 처리가 병행해서 실행된다. 이 때문에, 1블록분의 기록 데이터의 수신이 종료한 시점에서 패리티가 부가되어 있지 않은 데이터의 데이터량이 대폭적으로 줄어들고, 가급적으로는 최후에 수신한 에러정정 부호 1열분의 기록 데이터만으로 할 수 있다. 따라서, 수신 회로 및 패리티 부가 회로 각각의 처리 속도를 그다지 향상키지 않아도, 충분히 고속으로 데이터 처리를 실행하는 것이 가능하게 되고, 회로 설계가 간편한 것으로 된다.

또한, 상술한 실시 형태에서는 외부에서 수신한 기록 데이터를 일단 기억부에 저장한 후, 이것을 판독하여 에러 정정 부호의 패리티 부가 처리를 실행하는 경우를 설명하였지만, 도 16에 도시한 바와 같이, 외부에서 수신 회로(11)에 수신한 기록 데이터를 기억부(13)에 저장하기 전에 패리티 부가 회로(14)에 직접 입력시키고, 패리티 부가후에 기억부(13)에 라이트함으로써 패리티 부가 처리를 실행하여도 좋다. 이 경우는 신호 처리 시스템의 동작 속도가 패리티 부가 회로(14)에 의해 관련되므로, 전체 동작 속도의 제어에 어려움이 있지만, 기억부(13)에는 패리티가 부가된 기록 데이터 만이 저장되므로, 기억부(13) 둘레의 구성이 간단하게 된다. 또한, 도 16의 실시예는 상기와 다른 부분을 제외하면 모두 도 5의 실시예와 같고, 동일 부호를 붙이고 그의 상세한 설명은 생략한다.

또한, 도 1에 도시한 아비터(12)는 기억부(13)와 일체화시켜도 좋고, 그의 기능을 수신 회로(11), 패리티 부가 회로(14) 및 송신 회로(15)에 분산시켜, 기억부(13)에 대한 액세스 요구를 서로에게 줌으로써 액세스의 조정을 실행시켜도 좋다. 또한, 본 발명에 있어서의 기억부의 저장 영역은 기록 데이터의 1블록분을 넘는 용량을 갖고 있어도 지장은 없고, 그밖에 본 발명의 주지를 일탈하지 않는 범위내에서 여러 가지로 변형하여 실시할 수 있다.

이상 상술한 바와 같이, 본 발명의 신호 처리 회로 및 정보 기록 장치에 의하면, 기록 데이터의 처리 속도의 고속화에 기인하는 회로 부담의 현저한 증대를 초래하는 일없이, 에러 정정 부호의 패리티를 기록 데이터에 부가할 때에 사용되는 기록 데이터의 기록 영역의 기억 용량을 삭감하는 것이 가능하게 된다.

Claims

기록 데이터를 수신하는 수신 수단, 이 수신 수단이 수신한 기록 데이터가 라이트되어 기억되는 기억 수단, 이 기억 수단에 기억되는 기록 데이터에 블록 단위의 에러 정정 부호에 따른 패리티를 부가하는 패리티 부가 수단 및 상기 기억 수단에 기억된 패리티 부가후의 기록 데이터를 송신하는 송신 수단을 포함하는 신호 처리 회로에 있어서,

상기 기억 수단은 상기 기록 데이터의 적어도 1블록분의 용량을 갖는 저장 영역을 2개 구비하고, 그들 2개의 저장 영역 각각은 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환되고, 상기 패리티 부가 수단은 에러 정정 부호 1열분의 기록 데이터의 수신에 따라 기록 데이터로의 패리티 부가를 개시하는 신호 처리 회로.
제1항에 있어서,

상기 신호 처리 회로는 상기 패리티 부가 수단에 의한 기록 데이터로의 패리티 부가 처리 속도를 제어하는 제어 회로를 더 포함하는 신호 처리 회로.
제2항에 있어서,

상기 제어 회로는 기록 데이터의 라이트 번지 정보와 기록 데이터의 판독 번지 정보를 받아서 양자의 번지차를 나타내는 출력을 내는 번지 비교 회로와 이 번지 비교 회로에 의해 검출된 번지차 출력을 수취하여 이 번지차가 적어도 기록 데이터의 1부호열에 상당하는 번지차를 포함하고 있을 때에 패리티 부가 처리의 허가 신호를 선택적으로 출력하는 패리티 부가가능한 부호열의 유무 판정 회로로 구성되는 신호 처리 회로.
제2항에 있어서,

상기 제어 회로는 라이트 정보로서 수신 수단에서 공급된 기록 데이터의 1부호열 라이트 종료 신호와 판독 정보로서 패리티 부가 수단에서 공급된 기록 데이터의 1부호열 판독 종료 신호가 공급되는 부호열수 계수 회로와 각각의 종료 신호의 계수값 끼리를 비교하고 기록 데이터의 1부호열 라이트 종료 신호수 쪽이 1부호열 판독 종료 신호수보다 적어도 1이상 큰 경우에 패리티 부가 처리의 허가 신호를 출력하는 패리티 부가가능한 부호열의 유무의 판정 회로로 구성되는 신호 처리 회로.
제1항에 있어서,

상기 신호 처리 회로는 상기 패리티를 부가하는 패리티 부가 수단과 패리티 부가후의 기록 데이터를 기억하는 기억 수단과 이 기억 수단에 기억된 패리티 부가후의 기록 데이터를 송신하는 송신 수단 사이에 접속되어, 이들 사이의 패리티 부가후의 기록 데이터의 흐름을 제어하는 아비터를 더 포함하는 신호 처리 회로.
제5항에 있어서,

상기 아비터는 상기 기억 수단의 2개의 저장 영역을 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환하여 어드레스 지정하는 신호 처리 회로.
제5항에 있어서,

상기 아비터는 상기 수신 수단이 1블록분의 기록 데이터를 수신할 때에, 선두부터 에러 정정 부호 1열분의 기록 데이터가 수신된 시점을 검지하고, 상기 패리티 부가 수단에 검지 신호를 출력하는 신호 처리 회로.
기록 매체에 정보를 기록하기 위한 헤드부, 상기 기록 매체로의 정보 기록시에 기록 데이터를 수신하는 수신 수단, 상기 기록 데이터가 일단 라이트되어 기억되는 기억 수단, 상기 기록 데이터에 블록 단위의 에러 정정 부호에 따른 패리티를 부가하는 패리티 부가 수단 및 상기 기억 수단에 기억된 패리티 부가후의 기록 데이터를 상기 헤드부로 송신하는 송신 수단을 포함하는 정보 기록 장치에 있어서,

상기 기억 수단은 상기 기록 데이터의 적어도 1블록분의 용량을 갖는 저장 영역을 2개 구비하고, 그들 2개의 저장 영역 각각은 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환되고, 상기 패리티 부가 수단은 에러 정정 부호 1열분의 기록 데이터의 수신에 따라 상기 데이터로의 패리티 부가를 개시하는 정보 기록 장치.
제8항에 있어서,

상기 정보 기록 장치는 상기 패리티 부가 수단에 의한 기록 데이터로의 패리티 부가의 처리 속도를 제어하는 제어 회로를 더 포함하는 정보 기록 장치.
제8항에 있어서,

상기 기록 매체가 DVD-RAM, DVD-R, DVD+RW 및 DVD-RW중 어느 한 종류인 정보 기록 장치.
제9항에 있어서,

상기 기록 매체가 DVD-RAM, DVD-R, DVD+RW 및 DVD-RW중 어느 한 종류인 정보 기록 장치.
제9항에 있어서,

상기 제어 회로는 기록 데이터의 라이트 번지 정보와 기록 데이터의 판독 번지 정보를 받아서 양자의 번지차를 나타내는 출력을 내는 번지 비교 회로와 이 번지 비교 회로에 의해 검출된 번지차 출력을 수취하여 이 번지차가 적어도 기록 데이터의 1부호열에 상당하는 번지차를 포함하고 있을때에 패리티 부가 처리의 허가 신호를 선택적으로 출력하는 패리티 부가가능한 부호열의 유무 판정 회로로 구성되는 정보 기록 장치.
제9항에 있어서,

상기 제어 회로는 라이트 정보로서 수신 수단에서 공급된 기록 데이터의 1부호열 라이트 종료 신호와 판독 정보로서 패리티 부가 수단에서 공급된 기록 데이터의 1부호열 판독 종료 신호가 공급되는 부호열수 계수 회로와 각각의 종료 신호의 계수값 끼리를 비교하고 기록 데이터의 1부호열 라이트 종료 신호수 쪽이 1부호열 판독 종료 신호수보다 적어도 1이상 큰 경우에 패리티 부가 처리의 허가 신호를 출력하는 패리티 부가가능한 부호열의 유무 판정 회로로 구성되는 정보 기록 장치.
제8항에 있어서,

상기 정보 기록 장치는 상기 패리티를 부가하는 패리티 부가 수단과 패리티 부가후의 기록 데이터를 기억하는 기억 수단이 이 기억 수단에 기억된 패리티 부가후의 기록 데이터를 송신하는 송신 수단 사이에 접속되어, 이들 사이의 패리티 부가후의 기록 데이터의 흐름을 제어하는 아비터를 더 포함하는 정보 기록 장치.
제14항에 있어서,

상기 아비터는 상기 기억 수단의 2개의 저장 영역을 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환하여 어드레스 지정하는 정보 기록 장치.
제14항에 있어서,

상기 아비터는 상기 수신 수단이 1블록분의 기록 데이터를 수신할 때에, 선두부터 에러 정정 부호 1열분의 기록 데이터가 수신된 시점을 검지하고, 상기 패리티 부가 수단에 검지 신호를 출력하는 정보 기록 장치.
기록 데이터를 수신하는 수단, 이 수신 수단이 수신한 기록 데이터에 블록 단위의 에러 정정 부호에 따른 패리티를 부가하는 패리티 부가 수단, 이 패리티 부가 수단에 의한 패리티 부가후의 기록 데이터를 기억하는 기억 수단 및 이 기억 수단에 기억된 패리티 부가후의 기록 데이터를 송신하는 송신 수단을 포함하는 신호 처리 회로에 있어서,

상기 기억 수단은 상기 기록 데이터의 적어도 1블록분의 용량을 갖는 저장 영역을 2개 구비하고, 그들 2개의 저장 영역 각각은 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환되고, 상기 송신 수단은 상기 에러 정정 부호의 열순과 정합한 순서로 상기 기록 데이터를 송신하고, 상기 패리티 부가 수단은 에러 정정 부호 1열분의 기록 데이터의 수신에 따라 기록 데이터로의 패리티 부가를 개시하는 신호 처리 회로.
제17항에 있어서,

상기 신호 처리 회로는 상기 패리티를 부가하는 패리티 부가 수단과 패리티 부가후의 기록 데이터를 기억하는 기억 수단과 이 기억 수단에 기억된 패리티 부가후의 기록 데이터를 송신하는 송신 수단 사이에 접속되어, 이들 사이의 패리티 부가후의 기록 데이터의 흐름을 제어하는 아비터를 더 포함하는 신호 처리 회로.
제18항에 있어서,

상기 아비터는 상기 기억 수단의 2개의 저장 영역을 상기 패리티 부가 수단에 의해 패리티가 부가된 후의 기록 데이터가 저장되는 패리티 부가 데이터 저장 영역과 상기 송신 수단에 의해 패리티 부가후의 기록 데이터를 판독하여 송신하는 송신 영역으로 교대로 전환하여 어드레스 지정하는 신호 처리 회로.
제18항에 있어서,

상기 아비터는 상기 수신 수단이 1블록분의 기록 데이터를 수신할 때에, 선두부터 에러 정정 부호 1열분의 기록 데이터가 수신된 시점을 검지하고, 상기 패리티 부가 수단에 검지 신호를 출력하는 신호 처리 회로.