JPH10233701A - 高速データ処理及び伝送のためのエラー訂正用のメモリを備えるシステムデコーダ及びエラー訂正用のメモリ制御方法 - Google Patents

高速データ処理及び伝送のためのエラー訂正用のメモリを備えるシステムデコーダ及びエラー訂正用のメモリ制御方法

Info

Publication number
JPH10233701A
JPH10233701A JP10004196A JP419698A JPH10233701A JP H10233701 A JPH10233701 A JP H10233701A JP 10004196 A JP10004196 A JP 10004196A JP 419698 A JP419698 A JP 419698A JP H10233701 A JPH10233701 A JP H10233701A
Authority
JP
Japan
Prior art keywords
data
memory
error correction
error
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10004196A
Other languages
English (en)
Inventor
Chan-Dong Chou
燦東 趙
Saisei Chin
載晟 沈
Soshoku Tei
宗植 鄭
Heishun Kin
秉俊 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10233701A publication Critical patent/JPH10233701A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1813—Pulse code modulation systems for audio signals by adding special bits or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 高速データ処理及び伝送のためのエラー訂正
用のメモリを備えるシステムデコーダを提供する。 【解決手段】 エラー訂正用の第１及び第２メモリ１３
０，１４０と、光ディスクから読み出されて復調された
データをメモリ１３０，１４０のうち一つのメモリ１３
０に書き込むとき、エラー訂正済みのデータをデスクラ
ンブラ１１２に出力し、復調及びエラー訂正済みのデー
タを書き込み／読み出すとき、もう一つのメモリ１４０
に書き込まれているデータをエラー訂正するメモリ制御
部１０８とを含むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光ディスク再生装
置のシステムデコーダに係り、特に高速データ伝送のた
めのエラー訂正用のメモリを備えるシステムデコーダ及
びそのエラー訂正用のメモリを制御する方法に関する。
【０００２】
【従来の技術】レーザービームを用いて記録媒体に記録
されている情報を読み出すことのできる光ディスク技術
が確立された以後、ＬＤ（Laser Disc)やＣＤ（Compact
Disc)のような再生専用機器が家庭用として広く用いら
れている。このような光ディスクを採用する記録再生装
置の実用化も急速に行われつつある。最近、オーバーラ
イトのみならず、短波長のレーザーや記録再生技術の発
達により高密度化におもむくところである。
【０００３】一方、ディジタル画像圧縮技術も急速に開
発されている。特に、ＭＰＥＧ（Moving Picture Exper
ts Group)２は、１０Ｍｂｐｓ以下の情報伝送率で現在
の一般家庭で受信する程度の画質を再生することができ
る。かつ、オーディオ分野においても、マルチチャンネ
ルオーディオの再生を可能にするオーディオ圧縮技法の
ＡＣ−３は高品質及びマルチサウンドを提供している。
録画可能なディジタルビデオディスク(Digital Video(o
r Versatile) Disc)とともにＤＶＤ（DigitalVideo Dis
c)は、従来の画像記録再生装置であるＶＴＲのみなら
ず、ＣＤ−ＲＯＭでも大事な役割を果たす。このような
ＤＶＤはディジタル動画ディスク媒体の一つであり、Ｍ
ＰＥＧ２のディジタル映像を２時間以上も貯蔵する次世
代の高画質、高音質の補給型マルチメディア記憶装置で
ある。
【０００４】図１は、一般のＤＶＤ再生装置の概略ブロ
ック構成図である。図１において、ディスク１０がディ
スクモータ１６により回転すると、ヘッドを備えてお
り、スレッドピックアップモーター１４により駆動され
る光ピックアップ１３は前記ディスク１０から再生され
たデータをアナログの高周波（ＲＦ）信号に変換して出
力する。前記ＲＦ信号はパルス波形に整形され、データ
ストリームＥＳＭがディジタル位相同期ループ(Phase L
ocked Loop：ＰＬＬ）２０とシステムデコーダ１８に伝
えられる。前記システムデコーダ１８は前記データスト
リームＥＳＭを復調、エラー訂正及びデスクランブリン
グ(descrambling)して出力する。前記ディジタル位相同
期ループ２０は位相比較回路、電圧制御発進器及び分周
器からなり、任意の光ディスクから再生された信号に同
期されている第１クロックを発生する。ディスク駆動制
御部２２は同期検出部（図示せず）から提供されるフレ
ーム同期信号Ｓｆに応じて周波数サーボ及び位相サーボ
を考慮してディスク回転の定線速度（Constant Linear
Velocity)及びその他のディスク関連動作を制御する。
【０００５】マイクロプロセッサ２４は、制御プログラ
ムに応じてＤＶＤ再生装置の全般制御動作を行う。例え
ば、前記マイクロプロセッサ２４は、オーディオ／ビデ
オデコーダ（以下、「Ａ／Ｖデコーダ」という。）又は
ＲＯＭデコーダ３２からデータ伝送開始信号を受信する
と、伝送制御信号を発生して出力する。かつ、システム
クロック発生部２６は水晶発振器であり、第２クロッ
ク、すなわちシステムクロックＰＬＣＫを発生してディ
スク駆動制御部２２及びエラー訂正部（図示せず）に出
力する。一方、前記システムデコーダ１８に連結されて
いるエラー訂正用の第１メモリ２８は通常のＳＲＡＭを
用いる。かつ、トラックバッファ用の第２メモリ３０は
通常のＤＲＡＭを用いる。主としてホストコンピュータ
（例えば、パソコン）に内蔵される前記ＲＯＭデコーダ
３２は、ホストのコマンドに応じて動作し、前記システ
ムデコーダ１８から出力されるデータを所定のインタフ
ェース方式に応じて前記ホストに伝える。デマルチプレ
クサ３４はオーディオ信号とビデオ信号をそれぞれＡＣ
３／ＭＰＥＧオーディオデコーダ４２とＭＰＥＧ２ビデ
オデコーダ３６に出力する。したがって、ビデオデコー
ダ３６とオーディオデコーダ４２からそれぞれ復号され
たビデオデータ及びオーディオデータはＮＴＳＣ（又は
ＰＡＬ）エンコーダ３８とディジタル／アナログ変換部
４４に伝えられてモニタ４０とスピーカー４６を通して
出力される。
【０００６】図２は、図１のシステムデコーダ１８の詳
細ブロック構成図である。図２を参照すれば、エラー訂
正用の第１メモリ２８はＳＲＡＭであり、データバッフ
ァ用の第２メモリはＤＲＡＭである。ヘッドを通して読
み出されたデータストリームＥＳＭはＥＦＭ復調部１０
０の３２ビットのシフトレジスタ１０２と１６−８復調
部１０４を通して復調される。この際、同期検出部１０
６は前記３２ビットのシフトレジスタ１０２を通してフ
レーム同期信号Ｓｆを検出してディジタル位相同期ルー
プ２０に出力する。一方、前記ＥＦＭ復調部１００を通
して復調されたデータはＥＣＣメモリ制御部１０８の制
御により前記第１メモリ２８に貯蔵される。その後、第
１メモリ２８に貯蔵された復調データはＥＣＣメモリ制
御部１０８の制御によりブロックの単位で読み出されて
エラー訂正部１１０に伝えられる。前記エラー訂正部１
１０から訂正されたデータはＥＣＣメモリ制御部１０８
の制御によりデスクランブラ及びエラー検出部１１２に
伝送される。デスクランブラはデータエンコーディング
過程でスクランブリングされたデータを復元し、エラー
検出部はデスクランブリングされたデータのエラーを検
出する。通常、デスクランブリングとエラー検出はセク
タの単位で行われる。前記デスクランブラ及びエラー検
出部１１２から検出されたエラー情報はデータとともに
マイクロプロセッサメモリアクセス制御部１１６の制御
によりデータバッファ用の第２メモリ３０に貯蔵され
る。前記マイクロプロセッサメモリ制御部１１６は、マ
イクロプロセッサインタフェース部１２２を通してマイ
クロプロセッサ２４の制御によりバッファ書き込み制御
部１１４、バッファ読み出し制御部１１８及びトラック
バッファメモリ制御部１２０をそれぞれ制御する。一
方、前記バッファ書き込み制御部１１４は、前記マイク
ロプロセッサメモリアクセス制御部１１６の制御により
デスクランブリング及びエラー検出済みのデータを第２
メモリ３０に書き込み、バッファ読み出し制御部１１８
は、前記マイクロプロセッサメモリアクセス制御部１１
６の制御により前記第２メモリ３０に貯蔵されているデ
ータを読み出してＡ／Ｖデコーダのインタフェース部及
びＤＶＤ−ＲＯＭインタフェース部１２６に出力する。
マイクロプロセッサインタフェース部１２２は、システ
ムデコーダ１８とマイクロプロセッサ２４との送受信信
号をインタフェースする。
【０００７】上述した構成を有する従来のシステムデコ
ーダ１１８のデータ処理過程を説明すると、次の通りで
ある。まず、データストリームを入力して同期検出、Ｉ
Ｄ検出及びデータ復調を行う。その後、エラー検出及び
訂正を行う。次いで、エラー訂正済みの復調データのデ
スクランブリング及びエラー検出後、トラックバッファ
リングを行う。ここで、第１メモリ２８を説明すると次
の通りである。前記第１メモリ２８は、ＥＦＭ復調され
たデータをバッファリングする第１領域と、バッファリ
ング済みのエラー訂正ブロックに対して横／縦方向にエ
ラー訂正を行う第２領域と、エラー訂正済みのデータを
第２メモリ３０に伝送するための第３領域とを備える。
すなわち、ＥＣＣメモリ制御部１０８は、データ処理
時、ＥＦＭ復調されたデータを第１メモリ２８の第１領
域に貯蔵した後、その貯蔵データをブロックの単位で読
み出してエラー訂正を行い再び第１メモリ２８の第３領
域に記録した後、第２メモリ３０に出力する。このよう
なデータ処理過程でＥＣＣメモリ制御部１０８は、デー
タ読み出し、エラー訂正、データ出力、データ読み出
し、エラー訂正、データ出力の順でデータを処理する。
その結果、一つのメモリの三ヶ所をアクセスするので、
エラー訂正の速度は低下する。したがって、従来のシス
テムデコーダ１８を備える光ディスク再生装置のデータ
処理及び伝送速度が低下するという問題が発生する。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、光ディスク再生装置においてエラー訂正速度を高速
化してデータ処理及び伝送速度を向上させることのでき
るエラー訂正用のメモリを備えるシステムデコーダを提
供することにある。本発明の他の目的は、エラー訂正用
のメモリを有するシステムデコーダを備える光ディスク
再生装置においてエラー訂正速度を向上させるためのエ
ラー訂正用のメモリ制御方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、データエンコーディング過程でスクラン
ブリングされたデータを復元するためのデスクランブラ
を備える光ディスク再生装置のシステムデコーダにおい
て、エラー訂正用の第１及び第２メモリと、前記光ディ
スクから読み出されて復調されたデータを前記メモリの
うち一つのメモリに書き込むとき、エラー訂正済みのデ
ータを前記デスクランブラに出力し、前記復調及びエラ
ー訂正済みのデータを書き込み／読み出すとき、もう一
つのメモリに書き込まれているデータをエラー訂正する
メモリ制御部とを含むことを特徴とする。
【００１０】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態を詳しく説明する。下記の説明及び図面にお
いて、同一な構成要素及び部分には、同一な符号及び番
号を使用する。かつ、エラー訂正ブロックのサイズ、１
ワードの記録時間、最大のアクセス回数及び具体的な処
理流れのような特定詳細が例示される。しかし、本発明
は前記特定詳細に限るものでなく、各種の変形が当該技
術分野の通常の知識を有する者により可能なのは明らか
である。かつ、関連する周知技術については適宜説明を
省略する。
【００１１】図３は、本発明の一実施形態によるシステ
ムデコーダ１８の詳細ブロック構成図である。図３を参
照すれば、本発明の一実施形態によるシステムデコーダ
１８は、エラー訂正用のメモリである第１メモリ２８を
第３メモリ１３０と第４メモリ１４０から構成すること
を除いては、図２に示した従来のシステムデコーダ１８
と同様の構成を有する。図３の第３メモリ１３０と第４
メモリ１４０は、それぞれエラー訂正用のメモリであ
り、ＳＲＡＭを用いる。かつ、これらは単一のチップか
らなる。
【００１２】図４は、図３のＥＣＣメモリ制御部１０８
の詳細ブロック構成図であり、図５はメモリ制御部１０
９のデータの処理流れ図である。図４を参照すれば、第
３メモリ１３０，第４メモリ１４０は、それぞれメモリ
制御部１０９の制御により復調及びエラー訂正済みのデ
ータを貯蔵する。前記メモリ制御部１０９は、本発明の
一実施形態によるデータ処理制御プログラムに応じてＥ
ＣＣメモリ制御部１０８の全般制御動作を行う。メモリ
書き込み制御部１５０は、ＥＦＭ復調部１００から復調
されるデータを前記メモリ制御部１０９の制御により前
記第３メモリ１３０又は第４メモリ１４０に書き込む。
一方、エラー訂正部１１０は前記メモリ制御部１０９か
ら発生するＥＣＣ開始信号の入力に対応してＤＶＤ系列
のディスク１０から読み出されたデータからなる所定の
エラー訂正ブロックに対して横／縦方向にエラー訂正を
行う。このようなエラー訂正のため、前記第３メモリ１
３０と第４メモリ１４０は、前記ＥＦＭ復調部１００か
ら出力されるＩＤデータ及びメインデータを集めて所定
のブロックの単位で貯蔵することにより、前記エラー訂
正ブロックを形成することができる。メモリ読み出し制
御部１６０は、前記メモリ制御部１０９の制御により前
記第３メモリ１３０と第４メモリ１４０に貯蔵されてい
るデータを読み出してデスクランブラ及びエラー検出部
１１２に出力する。
【００１３】図５を参照すれば、前記メモリ制御部１０
９のデータ処理は、ＥＣＣ同期信号に同期されて行われ
る。メモリ制御部１０９は第３メモリ１３０に第１エラ
ー訂正ブロックを書き込む（２００段階）。その後、前
記第３メモリ１３０に書き込まれているデータをエラー
訂正するとともに、第４メモリ１４０に次の１エラー訂
正ブロックを書き込む（２１０段階）。次に、前記メモ
リ制御部１０９は、第４メモリ１４０に書き込まれてい
るデータをエラー訂正するとともに、前記第３メモリ１
３０からエラー訂正済みのデータをメモリ読み出し制御
部１６０を通して出力して再び前記第３メモリ１３０に
次の１エラー訂正ブロックを書き込む（２２０段階）。
前記メモリ制御部１０９は、前記第３メモリ１３０に書
き込まれているデータをエラー訂正するとともに、前記
第４メモリ１４０からエラー訂正済みのデータをメモリ
読み出し制御部１６０を通して出力して前記第４メモリ
１４０にその次の１エラー訂正ブロックを書き込む（２
３０段階）。その後、前記メモリ制御部１０９は、２４
０段階に進んで復調データの受信が終了するかを検査す
る。仮に、ＥＦＭデータの受信が終了しない場合は２２
０段階に戻る。一方、前記検査結果、ＥＦＭ復調部１０
０から復調データが受信されなければ、前記メモリ制御
部１０９は本発明の一実施形態によるデータ処理過程を
終了する。
【００１４】以下、上述したメモリ制御部１０９のデー
タ処理過程をデータ書き込み段階と、エラー訂正段階
と、エラー訂正済みのデータ出力段階と、に分けて図６
乃至図８を参照して詳しく説明する。
【００１５】図６は本発明の一実施形態によるメモリ制
御部１０９のデータ処理過程中のデータ書き込み段階を
説明するための復調後のデータセクタ構造図であり、図
７は本発明の一実施形態による１エラー訂正ブロックの
例示図であり、図８は本発明の一実施形態による第３メ
モリ１３０，第４メモリ１４０のマップ構成図である。
まず、データ書き込み段階を説明すると、ＥＦＭ復調部
１００で復調済みのデータの構造においては、図６に示
すように、２０６４バイトのメインデータ、１３０バイ
トの内部パリティデータ（ＰＩ）及び１７２バイトの外
部パリティデータ（ＰＯ）が１セクタを構成している。
データは上位列の左側からブロックの単位で出力されて
エラー訂正用のメモリ２８である第３メモリ１３０又は
第４メモリ１４０に書き込まれる。一つのエラー訂正ブ
ロックは、図７に示したように１６個のデータセクタか
らなり、そのサイズは下式のように３７８５６バイトで
ある。 2064バイト（メインデータ）＋130バイト(ＰＩ)＋172バ
イト(ＰＯ)＝2366バイト（１データセクタ） 2366×16＝37856バイト（１エラー訂正ブロック）
【００１６】一方、エラー訂正のためには、１６個のデ
ータセクタがエラー訂正ブロックの単位で正確に第３メ
モリ１３０，第４メモリ１４０に書き込まれているべき
である。ＥＣＣ同期信号に対してＥＦＭ復調部１００か
ら復調されたデータは１６個のデータセクタの単位で第
３メモリ１３０と第４メモリ１４０に交互に書き込まれ
る。この際、メインデータ、ＰＩ，ＰＯを区別して図７
に示したメモリマップの所定の位置にワード（２バイ
ト）の単位で書き込む。仮に、１ワードの書き込み時間
をシステムクロックＰＬＣＫの３Ｔ又は４Ｔとして設計
すれば、１エラー訂正ブロックのデータ書き込み時間は
下記の表１の通りである。
【表１】
【００１７】以下、メモリ制御部１０９のデータ処理過
程のエラー訂正段階を説明する。第３メモリ１３０又は
第４メモリ１４０のうちいずれか一つのメモリに１エラ
ー訂正ブロックのデータの書き込みが完了すれば、メモ
リ制御部１０９はＥＣＣ開始信号を発生してエラー訂正
を始める。ＰＩエラー訂正後、ＰＯエラー訂正を行う
が、同一の順序でもう一回訂正を行う。ＥＦＭ復調され
たデータは図７の１エラー訂正ブロックからなり、図８
のようなメモリマップに書き込まれる。かつ、図７に示
した１行のＰＩエラー訂正を行うためには、データ領域
から１７２バイトのデータを読み出し、ＰＩ領域から１
０バイトのデータを読み出してエラー検出及び訂正を行
い、エラーの発生位置に訂正データを再び書き込む。Ｐ
Ｉエラー訂正はメインデータとＰＯデータに対して行わ
れる。シンドロム（syndrome）、エラー位置及び１行の
エラー値を計算するため、１８２バイトのデータ及びパ
リティをワードの単位で読み出す。かつ、１行当たり最
大エラー訂正バイト数は１０なので、バイトの単位で１
０回の読み出し及び書き込みを行うべきである。したが
って、ＰＩエラー訂正のためのメモリアクセスの回数
は、下式により求められる。すなわち、最大２３０８８
回までエラー訂正のためのメモリをアクセスする。 シンドロム、エラー位置、エラー値：182×208＝37856
バイト エラー訂正：（10×208)×2 ＝ 4160バイト 最大のアクセス回数：37856/2＋4160＝23088
【００１８】かつ、ＰＯエラー訂正は列方向にバイトの
単位で行われるので、メモリのアクセスもバイトの単位
で行うべきである。シンドロム、エラー位置及びエラー
値を計算するために、２０８バイトのデータ及びパリテ
ィを読み出す。かつ、１列当たり最大エラー訂正バイト
数は１６なので、５８２４回の読み出し及び書き込みを
行わなければならない。ＰＯエラー訂正のための最大ア
クセスの回数は、下式により求められる。 シンドロム、エラー位置、エラー値：208×182＝37856
バイト エラー訂正：(16×182)×2＝5824バイト 最大のアクセス回数：37856＋5824＝43680
【００１９】したがって、ＰＩ＋ＰＯ＋ＰＩ＋ＰＯエラ
ー訂正を行う場合、最大のアクセス回数は１４５４４０
（(23088+43680)×2）である。１回のアクセス時間をシ
ステムクロックＰＬＣＫの３Ｔ／４Ｔとすれば、１エラ
ー訂正ブロックの所要時間は下記の表２の通りである。
【表２】
【００２０】以下、メモリ制御部１０９のデータ処理過
程中のエラー訂正済みのメインデータの読み出し（すな
わち、データ伝送過程）過程を説明する。エラー訂正済
みのデータはデスクランブラ及びエラー検出部１１２に
伝送される。前記伝送されるデータはセクタ当たり２０
６４バイトなので、１エラー訂正ブロックに伝送される
データは１６５１２ワードである。前記１エラー訂正ブ
ロックの伝送所要時間は下記の表３の通りである。
【表３】
【００２１】一方、本発明の一実施形態により、エラー
訂正のためにエラー訂正用のメモリ２８を図３に示した
ように第３メモリ１３０と第４メモリ１４０に分離す
る。この際、一つのメモリには復調データが書き込まれ
るとともに、デスクランブラ１１２に伝送するデータが
読み出される。もう一つのメモリはエラー訂正用のもの
である。前記表１、２、３のように所定の時間内にアク
セスする回数が決められる。例えば、４倍速の場合、１
ワードのアクセス時間をシステムクロックＰＬＣＫの４
Ｔとするとき、復調データの書き込みとデスクランブラ
１１２へのデータ伝送のためのデータ読み出しが行われ
ているメモリの１エラー訂正ブロック当たりアクセスの
回数は３５４４０（書き込み１８９２８＋読み出し１６
５１２）、所要時間は、1.31ｍｓである。エラー訂正
時、表２のアクセス回数が１３３５３６の場合、訂正所
要時間は、4.9425ｍｓなので、アクセス回数が１４１７
６０であれば、訂正所要時間は、5.245ｍｓである。か
つ、１エラー訂正ブロックがディスク１０から入力され
る時間は、5.73ｍｓなので、この時間内にエラー訂正は
完了される。したがって、エラー訂正は４倍速では何ら
問題もない。のみならず、８倍速でも１ワードのアクセ
ス時間をシステムクロックＰＬＣＫの４Ｔとすると、１
ワードのアクセス時間は、18.5ｎｓなので、アクセス時
間が18.5ｎｓ以下のメモリを用いると、１ブロックのエ
ラー訂正にかかる最大時間は、2.62ｍｓ、データ入力時
間は、2.86ｍｓ（すなわち、１ブロック訂正の割当て時
間は、2.86ｍｓ）なので、エラー訂正は十分である。
【００２２】
【発明の効果】上述したように、本発明によれば、光デ
ィスクから再生されて復調されたデータを二つのエラー
訂正用のメモリに交互に書き込む場合、一つのメモリか
ら訂正済みのデータを読み出し、もう一つのメモリから
はエラー訂正を行う。したがって、データ処理速度を向
上させるとともに、データ伝送時間を短縮することがで
きる。
【図面の簡単な説明】
【図１】 一般のディジタルビデオ（又はVersatile）
ディスク再生装置の概略ブロック構成図である。
【図２】 図１の従来のシステムデコーダの詳細ブロッ
ク構成図である。
【図３】 本発明の一実施形態によるシステムデコーダ
の詳細ブロック構成図である。
【図４】 図３の本発明の一実施形態によるエラー訂正
のためのＥＣＣメモリ制御部の詳細ブロック構成図であ
る。
【図５】 本発明の一実施形態によるメモリ制御部の処
理流れ図である。
【図６】 本発明の一実施形態によるメモリ制御部のデ
ータ処理過程中のデータ書き込み段階を説明するための
復調後のデータセクタの構造図である。
【図７】 本発明の一実施形態による１エラー訂正ブロ
ックの例示図である。
【図８】 本発明の一実施形態による第３メモリ，第４
メモリのマップ構成図である。
【符号の説明】
１０８ メモリ制御部 １１２ デスクランブラ １３０ 第１メモリ １４０ 第２メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金 秉俊 大韓民国京畿道水原市八達區梅灘２洞198 −81番地

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 データエンコーディング過程でスクラン
    ブリングされたデータを復元するためのデスクランブラ
    を備える光ディスク再生装置のシステムデコーダにおい
    て、 エラー訂正用の第１及び第２メモリと、 前記光ディスクから読み出されて復調されたデータを前
    記メモリのうち一つのメモリに書き込むとき、エラー訂
    正済みのデータを前記デスクランブラに出力し、前記復
    調及びエラー訂正済みのデータを書き込み／読み出すと
    き、もう一つのメモリに書き込まれているデータをエラ
    ー訂正するメモリ制御部とを含むことを特徴とする光デ
    ィスク再生装置のシステムデコーダ。
  2. 【請求項２】 前記メモリ制御部は、エラー訂正同期信
    号に合わせてエラー訂正及びデータアクセスを行うこと
    を特徴とする請求項１に記載の光ディスク再生装置のシ
    ステムデコーダ。
  3. 【請求項３】 前記第１及び第２メモリは、単一のチッ
    プからなることを特徴とする請求項１に記載の光ディス
    ク再生装置のシステムデコーダ。
  4. 【請求項４】 前記光ディスク再生装置は、ディジタル
    ビデオディスクプレイヤであることを特徴とする請求項
    ３に記載の光ディスク再生装置のシステムデコーダ。
  5. 【請求項５】 光ディスク再生装置のエラー訂正用の第
    １及び第２メモリの制御方法において、 メインデータ、内部パリティデータ及び外部パリティデ
    ータから構成される１データセクタの復調データが入力
    される場合、前記第１及び第２メモリに交互に１エラー
    訂正ブロックを書き込む過程と、 該当１エラー訂正ブロックのエラー訂正を行う過程と、 前記メモリのうちいずれか一つのメモリに１エラー訂正
    ブロックを書き込むとき、該当メモリにエラー訂正済み
    のデータを読み出して伝送する過程とからなることを特
    徴とするエラー訂正用のメモリ制御方法。
  6. 【請求項６】 前記第１及び第２メモリはそれぞれ、メ
    インデータ領域、内部パリティデータ領域及び外部パリ
    ティデータ領域を備えており、１データセクタの復調デ
    ータの入力時、該当データセクタを構成するメインデー
    タ、内部パリティデータ及び外部パリティデータは、そ
    れぞれ区分されて書き込まれることを特徴とする請求項
    ５に記載のエラー訂正用のメモリ制御方法。
  7. 【請求項７】 前記１エラー訂正ブロックは、１６デー
    タセクタから構成されることを特徴とする請求項５に記
    載のエラー訂正用のメモリ制御方法。
  8. 【請求項８】 前記第１及び第２メモリは、単一のチッ
    プからなることを特徴とする請求項５に記載のエラー訂
    正用のメモリ制御方法。
JP10004196A 1997-01-15 1998-01-12 高速データ処理及び伝送のためのエラー訂正用のメモリを備えるシステムデコーダ及びエラー訂正用のメモリ制御方法 Pending JPH10233701A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970001032A KR100223634B1 (ko) 1997-01-15 1997-01-15 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법
KR19971032 1997-01-15

Publications (1)

Publication Number Publication Date
JPH10233701A true JPH10233701A (ja) 1998-09-02

Family

ID=19494754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10004196A Pending JPH10233701A (ja) 1997-01-15 1998-01-12 高速データ処理及び伝送のためのエラー訂正用のメモリを備えるシステムデコーダ及びエラー訂正用のメモリ制御方法

Country Status (5)

Country Link
US (1) US6158039A (ja)
JP (1) JPH10233701A (ja)
KR (1) KR100223634B1 (ja)
CN (1) CN1109344C (ja)
GB (1) GB2321333B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100223634B1 (ko) * 1997-01-15 1999-10-15 윤종용 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법
KR100272493B1 (ko) * 1997-08-30 2000-11-15 윤종용 디지탈비디오디스크및컴팩트디스크공용데이타프로세서장치
US5996105A (en) * 1997-11-14 1999-11-30 Cirrus Logic, Inc. ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes
TW512320B (en) 1999-09-10 2002-12-01 Matsushita Electric Ind Co Ltd Signal processing device
US6662335B1 (en) * 2000-01-25 2003-12-09 Mediatek Inc. Method and apparatus for accessing DVD data
US6772385B2 (en) * 2000-01-31 2004-08-03 Sanyo Electric Co., Ltd. Error-correcting device and decoder enabling fast error correction with reduced circuit scale
TW476932B (en) * 2000-10-23 2002-02-21 Acer Labs Inc Decoding system for disk and the method thereof
TW479226B (en) * 2000-12-15 2002-03-11 Acer Labs Inc Disc decoding system and method
CN1324602C (zh) * 2000-12-28 2007-07-04 联发科技股份有限公司 盘片的解码系统及其方法
TW522393B (en) * 2001-02-02 2003-03-01 Acer Labs Inc Decoding system and method for disks
JP3743509B2 (ja) * 2002-03-20 2006-02-08 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3775318B2 (ja) * 2002-03-20 2006-05-17 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2004022130A (ja) * 2002-06-19 2004-01-22 Sanyo Electric Co Ltd 符号誤り訂正装置
CN100399463C (zh) * 2002-09-24 2008-07-02 联发科技股份有限公司 数字激光视盘机的检错码检查装置与检查方法
TWI243363B (en) * 2003-11-14 2005-11-11 Mediatek Inc Method for video/audio encoding/decoding in a single chip electronic circuit
JP3933133B2 (ja) * 2004-01-09 2007-06-20 ソニー株式会社 データ再生装置及びデータ再生方法
TWI266181B (en) * 2004-04-09 2006-11-11 Mediatek Inc Apparatus for accessing and outputting optical data
US20070050668A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Test mode to force generation of all possible correction codes in an ECC memory
KR20150049217A (ko) * 2013-10-29 2015-05-08 에스케이하이닉스 주식회사 랜더마이저 및 디랜더마이저를 포함하는 메모리 시스템
US9772899B2 (en) * 2015-05-04 2017-09-26 Texas Instruments Incorporated Error correction code management of write-once memory codes
US10572189B2 (en) 2016-11-04 2020-02-25 Sandisk Technologies Llc Method and decoder to adjust an error locator polynomial based on an error parity
US10439644B2 (en) 2015-07-14 2019-10-08 Western Digital Technologies, Inc. Error locator polynomial decoder and method
US10461777B2 (en) 2015-07-14 2019-10-29 Western Digital Technologies, Inc. Error locator polynomial decoder and method
US10020824B1 (en) * 2016-06-17 2018-07-10 Cadence Design Systems, Inc. Method and system for efficient block synchronization scheme on a scrambled cyclic code bit stream
US11573854B2 (en) * 2021-02-02 2023-02-07 Nvidia Corporation Techniques for data scrambling on a memory interface

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58181163A (ja) * 1982-04-16 1983-10-22 Hitachi Ltd 記憶装置の制御方式
JPS6052960A (ja) * 1983-09-01 1985-03-26 Sony Corp デイスク再生装置
US4562577A (en) * 1983-09-19 1985-12-31 Storage Technology Partners Ii Shared encoder/decoder circuits for use with error correction codes of an optical disk system
US4633471A (en) * 1983-09-19 1986-12-30 Storage Technology Partners Ii Error detection and correction in an optical storage system
JP2569478B2 (ja) * 1986-02-19 1997-01-08 ソニー株式会社 デ−タ記録装置
JPH01116846A (ja) * 1987-10-30 1989-05-09 Nec Corp 半導体集積回路
JPH03105769A (ja) * 1989-09-20 1991-05-02 Matsushita Electric Ind Co Ltd 情報再生装置
JP2572292B2 (ja) * 1990-05-14 1997-01-16 株式会社小松製作所 非同期データ伝送装置
US5499252A (en) * 1992-11-20 1996-03-12 Sanyo Electric Co., Ltd. CD-ROM decoder having means for reading selected data from a CD into a memory
DE69320458D1 (de) * 1992-12-17 1998-09-24 Samsung Electronics Co Ltd Plattenaufzeichnungsmedium und verfahren und gerät zur wiedergabe dafür
KR0184313B1 (ko) * 1993-04-09 1999-05-01 모리시타 요이찌 디지털영상신호를 스크램블 및 디스크램블해서 전송하는 스크램블전송장치
JP3157963B2 (ja) * 1993-08-27 2001-04-23 パイオニア株式会社 光ディスク再生装置
FR2724273B1 (fr) * 1994-09-05 1997-01-03 Sgs Thomson Microelectronics Circuit de traitement de signal pour mettre en oeuvre un algorithme de viterbi
US5627935A (en) * 1994-11-11 1997-05-06 Samsung Electronics Co., Ltd. Error-correction-code coding & decoding procedures for the recording & reproduction of digital video data
KR0183722B1 (ko) * 1995-07-20 1999-04-15 김광호 디지탈 신호 변조부호기 및 복호기
JPH0982020A (ja) * 1995-09-11 1997-03-28 Sony Corp ディスク記録装置及びディスク再生装置
KR0176141B1 (ko) * 1996-06-25 1999-04-15 김광호 메모리 다중 영역 관리장치 및 방법
KR100223634B1 (ko) * 1997-01-15 1999-10-15 윤종용 고속 데이타 처리 및 전송을 위한 에러정정용 메모리를 구비하는 시스템 디코더 및 에러정정용 메모리 제어방법

Also Published As

Publication number Publication date
GB2321333B (en) 1999-07-14
CN1188964A (zh) 1998-07-29
KR100223634B1 (ko) 1999-10-15
CN1109344C (zh) 2003-05-21
US6158039A (en) 2000-12-05
GB2321333A (en) 1998-07-22
GB9800398D0 (en) 1998-03-04
KR19980065853A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
JPH10233701A (ja) 高速データ処理及び伝送のためのエラー訂正用のメモリを備えるシステムデコーダ及びエラー訂正用のメモリ制御方法
JP3184130B2 (ja) ディジタルビデオディスク高速再生制御装置及び方法
KR100195015B1 (ko) 메모리 제어장치 및 방법
JP2919445B2 (ja) データ高速伝送のためのシステムデコーダ及びトラックバッファリング制御方法
US6959141B1 (en) Data reproduction apparatus and reproduction method
US6269220B1 (en) System decoder and method using a single memory for a digital video disc playback device
JPH07115619A (ja) ビデオ信号再生装置
US6804182B2 (en) Optical disc reproducing apparatus and semiconductor integrated circuit and therefor
US6072755A (en) Optical disk player having multidomain memory for storing demodulated, error-corrected and descrambled data
JP3564910B2 (ja) データ再生装置及びデータ再生方法
JPH09265730A (ja) データ再生装置、再生方法
KR100266370B1 (ko) 데이터재생방법
JP3759992B2 (ja) 記録情報再生装置
JP3849369B2 (ja) 再生装置、記録装置
JP3882430B2 (ja) 情報記録媒体再生方法、情報記録媒体記録方法、情報記録媒体再生装置、情報記録媒体記録装置、情報記録媒体再生システムにおける再生方法、情報記録媒体記録システムにおける記録方法
JP3110353B2 (ja) 情報再生方法
KR19980013820A (ko) 에러 처리 기능을 지닌 가변 비트레이트 디지탈 비디오 디스크 재생 시스템
JPH05128531A (ja) 情報再生装置
JPH11110919A (ja) ディジタル信号記録方式及び記録媒体
KR19990063229A (ko) Dvd ecc의 버퍼 대역폭 절약형 회로
KR19990047996A (ko) 디지털 비디오 디스크-램 시스템에서 데이터의 기록 또는 재생시 디펙트 섹터 검출장치 및 방법
JPH11110908A (ja) ディジタル信号再生方式及び再生装置
JP2002237125A (ja) データ再生装置およびデータ再生方法
KR19980069467A (ko) 외란에 대하여 강인성을 갖는 심리스(seamless) 재생방법
JP2002025153A (ja) 再生装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Written amendment

Effective date: 20040825

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040921

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041019

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101029

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20121029

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 9