CN1324602C - 盘片的解码系统及其方法 - Google Patents

盘片的解码系统及其方法 Download PDF

Info

Publication number
CN1324602C
CN1324602C CNB001374990A CN00137499A CN1324602C CN 1324602 C CN1324602 C CN 1324602C CN B001374990 A CNB001374990 A CN B001374990A CN 00137499 A CN00137499 A CN 00137499A CN 1324602 C CN1324602 C CN 1324602C
Authority
CN
China
Prior art keywords
data
ecc
general
edc
general data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001374990A
Other languages
English (en)
Other versions
CN1361529A (zh
Inventor
谢嘉鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Jie FA Technology Co., Ltd.
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CNB001374990A priority Critical patent/CN1324602C/zh
Publication of CN1361529A publication Critical patent/CN1361529A/zh
Application granted granted Critical
Publication of CN1324602C publication Critical patent/CN1324602C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供一种盘片的解码系统及其方法，用于接收盘片的消息数据并执行解码操作，本发明无需提高解码系统的时钟脉冲，亦不增加总线的宽度，只需对解码系统的结构稍作改变，便可减少解码系统的各模块对数据缓冲区的存取次数。因此，本发明可提高解码系统的平行处理能力，使解码系统的速度上升，进而达到高倍速光盘机的效果。

Description

盘片的解码系统及其方法
技术领域
本发明涉及一种盘片的解码系统及其方法，尤其涉及一种通过减少对数据缓冲区的存取次数以提高盘片解码速度的解码系统及其方法。
背景技术
请参考图1，图1是公知DVD光盘机的解码系统的方块图。如图1所示，数据从光盘100读取出来之后，先传送至EFM Plus解调装置(Eight to FourteenModulation Plus demodulator)102，将16个信道位(channel bit)的码字(code word)解调为8位的数据符号(data symbol)。然后，EFM Plus解调装置102将解调后产生的纠错码数据块(Error Correction Code data block，简称ECC数据块)107经由总线(bus)104存储至数据缓冲区106，其中ECC数据块107包括主要数据(Main Data)108、外部校验码(Parity of Outer-code，简称PO)110及内部校验码(Party ofInner-code，简称PI)112。主要数据108加上外部校验码110合起来称之为RS(Reed-Solomon)外部码，而主要数据108加上外部校验码110与内部校验码112合起来称之为RS内部码。其次，纠错码解码装置(ECCdecoder，简称ECC解码装置)114从数据缓冲区106读取ECC数据块107，依次进行X方向(即PI方向)的解码与Y方向(即PO方向)的解码，并对ECC数据块107中的错误数据进行纠正，然后ECC解码装置114再将ECC数据块107中纠正的部分重新写入数据缓冲区106内。接着，解扰频器(de-scrambler)及错误检测码检验装置(Error Detection Code check，简称EDC检验装置)116读取数据缓冲区106内纠正过的主要数据108，以进行解扰频及EDC检验操作。当主机端要读取数据缓冲区106内的主要数据108时，通过ATAPI(Advanced Technology Attachment Packet Interface)接口装置118将主要数据108解扰频后传送给主机端。
请参考图2，图2是公知DVD光盘机的解码系统存取数据缓冲区的流程图。此流程包含下列步骤：首先，执行步骤201，EFM Plus解调装置102将解调后的ECC数据块107写入数据缓冲区106。其次，进行步骤202，ECC解码装置114从数据缓冲区106中读取PI方向的ECC数据块107并进行纠错的解码操作，接着再将ECC数据块107中纠正的部分写入数据缓冲区106内。紧接步骤202，在步骤203中，ECC解码装置114从数据缓冲区106中读取PO方向的ECC数据块107并进行纠错的解码操作，接着再将ECC数据块107中纠正的部分写入数据缓冲区106内。待完成步骤203后，依系统的需求设定可重复执行的步骤202及步骤203，以提高ECC数据块107的纠错率。完成步骤203后，进入步骤204，解扰频器及EDC检验装置116读取数据缓冲区106内已纠正过的主要数据108以进行解扰频及EDC检验操作。待完成上述的操作后，当主机端要读取数据缓冲区106中的主要数据108时，则进行步骤205，通过ATAPI接口装置118将主要数据108解扰频后传送给主机端。在上述公知技术中，解码系统的各个模块需依次执行上述步骤，才能完成盘片的解码操作。
请参考图3，图3是公知ECC解码装置进行RS码解码的流程。首先，数据缓冲区106内的原始码字进入“产生征候值”(Syndrome generation)的阶段301，由ECC解码装置114计算PI或PO方向的征候值。其次，进入阶段302，根据已知的擦除位置(erasure location)，计算出“擦除位置多项式”(erasurelocation polynomial)，接着，利用产生的征候值与擦除位置多项式可算出“Forney变形征候值多项式”(Forney′s modified syndrome polynomial)，以得到执行下一阶段所需的初始值。紧接阶段302，进入阶段303，利用前一阶段所产生的初始值来计算“错误-擦除定位多项式”(error-erasure locatorpolynomial)和“错误-擦除估值多项式”(error-erasure evaluator polynomial)。接着，进入“Chien搜寻单元”阶段304，找出错误数据的位置，并求出错误数据的值。最后，进入“纠正”(correction)阶段305，将原始码字中的错误数据纠正，即可得到正确的码字，并将正确的码字写入数据缓冲区106内。
由图1可知，公知的解码系统在进行盘片解码操作时，各个模块皆需对数据缓冲区106进行存取操作。理论上若解码系统的各个模块可同步存取数据缓冲区，将能加快解码系统的速度，以达到高倍速DVD的效果；然而，实际上解码系统的各个模块均需使用同一数据缓冲区以作为数据缓冲区。此外，由图2及图3可知，公知的解码系统对整个ECC数据块107进行解码的过程中，ECC解码装置114每次进行PI与PO方向纠错的解码操作时，皆需存取数据缓冲区106。对数据缓冲区进行多次存取操作将使整个解码操作十分耗时，亦限制整体DVD系统的速度。目前针对上述问题已有几个解决方法，包含：提高解码系统的时钟脉冲、增加总线宽度或减少数据缓冲区的存取次数。
发明内容
本发明的主要目的在于提供一种盘片的解码系统及其方法，用以减少数据缓冲区的存取次数，如此便可提高解码系统的平行处理能力，进而加快解码系统的速度而达到高倍速光盘机的效果。
为了达到本发明的目的，本发明的一种盘片解码系统用于接收该盘片的消息数据并执行解码操作，该解码系统包含：解调装置，用于接收该盘片的消息数据，并进行解调操作以产生ECC数据块，该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；数据缓冲区，用于暂存该主要数据；ECC解码装置，用于进行该ECC数据块的纠错解码；数据暂存介质，与所述ECC解码装置连接，用于暂存该ECC数据块的PI与PO方向的征候值；第一解扰频器及EDC检验装置，用于读取该数据缓冲区内的该主要数据，并进行解扰频及EDC检验操作；第二解扰频器及EDC检验装置，用于读取该数据缓冲区内尚未完成EDC检验操作的该主要数据，再度进行解扰频及EDC检验操作；以及ATAPI接口装置，用于读取该数据缓冲区内的该主要数据，并将该主要数据解扰频后输出至主机端。
为了达到本发明的目的，本发明的一种盘片解码方法用于接收盘片的消息数据并执行解码操作，该解码方法包含：(1)读取该盘片的消息数据至解调装置，该解调装置将消息数据进行解调操作，产生ECC数据块，其中该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；(2)读取该ECC数据块至ECC解码装置；(3)写入该ECC块中的该主要数据至数据缓冲区，同时进行第一次解扰频及EDC检验操作，并利用该RS内部码及该RS外部码计算该ECC数据块PI与PO方向的征候值，再将计算结果写入数据暂存介质；(4)读取该数据暂存介质内PI方向的征候值至该ECC解码装置，以进行PI方向的纠错解码；(5)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；(6)读取该数据暂存介质内PO方向的征候值至该ECC解码装置，以进行PO方向的纠错解码；(7)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；(8)读取该数据缓冲区内该主要数据中未完成EDC检验操作的部分至一第二解扰频器及EDC检验装置，再度进行解扰频及EDC检验操作；以及(9)读取该数据缓冲区内的该主要数据至ATAPI接口装置，将该主要数据解扰频后输出至主机端。
为了达到本发明的目的，本发明的另一种盘片解码系统用于接收该盘片的消息数据并执行解码操作，该解码系统包含：解调装置，用于接收该盘片的消息数据，并进行解调操作以产生ECC数据块，该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；数据缓冲区，用于暂存该主要数据；ECC解码装置，用于进行该ECC数据块的纠错解码；数据暂存介质，与所述ECC解码装置连接，用于暂存该ECC数据块的PI与PO方向的征候值；解扰频器及EDC检验装置，用于读取该数据缓冲区内的该主要数据，并进行解扰频及EDC检验操作；以及ATAPI接口装置，用于读取该数据缓冲区内的该主要数据，并将该主要数据解扰频后输出至主机端，其中，该数据暂存介质被划为两个存储区，以分别存储该ECC数据块PI及PO方向的征候值。
为了达到本发明的目的，本发明的另一种盘片解码方法用于接收盘片的消息数据并执行解码操作，该解码方法包含：(1)读取该盘片的消息数据至解调装置，该解调装置将该消息数据进行解调操作，产生ECC数据块，该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；(2)读取该ECC数据块至ECC解码装置；(3)写入该ECC块中的该主要数据至数据缓冲区，同时利用该RS内部码及该RS外部码计算该ECC数据块PI与PO方向的征候值，再将计算结果写入数据暂存介质；(4)读取该数据暂存介质内PI方向的征候值至该ECC解码装置，以进行PI方向的纠错解码；(5)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；(6)读取该数据暂存介质内PO方向的征候值至该ECC解码装置，以进行PO方向的纠错解码；(7)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；(8)读取该数据缓冲区内已纠正过的该主要数据至解扰频器及EDC检验装置以进行解扰频及EDC检验操作；以及(9)读取该数据缓冲区内的该主要数据至ATAPI接口装置，将该主要数据解扰频后输出至主机端。
在本发明第一实施例中，EFM Plus解调装置进行解调操作后，便将产生的ECC数据块输出至ECC解码装置。接着，ECC解码装置便将主要数据暂存于数据缓冲区内，并计算PI及PO方向的征候值，接着将运算结果分别暂存于第一数据暂存介质及第二数据暂存介质。之后，ECC解码装置进行纠错解码，然后再将纠正后的PI与PO方向的征候值写入第一数据暂存介质与第二数据暂存介质内，同时亦将主要数据中纠正的部分写入数据缓冲区内。接着，解扰频器及EDC检验装置便进行解扰频及EDC检验操作。待完成上述操作后，当主机端要读取数据缓冲区中的主要数据时，便通过ATAPI接口装置将主要数据解扰频后传送给主机端。
在本发明第二实施例中，EFM Plus解调装置进行解调操作后，便将ECC数据块输出至征候值运算器。接着，征候值运算器将主要数据暂存于数据缓冲区内，并计算PI及PO方向的征候值，接着将运算结果分别暂存于第一暂存空间及第三暂存空间内。当征候值运算器接收完整个ECC数据块后，第一暂存空间与第三暂存空间会将暂存的PI及PO方向征候值分别传送至第二暂存空间与第四暂存空间，如此ECC解码装置便可立即读取第二暂存空间与第四暂存空间内的征候值，并且在征候值运算器接收完下一个ECC数据块前，完成数据缓冲区内主要数据的纠错解码操作。接着，解扰频器及EDC检验装置便进行解扰频及EDC检验操作。待完成上述操作后，当主机端要读取数据缓冲区中的主要数据时，便通过ATAPI接口装置将主要数据解扰频后传送给主机端。
在本发明第三实施例中，EFM Plus解调装置进行解调操作后，便将产生的ECC数据块输出至ECC解码装置。接着，ECC解码装置将ECC块中的主要数据写入数据缓冲区，同时进行解扰频及EDC检验操作，并计算PI与PO方向的征候值，接着将计算结果写入数据暂存介质。之后，依次进行PI与PO方向的纠错解码。接着，读取数据缓冲区内纠正后而尚未完成EDC检验部分的主要数据至第二解扰频器及EDC检验装置以进行解扰频及EDC检验操作。完成上述操作后，ATAPI接口装置会将数据缓冲区内的主要数据解扰频后输出至主机端。
附图说明
图1是公知DVD光盘机的解码系统的方块图；
图2是公知DVD光盘机的解码系统存取数据缓冲区的流程图；
图3是公知ECC解码装置进行RS码的解码流程；
图4是本发明的解码系统第一实施例的方块图；
图5是本发明的解码系统第二实施例的方块图；
图6是本发明的解码系统第三实施例的方块图；
图7是图6的解码系统的解码流程图。
100盘片                   102EFM Plus解调装置
104总线                   106数据缓冲区
107ECC数据块              108主要数据
110外部校验码             112内部校验码
114ECC解码装置            116解扰频器及EDC检验装置
118ATAPI接口装置          402第一数据暂存介质
404第二数据暂存介质       4021第一暂存空间
4022第二暂存空间          4041第三暂存空间
4042第四暂存空间          602第一解扰频器及EDC检验装置
604第二解扰频器及EDC检验装置
具体实施方式
由图3可知，ECC解码装置无论是进行PI方向还是进行PO方向的解码，皆需先求出征候值。假设某方向更新前的数据为r(X)，更新后的数据为r′(X)，错误值为e(X)，则r′(X)＝r(X)+e(X)。
因此，纠错后新的征候值可以下式表示：
S k ( r ′ ) ( X ) = Σ N - 1 r i ′ α ik = Σ N - 1 ( r i + e i ) α ik = Σ N - 1 r i α ik + Σ N - 1 e i α ik
= S k ( r ) ( X ) + S k ( e ) ( X )
由上式可知，在进行解码时，将解码前的征候值加上错误值的征候值，即可求出新的征候值。因此，在进行纠错的解码操作前，先求出PI与PO方向的征候值，而进行PI或PO方向解码时，计算PI方向错误值的征候值并加上原PI方向的征候值即可求出新的PI方向的征候值；同理，计算PO方向错误值的征候值并加上原PO方向的征候值即可求出新的PO方向的征候值。亦即，不论何时，PI与PO方向的征候值皆对应当时更新后的ECC数据块。
为使本发明的目的、特征和优点能更明显易懂，下文特举三个优选实施例，并配合附图，作详细说明如下：
请参考图4，图4是本发明的解码系统第一实施例的方块图。图4的解码系统与图1略为近似，其差异之处在于，图4的数据缓冲区106内仅暂存主要数据108；且EFM Plus解调装置102直接将解调后的ECC数据块输出至ECC解码装置114；此外，ECC解码装置114另与第一数据暂存介质402及第二数据暂存介质404连接。如图4所示，EFM Plus解调装置102读取盘片100上的数据并进行解调操作后，便将产生的ECC数据块输出至ECC解码装置114，其中ECC数据块亦如图1，包含主要数据108、内部校验码及外部校验码。然而，ECC解码装置114接收ECC数据块后，仅将ECC数据块中的主要数据108暂存于数据缓冲区106内，并利用RS内部码及RS外部码计算ECC数据块PI及PO方向的征候值，将PI及PO方向征候值的运算结果分别暂存于第一数据暂存介质402及第二数据暂存介质404，而内部校验码及外部校验码在征候值运算结束后便舍去不用。此外，ECC解码装置114利用第一数据暂存介质402及第二数据暂存介质404内暂存的征候值，进行PI与PO方向的解码，并对ECC数据块中的错误数据进行纠正；此时不论是对哪一个方向进行解码，ECC解码装置114皆会同步计算PI与PO方向的征候值。然后，ECC解码装置114再将纠正后的PI与PO方向的征候值写入第一数据暂存介质402与第二数据暂存介质404内，同时亦将主要数据108中纠正的部分写入数据缓冲区106内。由于PI与PO方向的征候值运算可对应最新的ECC数据块，且主机端所需的数据仅是主要数据108部分，因此，当错误发生在内部校验码或外部校验码时，并不需要更新内部校验码或外部校验码部分，而只需更新PI与PO方向的征候值即可，因此便可舍去内部校验码与外部校验码。当ECC解码装置114完成ECC数据块的纠错后，解扰频器及EDC检验装置116读取数据缓冲区106内的主要数据108，并对其进行解扰频及EDC检验操作。待完成上述操作后，当主机端要读取数据缓冲区106中的主要数据108时，通过ATAPI接口装置118将主要数据108解扰频后传送给主机端。
请参考图5，图5是本发明的解码系统第二实施例的方块图。图5的结构与图4相似，两者的差异如下：图4的第一数据暂存介质402划分为第一暂存空间4021与第二暂存空间4022，而第二数据存介质404划分为第三暂存空间4041与第四暂存空间4042；此外，EFM Plus解调装置102将解调后的ECC数据块输出至征候值运算器502，接着，征候值运算器502将ECC数据块中的主要数据108暂存于数据缓冲区106内，并利用RS内部码及RS外部码计算ECC数据块PI及PO方向的征候值，将PI及PO方向征候值的运算结果分别暂存于第一暂存空间4021及第三暂存空间4041内。第一暂存空间4021及第三暂存空间4041用于持续接收下一时间征候值运算器502计算出的ECC数据块PI及PO方向的征候值。当征候值运算器502接收完整个ECC数据块后，第一暂存空间4021与第三暂存空间4041会将暂存的PI及PO方向征候值分别传送至第二暂存空间4022与第四暂存空间4042，如此ECC解码装置114便可立即读取第二暂存空间4022与第四暂存空间4042内的征候值，并且在征候值运算器502接收完下一个ECC数据块前，完成数据缓冲区106内主要数据108的纠错解码操作。
由于解扰频器及EDC检验装置116读取主要数据108的方向与ECC解码装置114相同，故解扰频器及EDC检验装置116亦可在ECC解码装置114对数据缓冲区内的主要数据108进行解码操作时，同步进行主要数据108的解扰频及EDC检验操作。关于此点，请参考图6。当ECC解码装置114将主要数据108写入数据缓冲区106时，该主要数据108亦输入至第一解扰频器及EDC检验装置602以进行解扰频及EDC检验操作，后续进行PO与PI方向的解码操作时，主要数据108中已完成EDC检验操作的部分，即可略过，不用再解码，如此可避免发生纠正错误的情形。而当完成后续所进行PO与PI方向的解码操作后，第二解扰频器及EDC检验装置604将针对数据缓冲区106内尚未完成EDC检验操作部分的主要数据108，再度进行解扰频及EDC检验操作。
为清楚说明图6的方块图，图7是图6的解码系统的解码流程图。其步骤如下：首先，进入步骤701，EFM Plus解调装置102将解调后的ECC数据块传送至ECC解码装置114。其次，执行步骤702，ECC解码装置114将ECC数据块中的主要数据108暂存于数据缓冲区106内，同时进行第一次解扰频及EDC检验操作，并利用RS内部码及RS外部码计算PI及PO方向的征候值，将PI及PO方向征候值的运算结果分别暂存于第一数据暂存介质402及第二数据暂存介质404。之后，进行步骤703，ECC解码装置114读取第一数据暂存介质402内PI方向的征候值，进行PI方向的解码，并对整个ECC数据块中尚未完成EDC检验操作的错误数据进行纠正。紧接步骤703，进行步骤704，ECC解码装置114将纠正后的PI与PO方向的征候值分别写入第一数据暂存介质402及第二数据暂存介质404内，同时亦将主要数据108中纠正的部分写入数据缓冲区106内。接着，进行步骤705，ECC解码装置114读取第二数据暂存介质404内PO方向的征候值，进行PO方向的解码，并对整个ECC数据块中尚未完成EDC检验操作的错误数据进行纠正。紧接步骤705，进行步骤706，ECC解码装置114将纠正后的PI与PO方向的征候值分别写入第一数据暂存介质402及第二数据暂存介质404内，同时亦将主要数据108中纠正的部分写入数据缓冲区106内。待完成步骤706后，依系统的需求设定可重复执行PI与PO方向的解码操作，以提高数据块的纠正率。完成步骤706后，进行步骤707，第二解扰频器及EDC检验装置604针对数据缓冲区106内主要数据108中尚未完成EDC检验操作的部分，再度进行解扰频及EDC检验操作。待完成上述操作后，当主机端要读取数据缓冲区106内的数据时，则进行步骤708，通过ATAPI接口装置118将解扰频后的主要数据108传送给主机端。
由图4至图7可知，本发明的解码系统对整个ECC数据块进行解码的过程中，ECC解码装置114在进行PI与PO方向的纠错解码时，无需再从数据缓冲区106重复读取主要数据，如此将大幅减少数据缓冲区的存取次数，且本发明的数据缓冲区只存放ECC数据块中的主要数据108，故可使用较小容量的数据缓冲区。此外，本发明解码系统所述的ECC解码装置是RSPC(Reed SolomonProduct Code)解码演算框架。数据缓冲区106可为DRAM(动态随机存取存储器)，而第一数据暂存介质402与第二数据暂存介质404可为SRAM(静态随机存取存储器)。与公知的解码系统相比较，本发明的解码系统仅增加二个数据暂存介质，且完成EFM Plus解调后立即进行ECC纠错的解码。无需提高解码系统的时钟脉冲，亦无需增加总线宽度，便可有效减少数据缓冲区的存取次数、缩短系统反应时间、提高解码系统的平行处理能力，进而加快解码系统的速度而达到高倍速DVD的效果。
综上所述，虽然本发明已以三个优选实施例作了如上描述，但是它们并非用于限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应以后附的权利要求书所限定的范围为准。

Claims (23)

1.一种盘片的解码系统，用于接收该盘片的消息数据并执行解码操作，该解码系统包含：
解调装置，用于接收该盘片的消息数据，并进行解调操作以产生ECC数据块，该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；
数据缓冲区，用于暂存该主要数据；
ECC解码装置，用于进行该ECC数据块的纠错解码；
数据暂存介质，与所述ECC解码装置连接，用于暂存该ECC数据块的PI与PO方向的征候值；
第一解扰频器及EDC检验装置，用于读取该数据缓冲区内的该主要数据，并进行解扰频及EDC检验操作；
第二解扰频器及EDC检验装置，用于读取该数据缓冲区内尚未完成EDC检验操作的该主要数据，再度进行解扰频及EDC检验操作；以及
ATAPI接口装置，用于读取该数据缓冲区内的该主要数据，并将该主要数据解扰频后输出至主机端。
2.如权利要求1所述的解码系统，其中该解调装置是将具有16个信道位的码字解调为8位的数据符号。
3.如权利要求1所述的解码系统，其中该ECC解码装置是RSPC的解码演算框架。
4.如权利要求1所述的解码系统，其中该数据缓冲区可为DRAM。
5.如权利要求1所述的解码系统，其中该数据暂存介质可为SRAM。
6.如权利要求1所述的解码系统，其中该数据暂存介质被划为两个存储区，以分别存储该ECC数据块PI及PO方向的征候值。
7.一种盘片的解码方法，用于接收盘片的消息数据并执行解码操作，该解码方法包含：
(1)读取该盘片的消息数据至解调装置，该解调装置将消息数据进行解调操作，产生ECC数据块，其中该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；
(2)读取该ECC数据块至ECC解码装置；
(3)写入该ECC块中的该主要数据至数据缓冲区，同时进行第一次解扰频及EDC检验操作，并利用该RS内部码及该RS外部码计算该ECC数据块PI与PO方向的征候值，再将计算结果写入数据暂存介质；
(4)读取该数据暂存介质内PI方向的征候值至该ECC解码装置，以进行PI方向的纠错解码；
(5)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；
(6)读取该数据暂存介质内PO方向的征候值至该ECC解码装置，以进行PO方向的纠错解码；
(7)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；
(8)读取该数据缓冲区内该主要数据中未完成EDC检验操作的部分至第二解扰频器及EDC检验装置，再度进行解扰频及EDC检验操作；以及
(9)读取该数据缓冲区内的该主要数据至ATAPI接口装置，将该主要数据解扰频后输出至主机端。
8.如权利要求7所述的解码方法，其中该解调装置将具有16个信道位的码字解调为8位的数据符号。
9.如权利要求7所述的解码方法，其中该ECC解码装置是RSPC的解码演算框架。
10.如权利要求7所述的解码方法，其中该数据缓冲区可为DRAM。
11.如权利要求7所述的解码方法，其中该数据暂存介质可为SRAM。
12.如权利要求7所述的解码方法，其中该数据暂存介质被划为两个存储区，以分别存储该ECC数据块PI及PO方向的征候值。
13.一种盘片的解码系统，用于接收该盘片的消息数据并执行解码操作，该解码系统包含：
解调装置，用于接收该盘片的消息数据，并进行解调操作以产生ECC数据块，该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；
数据缓冲区，用于暂存该主要数据；
ECC解码装置，用于进行该ECC数据块的纠错解码；
数据暂存介质，与所述ECC解码装置连接，用于暂存该ECC数据块的PI与PO方向的征候值；
解扰频器及EDC检验装置，用于读取该数据缓冲区内的该主要数据，并进行解扰频及EDC检验操作；以及
ATAPI接口装置，用于读取该数据缓冲区内的该主要数据，并将该主要数据解扰频后输出至主机端，
其中，该数据暂存介质被划为两个存储区，以分别存储该ECC数据块PI及PO方向的征候值。
14.如权利要求13所述的解码系统，其中该解调装置将具有16个信道位的码字解调为8位的数据符号。
15.如权利要求13所述的解码系统，其中该ECC解码装置是RSPC的解码演算框架。
16.如权利要求13所述的解码系统，其中该数据缓冲区可为DRAM。
17.如权利要求13所述的解码系统，其中该数据暂存介质可为SRAM。
18.一种盘片的解码方法，用于接收盘片的消息数据并执行解码操作，该解码方法包含：
(1)读取该盘片的消息数据至解调装置，该解调装置将该消息数据进行解调操作，产生ECC数据块，该ECC数据块包含主要数据、内部校验码及外部校验码，且该主要数据加上该外部校验码合起来称为RS外部码，而该主要数据加上该外部校验码与该内部校验码合起来称为RS内部码；
(2)读取该ECC数据块至ECC解码装置；
(3)写入该ECC块中的该主要数据至数据缓冲区，同时利用该RS内部码及该RS外部码计算该ECC数据块PI与PO方向的征候值，再将计算结果写入数据暂存介质；
(4)读取该数据暂存介质内PI方向的征候值至该ECC解码装置，以进行PI方向的纠错解码；
(5)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；
(6)读取该数据暂存介质内PO方向的征候值至该ECC解码装置，以进行PO方向的纠错解码；
(7)纠正该数据暂存介质内PI与PO方向的征候值，并写入该主要数据中纠正的部分至该数据缓冲区内；
(8)读取该数据缓冲区内已纠正过的该主要数据至解扰频器及EDC检验装置以进行解扰频及EDC检验操作；以及
(9)读取该数据缓冲区内的该主要数据至ATAPI接口装置，将该主要数据解扰频后输出至主机端。
19.如权利要求18所述的解码方法，其中该解调装置将具有16个信道位的码字解调为8位的数据符号。
20.如权利要求18所述的解码方法，其中该ECC解码装置是RSPC的解码演算框架。
21.如权利要求18所述的解码方法，其中该数据缓冲区可为DRAM。
22.如权利要求18所述的解码方法，其中该数据暂存介质可为SRAM。
23.如权利要求18所述的解码方法，其中该数据暂存介质被划为两个存储区，以分别存储该ECC数据块PI及PO方向的征候值。
CNB001374990A 2000-12-28 2000-12-28 盘片的解码系统及其方法 Expired - Lifetime CN1324602C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB001374990A CN1324602C (zh) 2000-12-28 2000-12-28 盘片的解码系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB001374990A CN1324602C (zh) 2000-12-28 2000-12-28 盘片的解码系统及其方法

Publications (2)

Publication Number Publication Date
CN1361529A CN1361529A (zh) 2002-07-31
CN1324602C true CN1324602C (zh) 2007-07-04

Family

ID=4597741

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001374990A Expired - Lifetime CN1324602C (zh) 2000-12-28 2000-12-28 盘片的解码系统及其方法

Country Status (1)

Country Link
CN (1) CN1324602C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333403C (zh) * 2003-08-27 2007-08-22 上海乐金广电电子有限公司 纠错装置及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1188964A (zh) * 1997-01-15 1998-07-29 三星电子株式会社 具有纠错存储器的系统解码器及对其控制的方法
US5991911A (en) * 1997-11-14 1999-11-23 Cirrus Logic, Inc. Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1188964A (zh) * 1997-01-15 1998-07-29 三星电子株式会社 具有纠错存储器的系统解码器及对其控制的方法
US5991911A (en) * 1997-11-14 1999-11-23 Cirrus Logic, Inc. Concurrent generation of ECC error syndromes and CRC validation syndromes in a DVD storage device

Also Published As

Publication number Publication date
CN1361529A (zh) 2002-07-31

Similar Documents

Publication Publication Date Title
US6363511B1 (en) Device and method for decoding data streams from storage media
US4881232A (en) Method and apparatus for error correction
US6378100B1 (en) Method and apparatus for encoding multiword information with error locative clues directed to low protectivity words
US6742157B2 (en) Decoding system and method in an optical disk storage device
US6742156B2 (en) Decoding system and method in an optical disk storage device
US7139961B2 (en) Method and apparatus for decoding error correction code
JP4624348B2 (ja) リードソロモンプロダクトコードのためのエラー訂正方法
US7000172B2 (en) Decoding system and method in an optical disk storage device
CN1324602C (zh) 盘片的解码系统及其方法
CN1180424C (zh) 光盘解码系统及其解码方法
KR20040093499A (ko) 오류정정의 추가층을 오류정정코드 내에 삽입하는 방법 및장치
EP1388944A1 (en) Cross interleave reed-solomon code correction
CN1140901C (zh) 软盘的解码系统及其方法
US6856660B1 (en) Signal processing method and apparatus and disk device using the method and apparatus
JP2001244823A (ja) クロスインターリーブドリードソロモンコードの復号の処理内の誤り訂正のための装置
JPH11259238A (ja) 信号処理装置
US6694473B1 (en) Parallel signal decoding method
CN1293562C (zh) 数据读取装置与方法
CN101051842B (zh) 错误更正码的解码系统
JP3524806B2 (ja) 符号誤り訂正方法
JP3653315B2 (ja) エラー訂正方法及びエラー訂正装置
JPH01243729A (ja) 誤り検出方法
KR100390120B1 (ko) 신호 처리 장치
JP3022688B2 (ja) 補助記憶装置
EP1388946A1 (en) Cross interleave reed-solomon code correction

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: MEDIATEK INC.

Free format text: FORMER OWNER: YANGZHI SCIENCE + TECHNOLOGY CO. LTD.

Effective date: 20050318

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20050318

Address after: Hsinchu Science Industrial Park, Hsinchu County, Taiwan

Applicant after: MediaTek.Inc

Address before: Taipei County of Taiwan Province

Applicant before: Yangzhi Science & Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160623

Address after: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee after: Smart technology (Hefei) Co., Ltd.

Address before: China Taiwan Hsinchu County Hsinchu Science Park

Patentee before: MediaTek.Inc

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee after: Hefei Jie FA Technology Co., Ltd.

Address before: Hefei City, Anhui province 230000 Wangjiang Road No. 800 building 10 layer A3 Innovation Industrial Park

Patentee before: Smart technology (Hefei) Co., Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070704