JPH1065071A - フリップチップの製造方法 - Google Patents

フリップチップの製造方法

Info

Publication number
JPH1065071A
JPH1065071A JP8217306A JP21730696A JPH1065071A JP H1065071 A JPH1065071 A JP H1065071A JP 8217306 A JP8217306 A JP 8217306A JP 21730696 A JP21730696 A JP 21730696A JP H1065071 A JPH1065071 A JP H1065071A
Authority
JP
Japan
Prior art keywords
case
cap
semiconductor chip
concave portion
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8217306A
Other languages
English (en)
Other versions
JP2828055B2 (ja
Inventor
Hirofumi Tachibana
裕文 立花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8217306A priority Critical patent/JP2828055B2/ja
Priority to US08/912,788 priority patent/US5889323A/en
Publication of JPH1065071A publication Critical patent/JPH1065071A/ja
Application granted granted Critical
Publication of JP2828055B2 publication Critical patent/JP2828055B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 従来はボールバンプを取り付けた半導体チッ
プをケースに搭載した後、ヒートシンクを兼ねたキャッ
プでケースを封止していた為、封止時の圧力の制御が困
難であり、封止が不完全であったり封止時に圧力が加わ
り過ぎて半導体チップが割れてしまう問題があった。 【解決手段】 表面の配線引出し端子にボールバンプ２
を取り付けた半導体チップ１の裏面に、ヒートシンクの
機能を持つキャップ４を接着した後、キャップ４が接着
された半導体チップ１をケース３の凹部の底面に搭載す
ると共に、キャップ４でケース３の凹部の開口を封止す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の、特に
フリップチップの製造方法に関する。
【０００２】
【従来の技術】図４及び図５は従来のフリップチップの
製造方法を説明するための図である。
【０００３】従来のフリップチップは例えば図４の
（ｂ）に示すように、半導体チップ２１（「ペレット」
とも言う）と、半導体チップ２１が搭載される凹部が形
成されて該凹部の底面に半導体チップ２１と信号をやり
とりする為の外部端子２８と電気的に接続されたインナ
ーリード２７を有するケース２３と、ケース２３の凹部
の開口を封止すると共に半導体チップ２１と接着されて
ヒートシンク（放熱部品）の役割を果たすキャップ２４
と、から構成されている。
【０００４】このようなフリップチップを製造するに
は、図５に示すように半導体チップ２１の表面の図示し
ない配線引出し端子（「パッド」とも言う）にボールバ
ンプ２２を取り付け、半導体チップ２１のボールバンプ
２２をケース２３の凹部の底面のインナーリード２７に
フェースボンディングする。その後、ケース２３に搭載
した半導体チップ２１にキャップ２３自体を樹脂２５に
より接着させると共に、ケース２３の凹部の開口をキャ
ップ２４で樹脂２６を用いて封止する。
【０００５】
【発明が解決しようとする課題】しかしながら、図４及
び図５に示した従来のフリップチップの製造方法ではボ
ールバンプを取り付けた半導体チップをケースに搭載し
た後、ヒートシンクを兼ねたキャップを取り付けるた
め、ヒートシンク兼用キャップと半導体チップの裏面と
の間およびボールバンプとケースのインナーリードとの
間の２箇所で封止時の圧力の制御をしなければならず、
その制御が困難である。そのため、封止が不完全であっ
たり、封止時に圧力が加わり過ぎて半導体チップが割れ
てしまうという問題点が生じていた。
【０００６】そこで本発明の目的は、従来技術の問題点
に鑑み、キャップで封止する際に、１箇所のみで圧力を
制御すれば良くなり、組立を容易にすることが可能とな
るフリップチップの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
の本発明のフリップチップの製造方法は、半導体チップ
の表面の配線引出し端子に導電性の半球状の突起を取り
付け、前記半導体チップの裏面にヒートシンクの機能を
持つキャップを接着した後、前記キャップが接着された
半導体チップをケースの凹部の底面に搭載すると共に、
前記キャップで前記ケースの凹部の開口を封止すること
を特徴とする。
【０００８】好ましくは、上記のフリップチップの製造
方法は、前記ケースの凹部の底面に内部配線を有し、前
記ケースの外部に前記内部配線と電気的に接続された外
部端子を有しており、前記半導体チップを前記ケースの
凹部の底面に搭載する際、前記半導体チップの突起と前
記ケースの内部配線とを位置合わせして接触させること
を特徴とする。
【０００９】さらに好ましくは、上のフリップチップの
製造方法は、前記キャップの、前記半導体チップが接着
される部分に前記半導体チップを収めるための凹部を形
成し、前記ケースの凹部の開口縁面に凹穴を形成し、前
記キャップに前記ケースの凹穴に嵌合する突起を設けて
おき、前記半導体チップを前記ケースの凹部の底面に搭
載する際、前記ケースの凹穴に前記キャップの突起を嵌
合させながら前記キャップが接着された半導体チップの
突起を前記ケースの内部配線に位置合わせすることや、
前記キャップの、前記半導体チップが接着される部分に
前記半導体チップを収めるための凹部を形成し、前記ケ
ースの凹部の開口縁面に突起を形成し、前記キャップに
前記ケースの突起に嵌合する凹穴を設けておき、前記半
導体チップを前記ケースの凹部の底面に搭載する際、前
記ケースの突起に前記キャップの凹穴を嵌合させながら
前記キャップが接着された半導体チップの突起を前記ケ
ースの内部配線に位置合わせすることを特徴とする。
【００１０】上記のとおりの発明では、ケースの凹部の
開口を封止する共にヒートシンクの機能を持つキャップ
に、表面の配線引出し端子に導電性の半球状の突起を付
けた半導体チップを予め接着しておき、このキャップが
接着された半導体チップをケースの凹部の底面に搭載す
るので、キャップで封止する際、半導体チップに付けた
突起とケースの内部配線との間のみで圧力を制御すれば
良くなり、組立を容易にすることが可能となる。
【００１１】また、前記キャップの、前記半導体チップ
が接着される部分に前記半導体チップを収めるための凹
部を形成し、前記ケースの凹部の開口縁面に突起を形成
し、前記キャップに前記ケースの突起に嵌合する凹穴を
設けておくことで、前記半導体チップを前記ケースの凹
部の底面に搭載する際に、半導体チップに付けた突起と
ケースの内部配線との位置合わせが容易となる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【００１３】（第１の実施形態）図１及び図２は本発明
のフリップチップの製造方法の第１の実施形態を説明す
るための図である。
【００１４】この実施形態によるフリップチップの製造
方法は、図１及び図２に示すように、半導体チップ
（「ペレット」とも言う）１と、半導体チップ１が搭載
される搭載部である凹部が形成されて該凹部の底面に半
導体チップ１と信号をやりとりする為の外部端子８と電
気的に接続されたインナーリード（内部配線）７を有す
るケース３と、ケース３の凹部の開口を封止すると共に
半導体チップ１と接着されてヒートシンク（放熱部品）
の役割を果たすキャップ４と、を用いる。
【００１５】そして、これらの部品の組立は、図２に示
すように半導体チップ１の表面の図示しない配線引出し
端子（「パッド」とも言う）に導電性の半球状の突起で
あるボールバンプ２を取り付け、半導体チップ１の裏面
をキャップ４に樹脂５を用いて接着する。その後、キャ
ップ４が接着された半導体チップ２のボールバンプ１を
ケース３の凹部の底面のインナーリード７に位置合わせ
してフェースボンディングすると共に、ケース３の凹部
の開口をキャップ４で樹脂６を用いて封止する。
【００１６】このような製造方法を採れば、キャップ４
で封止する際、ボールバンプ１とケース３のインナーリ
ード７との間のみで圧力を制御すれば良くなり、組立を
容易に行うことが可能となる。
【００１７】（第２の実施形態）図３は本発明のフリッ
プチップの製造方法の第２の実施形態を説明するための
図である。
【００１８】この実施形態によるフリップチップの製造
方法は、図３に示すように、半導体チップ１１（「ペレ
ット」とも言う）と、半導体チップ１が搭載される搭載
部である凹部が形成されて該凹部の底面に半導体チップ
１１と信号をやりとりする為の外部端子１８と電気的に
接続されたインナーリード（内部配線）１７を有するケ
ース１３と、ケース１３の凹部の開口を封止すると共に
半導体チップ１１と接着されてヒートシンク（放熱部
品）の役割を果たすキャップ１４と、を用いる。さら
に、この形態ではキャップ１４の、半導体チップ１１が
接着される部分に半導体チップ１１を収めるための凹部
１４ａが形成されている。また、ケース１３の凹部の開
口縁面には凹穴２０が形成され、キャップ１４にはケー
ス１３の凹穴２０に嵌合する突起１９が設けられてい
る。なお、ケース１３側に突起を、キャップ１４側に突
起と嵌合する凹穴を設けたものでもよい。
【００１９】そして、これらの部品の組立は、図３に示
すようにボールバンプ１２が取り付けられた半導体チッ
プ１１の裏面をキャップ１４の凹部１４ａに樹脂１５を
用いて接着する。その後、ケース１３の凹穴２０にキャ
ップ１４の突起１９を嵌合させながらキャップ１４が接
着された半導体チップ１２のボールバンプ１１をケース
１３の凹部の底面のインナーリード１７に位置合わせし
てフェースボンディングすると共に、ケース１３の凹部
の開口をキャップ１４で樹脂１６を用いて封止する。
【００２０】このように本形態では、キャップ１４に凹
部１４ａを形成して半導体チップ１１を接着する位置を
決めておき、さらにキャップ１４又はケース１３に互い
に嵌合する突起１９又は凹穴２０を設けておくことによ
り、半導体チップ１１を搭載する際にボールバンプ１２
とインナーリード１７の位置合わせを容易に行うことが
できる。
【００２１】
【発明の効果】以上説明したように本発明は、表面の配
線引出し端子に導電性の半球状の突起を取り付けた半導
体チップの裏面に、ヒートシンクの機能を持つキャップ
を接着した後、前記キャップが接着された半導体チップ
をケースの凹部の底面に搭載すると共に、前記キャップ
で前記ケースの凹部の開口を封止することにより、その
キャップで封止する際の圧力の制御が容易になり、封止
時に圧力が加わり過ぎて半導体チップが割れたり、キャ
ップの封止が不完全である等の不具合を防ぐことができ
る。
【００２２】また、前記キャップの、前記半導体チップ
が接着される部分に前記半導体チップを収めるための凹
部を形成し、前記ケースの凹部の開口縁面に突起を形成
し、前記キャップに前記ケースの突起に嵌合する凹穴を
設けておくことにより、前記半導体チップを前記ケース
の凹部の底面に搭載する際に、半導体チップに付けた突
起とケースの内部配線との位置合わせが容易になる。
【図面の簡単な説明】
【図１】本発明のフリップチップの製造方法の第１の実
施形態を説明するための図である。
【図２】本発明のフリップチップの製造方法の第１の実
施形態を説明するための図である。
【図３】本発明のフリップチップの製造方法の第２の実
施形態を説明するための図である。
【図４】従来のフリップチップの製造方法を説明するた
めの図である。
【図５】従来のフリップチップの製造方法を説明するた
めの図である。
【符号の説明】
１、１１ 半導体チップ（ペレット） ２、１２ ボールバンプ（導電性の半球状の突起） ３、１３ ケース ４、１４ キャップ １４ａ 凹部 ５、６、１５、１６ 樹脂 ７、１７ インナーリード（内部配線） ８、１８ 外部端子 １９ 突起 ２０ 凹穴

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの表面の配線引出し端子に
    導電性の半球状の突起を取り付け、前記半導体チップの
    裏面にヒートシンクの機能を持つキャップを接着した
    後、前記キャップが接着された半導体チップをケースの
    凹部の底面に搭載すると共に、前記キャップで前記ケー
    スの凹部の開口を封止する、フリップチップの製造方
    法。
  2. 【請求項２】 前記ケースの凹部の底面に内部配線を有
    し、前記ケースの外部に前記内部配線と電気的に接続さ
    れた外部端子を有しており、前記半導体チップを前記ケ
    ースの凹部の底面に搭載する際、前記半導体チップの突
    起と前記ケースの内部配線とを位置合わせして接触させ
    る、請求項１に記載のフリップチップの製造方法。
  3. 【請求項３】 前記キャップの、前記半導体チップが接
    着される部分に前記半導体チップを収めるための凹部を
    形成し、前記ケースの凹部の開口縁面に凹穴を形成し、
    前記キャップに前記ケースの凹穴に嵌合する突起を設け
    ておき、前記半導体チップを前記ケースの凹部の底面に
    搭載する際、前記ケースの凹穴に前記キャップの突起を
    嵌合させながら前記キャップが接着された半導体チップ
    の突起を前記ケースの内部配線に位置合わせする、請求
    項２に記載のフリップチップの製造方法。
  4. 【請求項４】 前記キャップの、前記半導体チップが接
    着される部分に前記半導体チップを収めるための凹部を
    形成し、前記ケースの凹部の開口縁面に突起を形成し、
    前記キャップに前記ケースの突起に嵌合する凹穴を設け
    ておき、前記半導体チップを前記ケースの凹部の底面に
    搭載する際、前記ケースの突起に前記キャップの凹穴を
    嵌合させながら前記キャップが接着された半導体チップ
    の突起を前記ケースの内部配線に位置合わせする、請求
    項２に記載のフリップチップの製造方法。
JP8217306A 1996-08-19 1996-08-19 フリップチップの製造方法 Expired - Fee Related JP2828055B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8217306A JP2828055B2 (ja) 1996-08-19 1996-08-19 フリップチップの製造方法
US08/912,788 US5889323A (en) 1996-08-19 1997-08-18 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8217306A JP2828055B2 (ja) 1996-08-19 1996-08-19 フリップチップの製造方法

Publications (2)

Publication Number Publication Date
JPH1065071A true JPH1065071A (ja) 1998-03-06
JP2828055B2 JP2828055B2 (ja) 1998-11-25

Family

ID=16702092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8217306A Expired - Fee Related JP2828055B2 (ja) 1996-08-19 1996-08-19 フリップチップの製造方法

Country Status (2)

Country Link
US (1) US5889323A (ja)
JP (1) JP2828055B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515637A (ja) * 2002-01-04 2005-05-26 フリースケール セミコンダクター インコーポレイテッド 外部回路とともに使用するためのワイヤボンドなし電子部品およびその製造方法
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
CN103268869A (zh) * 2013-05-20 2013-08-28 池州睿成微电子有限公司 一种ic封装结构及其制备模具和制备工艺

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997004377A1 (en) * 1995-07-20 1997-02-06 Dallas Semiconductor Corporation Single chip microprocessor, math co-processor, random number generator, real-time clock and ram having a one-wire interface
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
DE19644758A1 (de) * 1996-10-29 1998-04-30 Sel Alcatel Ag Zentrieranordnung zum Positionieren von mikrostrukturierten Körpern
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
JP3395164B2 (ja) * 1998-11-05 2003-04-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体装置
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
JP3180794B2 (ja) * 1999-02-19 2001-06-25 日本電気株式会社 半導体装置及びその製造方法
US6222263B1 (en) * 1999-10-19 2001-04-24 International Business Machines Corporation Chip assembly with load-bearing lid in thermal contact with the chip
JP3834603B2 (ja) * 2000-03-13 2006-10-18 国立大学法人 千葉大学 １−置換２，５−ジチエニルピロール誘導体及び被膜形成材料
US6282096B1 (en) * 2000-04-28 2001-08-28 Siliconware Precision Industries Co., Ltd. Integration of heat conducting apparatus and chip carrier in IC package
US6335189B1 (en) * 2000-11-22 2002-01-01 Cytokinetics, Inc. Motor proteins and methods for their use
US6462271B2 (en) * 2000-12-27 2002-10-08 International Business Machines Corporation Capping structure for electronics package undergoing compressive socket actuation
GB2371674A (en) * 2001-01-30 2002-07-31 Univ Sheffield Micro-element package
US6340583B1 (en) * 2001-03-22 2002-01-22 Pe Corporation (Ny) Isolated human kinase proteins, nucleic acid molecules encoding human kinase proteins, and uses thereof
JP2002372473A (ja) * 2001-04-12 2002-12-26 Fuji Electric Co Ltd 半導体センサ収納容器およびその製造方法、並びに半導体センサ装置
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
US7061102B2 (en) * 2001-06-11 2006-06-13 Xilinx, Inc. High performance flipchip package that incorporates heat removal with minimal thermal mismatch
JP3888228B2 (ja) * 2002-05-17 2007-02-28 株式会社デンソー センサ装置
US6936919B2 (en) * 2002-08-21 2005-08-30 Texas Instruments Incorporated Heatsink-substrate-spacer structure for an integrated-circuit package
JP3920172B2 (ja) * 2002-08-26 2007-05-30 Ｎｅｃエレクトロニクス株式会社 蓋保持フレーム及び電子部品の封止方法
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
US20050030723A1 (en) * 2003-02-19 2005-02-10 Miks Jeffrey Alan Fully-molded or lidded circuit module assembly having edge-stiffening interlock features
TW200428623A (en) * 2003-06-11 2004-12-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
US6873040B2 (en) * 2003-07-08 2005-03-29 Texas Instruments Incorporated Semiconductor packages for enhanced number of terminals, speed and power performance
TWI242862B (en) * 2003-08-21 2005-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
US7012326B1 (en) * 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
TWI247395B (en) * 2004-03-09 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package with heatsink and method for fabricating the same and stiffener
US7208342B2 (en) * 2004-05-27 2007-04-24 Intel Corporation Package warpage control
US7304849B2 (en) * 2004-08-16 2007-12-04 International Business Machines Corporation Compliant thermal cap for an electronic device
US7388284B1 (en) 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US20070108595A1 (en) * 2005-11-16 2007-05-17 Ati Technologies Inc. Semiconductor device with integrated heat spreader
US8064211B2 (en) * 2006-08-31 2011-11-22 Tdk Corporation Passive component and electronic component module
US7906857B1 (en) 2008-03-13 2011-03-15 Xilinx, Inc. Molded integrated circuit package and method of forming a molded integrated circuit package
US20100014251A1 (en) * 2008-07-15 2010-01-21 Advanced Micro Devices, Inc. Multidimensional Thermal Management Device for an Integrated Circuit Chip
CN102171815B (zh) * 2008-11-21 2014-11-05 先进封装技术私人有限公司 半导体封装件及其制造方法
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
EP2608258A1 (en) * 2011-12-20 2013-06-26 STMicroelectronics (Grenoble 2) SAS A package
US20150076685A1 (en) * 2012-03-30 2015-03-19 Kyocera Corporation Flow path member, and heat exchanger and semiconductor device using the same
US9018753B2 (en) * 2013-08-02 2015-04-28 Stmicroelectronics Pte Ltd Electronic modules
US8912641B1 (en) * 2013-09-09 2014-12-16 Harris Corporation Low profile electronic package and associated methods
JP6398405B2 (ja) * 2014-07-15 2018-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10764996B1 (en) * 2018-06-19 2020-09-01 Xilinx, Inc. Chip package assembly with composite stiffener
US20210028084A1 (en) * 2019-07-22 2021-01-28 Intel Corporation Variable-thickness integrated heat spreader (ihs)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58176979A (ja) * 1982-04-09 1983-10-17 Matsushita Electric Ind Co Ltd 光半導体装置のパツケ−ジ
JPS5917270A (ja) * 1982-07-21 1984-01-28 Hitachi Ltd 半導体装置
JPS6237950A (ja) * 1985-08-12 1987-02-18 Matsushita Electronics Corp 電子部品塔載用パツケ−ジ
JPS62108545A (ja) * 1985-11-06 1987-05-19 Shinko Electric Ind Co Ltd プリント基板型パッケ−ジ
JPS63293958A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 電子装置
JPS6457738A (en) * 1987-08-28 1989-03-06 Sumitomo Electric Industries Package for semiconductor device
JPH01161736A (ja) * 1987-12-17 1989-06-26 Nec Corp 半導体装置用パッケージ
JPH03105950A (ja) * 1989-09-19 1991-05-02 Nec Kyushu Ltd 半導体集積回路のパッケージ
JPH03187247A (ja) * 1989-12-18 1991-08-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH0443671A (ja) * 1990-06-11 1992-02-13 Matsushita Electron Corp 半導体装置およびその製造方法
JP2629459B2 (ja) * 1991-01-24 1997-07-09 日本電気株式会社 チップキャリア
JPH05114662A (ja) * 1991-08-20 1993-05-07 Fujitsu Ltd 電子部品用気密封止容器およびその封止方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005515637A (ja) * 2002-01-04 2005-05-26 フリースケール セミコンダクター インコーポレイテッド 外部回路とともに使用するためのワイヤボンドなし電子部品およびその製造方法
JP2007258430A (ja) * 2006-03-23 2007-10-04 Fujitsu Ltd 半導体装置
CN103268869A (zh) * 2013-05-20 2013-08-28 池州睿成微电子有限公司 一种ic封装结构及其制备模具和制备工艺

Also Published As

Publication number Publication date
US5889323A (en) 1999-03-30
JP2828055B2 (ja) 1998-11-25

Similar Documents

Publication Publication Date Title
JP2828055B2 (ja) フリップチップの製造方法
JP3243116B2 (ja) 半導体装置
US5949655A (en) Mounting having an aperture cover with adhesive locking feature for flip chip optical integrated circuit device
US5440169A (en) Resin-packaged semiconductor device with flow prevention dimples
US7994633B2 (en) Substrate for electrical device
JPH0487354A (ja) 半導体装置
JP2515515Y2 (ja) 電子機器
JP2551243B2 (ja) 半導体装置
JPH046860A (ja) 半導体装置
JP3644678B2 (ja) 半導体装置及びその製造方法
KR100214857B1 (ko) 멀티 칩 패키지
JP2674273B2 (ja) 内燃機関用電子点火装置
JPH10135401A (ja) 半導体装置
JP2743157B2 (ja) 樹脂封止型半導体装置
JP2760167B2 (ja) 電子部品搭載装置
KR19980058402A (ko) 솔더 범프를 이용한 스택 패키지
JP2739797B2 (ja) Ｔａｂ型半導体装置
JP3076283B2 (ja) 半導体装置
JPH06120295A (ja) 半導体装置
JPH11260963A (ja) 半導体装置及びその製造方法
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JPH11150208A (ja) 半導体素子の実装方法
JPH11126858A (ja) 薄型半導体装置
JPS6336686Y2 (ja)
JPH0310670Y2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees