JPH10326457A - 自動等化システム - Google Patents

自動等化システム

Info

Publication number
JPH10326457A
JPH10326457A JP9151529A JP15152997A JPH10326457A JP H10326457 A JPH10326457 A JP H10326457A JP 9151529 A JP9151529 A JP 9151529A JP 15152997 A JP15152997 A JP 15152997A JP H10326457 A JPH10326457 A JP H10326457A
Authority
JP
Japan
Prior art keywords
signal
digital information
information signal
circuit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9151529A
Other languages
English (en)
Other versions
JP3428376B2 (ja
Inventor
Junichiro Tonami
淳一郎 戸波
Takashi Kiyofuji
隆志 清藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP15152997A priority Critical patent/JP3428376B2/ja
Priority to US09/081,671 priority patent/US6295316B1/en
Priority to EP04014031A priority patent/EP1460761B1/en
Priority to EP98109447A priority patent/EP0881639A3/en
Priority to DE69834591T priority patent/DE69834591T2/de
Priority to CNB2003101027111A priority patent/CN100466508C/zh
Priority to CN98108993A priority patent/CN1128447C/zh
Priority to KR1019980018951A priority patent/KR100278536B1/ko
Publication of JPH10326457A publication Critical patent/JPH10326457A/ja
Application granted granted Critical
Publication of JP3428376B2 publication Critical patent/JP3428376B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/30—TPC using constraints in the total amount of available transmission power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • G11B20/10425—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by counting out-of-lock events of a PLL
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/4006—Conversion to or from arithmetic code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2575—Radio-over-fibre, e.g. radio frequency signal modulated onto an optical carrier
    • H04B10/25752—Optical arrangements for wireless networks
    • H04B10/25753—Distribution optical network, e.g. between a base station and a plurality of remote units
    • H04B10/25754—Star network topology
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2628—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/0077—Multicode, e.g. multiple codes assigned to one user
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J13/00—Code division multiplex systems
    • H04J13/16—Code allocation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L51/00—User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
    • H04L51/48—Message addressing, e.g. address format or anonymous messages, aliases
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L51/00—User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
    • H04L51/58—Message adaptation for wireless communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/1066—Session management
    • H04L65/1101—Session protocols
    • H04L65/1104—Session initiation protocol [SIP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/109—Selection of coding mode or of prediction mode among a plurality of temporal predictive coding modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H04N19/139—Analysis of motion vectors, e.g. their magnitude, direction, variance or reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/12—Messaging; Mailboxes; Announcements
    • H04W4/14—Short messaging services, e.g. short message services [SMS] or unstructured supplementary service data [USSD]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W76/00—Connection management
    • H04W76/10—Connection setup
    • H04W76/12—Setup of transport tunnels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L51/00—User-to-user messaging in packet-switching networks, transmitted according to store-and-forward or real-time protocols, e.g. e-mail
    • H04L51/04—Real-time or near real-time messaging, e.g. instant messaging [IM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
    • H04L65/10—Architectures or entities
    • H04L65/1016—IP multimedia subsystem [IMS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W4/00—Services specially adapted for wireless communication networks; Facilities therefor
    • H04W4/12—Messaging; Mailboxes; Announcements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W8/00—Network data management
    • H04W8/26—Network addressing or numbering for mobility support
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/08—Access point devices
    • H04W88/085—Access point devices with remote components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/901—Wide area network
    • Y10S370/902—Packet switching
    • Y10S370/903—Osi compliant network
    • Y10S370/906—Fiber data distribution interface, FDDI
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/901—Wide area network
    • Y10S370/902—Packet switching
    • Y10S370/903—Osi compliant network
    • Y10S370/907—Synchronous optical network, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Multimedia (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Business, Economics & Management (AREA)
  • General Business, Economics & Management (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Picture Signal Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 伝送されたディジタル情報信号のエラーレー
トを抑えるために、各種情報帰還ループを分離して安定
な動作を実現する自動等化システムを提供する。 【解決手段】 アナログ信号形態のディジタル情報をデ
ィジタル信号に変換処理する際、位相同期制御ループ
と、波形等化ループとを夫々分離し、各ループにおいて
最尤検出を用いてディジタル情報信号の値を仮判別する
ことによって収束範囲の広い、データレートサンプルに
よる自動等化システムを提供するもの。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、伝送されたディジ
タル情報信号のエラーレートを抑える自動等化システム
に関する。
【０００２】
【従来の技術】帯域伝送によって送信されたディジタル
情報信号、又は記録媒体から再生されたディジタル情報
信号等を復号して情報信号に含まれる映像／音声等の情
報を再生するとき、種々の伝送路の特性の違い（記録媒
体の違い、通信方式の違い等）、ノイズ混入の外的要因
等によってディジタル情報信号のエラーレートが悪化す
ることがある。
【０００３】従来から伝送されたディジタル情報信号の
エラーレートを抑えるために各種自動等化システムが提
案されており、具体的には、伝送されたディジタル情報
信号の値を正しく検出するためデータの存在時刻の信号
サンプルの最大値レベル等を所定値に制御するレベル制
御と、サンプリングクロックをデータ存在点の時刻に合
わせるビット同期制御が必要であると共に、情報信号の
低周波部と高周波部とに生じる劣化及び符号間干渉を補
正するための波形等化処理等が必要である。
【０００４】この自動等化システムとして「磁気ディス
ク用信号処理技術の最近の展望」（電子情報通信学会論
文誌 C-II Vol.J75-C-II No.11 pp.611-623 1992年11
月）による適応等化方式及び判定帰還等化方式等の信号
処理方式が提案されていた。この自動等化システムは、
例えば図８に示すように、アナログ信号形態で伝送され
たディジタル情報信号のイコライジングを行うＥＱ回路
１、ＥＱ回路１の出力信号のゲインを可変調節するゲイ
ン調整回路２、ゲイン調整回路２からの出力をサンプリ
ングしてディジタル信号を得るＡ／Ｄ変換器３、Ａ／Ｄ
変換器３からのディジタル信号の波形等化を行う波形等
化回路４、波形等化回路４からの波形等化された信号か
らディジタルの２値情報を判別するビタビ回路５、波形
等化回路４からの出力に基づいて位相同期制御を行う位
相検波回路６、位相検波回路６からの誤差信号に基づい
てＡ／Ｄ変換器３のサンプリングクロックを生成する電
圧制御発振器（ＶＣＯ）７、波形等化回路４からの出力
に基づいて波形等化の係数を制御するための制御信号を
出力する制御回路８、波形等化回路４からの出力に基づ
いて補正すべきゲインレベルを得てゲイン調整回路２を
制御する制御回路９とからなる。
【０００５】上記したビタビ回路５からのディジタル２
値情報は、図示しない伝送路に供給され、図示しない誤
り訂正処理、デシャフリング（ディジタルＶＴＲの記録
処理の一つであるシャフリングに対応する処理）等の再
生復調処理が施され、ディジタル情報に含まれる映像／
音声等の情報が再生される。
【０００６】
【発明が解決しようとする課題】上記した自動等化シス
テムにおいて、上記したレベル制御、ビット同期制御を
行う位相検波回路、ＶＣＯ、及び波形等化処理を行う波
形等化回路等はアナログの信号処理回路を用いているの
が主流であり、個々の回路のパラメータのばらつき、経
時変化に伴う回路特性に応じて調整が必要であり、設計
が煩雑であるという不都合があった。
【０００７】これに対して、図８に示すように、この自
動等化システムをディジタル回路で構成してアナログ回
路の煩雑な調整を省略するものがあるが、位相同期ルー
プ（Ａ／Ｄ変換器３、波形等化回路４、位相検波回路
６、ＶＣＯ７）と、波形等化ループ（波形等化回路４、
制御回路８）と、ゲインループ（波形等化回路４、ゲイ
ン調整回路２）とが重なっており、個々の回路の演算処
理に伴う信号遅延が生じるため、上記した調整が一層煩
雑になるという不都合があった。
【０００８】また、図８では波形等化されたデータに基
づいて位相同期制御を行っているため、上記した演算処
理に伴う信号遅延によって位相同期ループのキャプチャ
レンジが狭くなるという不都合があった。このとき波形
等化回路４はビタビ回路５の判別結果を用いて信号処理
を行っており、ビタビ回路における最尤検出情報が確定
するまで更に信号処理に遅延が生じるため、自動等化シ
ステム全体の特性を改善できなかった。
【０００９】安定なシステムを実現するには、上記した
個々の回路をディジタル化することが最も適切と考えら
れるが、例えば、ＰＬＬ（位相同期検出）回路は基本的
にサイドロック（位相のずれた状態で位相同期制御がロ
ック）してしまうという問題があり、上記したように演
算処理に時間がかかると情報信号の周波数の引き込みを
十分に行えず、安定且つ精度の高い情報信号の位相制御
を行うためにはオーバーサンプリング（例えばシステム
クロックを倍にしてサンプル情報を増やす等）を行う必
要があり、回路規模、更なる演算時間の増大と共に消費
電力も大きくなるという問題があった。
【００１０】
【課題を解決するための手段】そこで、本発明は、上記
した課題を解決するために以下の構成を提供する。即
ち、アナログ信号形態のディジタル信号をサンプリング
するＡ／Ｄ変換手段（Ａ／Ｄ変換器）(3)と、Ａ／Ｄ変
換器(3)のサンプリング周波数を制御する制御手段(7,A
A)と、Ａ／Ｄ変換器(3)からの出力信号の信号成分の相
関を利用した最尤検出によって最も確からしいディジタ
ル情報信号の値を仮判別を行う第１の仮判別手段（仮判
別回路）(13)と、仮判別回路(13)の仮判別結果に基づい
て位相誤差信号を出力する第１の誤差演算手段（誤差演
算回路）(14)とからなる位相同期制御ループと、Ａ／Ｄ
変換器(3)から出力されたディジタル情報信号の波形等
化を行うための可変フィルタ手段（トランスバーサル型
フィルタ；以下、「波形等化回路」又は単に「フィル
タ」ともいう）(4)と、フィルタ(4)の出力から確からし
いディジタル情報を仮判別する第２の仮判別手段（仮判
別回路）(41)と、これに基づく振幅誤差に応じた値を出
力する第２の誤差演算手段（誤差演算回路）(42)と、Ａ
／Ｄ変換器(3)からのディジタル情報信号とその遅延信
号とを夫々保持選択する保持選択手段（選択保持回路）
(45)と、前記第２の誤差演算手段（誤差演算回路）(42)
から出力した振幅誤差と選択保持回路(45)から出力した
信号値とを乗算し、その結果に基づいて前記可変フィル
タ(4)のタップ係数を更新する更新手段とからなる波形
等化ループとを備えることを特徴とする。
【００１１】
【発明の実施の形態】図１は本発明の自動等化システム
の概略を説明するブロック図、図２は本発明の自動等化
システムを説明するブロック図、図３は位相同期制御回
路を説明するブロック図、図４は位相同期制御を説明す
るための図、図５は仮判別回路の動作を説明するための
図、図６は波形等化回路を説明するためのブロック図、
図７はサンプルされたディジタル情報信号を説明するた
めの図である。以下図面を参照しつつ本発明の実施の形
態を説明する。また、上述と同一の構成には同一符号を
付しその説明を省略する。
【００１２】さて、本発明の自動等化システムは、図１
に示すように、上述したＥＱ回路１、ゲイン調整回路
２、Ａ／Ｄ変換器３、波形等化回路４、及びビタビ回路
５に加え、上記した制御回路９はゲイン調整回路２から
の出力信号に基づいて補正すべきゲインレベルを得てゲ
イン調整回路２を制御するようにして、上記したＶＣＯ
７は新たな位相検波回路ＡＡによって制御される点、上
記した波形等化回路４は新たな波形等化制御回路ＢＢに
よって制御される点で従来と異なる。
【００１３】また、上記の構成によって、伝送されるデ
ィジタル情報信号のゲイン調整ループと、位相同期制御
ループと、波形等化ループとを夫々分離して形成したこ
とに本発明の特徴を有するものである。
【００１４】例えば、回転ヘッドを用いて磁気テープに
ディジタル信号を記録し再生するディジタルＶＴＲから
の再生信号を例とし、この再生信号を自動等化するシス
テムを説明する。ここで、ディジタル情報信号は伝送方
式に応じて変調されたアナログ信号形態で伝送されるも
のとする。図２に示すように、ディジタル情報信号が所
定の信号処理を施されて記録された磁気テープＴから図
示しない回転ドラムに搭載された磁気ヘッド（以下、回
転ヘッドという）Ｈからの再生信号を所定レベルまで増
幅するプリアンプＡ、プリアンプＡからの再生信号に対
して不要な周波数成分をカットするローパスフィルタ
Ｌ、フィルタＬからの再生信号をサンプリングしてディ
ジタル信号を出力するＡ／Ｄ変換器３、Ａ／Ｄ変換器３
の出力からサンプリングクロックの位相誤差を演算する
位相検波回路ＡＡ、位相検波回路ＡＡからの位相誤差信
号をアナログ信号に変換するＤ／Ａ変換器15、Ｄ／Ａ変
換器15の出力の内余分な周波数成分を除去するフィルタ
16、フィルタ16の出力に基づいてＡ／Ｄ変換器３あるい
はその他ディジタル信号処理回路に供給するためのシス
テムクロックを発振するＶＣＯ７、Ａ／Ｄ変換されたデ
ィジタル信号のＤＣレベルを設定するＤＣ除去回路Ｄ、
ＤＣ除去回路Ｄからのディジタル信号の波形等化を行う
波形等化回路４、波形等化回路４の出力に基づいて等化
回路４のタップ係数を制御する波形等化制御回路ＢＢと
からなる。
【００１５】尚、波形等化回路４からの出力信号は上記
したビタビ回路５等に供給され、２値のディジタル情報
が判別され、上述したように、図示しない誤り訂正処
理、デシャフリング等の処理が施され、ディジタル情報
に含まれる映像／音声等の情報が再生される。
【００１６】本発明の要部のひとつである位相検波回路
ＡＡは、図３に示すように、Ａ／Ｄ変換器３からのディ
ジタル信号を遅延する遅延回路11,12、遅延回路11から
の遅延ディジタル信号の仮判別を行う第１の仮判別回路
13、Ａ／Ｄ変換器３からのディジタル信号と遅延回路12
からの遅延信号と第１の仮判別回路13からの仮判別結果
に基づいて位相誤差信号を演算する第１の誤差演算回路
14からなり、第１の誤差演算回路14の演算結果はアナロ
グの電圧信号に変換するＤ／Ａ変換器15に供給され、Ｄ
／Ａ変換器15の出力信号はＬＰＦ16において不要な周波
数成分を除去されＶＣＯ７に供給される。
【００１７】ここで、上記した位相検波回路ＡＡは、位
相検波回路６とは異なり、波形等化される前のＡ／Ｄ変
換器３からのディジタル信号を仮判別することによって
位相誤差信号を生成している点と、ディジタル信号の仮
判別に最尤検出のアルゴリズムを用いた点、及び最も確
からしい「１」もしくは「−１」を仮判別しその隣り合
うデータを演算に用いる点に特徴がある。
【００１８】上記した遅延回路11,12は、例えば、ディ
ジタル情報信号のサンプリングクロックのタイミングだ
け入力信号を遅延するものである。第１の仮判別回路13
において遅延回路11の出力する遅延ディジタル信号値を
判別し、第１の誤差演算回路14において入力信号と遅延
回路11,12を介した遅延信号とのレベル差を演算するこ
とにより、そのとき仮判別されるディジタル情報信号値
に対して１サンプリングクロック前後の値のレベル差が
得られる。例えば、図４（Ａ）に示すようなディジタル
情報信号波形が得られたとすると、サンプリングのタイ
ミングａで「＋１」が検出される。理想的な状況では、
その前後のサンプリングのタイミングa-1,a+1で情報信
号の値は夫々「０」が検出される。上記したように、タ
イミングa-1,a+1間における信号レベル差は０a-1−０a+
1＝「０」となる（このとき夫々のサンプリングタイミ
ングにおける信号レベルを０a-1，０a+1とする）。ここ
で図４（Ａ）〜（Ｃ）の横軸ｔは時間を表す。
【００１９】この情報信号がある位相差θで遅れている
と、図４（Ｂ）に示すように、タイミングa-1,a,a+1で
夫々検出される値がずれる。後述するように、タイミン
グａにおける情報信号の値が「＋１」と仮判別される
と、タイミングa-1,a+1間における信号レベル差は０a-1
−Ｘa+1＝「−Ｘa+1」となる。同様に、この情報信号が
ある位相差θで進んでいると、図４（Ｃ）に示すよう
に、タイミングa-1,a+1間における信号レベル差はＹa-1
−０a+1＝「Ｙa-1」となる。
【００２０】そこで、この信号レベル差「−Ｘa+1」あ
るいは「Ｙa-1」の値を誤差信号として上記したＶＣＯ
７の発振周波数を制御させれば、ディジタル情報信号の
位相制御を行うことができる。但しこの位相のずれた状
態のとき、タイミングａにおいて「＋１」が検出される
ことが必要である。
【００２１】第１の仮判別回路13の動作を説明する。
尚、後述する第２の仮判別回路41もここで説明するのと
全く同様の動作を行うものとする。図５（Ａ）に示すよ
うな…１１０００１００１１１１０００１…というディ
ジタル情報信号が記録再生系によって記録されたとす
る。磁気記録再生系及びここでは詳述しない波形等化の
ためのトランスバーサル型フィルタは１−Ｄ（Ｄ：ビッ
ト周期の遅延演算子）の伝達特性を有することから、同
図（Ｄ）に示すように、…１０（−１）００１（−１）
０１０００（−１）００１…の情報信号が得られるはず
である。（−１）は符号間干渉の影響である。
【００２２】ここで、パーシャルレスポンス方式による
ディジタル情報信号の磁気記録の符号化の伝達関数は１
／１−Ｄ2であり、１／（１−Ｄ）（１＋Ｄ）に分離で
きる。このうち１−Ｄは再生時の微分特性で代行するこ
とができる。即ち、再生される信号は１−Ｄの特性によ
って上記した…１０（−１）００１（−１）０１０００
（−１）００１…が得られる。そしてここでは詳述しな
いが、波形等化後の情報信号は１＋Ｄ（１ビット遅延及
び加算）によって処理され、復号される。
【００２３】再生信号波形は図５（Ｂ）に示すように得
られたとする。図５（Ｂ）に示すように、再生信号に対
して所定のタイミング…毎にサンプリングを行うと
き、例えば、タイミングに対して過去のサンプリング
結果が「−１」と判定されると、図５（Ｃ）に示すよう
に、タイミングにおいてあるレベルの比較データ（点
線矢印）が設定される。このとき仮判定値「−１」から
次は「＋１」を検出するため比較データは図中点線矢印
のように−方向に設定される。
【００２４】次にサンプリングされるタイミングにお
いて、検出されたレベルがタイミングの比較データを
超えたのでタイミングにおける比較データの方向が＋
に切り替わると共にタイミングのサンプリング値が
「＋１」と確定される。この時点でタイミングの値は
「０」か「−１」である。
【００２５】タイミングにおいて、検出されたレベル
がタイミングの値よりも「−１」に近いのでここでは
じめてタイミングの値は「０」であるとされる。タイ
ミングにおいて、検出されたレベルがタイミングの
レベルと比較して「０」に近く、かつタイミングの比
較データを超えないので、の値は不確定のままタイミ
ングの値が「０」に確定される。タイミングにおい
て、検出されたレベルがタイミングの比較データを超
えたのでのサンプリング値「−１」が確定される。
【００２６】即ち、「＋１」、「−１」等の値は急峻な
波形を持っているので、その前後の波形は設定された比
較データを超えるはずである。従って、あるサンプリン
グ値に対し、次のサンプリング値がその比較データを超
えず、より「０」に近い値であった場合、そのデータは
「０」と確定する。但し前のデータは確定しない。
【００２７】例えば、タイミングの時点でサンプリン
グ値「０」が確定しているが、のデータは不確定のま
まで、タイミングが検出されてはじめてタイミング
が確定される。タイミングの検出レベルがのレベル
より更に低ければの値が「０」に確定され、図５
（Ｃ）のように、タイミングの検出レベルがのレベ
ルより大きければの値が「−１」に確定する。タイミ
ング以降は同様のサンプリングが行われていく。
【００２８】こうして第１の仮判別回路13は、最も確か
らしい「＋１」と「−１」とを検出しているが、言い換
えれば「＋１」あるいは「−１」が確定したらその他の
値は「０」として処理するものである。従って急峻な波
形を持つ前後の値で符号間干渉によって本来「０」であ
るべき値にノイズが加わることによって、従来のスレッ
シュレベルから「＋１」あるいは「−１」と誤判別され
るようなときでも「０」を確定することができる。
【００２９】ディジタル情報信号の場合、特にパーシャ
ルレスポンス方式によって記録されたディジタル信号は
符号間干渉を応用した記録方式であるため、同じ方向の
山が連続して検出されることはない。例えば、…00100
…と入力されたディジタル情報信号は…001(-1)0…とい
うように検出され、+1の孤立パルスに続いて-1の値を持
つ符号間干渉が生じる。よって、あるサンプリングによ
って「＋１」のレベルが２回判別されたら「−１」がサ
ンプリングされる前に同じ「＋１」が検出されることは
ないので、いずれかの「＋１」はノイズである。
【００３０】このいずれかの「＋１」がノイズであるか
真の（あるいは確からしい）「＋１」であるかを最尤検
出のアルゴリズムを用いて判別する。これは確からしい
値を求めていく検出方法であり、信号成分に相関があっ
てノイズ成分には相関がないことを前提としている。例
えば、あるサンプリングによって「＋１」のレベルが検
出され、次のサンプリングで更にレベルの高い「＋１」
が検出されたら、レベルの高い方がこの場合確からしい
「＋１」である。だがこの更にレベルの高い「＋１」の
代わりに「−１」らしきものが検出されたらその直前の
「＋１」が確からしい値と判別される。つまりある「＋
１」のサンプリングの後で更に高いレベルのサンプルが
得られるか低いレベルのサンプルが得られるかで判別結
果が変わる。また、あるサンプリングで「＋１」が検出
され、その次が「−１」らしきものであっても、更にそ
の次のサンプリングで更に低いレベルの「−１」らしき
ものが検出されたら、その直前の「−１」らしきものは
ノイズとみなし「０」であったと判別する。
【００３１】第１の仮判別回路13は、仮判別結果を図３
に示す誤差演算回路14に供給する。誤差演算回路14は、
Ａ／Ｄ変換器３からのディジタル信号と遅延回路11,12
を介して得られた遅延ディジタル信号との差分を出力す
る減算器141、減算器141の出力と、これを反転するイン
バータ142と、誤差レベルがないことに対応する所定の
信号を出力する信号出力回路143、第１の仮判別回路13
の仮判別結果に基づいて減算器141の出力と、インバー
タ142の出力と、信号出力回路143の出力とを夫々切り換
える切換回路144とから構成される。
【００３２】上記した仮判別結果が［＋１］のときは切
換回路144から減算器141の出力を切換え選択し、［−
１］のときはインバータ142の出力を切換え選択する。
これは、（−）の極性に対応するためである。一方、仮
判別結果が［０］のときは信号出力回路143の出力を切
換え選択する。
【００３３】切換回路144は仮判別結果と実際に供給さ
れたディジタル信号とのレベル差信号を誤差信号として
図２のＤ／Ａ変換器15に供給する。 Ｄ／Ａ変換器15は
誤差信号をある電圧の信号としてフィルタ16に供給す
る。このフィルタ16は供給された電圧の信号を積分して
低周波数成分の信号を出力し、ＶＣＯ７に供給する。
【００３４】ＶＣＯ７にはサンプリングクロック毎に得
られた誤差信号のレベル情報が積分された信号が供給さ
れることになる。例えば、誤差信号が上記した「−Ｘa+
1」のように負（−）の値に大きくなるとこの情報信号
の位相が遅れていると見做してＶＣＯ107はクロックの
位相を遅らせ情報信号の位相と合うように上記したＡ／
Ｄ変換器３のサンプリングクロックを制御する。
【００３５】また、上記した誤差信号が「Ｙa-1」のよ
うに正（＋）の値に大きくなるとこの情報信号の位相が
進んでいると見做してＶＣＯ７はクロック位相を進ませ
情報信号の位相と合うように上記したＡ／Ｄ変換器３の
サンプリングクロックを制御する。
【００３６】ここで、上記したように仮判別回路13が
「−１」を仮判別したときは、位相の遅れ／進みに対し
て、誤差信号の極性が逆転するので（即ち、誤差信号が
（−）の値にずれると位相が進んでいる、（＋）の値で
位相が遅れている）、減算器141からの差分をインバー
タ142で反転した信号を切換出力するように誤差演算回
路14が制御される。その後は上記したと同様の処理によ
り、ＶＣＯ７の発振周波数制御が行われる。
【００３７】更にここで、上記した仮判別回路13が
「０」を仮判別したときは、信号出力回路143から「エ
ラーなし」を表す所定レベルの信号が出力される。ある
いはこのとき、切換回路144は減算器141からの信号もイ
ンバータ142からの信号も切換選択しないニュートラル
の状態にして誤差信号を出力しないようにしてもよい。
【００３８】こうして最も確からしいディジタル情報信
号の「＋１」又は「−１」を検出し、これに基づいて情
報信号の位相誤差を演算することができるので、ディジ
タル情報信号の位相が誤った位相にロックすることがな
くなり、正確な位相に収束していくという効果がある。
【００３９】ここで、確からしい「＋１」あるいは「−
１」が検出された前後のレベル誤差の値がノイズレベル
によって大きく変動することがあるが、サンプリングク
ロック毎に細かくレベル誤差が出力されても、フィルタ
16によって十分に長い積分処理が施されるので、ＶＣＯ
７に供給する誤差信号としてはこの変動は吸収され、問
題はない。また、収束過程の初期段階ではすべてを完全
に判別することは困難であるが、確率的に正しい判別を
多く行うことによりディジタル情報信号の位相は正しい
位相に向かって収束する。
【００４０】こうして再生されたディジタル信号に対し
て確からしいディジタル情報信号値を判別することによ
り、イコライザ、波形等化回路等の回路を経由しないの
で、これらの情報帰還ループと分離することが可能とな
り、誤判別等の影響を受けない位相制御を行うことがで
きるという効果がある。またこのとき、仮判別を行うサ
ンプリング点の隣り合う信号値から得られるエラーレベ
ルを大きくとることができるので、誤差信号の演算に有
利であるという効果がある。更にこのとき、本位相同期
制御回路をほとんどディジタル回路で構成することがで
きるので特性のばらつきがほとんどなく、安定した動作
を確保できるという効果がある。
【００４１】Ａ／Ｄ変換器３からのディジタル信号はＤ
Ｃ除去回路Ｄを経て波形等化回路４に供給される。波形
等化回路４は、例えば、図２に示すように、入力された
ディジタル信号の符号間干渉の影響を低減するトランス
バーサル型フィルタからなる。このフィルタ４のタップ
出力を保持し、第２の仮判別回路41からの制御信号に基
づいて保持信号を出力する保持選択回路45、このフィル
タ４の出力からディジタル信号の値を仮判別する第２の
仮判別回路41、第２の仮判別回路41からの制御信号に基
づいてフィルタ４の出力から求めた誤差信号を出力する
第２の誤差演算回路42、第２の誤差演算回路42からの誤
差信号と保持選択回路45の出力とを乗算する乗算回路4
3、乗算回路43の出力信号の低周波成分を積分してタッ
プ係数を出力するローパスフィルタ44とからなる。
【００４２】フィルタ４の出力は上記した第２の誤差演
算回路42と第２の仮判別回路41とに夫々供給される。第
２の誤差演算回路42は、例えば図６に示すように、理想
的な情報信号の［＋１］レベル、［０］レベル、［−
１］レベルがプリセットされている信号レベル生成回路
421〜423、信号レベル生成回路421〜423の出力する信号
レベルと供給されたフィルタ40出力との差分を得る減算
器424〜426、減算器424〜426の出力を夫々保持するラッ
チ回路427〜429、ラッチ回路427〜429の出力と減算器42
5からの出力とを夫々切換え出力する切換回路420とから
なる。
【００４３】上記したレベル判定回路421〜423は夫々再
生すべきディジタル情報信号の理想的な［＋１］，
［０］，［−１］の信号レベル値が夫々設定されてお
り、これを減算器424〜426に夫々供給している。減算器
424〜426はフィルタ４出力との差分（振幅誤差）をラッ
チ回路427〜429に供給し、ここでこの振幅誤差を保持す
る。
【００４４】第２の仮判別回路41は上記した第１の仮判
別回路13と同様の動作によりフィルタ４から出力される
ディジタル信号の値を仮判別し、その結果に応じて上記
したラッチ回路427〜429、切換回路420を夫々制御す
る。
【００４５】上記した第２の仮判別回路41は図５と同様
のディジタル信号を仮判別するので、例えば、図５にお
いて上記したタイミングにおいて仮判別結果が「０」
もしくは「＋１」という確定しない値に設定されたと
き、検出された信号レベルと理想の信号レベル（この場
合「０」と「１」）との差分（振幅誤差）が減算器424,
425よりラッチ回路427,428へ夫々供給、保持される。タ
イミングで検出された値がの比較データ（図５
（Ｃ））を超えることによってタイミングのサンプリ
ング値が「＋１」と確定するのでこのとき仮判別回路41
からの制御信号に基づいてラッチ回路427と切換回路420
とが制御されてラッチ回路427からの振幅誤差を乗算回
路43に供給する。
【００４６】タイミングで検出された値がの比較デ
ータを超えず「０」に近い場合はは不確定のままで
の値が「０」に確定して切換回路420が減算器425からの
信号を出力するよう切換えられる。また、タイミング
で検出された値がの比較データを超えず「＋１」に近
い場合はの値が「０」と確定され、切換回路420がラ
ッチ回路428からの信号を出力するよう切換えられる。
同様にして「−１」が確定した場合は切換回路420がラ
ッチ回路429からの出力を切換える。
【００４７】ここで、図６では三系統の信号レベル生成
回路421〜423を用いているが、例えば、信号レベル生成
回路421,423を共用することにより減算器424,426及びラ
ッチ回路427,429も共用して２系統のレベル判定を行う
ようにしてもよい。例えば、共用の信号レベル生成回路
は、過去の値に対して「＋１」の判定を行うときは「＋
１」のスレッシュレベルを設定して、これによりフィル
タ４から入力される信号のレベルを判定し、過去の値に
対して「−１」の判定を行うときは「−１」のスレッシ
ュレベルを設定して、これによりフィルタ４から入力さ
れる信号のレベルを判定するというように、２つのレベ
ルを１つの生成回路によって生成する。
【００４８】こうして、上記した多値（３値）の情報信
号…１０−１００１−１０１０００−１００１…が等化
によって得られるので、この波形等化回路の後段に構成
される１＋Ｄの遅延回路及び図示しない判別回路によっ
て２値のディジタル情報信号…１１０００１００１１１
１０００１…を再生することができる。また、あるサン
プリングで「＋１」が検出され、その次が「−１」らし
きものであっても、更にその次のサンプリングで更に低
いレベルの「−１」らしきものが検出されたら、その直
前の「−１」らしきものはノイズとみなし「０」であっ
たと判別する。
【００４９】一方で、上記したフィルタ４に供給される
ディジタル信号は保持選択回路45に供給される。ここ
で、上記したフィルタ４は、ここでは図示しないが、例
えば複数タップの遅延回路を有するものであり、この遅
延回路の各々の出力（タップデータという）は保持選択
回路45に夫々供給される。図６に示すようにこの保持選
択回路45はタップ数と同数のラッチ回路451と切換回路4
52とから構成される。ここでは代表してラッチ回路451
と切換回路452とについて説明する。
【００５０】フィルタ４の各タップ出力は保持回路45の
ラッチ回路451と切換回路452とに夫々供給される。ラッ
チ回路451と切換回路452は上記した仮判別回路41によっ
て動作制御されており、例えば、仮判別回路41の制御に
より切換回路420がラッチ回路427からの出力を選択した
とき保持選択回路45の切換回路452はラッチ回路451から
の出力を選択し、切換回路420が減算器425からの出力を
選択したとき切換回路452はスルーの選択をする（即
ち、フィルタ４からのタップデータを出力する）。
【００５１】ここで、切換回路420がラッチ回路427〜42
9からの出力を選択したときはラッチ回路451において、
それまでにラッチされた信号が出力されると共にフィル
タ４からのタップデータが新たにラッチされ更新され
る。
【００５２】また、上記したフィルタ４からの出力信号
は上述のように、信号遅延の生じた振幅誤差との遅延誤
差を吸収するためここでは図示しない遅延素子を介して
保持回路45に供給されるものとする。
【００５３】誤差演算回路42から振幅誤差は、上記した
保持選択回路45からの出力信号と共に、図２に示す乗算
器43に供給され、保持選択回路45からの出力と個々（タ
ップ毎）に乗算される。乗算器43は上記したフィルタ４
の遅延回路のタップ数と同数の乗算器を備えていること
は言うまでもない。
【００５４】乗算器43の出力はローパスフィルタ44に夫
々供給され、個々の入力毎に乗算器43の出力の低周波成
分を積分し、タップ係数を生成し、フィルタ４に供給す
る。フィルタ40はここでは図示しない乗算器において上
記した各遅延回路からのタップデータとフィルタ44から
のタップ係数とを乗算し、図示しない加算器においてこ
れら乗算出力を加算合成し、後段のビタビ回路５と第２
の誤差演算回路42、第２の仮判別回路41とに夫々供給す
る。
【００５５】こうして、フィルタ４において、仮判別回
路41がＤＣ除去回路Ｄからのディジタル信号の値を判別
すると共にその値が所定のレベルに対してどれだけの誤
差を持っているかを検出し、この検出結果と保持選択回
路45によって出力された値とを乗算することによって確
からしいディジタル信号の値とノイズとを区別してディ
ジタル信号の波形等化を行うことができる。
【００５６】ここで、振幅誤差の出力されるタイミング
が入力信号によって変化するがローパスフィルタ44によ
って十分に長い積分処理が施されるのでクロック単位で
データの確定が前後しても問題はない。また、収束過程
の初期段階ではすべてを完全に判別することは困難であ
るが、確率的に正しい判別を多く行うことにより波形等
化の係数データは正しい値に向かって収束するのでデー
タの発散を防ぐことが可能となる。
【００５７】図７（Ａ）に示すようなディジタル情報信
号が本自動等化システムに入力されるとき、位相同期ル
ープ（Ａ／Ｄ変換器３、位相検波回路ＡＡ、Ｄ／Ａ変換
器15、フィルタ16、ＶＣＯ７）によってこのディジタル
情報信号の位相同期を制御し、更に波形等化ループ（フ
ィルタ４、波形等化制御回路ＢＢ）でこの情報信号の波
形等化を行うことにより、同図（Ｂ）に示すようにディ
ジタル情報の３値（［＋１］，［０］，［−１］）が確
からしい値に収束して得られる。従って、後段のビタビ
回路５においてディジタル情報信号の値を確実に判別す
ることができる。
【００５８】尚、図７において、横軸はディジタル情報
信号のサンプル時間、縦軸はサンプルレベルを表すもの
とする。また、同図の◆（Main Signal）はディジタル
情報信号のサンプルデータを表す。
【００５９】こうして、ディジタルＶＴＲ等の記録再生
装置から再生されたディジタル情報信号に対して、確か
らしい再生ディジタル情報信号を判別することにより波
形等化の収束が早くなると共に、収束範囲を広げること
ができるという効果がある。また、本波形等化回路をほ
とんどディジタル回路で構成することができるので特性
のばらつきがほとんどなく、安定した動作を確保できる
という効果がある。
【００６０】上記した第２の仮判別回路41の比較デー
タ、及び第２の誤差演算回路42の信号レベルは、夫々あ
らかじめ定められたしきい値によって設定され、これに
基づいて再生信号から３値の情報信号の判別を行うこと
を述べたが、例えば、本波形等化回路４に供給される信
号のレベル、その周波数特性等によって上記したしきい
値を適応的に可変しても良いことは勿論である。例え
ば、本波形等化回路４に供給される信号の２次微分を求
めたり、上記したタップ係数の値によって波形等化すべ
き信号の周波数特性に応じたしきい値を設定しても良
い。
【００６１】尚、本自動等化システムと、調整用のイコ
ライザを含むプリフィルタ等を併用することによって、
より精度の高い波形等化を行うように構成しても良いこ
とは勿論である。またそのとき、例えば、本波形等化回
路４のタップ係数を用いてこのプリフィルタのタップ係
数を自動的に決定するようにしても良いことは勿論であ
る。
【００６２】尚、本自動等化システムは、例えば、ディ
ジタルＶＴＲのようにディジタル情報信号を記録再生す
る記録再生装置において再生された信号の波形等化を行
うことを前提にしたが、ディジタル情報信号の伝送路を
用いるものであればそのメディアに限定されるものでは
なく、ディジタルディスクの記録再生装置、通信用モデ
ム、ゴーストキャンセラ等の信号送受信装置等に用いて
も良いことは勿論である。
【００６３】尚、トランスバーサル型フィルタを用いた
波形等化回路にはゼロ＝フォーシング(Zero-Forcing)ア
ルゴリズムを用いたものがあり、これは上記した実施の
形態のように波形等化回路の出力を入力信号と演算する
ものではなく（因みに、本実施の形態では最小２乗誤差
アルゴリズムを用いたものである）、出力信号のみによ
って入力信号のタップ係数を制御するものであるので、
上記した波形等化回路に対して波形等化回路の出力を入
力信号との間で演算する構成を省略することができ、更
に２値論理演算が用いられる分簡易な構成とすることが
できる。そこで、例えば、上記した第２の仮判別回路41
をこのゼロ＝フォーシング波形等化回路に用いて更に簡
易な構成による波形等化回路を実現しても良いことは勿
論である。
【００６４】但し、このゼロ＝フォーシング波形等化回
路には収束条件があり、出力信号のみからタップ係数制
御を行うため、ディジタルＶＴＲ等からの再生ディジタ
ル情報信号のように大きなジッタを持つものに対しては
信号値が発散する場合がある。よってディジタル情報信
号送受信装置などの通信機器で有用であるといえる。
【００６５】尚、本波形等化回路において、再生ディジ
タル情報信号の誤差レベルに基づくタップ係数更新用の
乗算器等、トランスバーサル型フィルタの信号演算は、
従来の構成を用いることができるので、波形等化回路全
体の演算制御は従来より煩雑になるものではない。
【００６６】
【発明の効果】本発明によれば、ゲイン制御ループと、
位相同期ループと、波形等化ループとを夫々ディジタル
回路で構成することにより、信号処理回路の無調整化を
実現することができるので、安定な自動等化システムを
実現することができるという効果がある。
【００６７】また、本発明によれば、上記した効果に加
え、ゲイン制御ループと、位相同期ループと、波形等化
ループとを夫々分離して構成することができるので、各
ループの信号処理においてシステム全体に影響する遅延
を生じすることを防ぐことができるという効果がある。
【００６８】また、本発明によれば、上記した効果に加
え、伝送されるディジタル信号のデータレートでサンプ
ルされた信号を処理しているので、オーバーサンプリン
グによる回路規模、演算処理時間の増大、消費電力の増
大を抑えた、簡易な構成を提供することができるという
効果がある。
【図面の簡単な説明】
【図１】本発明の自動等化システムの概略を説明する図
である。
【図２】本発明の自動等化システムを説明するブロック
図である。
【図３】位相同期制御回路を説明するブロック図であ
る。
【図４】位相同期制御を説明するための図である。
【図５】仮判別回路の動作を説明するための図である。
【図６】波形等化回路を説明するためのブロック図であ
る。
【図７】サンプルされたディジタル情報信号を説明する
ための図である。
【符号の説明】
３…Ａ／Ｄ変換手段（Ａ／Ｄ変換器），１３…第１の仮
判別手段，１４…第１の誤差演算手段，ＡＡ…位相検波
回路，４…可変フィルタ手段（トランスバーサル型フィ
ルタ），４１…第２の仮判別手段，４２…第２の誤差演
算手段，４３，４４…更新手段（乗算器，ローパスフィ
ルタ），４５…保持選択手段（保持選択回路），ＢＢ…
波形等化制御回路。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年７月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の自動等化システムの概略を説明する図
である。
【図２】本発明の自動等化システムを説明するブロック
図である。
【図３】位相同期制御回路を説明するブロック図であ
る。
【図４】位相同期制御を説明するための図である。
【図５】仮判別回路の動作を説明するための図である。
【図６】波形等化回路を説明するためのブロック図であ
る。
【図７】サンプルされたディジタル情報信号を説明する
ための図である。
【図８】従来の自動等化システムの概略を説明する図で
ある。
【符号の説明】 ３…Ａ／Ｄ変換手段（Ａ／Ｄ変換器），１３…第１の仮
判別手段，１４…第１の誤差演算手段，ＡＡ…位相検波
回路，４…可変フィルタ手段（トランスバーサル型フィ
ルタ），４１…第２の仮判別手段，４２…第２の誤差演
算手段，４３，４４…更新手段（乗算器，ローパスフィ
ルタ），４５…保持選択手段（保持選択回路），ＢＢ…
波形等化制御回路。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】アナログ信号形態のディジタル信号をサン
    プリングするＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の
    サンプリング周波数を制御する制御手段と、前記Ａ／Ｄ
    変換手段からの出力信号の信号成分の相関を利用した最
    尤検出によって最も確からしいディジタル情報信号の値
    を仮判別を行う第１の仮判別手段と、前記第１の仮判別
    手段の仮判別結果に基づいて位相誤差信号を出力する第
    １の誤差演算手段とからなる位相同期制御ループと、 前記Ａ／Ｄ変換手段から出力されたディジタル情報信号
    の波形等化を行うための可変フィルタ手段と、前記可変
    フィルタ手段の出力から確からしいディジタル情報を仮
    判別する第２の仮判別手段と、これに基づく振幅誤差に
    応じた値を出力する第２の誤差演算手段と、前記Ａ／Ｄ
    変換手段からのディジタル情報信号とその遅延信号とを
    夫々保持選択する保持選択手段と、前記第２の誤差演算
    手段から出力した振幅誤差と前記保持選択手段から出力
    した信号値とを乗算し、その結果に基づいて前記可変フ
    ィルタ手段のタップ係数を更新する更新手段とからなる
    波形等化ループとを備えることを特徴とする自動等化シ
    ステム。
  2. 【請求項２】前記第１の誤差演算手段は、前記第１の仮
    判別手段の仮判別結果に基づいて、仮判別を行ったサン
    プリング点の隣り合う前後のサンプリング点を用いて位
    相誤差を演算することを特徴とする請求項１記載の自動
    等化システム。
  3. 【請求項３】前記位相同期ループにおいて、アナログ信
    号形態で供給されたディジタル情報をＡ／Ｄ変換して得
    たディジタル情報信号に対して位相同期制御を行うこと
    を特徴とする請求項１乃至２記載の自動等化システム。
  4. 【請求項４】前記第１の仮判別手段は、供給される信号
    のレベルあるいはその周波数特性に応じて、確からしい
    ディジタル情報信号を仮判別するためのしきい値を適応
    的に可変することを特徴とする請求項１乃至３記載の自
    動等化システム。
  5. 【請求項５】前記第２の仮判別手段は、前記位相同期ル
    ープからのディジタル情報信号の信号成分の相関を利用
    した最尤検出によって最も確からしいディジタル情報信
    号の値を仮判別し、前記第２の誤差演算手段は、前記第
    ２の仮判別手段の仮判別結果に基づいてこのディジタル
    情報信号の振幅誤差を得ることを特徴とする請求項１乃
    至４記載の自動等化システム。
  6. 【請求項６】前記ディジタル情報信号は、符号間干渉を
    利用したパーシャルレスポンス方式により伝送されたデ
    ィジタル情報信号であることを特徴とする請求項１乃至
    ５記載の自動等化システム。
  7. 【請求項７】前記ディジタル情報信号は、ディジタル情
    報信号が記録された記録媒体からディジタル情報信号を
    再生する情報信号再生装置において再生されたディジタ
    ル情報信号であることを特徴とする請求項１乃至６記載
    の自動等化シシテム。
  8. 【請求項８】前記ディジタル情報信号は、帯域伝送によ
    って送信されたディジタル情報信号を受信し再生する情
    報信号受信装置又は情報信号送受信装置において受信さ
    れたディジタル情報信号であることを特徴とする請求項
    １乃至６記載の自動等化システム。
JP15152997A 1997-05-26 1997-05-26 自動等化システム Expired - Lifetime JP3428376B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP15152997A JP3428376B2 (ja) 1997-05-26 1997-05-26 自動等化システム
US09/081,671 US6295316B1 (en) 1997-05-26 1998-05-20 Automatic equalization system
EP98109447A EP0881639A3 (en) 1997-05-26 1998-05-25 Automatic equalization system
DE69834591T DE69834591T2 (de) 1997-05-26 1998-05-25 Automatisches Entzerrer System
EP04014031A EP1460761B1 (en) 1997-05-26 1998-05-25 Automatic equalization system
CNB2003101027111A CN100466508C (zh) 1997-05-26 1998-05-26 锁相控制电路
CN98108993A CN1128447C (zh) 1997-05-26 1998-05-26 自动均衡系统
KR1019980018951A KR100278536B1 (ko) 1997-05-26 1998-05-26 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15152997A JP3428376B2 (ja) 1997-05-26 1997-05-26 自動等化システム

Publications (2)

Publication Number Publication Date
JPH10326457A true JPH10326457A (ja) 1998-12-08
JP3428376B2 JP3428376B2 (ja) 2003-07-22

Family

ID=15520513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15152997A Expired - Lifetime JP3428376B2 (ja) 1997-05-26 1997-05-26 自動等化システム

Country Status (6)

Country Link
US (1) US6295316B1 (ja)
EP (2) EP1460761B1 (ja)
JP (1) JP3428376B2 (ja)
KR (1) KR100278536B1 (ja)
CN (2) CN1128447C (ja)
DE (1) DE69834591T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073615A1 (fr) * 2001-03-09 2002-09-19 Matsushita Electric Industrial Co., Ltd. Appareil de reproduction de disque optique
US6977970B2 (en) 2000-01-10 2005-12-20 Samsung Electronics Co., Ltd. Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector
WO2010150624A1 (ja) * 2009-06-23 2010-12-29 日本電気株式会社 等化装置、等化方法及びプログラム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165167A (ja) * 1998-11-20 2000-06-16 Pioneer Electronic Corp 利得制御装置及び方法、情報再生装置及び方法並びに情報記録装置及び方法
JP2000182330A (ja) * 1998-12-16 2000-06-30 Matsushita Electric Ind Co Ltd 情報再生方法及び情報再生装置
US6445662B1 (en) * 1998-12-24 2002-09-03 Victor Company Of Japan, Ltd. Reproducing apparatus
JP4433438B2 (ja) * 2000-07-24 2010-03-17 日本ビクター株式会社 情報再生装置および位相同期制御装置
SG102605A1 (en) 2000-12-07 2004-03-26 Inst Data Storage A data processing apparatus and method for d=2 optical channels
US6512472B1 (en) * 2002-01-15 2003-01-28 Motorola, Inc. Method and apparatus for optimizing dynamic range of a wideband analog-to-digital converter
KR100911142B1 (ko) * 2002-12-02 2009-08-06 삼성전자주식회사 고밀도 광디스크 재생장치를 위한 등화기 및 그 등화 방법
KR101170483B1 (ko) * 2004-04-09 2012-08-01 마이크로나스 세미컨덕터, 인코포레이티드 이퀄라이저의 피드포워드 필터를 제어하는 장치 및 방법
JP4764814B2 (ja) * 2006-12-28 2011-09-07 株式会社日立製作所 波形等化係数調整方法および回路、レシーバ回路、ならびに伝送装置
US8031573B1 (en) 2009-05-01 2011-10-04 Marvell International Ltd. Supplementary timing recovery
EP2940916B1 (en) * 2014-05-02 2017-03-22 Nxp B.V. A symbol clock recovery circuit
CN106535022B (zh) * 2016-12-07 2019-03-22 北京工业大学 一种带均衡器的具有功放功能的耳机降噪电路
TWI631827B (zh) * 2017-06-23 2018-08-01 晨星半導體股份有限公司 相位補償方法及相關的鎖相迴路模組

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259302B2 (ja) 1992-01-28 2002-02-25 株式会社日立製作所 出力信号復号方法および装置
EP0595454B1 (en) 1992-08-27 1999-10-06 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
JP3355690B2 (ja) 1993-03-31 2002-12-09 ソニー株式会社 クロック再生装置
JP3224181B2 (ja) * 1993-11-09 2001-10-29 富士通株式会社 光ディスクからのデータ再生システム
JPH07296524A (ja) 1994-04-22 1995-11-10 Sony Corp デイジタルデータ再生装置
US5552942A (en) * 1994-08-23 1996-09-03 Quantum Corporation Zero phase start optimization using mean squared error in a PRML recording channel
US5642243A (en) 1994-09-27 1997-06-24 Cirrus Logic, Inc. Timing recovery frequency error detector for sampled amplitude magnetic recording
JP3015832B2 (ja) * 1995-06-27 2000-03-06 富士通株式会社 データ再生装置
JP3453006B2 (ja) * 1995-07-07 2003-10-06 パイオニア株式会社 位相同期回路及びディジタル信号再生装置
CA2169015A1 (en) * 1996-02-07 1997-08-08 Michael Munger Compression - injection molding apparatus
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法
JP3428329B2 (ja) 1996-10-31 2003-07-22 日本ビクター株式会社 波形等化回路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977970B2 (en) 2000-01-10 2005-12-20 Samsung Electronics Co., Ltd. Data reproducing apparatus and method for improving detection performance by adjusting decision levels used in data detector
WO2002073615A1 (fr) * 2001-03-09 2002-09-19 Matsushita Electric Industrial Co., Ltd. Appareil de reproduction de disque optique
US7212476B2 (en) 2001-03-09 2007-05-01 Matsushita Electric Industrial Co., Ltd. Optical disc reproducing device selectively using a channel bit frequency or a frequency that is half of the channel bit frequency
US7254100B2 (en) 2001-03-09 2007-08-07 Matsushita Electric Industrial Co., Ltd. Optical disk reproducing device selectively using a channel bit frequency or a frequency that is half of the channel bit frequency
US7310292B2 (en) 2001-03-09 2007-12-18 Matsushita Electric Industrial Co., Ltd. Optical disk reproducing device that demodulates digital data by switching between a channel bit frequency and a frequency that is half of the channel bit frequency
WO2010150624A1 (ja) * 2009-06-23 2010-12-29 日本電気株式会社 等化装置、等化方法及びプログラム
US8638842B2 (en) 2009-06-23 2014-01-28 Nec Corporation Equalization device, equalization method, and program
JP5423793B2 (ja) * 2009-06-23 2014-02-19 日本電気株式会社 等化装置、等化方法及びプログラム

Also Published As

Publication number Publication date
CN1128447C (zh) 2003-11-19
EP0881639A2 (en) 1998-12-02
JP3428376B2 (ja) 2003-07-22
CN1501620A (zh) 2004-06-02
DE69834591D1 (de) 2006-06-22
EP0881639A3 (en) 1999-01-13
US6295316B1 (en) 2001-09-25
CN100466508C (zh) 2009-03-04
CN1200603A (zh) 1998-12-02
KR19980087359A (ko) 1998-12-05
EP1460761B1 (en) 2006-05-17
DE69834591T2 (de) 2007-05-10
KR100278536B1 (ko) 2001-03-02
EP1460761A1 (en) 2004-09-22

Similar Documents

Publication Publication Date Title
US6201832B1 (en) Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system
JP3428376B2 (ja) 自動等化システム
JP4201835B2 (ja) データ検出器
JP3638093B2 (ja) 光ディスクの復号装置
JP3688225B2 (ja) デジタルデータ再生装置
US20070286315A1 (en) Digital signal processor, receiver, corrector and methods for the same
JP3683120B2 (ja) クロック再生装置
JP3428329B2 (ja) 波形等化回路
JPH06203476A (ja) 伝送媒体からデジタル信号を入力する可変イコライザ手段を含む入力装置
CN113572489A (zh) 定时恢复装置、抖动减轻电路以及接收器装置
JP4389934B2 (ja) クロック再生回路
KR100393198B1 (ko) E2pr4ml방식의등화기를이용한타이밍복원장치,그에따른타이밍복원방법및최종데이터판정장치
JP3428339B2 (ja) 位相同期制御回路
US6118606A (en) Apparatus for generating a signal whose phase is synchronized with an inputted digital signal
JP3428355B2 (ja) 波形等化回路
JP3060884B2 (ja) 自動等化回路
JP3772602B2 (ja) ディジタル信号再生装置
JP2003308655A (ja) デジタル信号再生装置及びデジタル信号再生方法
JPH09106626A (ja) データ処理装置
JPH10275423A (ja) 波形等化回路
JP2002184125A (ja) ディジタル信号再生装置
JP2002050125A (ja) 記録情報再生装置
JP3994987B2 (ja) 再生装置
JP2006202425A (ja) 磁気テープ再生装置
JP2002042420A (ja) 記録情報再生装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

EXPY Cancellation because of completion of term