JPH1032279A - バンプチップスケール半導体パッケージのバンプ形成方法とその半導体パッケージ及びバンプ - Google Patents

バンプチップスケール半導体パッケージのバンプ形成方法とその半導体パッケージ及びバンプ

Info

Publication number
JPH1032279A
JPH1032279A JP9023144A JP2314497A JPH1032279A JP H1032279 A JPH1032279 A JP H1032279A JP 9023144 A JP9023144 A JP 9023144A JP 2314497 A JP2314497 A JP 2314497A JP H1032279 A JPH1032279 A JP H1032279A
Authority
JP
Japan
Prior art keywords
bump
chip
forming
gold
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9023144A
Other languages
English (en)
Other versions
JP3146345B2 (ja
Inventor
Eikyoku Kyo
榮 旭 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Legrand Korea Co Ltd
Original Assignee
Anam Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960006302A external-priority patent/KR100192758B1/ko
Priority claimed from KR1019960006303A external-priority patent/KR100192759B1/ko
Application filed by Anam Industrial Co Ltd filed Critical Anam Industrial Co Ltd
Publication of JPH1032279A publication Critical patent/JPH1032279A/ja
Application granted granted Critical
Publication of JP3146345B2 publication Critical patent/JP3146345B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ソルダワイヤー及び／又はゴールドワイヤー
を使用して、半導体チップのチップパッド上にテールを
有するバンプを形成させ、このテールを用いてチップバ
ンプを容易で効率的に形成させ得るバンプチップスケー
ル半導体パッケージのバンプ形成方法とその半導体パッ
ケージ及びバンプを提供することである。 【解決手段】 ゴールドワイヤーを使用して半導体チッ
プのチップパッド上に、ゴールドテールを有するゴール
ドバンプを形成させ、前記ゴールドバンプが形成された
半導体チップの上面に樹脂を塗布し硬化させ、コイニン
グ装置で前記ゴールドテールをベンディングさせ、前記
ベンディングされたゴールドテール形成面上にフラック
スを塗布し、所望大きさのソルダボールを前記ゴールド
テール上に位置させ、熱処理手段により前記ゴールドテ
ールをコアとする球体状又は半球体状のチップバンプを
形成させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はバンプチップスケー
ル（Bump ChipScale）半導体パッケージのバンプ形成方
法とその半導体パッケージ及びバンプに関するもので、
より詳しくは、半導体チップのチップパッドにチップバ
ンプを形成してマザーボードに直接実装させることの出
来る軽薄短小型のバンプチップスケール半導体パッケー
ジにおけるバンプ形成方法とその半導体パッケージ及び
バンプに関するものである。
【０００２】
【従来の技術】最近、電子製品の小型化及び多機能化の
傾向は半導体チップの高集積化及び高性能化趨勢に起因
するもので、このような趨勢に応じて半導体パッケージ
も軽薄短小化及び超多ピン化されていく。即ち、半導体
パッケージの大きさを超小型化するとともに高性能化さ
せたパッケージの需要が急増している。従って、入出力
端子としてリードを使用する半導体パッケージの代わり
にソルダボールを使用する半導体パッケージが人気を得
る趨勢にある。
【０００３】ソルダボールを入出力端子として使用する
典型的な半導体パッケージであるＢＧＡ（Ball GridArr
ay）半導体パッケージは既存のリードを入出力端子とし
て使用するＱＦＰ（Quad FlatPackage）に比べてパッケ
ージの大きさ及び集積度が大きく向上されたが、半導体
パッケージの大きさがモルディング領域により比較的大
きくなって、マザーボードへの実装時、依然として大き
な空間を占める問題があるので、最近の小型化趨勢に対
応するには十分に満足したものではなかった。
【０００４】このようなＢＧＡ半導体パッケージは、図
９に示すように、回路パターン７１が外郭に形成された
ＰＣＢ基板７の上面中央部に半導体チップ１がエポキシ
により付着され、半導体チップ１のチップパッドとＰＣ
Ｂ基板７の上面の回路パターン７１とがワイヤー８によ
り電気的に接続され、外部環境から半導体値プログラム
１及びワイヤー８等を保護するため、コンパウンド９で
モルディングされ、前記ＰＣＢ基板７の底面には多数の
入出力端子としてのソルダボール２が付着されている。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うなＢＧＡ半導体パッケージはワイヤーを使用するの
で、ワイヤーのループによりパッケージの面積が大きく
なってパッケージの実装密度を低下させるとともに、マ
ザーボード上の回路パターンの設計余裕度を減少させ、
温度変化によるパッケージ内部の各種素子間の界面剥離
が発生する可能性がある。
【０００６】前記のような従来の諸般問題点を解消する
ため、本発明は従来のソルダワイヤー及び／又はゴール
ドワイヤーを使用して半導体チップのチップパッド上に
テールを有するバンプを形成させ、このテールを用いて
チップバンプを容易に効率的に形成させる。このような
チップバンプ形成方法により製造されるバンプチップス
ケール半導体パッケージはその大きさが半導体チップの
サイズ程度であるので、半導体パッケージを最大に軽薄
短小化することができる。
【０００７】従って、本発明の第１の目的は、従来のソ
ルダワイヤー及び／又はゴールドワイヤーを使用して、
半導体チップのチップパッド上にテールを有するバンプ
を形成させ、このテールを用いてチップバンプを容易で
効率的に形成させ得るバンプチップスケール半導体パッ
ケージのバンプ形成方法を提供することである。
【０００８】本発明の第２目的は、前記第１目的による
チップバンプの形成方法を用いて製造される最大に軽薄
短小化されたバンプチップスケール半導体パッケージを
提供することである。
【０００９】本発明の第３目的は、前記第１目的による
バンプチップスケール半導体パッケージのバンプ形成方
法により形成される入出力端子として使用されるバンプ
を提供することである。
【００１０】
【課題を解決するための手段】本発明に係るバンプチッ
プスケール半導体パッケージのバンプ形成方法は、ボー
ルボンド用ワイヤーボンダとしてのゴールドワイヤーを
使用して半導体チップのチップパッド上に、ゴールドテ
ールを有するゴールドバンプを形成させるゴールドバン
プ形成段階と、前記ゴールドバンプが形成された半導体
チップの上面に樹脂を塗布し硬化させる樹脂コーティン
グ層形成段階と、コイニング装置で前記ゴールドテール
をベンディングさせる湾曲形ゴールドテール形成段階
と、前記湾曲形ゴールドテール形成面上にフラックスを
塗布し、所望大きさのソルダボールを前記ゴールドテー
ル上に位置させるソルダボール位置選定段階と、熱処理
手段により前記ゴールドテールをコアとする球体状又は
半球体状のチップバンプを形成させるバンプ再形成段階
とからなることを特徴とする。
【００１１】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、ソルダボール位
置選定段階の代わりに、湾曲形ゴールドテール形成面上
にフラックスを塗布し、湾曲形ゴールドテールの周囲に
所望の大きさのチップバンプを形成させるに十分な量の
ソルダペーストを塗布するソルダペースト塗布段階を含
むことを特徴とする。
【００１２】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、ソルダボール位
置選定段階の代わりに、湾曲形ゴールドテール形成面上
にフラックスを塗布し、湾曲形ゴールドテール形成面を
下向にしてソルダポットに浸漬させて、前記湾曲形ゴー
ルドテール上にソルダバンプを形成させるソルダバンプ
形成段階を含むことを特徴とする。
【００１３】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、ソルダボール位
置選定段階の代わりに、湾曲形ゴールドテール形成面上
にフラックスを塗布し、湾曲形ゴールドテール形成面を
下向にし、ウェーブソルダリングにより前記湾曲形ゴー
ルドテール上にソルダバンプを形成させるソルダバンプ
形成段階を含むことを特徴とする。
【００１４】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、ゴールドバンプ
形成段階では、ゴールドバンプのゴールドテールを１０
〜３０mil の高さに形成することを特徴とする。
【００１５】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、樹脂コーティン
グ層形成段階において、樹脂コーティング層を形成する
樹脂がポリイミド又はエポキシ樹脂であり、硬化は１５
０〜２４０℃の温度で３０分以上加熱させることにより
成されることを特徴とする。
【００１６】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、フラックスがロ
ジン系フラックスであることを特徴とする。
【００１７】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、バンプ再形成段
階でのバンプ再形成時の熱処理手段が１９０℃以上の対
流オーブン、炉又は赤外線リフロー加熱装置であること
を特徴とする。
【００１８】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、半導体チップが
ソーイング装置で切断される前のウェーハであることを
特徴とする。
【００１９】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、ボールボンド用
ワイヤーボンダとしてのソルダワイヤーを使用して半導
体チップのチップパッド上に、ソルダテールを有するソ
ルダバンプを形成させるソルダバンプ形成段階と、前記
ソルダバンプが形成された半導体チップの上面に樹脂を
塗布し硬化させる樹脂コーティング層形成段階と、熱処
理手段により前記ソルダテールを溶融、冷却して、重力
及び表面張力により球体状又は半球体状に形成させるチ
ップバンプ形成段階とから構成されることを特徴とす
る。
【００２０】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、ソルダバンプ形
成段階が、ゴールドワイヤーを使用して半導体チップの
チップパッド上にゴールドバンプを形成させるゴールド
バンプ形成段階と、ソルダワイヤーを使用して前記ゴー
ルドバンプコア上に、ソルダテールを有するソルダバン
プを形成させるソルダバンプ形成段階とから構成される
ことを特徴とする。
【００２１】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、樹脂コーティン
グ層形成段階に次いでフラックスを塗布するフラックス
塗布段階をさらに含むことを特徴とする。
【００２２】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、フラックスがロ
ジン系フラックスであることを特徴とする。
【００２３】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、ソルダバンプ形
成段階で形成されるソルダバンプのソルダテールを１０
〜３０mil の高さに形成させることを特徴とする。
【００２４】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、樹脂コーティン
グ層形成段階において、樹脂コーティング層を形成する
樹脂がポリイミド又はエポキシ樹脂であり、硬化は１５
０〜２４０℃の温度で３０分以上加熱させることにより
成されることを特徴とする。
【００２５】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、チップバンプ形
成段階での熱処理手段が１９０℃以上の対流オーブン、
炉又は赤外線リフロー加熱装置であることを特徴とす
る。
【００２６】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、半導体チップが
ソーイング装置で切断される前のウェーハであることを
特徴とする。
【００２７】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、チップバンプ形
成段階後、フラックスを塗布し、前記チップバンプの周
囲に所望の大きさのチップバンプを形成させるに十分な
量のソルダペーストを塗布するソルダペースト塗布段階
と、熱処理手段により前記ソルダペーストを溶融、冷却
させてチップバンプの大きさを拡大させるチップバンプ
の直径拡張段階とをさらに含むことを特徴とする。
【００２８】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、チップバンプ形
成段階後、フラックスを塗布し、前記チップバンプの周
囲に所望大きさのチップバンプを形成させるに十分な大
きさのソルダボールを位置させるソルダボール位置選定
段階と、熱処理手段により前記ソルダペーストを溶融、
冷却させてチップバンプの大きさを拡大させるチップバ
ンプの直径拡張段階とをさらに含むことを特徴とする。
【００２９】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、フラックスがロ
ジン系フラックスであることを特徴とする。
【００３０】また、本発明に係るバンプチップスケール
半導体パッケージのバンプ形成方法は、チップバンプの
直径拡張段階での熱処理手段が１９０℃以上の対流オー
ブン、炉又は赤外線リフロー加熱装置であることを特徴
とする。
【００３１】また、本発明に係るバンプチップスケール
半導体パッケージは、多数の導電性電極であるチップパ
ッドと前記多数のチップパッドを除外した部分に形成さ
れるパッシベーション薄膜を一面に有する半導体チップ
と、前記チップパッド上に融着されたゴールドバンプコ
ア及びその周囲を取り囲むソルダバンプでなり、マザー
ボードへの入出力端子として、かつ前記半導体チップを
マザーボードに連結させるジョイントとしてのチップバ
ンプと、前記パッシベーション薄膜上に積層され、前記
チップバンプの下部周囲を取り囲む樹脂コーティング層
とから構成されることを特徴とする。
【００３２】また、本発明に係るバンプチップスケール
半導体パッケージは、ゴールドバンプコアが長さ１０〜
３０mil の範囲のゴールドテールが湾曲された環状コア
であることを特徴とする。
【００３３】また、本発明に係るバンプチップスケール
半導体パッケージは、ゴールドバンプコアがテールのな
いコアであることを特徴とする。
【００３４】また、本発明に係るバンプチップスケール
半導体パッケージは、半導体チップ上のチップバンプ形
成面を除外した半導体チップの５面を取り囲むリッドが
付着されることを特徴とする。
【００３５】また、本発明に係るバンプチップスケール
半導体パッケージは、リッドが金属材リッド又は熱伝導
性に優れたエポキシ系のプラスチックリッドで形成され
ることを特徴とする。
【００３６】また、本発明に係るバンプチップスケール
半導体パッケージは、金属材リッドが銅、銅合金、ステ
ンレス鋼又はスチールであることを特徴とする。
【００３７】また、本発明に係るバンプチップスケール
半導体パッケージは、リッドと半導体チップがエポキシ
樹脂によりボイドの形成なしに接着されることを特徴と
する。
【００３８】また、本発明に係るバンプは、半球体状の
ゴールドバンプと、前記ゴールドバンプの上端に一体に
連結される環状に湾曲されたゴールドテールと、前記ゴ
ールドテールをコアとして前記ゴールドバンプの上端に
球体状又は半球体状に形成されるソルダバンプとからな
ることを特徴とする。
【００３９】また、本発明に係るバンプは、ゴールドテ
ールの全体長さが１０〜３０mil ０の範囲であることを
特徴とする。
【００４０】また、本発明に係るバンプは、半球体状の
ゴールドバンプと、前記ゴールドバンプをコアとして取
り囲み、前記ゴールドバンプの上端に球体状又は半球体
状に形成されるソルダバンプとからなることを特徴とす
る。
【００４１】
【発明の実施の形態】以下、添付図面を参照して本発明
の一実施の形態を詳細に説明する。図１（Ａ）乃至図１
（Ｅ）は本実施の形態の好ましい第１具体例であるバン
プチップスケール半導体パッケージのバンプ形成方法を
段階的に示す説明図で、工程順に説明すると次のようで
あり、参考として、本実施の形態のバンプ形成方法に使
用されるゴールドワイヤー又はソルダワイヤーは全て半
導体パッケージの製造工程のワイヤーボンディング時に
通常使用されるワイヤーボンドで、特別な種類のもので
はない。
【００４２】図１の（Ａ）は半導体チップ１０の一面に
形成されたチップパッド１１上に、コールドワイヤーを
用いて、一端に直線状のコールドテール２２を有するコ
ールドバンプ２１を形成させるゴールドバンプの形成段
階を示す側断面図である。直線状のゴールドテール２２
は後にソルダバンプのコアとして作用するので、５〜４
０mil(1mil＝１／１０００inch）程度の高さ、好ましく
は１０〜３０mil の高さに形成する。又、半導体チップ
２０のチップパッド１１を除外した部分には半導体チッ
プの表面を保護するため、化学的に非反応性で電気絶縁
性であるパッシベーション（Passivation ）薄膜１２が
形成され、これは通常ガラス又はポリイミド等で形成さ
れる。
【００４３】図１の（Ｂ）はゴールドバンプ２１が形成
された半導体チップ１０のパッシベーション薄膜１２上
に樹脂を均一な厚さに塗布し、１５０〜２４０℃程度の
高温で３０分以上加熱して硬化させて樹脂コーティング
層１３を形成させる樹脂コーティング層の形成段階を示
す側断面図である。このような樹脂としては、絶縁性に
優れたものであればどんな種類の樹脂であってもかまわ
ないが、ポリイミド樹脂又はエポキシ樹脂が好ましい。
【００４４】図１の（Ｃ）は樹脂コーティング層１３を
硬化させ、この樹脂コーティング層１３上に露出された
直線状のゴールドテール２２をコイニング（Coining ）
装置５０でベンディングさせて湾曲形ゴールドテール２
３に形成させる湾曲形ゴールドテールの形成段階を示す
側断面図である。
【００４５】図１の（Ｄ）はベンディングされた湾曲形
ゴールドテール２３上にフラックス３５を塗布し、所望
大きさに予め形成させたＳｎ／Ｐｂ系のソルダボール２
８を前記湾曲形ゴールドテール２３上に位置させるソル
ダボールの位置選定段階を示す側断面図である。フラッ
クス３５としては、樹脂系、有機系、又は無機系の多様
な種類が使用できるが、樹脂系であるロジン系フラック
ス（Rosin Base Flux）が好ましい。
【００４６】図１の（Ｅ）は１９０℃以上の高温に維持
された対流オーブン（Oven）、炉（Furnace ）又はＩＲ
リフロー（Reflow）装置中に、前記ソルダ位置段階を経
由した半導体チップ１０を通過させることにより、湾曲
形ゴールドテール２３をコアとする球体状又は半球体状
のチップバンプ２０を再形成させるバンプ再形成段階を
示す側断面図である。
【００４７】次いで、図２の（Ａ）及び図２の（Ｂ）
は、前記第１具体例である本実施の形態のバンプチップ
スケール半導体パッケージのバンプ形成方法を示す図１
（Ａ）乃至図１（Ｅ）のうち、図１の（Ｄ）に示したソ
ルダボール位置選定段階に代替可能な段階を示す本実施
の形態の好ましい第２、第３具体例であるバンプ形成方
法を示す説明図である。
【００４８】図２の（Ａ）はパッシベーション薄膜１２
とその上に積層された樹脂コーティング層１３とが形成
された半導体チップ１０のチップパッド１１上の湾曲形
ゴールドテール２３の上部周囲に所望大きさのチップバ
ンプを形成させるに十分な量のソルダペースト２７をス
テンシル（Stencil ）又はスクリーン（Screen）プリン
ティングにより塗布するソルダペースト塗布段階を示す
側断面図である。フラックスの使用は選択的である。こ
のような本実施の形態のバンプチップスケール半導体パ
ッケージのバンプ形成方法の第２具体例は、第１具体例
の図１の（Ｄ）に示すソルダボール位置選定段階を除外
した残りの段階がすべて同一である。
【００４９】図２の（Ｂ）はパッシベーション薄膜１２
と、その上に積層された樹脂コーティング層１３とが形
成された半導体チップ１０の湾曲形ゴールドテール２３
が形成された面にフラックス３５、好ましくはロジン系
フラックスを塗布した後、湾曲形ゴールドテール２３が
形成された面を下向にしてソルダポット６０に浸漬させ
て、前記湾曲形ゴールドテール２３上にソルダバンプを
形成させるソルダバンプ形成段階を示す側断面図であ
る。このような本実施の形態のバンプチップスケール半
導体パッケージのバンプ形成方法の好ましい第３具体例
は、図１の（Ｄ）に示す第１具体例のソルダボール位置
選定段階を除外した残りの段階が全て同一である。又、
湾曲形ゴールドテール２３をソルダポット６０に浸漬さ
せるに代わって、ウェーブソルダリング（Wave Solderi
ng）により湾曲形ゴールドテール２３にソルダバンプを
形成することもできる。
【００５０】また、本実施の形態のバンプチップスケー
ル半導体パッケージのバンプ形成方法の好ましい第１乃
至第３具体例において、半導体チップ１０単位にチップ
バンプ３０を形成させなく、半導体チップ１０の母材で
あるウェーハ７０（図６参照）状態で直接チップバンプ
２０を形成させた後、ソーイング（Sawing）装置でウェ
ーハを切断して単一バンプチップ半導体パッケージ１０
０（図７のＡ参照）に形成することもでき、これにより
工程効率をかなり高めることができる。
【００５１】前記のような本実施の形態のバンプチップ
スケール半導体パッケージのバンプ形成方法の好ましい
第１乃至第３具体例による段階を経由して形成されるチ
ップバンプ２０は高価のソルダワイヤーに比べてずっと
安価であり、導電性に優れたゴールドワイヤーを用いて
湾曲形ゴールドテール２３を形成させた後、これをコア
として用いて比較的簡単な方法により効率的にチップバ
ンプ２０を形成させることができる。このようなチップ
バンプ２０をチップパッド１１上に形成させた半導体パ
ッケージは、チップバンプ２０が半導体チップ１０の入
出力端子としての機能及びマザーボード上への半導体チ
ップ１０の実装時のジョイントとしての機能を同時に遂
行するので、最大に軽薄短小化されたバンプチップスケ
ール半導体パッケージの実現が可能になる。
【００５２】図３（Ａ）乃至図３（Ｆ）は本実施の形態
のバンプチップスケール半導体パッケージのバンプ形成
方法の好ましい第４具体例を順次示す説明図で、湾曲形
ゴールドテールをチップバンプのコアとして用いる第１
乃至第３具体例とは異なり、ソルダバンプ２５のソルダ
テール２６を熱処理手段により直接溶融、冷却させるこ
とによりチップバンプ２０を形成させる方法を示す。
【００５３】図３の（Ａ）はチップパッド１１を除外し
た領域にパッシベーション薄膜１２が形成された半導体
チップ１０を示す側断面図で、その具体的な事項は図１
の（Ａ）の説明を参照すればよい。図３の（Ｂ）はチッ
プパッド１１上にボールボンド用ワイヤーボンダとして
のソルダワイヤーを用いて、一端に直線状ソルダテール
２６を有するソルダバンプ２５を形成させるソルダバン
プ形成段階を示す側断面図である。直線状ソルダテール
２６は後に適当な直径のチップバンプを形成し得るよ
う、５〜４０mil 、好ましくは１０〜３０mil の高さに
形成することが好ましい。
【００５４】図３の（Ｃ）はソルダバンプ２５が形成さ
れた半導体チップ１０のパッシベーション薄膜１２上に
樹脂を均一な厚さに塗布し、１５０〜２４０℃の高温で
３０分以上加熱して硬化させて樹脂コーティング層１３
を形成させる樹脂コーティング層の形成段階を示す側断
面図で、その具体的な事項は図１の（Ｂ）の場合と同様
である。
【００５５】図３の（Ｄ）は熱処理手段によりソルダテ
ール２６を溶融させてから冷却させる間、重量及び表面
張力によりソルダテール２６が球体状又は半球体状のチ
ップバンプ２０に形成されるチップバンプ形成段階を示
す側断面図である。熱処理手段及びその温度条件は第１
乃至第３具体例の場合と同一である。又、樹脂コーティ
ング層の形成段階後、フラックス３５、好ましくはロジ
ン系フラックスを塗布した後、チップバンプ形成段階を
遂行することもできる。
【００５６】図３の（Ｅ）及び図３の（Ｆ）は本実施の
形態のバンプチップスケール半導体パッケージのバンプ
形成方法により形成されたチップバンプ２０の直径を必
要時に大きく拡大する方法を示すもので、ソルダワイヤ
ーで形成されたチップバンプ２０の大きさが不充分であ
る場合、ロジン系フラックス３５を塗布した後、チップ
バンプ２０上に所望大きさのチップバンプ２０を形成さ
せるに十分な量のソルダペースト２７を塗布するソルダ
ペースト塗布段階、又は所望大きさのチップバンプ２０
を形成させるに十分な直径に予め形成されたソルダボー
ル２８をチップバンプ２０上に位置させるソルダボール
位置選定段階を遂行した後、高温（１９０℃以上）のオ
ーブン又は炉等の熱処理手段によりチップバンプ２０を
再形成してチップバンプ２０の直径を拡大させることが
できる。
【００５７】図４は本実施の形態の第１乃至第４具体例
によるチップバンプ形成方法により形成されたチップバ
ンプ２０の断面図で、バンプチップスケール半導体パッ
ケージの入出力端子用及びマザーボードへのジョイント
用バンプ２０は、半球体状のゴールドバンプ２１と、前
記ゴールドバンプ２１の上端に一体に連結される環状に
湾曲されたゴールドテール２３と、前記ゴールドテール
２３をコアとして前記ゴールドバンプ２１の上端に球体
状又は半球体状に形成されるソルダバンプ２５とからな
る。ゴールドテール２３の伸長時の長さは５〜４０mil
、好ましくは１０〜３０mil の範囲である。
【００５８】第４具体例の変形方法として、図５（Ａ）
乃至図５（Ｃ）に示すように、チップパッド１１上にチ
ップバンプ２０を直接形成しなく、ゴールドワイヤーを
使用して半導体チップ１ーのチップパッド１１上にゴー
ルドテールのないゴールドバンプ２４を形成させるゴー
ルドバンプ形成段階と、ソルダワイヤーを使用して前記
ゴールドバンプ２４のコア上にソルダテール２６を有す
るソルダバンプ２５を形成させるソルダバンプ形成段階
を採択することもできる（図５Ａ参照）。その後、第４
具体例でのチップバンプ形成段階と同一段階によりチッ
プバンプ２０を形成させる（図５Ｂ参照）。又、この場
合においても、第４具体例でと同一のチップバンプの直
径拡大段階を遂行してチップバンプ２０を再形成させる
こともできる。この具体例でのチップバンプ２０は、半
球体状のゴールドバンプコア２４と、前記ゴールドバン
プコア２４を取り囲み、前記ゴールドバンプコア２４の
上端に球体状又は半球体状に形成されるソルダバンプ２
５とからなる（図５Ｃ参照）。
【００５９】図６は本実施の形態のバンプチップスケー
ル半導体パッケージのバンプ形成方法をウェーハ７０に
直接使用して、ウェーハ７０上のバンプチップスケール
半導体パッケージにチップバンプを同時に形成させた
後、これをソーイング装置で切断、分離して単位半導体
チップ１００に製造し得るものを示す説明図で、これに
より製造効率を高めることができる。
【００６０】図７の（Ａ）及び図７の（Ｂ）は本実施の
形態のバンプチップスケール半導体パッケージ１００を
マザーボード４０に覆して実装する状態を順次示す説明
図である。本実施の形態のバンプ形成方法により製造さ
れるバンプチップスケール半導体パッケージ１００は、
多数の導電性電極であるチップパッド１１と前記多数の
チップパッド１１を除外した部分に形成されるパッシベ
ーション薄膜１２とを一面に有する半導体チップ１０
と、チップパッド１１上に融着されたゴールドバンプコ
ア及びその周囲を取り囲むソルダバンプでなり、マザー
ボードへの入出力端子として、かつ前記半導体チップを
マザーボードに連結させるジョイントとしてのチップバ
ンプ２０と、パッシベーション薄膜１２上に積層され、
前記チップバンプ２０の下部周囲を取り囲む樹脂コーテ
ィング層１３とから構成される。ゴールドバンプコアは
長さ５〜４０mil、好ましくは１０〜３０ milの範囲のゴ
ールドテールが湾曲された環状コアであるか又はテール
のないコアである。なお、その他の詳細な事項は先に説
明した内容と同様である。
【００６１】図８は本実施の形態の好ましい一具体例に
よる、リッド３０を被せたバンプチップスケール半導体
パッケージ１００の断面図である。これは、チップバン
プ２０が形成されなかった半導体チップ１０の表面を外
部環境から保護するため、半導体チップ１０の前記チッ
プバンプ２０形成面を除外した５面を取り囲むようにリ
ッド３０を付着したもので、リッド３０は熱伝導性に優
れた金属材又はエポキシ系のプラスチックリッドで形成
される。又、金属材リッドの素材としては、多様な種類
が使用できるが、銅、銅合金、ステンレス鋼又はスチー
ルであることが好ましく、その表面はニッケルで鍍金で
きる。
【００６２】リッド３０の付着においては、その内面を
エポキシ系樹脂等を用いて半導体チップ１０に付着した
後、１００℃以上の高温に露出させてエポキシ系樹脂３
１を全く硬化させた後、半導体チップ１０の側面と金属
又はプラスチックリッド３０の内側面との隙間をボイド
が生じないように充填させる。
【００６３】
【発明の効果】以上説明したように、本発明のバンプチ
ップスケール半導体パッケージのバンプ形成方法は比較
的簡単で効率的であり、安価で遂行することができ、こ
れにより製造されたバンプチップスケール半導体パッケ
ージは半導体チップパッドに直接チップバンプを形成し
て入出力端子として使用することは勿論、マザーボード
への実装時、マザーボードを連結させるジョイントの役
割をするので、パッケージを最大に軽薄短小化し得る効
果がある。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｅ）は、本発明のバンプチップスケ
ール半導体パッケージのバンプ形成方法の一実施の形態
による好ましい第１具体例であるチップバンプ形成方法
を順次示す説明図である。
【図２】（Ａ），（Ｂ）は、本発明のバンプチップスケ
ール半導体パッケージのバンプ形成方法の一実施の形態
による具体例においての図１の（Ｄ）に代替可能な段階
を示すバンプ形成方法を示す説明図である。
【図３】（Ａ）〜（Ｆ）は、本発明のバンプチップスケ
ール半導体パッケージのバンプ形成方法の一実施の形態
の第４具体例によるチップバンプ形成方法を順次示す説
明図である。
【図４】本発明のバンプチップスケール半導体パッケー
ジのバンプ形成方法の一実施の形態の第１乃至第３具体
例によるチップバンプ形成方法により形成されたバンプ
の断面図である。
【図５】（Ａ）〜（Ｃ）は、本発明のバンプチップスケ
ール半導体パッケージのバンプ形成方法の一実施の形態
の第４具体例の変形例によるチップバンプ形成方法によ
り形成されたバンプの断面図である。
【図６】本発明のバンプチップスケール半導体パッケー
ジのバンプ形成方法の一実施の形態をウェーハに直接使
用して多数のバンプ値プログラムスケール半導体パッケ
ージにバンプを同時に形成させた後、これを切断して単
位半導体チップに製造する説明図である。
【図７】（Ａ），（Ｂ）は、本発明の一実施の形態であ
るバンプチップスケール半導体パッケージをマザーボー
ドに実装する状態を順次示す説明図である。
【図８】本発明の一実施の形態であるリッドを被せたバ
ンプチップスケール半導体パッケージの断面図である。
【図９】従来のボールグリッドアレイの断面図である。
【符号の説明】
１０ 半導体チップ １１ チップパッド １２ パッシベーション薄膜 １３ 樹脂コーティング層 ２０ チップバンプ ２１ ゴールドバンプ ２２ 直線状ゴールドテール ２３ 湾曲形ゴールドテール ２４ ゴールドバンプコア ２５ ソルダバンプ ２６ ソルダテール ２７ ソルダペースト ２８ ソルダボール ３０リッド（Lid ） ３１ エポキシ系接着剤 ３２ エポキシ樹脂 ３５ ロジンフラックス ４０ マザーボード ５０ コイニング装置 ６０ ソルダポット（Solder Pot） ７０ ウェーハ １００ バンプチップスケール半導体パッケージ

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 ボールボンド用ワイヤーボンダとしての
    ゴールドワイヤーを使用して半導体チップのチップパッ
    ド上に、ゴールドテールを有するゴールドバンプを形成
    させるゴールドバンプ形成段階と、 前記ゴールドバンプが形成された半導体チップの上面に
    樹脂を塗布し硬化させる樹脂コーティング層形成段階
    と、 コイニング装置で前記ゴールドテールをベンディングさ
    せる湾曲形ゴールドテール形成段階と、 前記湾曲形ゴールドテール形成面上にフラックスを塗布
    し、所望大きさのソルダボールを前記ゴールドテール上
    に位置させるソルダボール位置選定段階と、 熱処理手段により前記ゴールドテールをコアとする球体
    状又は半球体状のチップバンプを形成させるバンプ再形
    成段階とからなることを特徴とするバンプチップスケー
    ル半導体パッケージのバンプ形成方法。
  2. 【請求項２】 ソルダボール位置選定段階の代わりに、
    前記湾曲形ゴールドテール形成面上にフラックスを塗布
    し、湾曲形ゴールドテールの周囲に所望の大きさのチッ
    プバンプを形成させるに十分な量のソルダペーストを塗
    布するソルダペースト塗布段階を含むことを特徴とする
    請求項１記載のバンプチップスケール半導体パッケージ
    のバンプ形成方法。
  3. 【請求項３】 ソルダボール位置選定段階の代わりに、
    前記湾曲形ゴールドテール形成面上にフラックスを塗布
    し、湾曲形ゴールドテール形成面を下向にしてソルダポ
    ットに浸漬させて、前記湾曲形ゴールドテール上にソル
    ダバンプを形成させるソルダバンプ形成段階を含むこと
    を特徴とする請求項１記載のバンプチップスケール半導
    体パッケージのバンプ形成方法。
  4. 【請求項４】 ソルダボール位置選定段階の代わりに、
    前記湾曲形ゴールドテール形成面上にフラックスを塗布
    し、湾曲形ゴールドテール形成面を下向にし、ウェーブ
    ソルダリングにより前記湾曲形ゴールドテール上にソル
    ダバンプを形成させるソルダバンプ形成段階を含むこと
    を特徴とする請求項１記載のバンプチップスケール半導
    体パッケージのバンプ形成方法。
  5. 【請求項５】 ゴールドバンプ形成段階では、ゴールド
    バンプのゴールドテールを１０〜３０mil の高さに形成
    することを特徴とする請求項１乃至４のいずれか記載の
    バンプチップスケール半導体パッケージのバンプ形成方
    法。
  6. 【請求項６】 樹脂コーティング層形成段階において、
    樹脂コーティング層を形成する樹脂がポリイミド又はエ
    ポキシ樹脂であり、硬化は１５０〜２４０℃の温度で３
    ０分以上加熱させることにより成されることを特徴とす
    る請求項４記載のバンプチップスケール半導体パッケー
    ジのバンプ形成方法。
  7. 【請求項７】 フラックスがロジン系フラックスである
    ことを特徴とする請求項４記載のバンプチップスケール
    半導体パッケージのバンプ形成方法。
  8. 【請求項８】 バンプ再形成段階でのバンプ再形成時の
    熱処理手段が１９０℃以上の対流オーブン、炉又は赤外
    線リフロー加熱装置であることを特徴とする請求項４記
    載のバンプチップスケール半導体パッケージのバンプ形
    成方法。
  9. 【請求項９】 前記半導体チップがソーイング装置で切
    断される前のウェーハであることを特徴とする請求項１
    乃至４のいずれか記載のバンプチップスケール半導体パ
    ッケージのバンプ形成方法。
  10. 【請求項１０】 ボールボンド用ワイヤーボンダとして
    のソルダワイヤーを使用して半導体チップのチップパッ
    ド上に、ソルダテールを有するソルダバンプを形成させ
    るソルダバンプ形成段階と、 前記ソルダバンプが形成された半導体チップの上面に樹
    脂を塗布し硬化させる樹脂コーティング層形成段階と、 熱処理手段により前記ソルダテールを溶融、冷却して、
    重力及び表面張力により球体状又は半球体状に形成させ
    るチップバンプ形成段階とから構成されることを特徴と
    するバンプチップスケール半導体パッケージのバンプ形
    成方法。
  11. 【請求項１１】 ソルダバンプ形成段階が、ゴールドワ
    イヤーを使用して半導体チップのチップパッド上にゴー
    ルドバンプを形成させるゴールドバンプ形成段階と、ソ
    ルダワイヤーを使用して前記ゴールドバンプコア上に、
    ソルダテールを有するソルダバンプを形成させるソルダ
    バンプ形成段階とから構成されることを特徴とする請求
    項１０記載のバンプチップスケール半導体パッケージの
    バンプ形成方法。
  12. 【請求項１２】 樹脂コーティング層形成段階に次いで
    フラックスを塗布するフラックス塗布段階をさらに含む
    ことを特徴とする請求項１０又は１１記載のバンプチッ
    プスケール半導体パッケージのバンプ形成方法。
  13. 【請求項１３】 フラックスがロジン系フラックスであ
    ることを特徴とする請求項１２記載のバンプチップスケ
    ール半導体パッケージのバンプ形成方法。
  14. 【請求項１４】 ソルダバンプ形成段階で形成されるソ
    ルダバンプのソルダテールを１０〜３０mil の高さに形
    成させることを特徴とする請求項１０又は１１記載のバ
    ンプチップスケール半導体パッケージのバンプ形成方
    法。
  15. 【請求項１５】 樹脂コーティング層形成段階におい
    て、樹脂コーティング層を形成する樹脂がポリイミド又
    はエポキシ樹脂であり、硬化は１５０〜２４０℃の温度
    で３０分以上加熱させることにより成されることを特徴
    とする請求項１０又は１１記載のバンプチップスケール
    半導体パッケージのバンプ形成方法。
  16. 【請求項１６】 チップバンプ形成段階での熱処理手段
    が１９０℃以上の対流オーブン、炉又は赤外線リフロー
    加熱装置であることを特徴とする請求項１１記載のバン
    プチップスケール半導体パッケージのバンプ形成方法。
  17. 【請求項１７】 前記半導体チップがソーイング装置で
    切断される前のウェーハであることを特徴とする請求項
    １０又は１１記載のバンプチップスケール半導体パッケ
    ージのバンプ形成方法。
  18. 【請求項１８】 チップバンプ形成段階後、フラックス
    を塗布し、前記チップバンプの周囲に所望の大きさのチ
    ップバンプを形成させるに十分な量のソルダペーストを
    塗布するソルダペースト塗布段階と、熱処理手段により
    前記ソルダペーストを溶融、冷却させてチップバンプの
    大きさを拡大させるチップバンプの直径拡張段階とをさ
    らに含むことを特徴とする請求項１４記載のバンプチッ
    プスケール半導体パッケージのバンプ形成方法。
  19. 【請求項１９】 チップバンプ形成段階後、フラックス
    を塗布し、前記チップバンプの周囲に所望大きさのチッ
    プバンプを形成させるに十分な大きさのソルダボールを
    位置させるソルダボール位置選定段階と、熱処理手段に
    より前記ソルダペーストを溶融、冷却させてチップバン
    プの大きさを拡大させるチップバンプの直径拡張段階と
    をさらに含むことを特徴とする請求項１４記載のバンプ
    チップスケール半導体パッケージのバンプ形成方法。
  20. 【請求項２０】 フラックスがロジン系フラックスであ
    ることを特徴とする請求項１８又は１９記載のバンプチ
    ップスケール半導体パッケージのバンプ形成方法。
  21. 【請求項２１】 チップバンプの直径拡張段階での熱処
    理手段が１９０℃以上の対流オーブン、炉又は赤外線リ
    フロー加熱装置であることを特徴とする請求項１８又は
    １９記載のバンプチップスケール半導体パッケージのバ
    ンプ形成方法。
  22. 【請求項２２】 多数の導電性電極であるチップパッド
    と前記多数のチップパッドを除外した部分に形成される
    パッシベーション薄膜を一面に有する半導体チップと、 前記チップパッド上に融着されたゴールドバンプコア及
    びその周囲を取り囲むソルダバンプでなり、マザーボー
    ドへの入出力端子として、かつ前記半導体チップをマザ
    ーボードに連結させるジョイントとしてのチップバンプ
    と、 前記パッシベーション薄膜上に積層され、前記チップバ
    ンプの下部周囲を取り囲む樹脂コーティング層とから構
    成されることを特徴とするバンプチップスケール半導体
    パッケージ。
  23. 【請求項２３】ゴールドバンプコアが長さ１０〜３０mi
    l の範囲のゴールドテールが湾曲された環状コアである
    ことを特徴とする請求項２２記載のバンプチップスケー
    ル半導体パッケージ。
  24. 【請求項２４】 ゴールドバンプコアがテールのないコ
    アであることを特徴とする請求項２２記載のバンプチッ
    プスケール半導体パッケージ。
  25. 【請求項２５】 半導体チップ上のチップバンプ形成面
    を除外した半導体チップの５面を取り囲むリッドが付着
    されることを特徴とする請求項２２記載のバンプチップ
    スケール半導体パッケージ。
  26. 【請求項２６】 前記リッドが金属材リッド又は熱伝導
    性に優れたエポキシ系のプラスチックリッドで形成され
    ることを特徴とする請求項２５記載のバンプチップスケ
    ール半導体パッケージ。
  27. 【請求項２７】 金属材リッドが銅、銅合金、ステンレ
    ス鋼又はスチールであることを特徴とする請求項２６記
    載のバンプチップスケール半導体パッケージ。
  28. 【請求項２８】 リッドと半導体チップがエポキシ樹脂
    によりボイドの形成なしに接着されることを特徴とする
    請求項２５又は２６記載のバンプチップスケール半導体
    パッケージ。
  29. 【請求項２９】 半球体状のゴールドバンプと、前記ゴ
    ールドバンプの上端に一体に連結される環状に湾曲され
    たゴールドテールと、前記ゴールドテールをコアとして
    前記ゴールドバンプの上端に球体状又は半球体状に形成
    されるソルダバンプとからなることを特徴とするバンプ
    チップスケール半導体パッケージの入出力端子用及びマ
    ザーボードへのジョイント用のバンプ。
  30. 【請求項３０】ゴールドテールの全体長さが１０〜３０
    mil ０の範囲であることを特徴とする請求項２９記載の
    バンプチップスケール半導体パッケージの入出力端子用
    及びマザーボードへのジョイント用のバンプ。
  31. 【請求項３１】 半球体状のゴールドバンプと、前記ゴ
    ールドバンプをコアとして取り囲み、前記ゴールドバン
    プの上端に球体状又は半球体状に形成されるソルダバン
    プとからなることを特徴とするバンプチップスケール半
    導体パッケージの入出力端子用及びマザーボードへのジ
    ョイント用のバンプ。
JP02314497A 1996-03-11 1997-01-22 バンプチップスケール半導体パッケージのバンプ形成方法 Expired - Fee Related JP3146345B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1996P6302 1996-03-11
KR1019960006302A KR100192758B1 (ko) 1996-03-11 1996-03-11 반도체패키지의 제조방법 및 구조
KR1996P6303 1996-03-11
KR1019960006303A KR100192759B1 (ko) 1996-03-11 1996-03-11 범프 칩 스케일 패키지의 범프 형성방법

Publications (2)

Publication Number Publication Date
JPH1032279A true JPH1032279A (ja) 1998-02-03
JP3146345B2 JP3146345B2 (ja) 2001-03-12

Family

ID=26631674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02314497A Expired - Fee Related JP3146345B2 (ja) 1996-03-11 1997-01-22 バンプチップスケール半導体パッケージのバンプ形成方法

Country Status (2)

Country Link
US (2) US5908317A (ja)
JP (1) JP3146345B2 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372624B1 (en) 1997-08-04 2002-04-16 Micron Technology, Inc. Method for fabricating solder bumps by wave soldering
US6413797B2 (en) * 1997-10-09 2002-07-02 Rohm Co., Ltd. Semiconductor device and method for making the same
KR100551607B1 (ko) * 1998-01-19 2006-02-13 시티즌 도케이 가부시키가이샤 반도체 패키지
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6930390B2 (en) * 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
US6255208B1 (en) * 1999-01-25 2001-07-03 International Business Machines Corporation Selective wafer-level testing and burn-in
JP3346320B2 (ja) * 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
US6177726B1 (en) * 1999-02-11 2001-01-23 Philips Electronics North America Corporation SiO2 wire bond insulation in semiconductor assemblies
US6365977B1 (en) * 1999-08-31 2002-04-02 International Business Machines Corporation Insulating interposer between two electronic components and process thereof
JP3223283B2 (ja) 1999-09-14 2001-10-29 カシオ計算機株式会社 半導体装置の製造方法
KR20010028754A (ko) * 1999-09-22 2001-04-06 김영환 솔더 조인트 특성을 향상시킨 칩 사이즈 패키지 제조방법
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP3420203B2 (ja) * 2000-10-27 2003-06-23 Ｎｅｃエレクトロニクス株式会社 ハンダバンプの形成方法
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
SG99877A1 (en) * 2001-01-04 2003-11-27 Inst Materials Research & Eng Forming an electrical contact on an electronic component
JP3813079B2 (ja) * 2001-10-11 2006-08-23 沖電気工業株式会社 チップサイズパッケージ
JP2004031825A (ja) * 2002-06-27 2004-01-29 Umc Japan 半導体装置及びその製造方法
US6803303B1 (en) * 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US6841874B1 (en) 2002-11-01 2005-01-11 Amkor Technology, Inc. Wafer-level chip-scale package
US7271497B2 (en) * 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
US20050148111A1 (en) * 2003-12-30 2005-07-07 Texas Instruments Incorporated Method and system for producing resilient solder joints
KR100648039B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US20060216868A1 (en) * 2005-03-25 2006-09-28 Advanced Semiconductor Engineering Inc. Package structure and fabrication thereof
TWI284949B (en) * 2005-09-09 2007-08-01 Chipmos Technologies Inc Bumped structure and its forming method
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20100034692A1 (en) 2008-08-06 2010-02-11 General Electric Company Nickel-base superalloy, unidirectional-solidification process therefor, and castings formed therefrom
US20100071812A1 (en) * 2008-09-25 2010-03-25 General Electric Company Unidirectionally-solidification process and castings formed thereby
MY149251A (en) * 2008-10-23 2013-07-31 Carsem M Sdn Bhd Wafer-level package using stud bump coated with solder
US8766439B2 (en) * 2009-12-10 2014-07-01 International Business Machines Corporation Integrated circuit chip with pyramid or cone-shaped conductive pads for flexible C4 connections and a method of forming the integrated circuit chip
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101695353B1 (ko) * 2010-10-06 2017-01-11 삼성전자 주식회사 반도체 패키지 및 반도체 패키지 모듈
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
KR20130079031A (ko) * 2012-01-02 2013-07-10 삼성전자주식회사 반도체 칩 실장 장치
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9425136B2 (en) * 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9171790B2 (en) * 2012-05-30 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11669281B1 (en) * 2021-11-19 2023-06-06 Meta Platforms, Inc. Count circuit for symbol statistics

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4067104A (en) * 1977-02-24 1978-01-10 Rockwell International Corporation Method of fabricating an array of flexible metallic interconnects for coupling microelectronics components
US4661192A (en) * 1985-08-22 1987-04-28 Motorola, Inc. Low cost integrated circuit bonding process
JPS63114138A (ja) * 1986-10-31 1988-05-19 Hitachi Ltd ワイヤ積層ボンデイング方法
US4752027A (en) * 1987-02-20 1988-06-21 Hewlett-Packard Company Method and apparatus for solder bumping of printed circuit boards
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
US5060843A (en) * 1989-06-07 1991-10-29 Nec Corporation Process of forming bump on electrode of semiconductor chip and apparatus used therefor
JPH0350736A (ja) * 1989-07-18 1991-03-05 Nec Corp 半導体チップのバンプ製造方法
US5504035A (en) * 1989-08-28 1996-04-02 Lsi Logic Corporation Process for solder ball interconnecting a semiconductor device to a substrate using a noble metal foil embedded interposer substrate
JP2836027B2 (ja) * 1989-12-18 1998-12-14 カシオ計算機株式会社 半田バンプの形成方法
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5455461A (en) * 1992-09-21 1995-10-03 Fujitsu Limited Semiconductor device having reformed pad
US5485949A (en) * 1993-04-30 1996-01-23 Matsushita Electric Industrial Co., Ltd. Capillary for a wire bonding apparatus and a method for forming an electric connection bump using the capillary
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
US5585671A (en) * 1994-10-07 1996-12-17 Nagesh; Voddarahalli K. Reliable low thermal resistance package for high power flip clip ICs
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
US5492863A (en) * 1994-10-19 1996-02-20 Motorola, Inc. Method for forming conductive bumps on a semiconductor device
US5650667A (en) * 1995-10-30 1997-07-22 National Semiconductor Corporation Process of forming conductive bumps on the electrodes of semiconductor chips using lapping and the bumps thereby created

Also Published As

Publication number Publication date
US6091141A (en) 2000-07-18
US5908317A (en) 1999-06-01
JP3146345B2 (ja) 2001-03-12

Similar Documents

Publication Publication Date Title
JP3146345B2 (ja) バンプチップスケール半導体パッケージのバンプ形成方法
JPH08510358A (ja) 集積回路チップと基板との相互接続
JP2003152002A (ja) 電子デバイス及び電子デバイス封止方法及び電子デバイス接続方法
US7612435B2 (en) Method of packaging integrated circuits
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JP2003007918A (ja) 回路装置の製造方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
US20070246818A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of electronic device containing additional metal powder component
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JPH1050770A (ja) 半導体装置及びその製造方法
JP4042539B2 (ja) Ｃｓｐ接続方法
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JPH0582713A (ja) マルチチツプモジユール及びその製造方法
JP2002170847A (ja) 半導体装置の製造方法および半導体装置
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JP3508478B2 (ja) 半導体装置の製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH06334113A (ja) マルチチップモジュール
KR100192759B1 (ko) 범프 칩 스케일 패키지의 범프 형성방법
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2001044326A (ja) 半導体装置およびその製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
JPH10125720A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees