JPH10173413A - 結合線路および結合線路の作成方法 - Google Patents

結合線路および結合線路の作成方法

Info

Publication number
JPH10173413A
JPH10173413A JP8335691A JP33569196A JPH10173413A JP H10173413 A JPH10173413 A JP H10173413A JP 8335691 A JP8335691 A JP 8335691A JP 33569196 A JP33569196 A JP 33569196A JP H10173413 A JPH10173413 A JP H10173413A
Authority
JP
Japan
Prior art keywords
resist
microstrip lines
dielectric substrate
interval
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8335691A
Other languages
English (en)
Inventor
Yutaka Sasaki
豊 佐々木
Hidefumi Nakanishi
秀文 中西
Hiroaki Tanaka
裕明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP8335691A priority Critical patent/JPH10173413A/ja
Priority to US08/990,858 priority patent/US6016087A/en
Priority to GB9726549A priority patent/GB2320370B/en
Priority to DE19755961A priority patent/DE19755961C2/de
Publication of JPH10173413A publication Critical patent/JPH10173413A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185—Edge coupled lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguides (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 結合度の強いマイクロストリップの結合線路
を提供する。 【解決手段】 マイクロストリップ線路３と４を、誘電
体基板２と接する部分において電極形成のプロセスにお
ける最小の間隔ｇ１で、表面において間隔ｇ１より小さ
い間隔ｇ２で形成する。 【効果】 ２つのマイクロストリップ線路の結合をより
強くすることができ、さらに、マイクロストリップ線路
の導体損を少なくすることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は結合線路、特に高周
波で用いられる結合線路に関する。
【０００２】
【従来の技術】図４に、従来のマイクロストリップ線路
による結合線路の例を示す。図４は、結合線路の断面形
状である。図４において、結合線路２０は、誘電体基板
２１、マイクロストリップ線路２２および２３、グラン
ド電極２４で構成されている。マイクロストリップ線路
２２と２３の断面形状は矩形で、間隔ｇ３で並べられ、
電磁界によって互いに結合している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
従来例の場合、２つのマイクロストリップ線路の間隔
は、電極形成のプロセスの限界（レジストの露光時の、
フォトマスクの下の非露光部への光の回り込みが問題と
なるサイズ）より小さくすることができず、そのためマ
イクロストリップ線路の間隔に依存する結合度の大きさ
に電極形成のプロセスで決定される限界があった。
【０００４】本発明は上記の問題点を解決するためのも
ので、マイクロストリップ線路の間隔を電極形成のプロ
セスの限界より小さくして、その結合度を大きくした結
合線路、およびその作成方法を提供する。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の結合線路は、底面にグランド電極を設けた
誘電体基板の上面に、２つ以上のマイクロストリップ線
路を近接して並べて配置した結合線路において、２つの
前記マイクロストリップ線路の間の、表面部の間隔を前
記誘電体基板に接する部分の間隔より小さくしたことを
特徴とする。
【０００６】また、本発明の結合線路は、２つの前記マ
イクロストリップ線路の間に誘電体を設けたことを特徴
とする。
【０００７】また、本発明の結合線路の作成方法は、底
面にグランド電極を設けた誘電体基板の上面に、レジス
トを塗布する工程と、前記誘電体基板の上面に塗布した
前記レジストに、フォトマスクを載せて露光する工程
と、前記レジストを現像して、前記誘電体基板の上面か
ら不必要なレジストを取り除く工程と、前記誘電体基板
の上面に、前記レジストと同じ厚さの２本の互いに近接
するストリップ状の電極を形成する工程と、前記誘電体
基板から前記レジストを取り除く工程からなることを特
徴とする。
【０００８】また、本発明の結合線路の作成方法は、底
面にグランド電極を設けた誘電体基板の上面に、レジス
トを塗布する工程と、前記誘電体基板の上面に塗布した
前記レジストに、フォトマスクを載せて露光する工程
と、前記レジストを現像して、前記誘電体基板の上面か
ら不必要なレジストを取り除く工程と、前記誘電体基板
の上面に、前記レジストと同じ厚さの２本の互いに近接
するストリップ状の電極を形成する工程からなることを
特徴とする。
【０００９】このような作成方法によって構成すること
により、本発明の結合線路は、線路の間隔をプロセスの
限界以上に小さくすることができる。
【００１０】
【発明の実施の形態】図１に、本発明の結合線路の一実
施例を示す。図１は、結合線路の断面形状である。図１
において、結合線路１は、誘電体基板２、２本の互いに
平行に近接するマイクロストリップ線路３および４、グ
ランド電極５で構成されている。マイクロストリップ線
路３と４は、誘電体基板２と接する部分において電極形
成のプロセスにおける最小の間隔ｇ１で並べられ、電磁
界によって互いに結合している。
【００１１】ここで、マイクロストリップ線路３および
４の断面形状は、表面部の幅が大きく誘電体基板２に接
する部分の幅が小さい台形状となっている。そのため、
２つのマイクロストリップ線路３と４の、表面部の間隔
ｇ２は、マイクロストリップ線路の電極形成のプロセス
における最小の間隔ｇ１より小さくなっている。
【００１２】このように結合線路を形成することによ
り、マイクロストリップ線路３と４の間隔を、電極形成
のプロセスにおける間隔の最小値より小さくすることが
でき、マイクロストリップ線路３と４の間の静電容量が
大きくなり、結合を強くすることができる。また、マイ
クロストリップ線路３および４の表面部の幅が大きくな
ることによって、その断面積が増え、その分だけ導体損
が少なくなっている。
【００１３】図２に、本発明の結合線路の別の実施例を
示す。図２は、結合線路の断面形状である。図２で、図
１と同一もしくは同等の部分については同じ記号を付
し、説明は省略する。図２において、誘電体基板２の上
面の、マイクロストリップ線路３と４を形成した部分以
外、特にマイクロストリップ線路３と４の間には、マイ
クロストリップ線路３および４と同じ厚みの誘電体１１
が設けられている。
【００１４】このように結合線路を形成することによ
り、マイクロストリップ線路３と４の間の静電容量が大
きくなり、さらに結合を強くすることができる。
【００１５】図３に、本発明の結合線路の作成方法の一
実施例を示す。図３は作成の過程における結合線路の断
面形状を示している。図３で、図１および図２と同一も
しくは同等の部分には同じ記号を付す。
【００１６】以下、図３を用いて本発明の結合線路の作
成方法について説明する。
【００１７】まず、図３（ａ）に示すように、底面にグ
ランド電極５を形成した誘電体基板２を準備し、その上
面にストリップ線路として形成したい電極の厚さとほぼ
同じ厚さのレジスト６を塗布する。・・・（工程１） 次に、レジスト６の上にマイクロストリップ線路３およ
び４の形状に形成されたフォトマスクを置いて露光する
と、図３（ｂ）に示すように、光の当たった部分（マイ
クロストリップ線路を形成する部分）に露光したレジス
ト７が形成される。この時、フォトマスクは電極形成の
プロセスの限界で設計しておくため、間隔ｇ１はこの方
法で作成可能な最小のサイズとなる。・・・（工程２） 次に、図３（ｃ）に示すように、現像によって露光した
レジスト７を取り除く。ここで、工程２の露光条件と本
工程の現像条件を調節することにより、露光したレジス
ト７に隣接する露光していないレジスト６のエッジ部分
も同時に斜めに取り除く。これによって、レジスト６の
露光したレジスト７に接していた部分はすり鉢状にな
る。このすり鉢状の傾きは、工程２の露光の条件によっ
て調節することができる。・・・（工程３） 次に、図３（ｄ）に示すように、誘電体基板２の上の露
光したレジスト８を取り除いた部分に、メッキや蒸着、
スパッタなどによってレジスト６とほぼ同じ、あるいは
それ以下の厚さの、２本の互いに平行に近接するマイク
ロストリップ線路３および４を形成する。この時、マイ
クロストリップ線路３および４の断面形状は、すり鉢の
傾きの分だけ表面部が広がった形になる。その結果、マ
イクロストリップ線路３と４の表面部の間隔ｇ２は、断
面形状の傾きの分だけフォトマスクの限界である間隔ｇ
１より小さくなる。・・・（工程４） 最後に、図３（ｅ）に示すように、溶剤などによって、
誘電体基板２からレジスト６を取り除く。・・・（工程
５） 以上に示したように、工程１から工程５までの５つの工
程によって、図１に示すような、２つのマイクロストリ
ップ線路３と４の間隔が、誘電体基板２に接する部分よ
り表面部の方が小さい結合線路が作成できる。また、工
程５を省略することによって、図２に示すような、２つ
のマイクロストリップ線路３と４の間に誘電体１１を設
けた結合線路が作成できる。この場合、図２の誘電体１
１としてはレジスト６がそのまま使用されることにな
る。そして、これらの実施例において、２つのマイクロ
ストリップ線路３と４の表面部の間隔ｇ２は、フォトマ
スクで作成可能な限界の間隔ｇ１より小さくなる。
【００１８】なお、図３に示した実施例においては、あ
らかじめ底面にグランド電極を形成した誘電体基板を使
用したが、これはマイクロストリップ線路の形成後にグ
ランド電極を形成する方法でも同じ効果がある。
【００１９】このように結合線路を構成することによっ
て、２つのマイクロストリップ線路の電極の表面部の間
隔をフォトマスクで作成可能な限界のサイズより小さく
することができ、これによって２つのマイクロストリッ
プ線路の結合をより強くすることができる。さらに、マ
イクロストリップ線路の断面積が増えることにより、マ
イクロストリップ線路の導体損を少なくすることができ
る。
【００２０】また、特に２つのマイクロストリップ線路
の間に誘電体を設けることにより、その間の静電容量が
増え、２つのマイクロストリップ線路の結合をさらに強
くすることができる。
【００２１】なお、上記の実施例においては、結合する
マイクロストリップ線路の数を２つとしたが、これは３
つ以上であっても同様の作用・効果を生ずる。また、上
記の実施例においては、レジストとして露光した部分を
除去して電極を形成するポジレジストを使用したが、こ
れも露光していない部分を除去して電極を形成するネガ
レジストを使用する方法でも良い。
【００２２】
【発明の効果】本発明の結合線路および結合線路の作成
方法によれば、結合線路を構成する２つのマイクロスト
リップ線路の表面部の間隔を、誘電体基板に接する部分
の間隔より小さく形成することにより、２つのマイクロ
ストリップ線路の間隔を電極形成のプロセスの限界より
小さくし、結合度を大きくすることができる。
【００２３】また、２つのマイクロストリップ線路の間
に誘電体を設けることによって、その結合度をさらに大
きくすることができる。
【図面の簡単な説明】
【図１】本発明の結合線路の一実施例の構成を示す断面
図である。
【図２】本発明の結合線路の別の実施例の構成を示す断
面図である。
【図３】本発明の結合線路の作成の流れを示す図で、
（ａ）はグランド電極を形成した誘電体基板にレジスト
を塗布した状態、（ｂ）はレジストを露光した状態、
（ｃ）は露光したレジストを取り除いた状態、（ｄ）は
レジストを取り除いた部分にマイクロストリップ線路を
形成した状態、（ｅ）は不必要なレジストを取り除いた
状態である。
【図４】従来の結合線路の構成を示す断面図である。
【符号の説明】
１…結合線路 ２…誘電体基板 ３、４…マイクロストリップ線路 ５…グランド電極 ｇ１、ｇ２…間隔

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 底面にグランド電極を設けた誘電体基板
    の上面に、２つ以上のマイクロストリップ線路を近接し
    て並べて配置した結合線路において、 ２つの前記マイクロストリップ線路の間の、表面部の間
    隔を前記誘電体基板に接する部分の間隔より小さくした
    ことを特徴とする結合線路。
  2. 【請求項２】 ２つの前記マイクロストリップ線路の間
    に誘電体を設けたことを特徴とする、請求項１に記載の
    結合線路。
  3. 【請求項３】 底面にグランド電極を設けた誘電体基板
    の上面に、レジストを塗布する工程と、 前記誘電体基板の上面に塗布した前記レジストに、フォ
    トマスクを載せて露光する工程と、 前記レジストを現像して、前記誘電体基板から不必要な
    レジストを取り除く工程と、 前記誘電体基板の上面に、前記レジストと同じ厚さの２
    本の互いに近接するストリップ状の電極を形成する工程
    と、 前記誘電体基板の上面から前記レジストを取り除く工程
    からなることを特徴とする結合線路の作成方法。
  4. 【請求項４】 底面にグランド電極を設けた誘電体基板
    の上面に、レジストを塗布する工程と、 前記誘電体基板の上面に塗布した前記レジストに、フォ
    トマスクを載せて露光する工程と、 前記レジストを現像して、前記誘電体基板から不必要な
    レジストを取り除く工程と、 前記誘電体基板の上面に、前記レジストと同じ厚さの２
    本の互いに近接するストリップ状の電極を形成する工程
    からなることを特徴とする結合線路の作成方法。
JP8335691A 1996-12-16 1996-12-16 結合線路および結合線路の作成方法 Pending JPH10173413A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8335691A JPH10173413A (ja) 1996-12-16 1996-12-16 結合線路および結合線路の作成方法
US08/990,858 US6016087A (en) 1996-12-16 1997-12-15 Coupled microstrip lines
GB9726549A GB2320370B (en) 1996-12-16 1997-12-16 Coupled line and method of producing the same
DE19755961A DE19755961C2 (de) 1996-12-16 1997-12-16 Verfahren zum Herstellen einer gekoppelten Leitung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8335691A JPH10173413A (ja) 1996-12-16 1996-12-16 結合線路および結合線路の作成方法

Publications (1)

Publication Number Publication Date
JPH10173413A true JPH10173413A (ja) 1998-06-26

Family

ID=18291421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8335691A Pending JPH10173413A (ja) 1996-12-16 1996-12-16 結合線路および結合線路の作成方法

Country Status (4)

Country Link
US (1) US6016087A (ja)
JP (1) JPH10173413A (ja)
DE (1) DE19755961C2 (ja)
GB (1) GB2320370B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117513A (ja) * 2017-02-07 2017-06-29 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
CN113038724A (zh) * 2021-03-02 2021-06-25 微智医疗器械有限公司 电路板的制造方法、电路板及电子设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308610A (ja) * 2000-04-20 2001-11-02 Matsushita Electric Ind Co Ltd マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置
JP2002299918A (ja) * 2001-01-29 2002-10-11 Murata Mfg Co Ltd マイクロストリップ線路及びそれを用いた共振素子、フィルタ、高周波回路並びにそれらを用いた電子回路、回路モジュール及び通信装置
WO2009047876A1 (ja) * 2007-10-09 2009-04-16 Panasonic Corporation 回路装置
KR102082778B1 (ko) * 2012-08-27 2020-03-02 삼성디스플레이 주식회사 Ｆｐｃｂ 조립체 및 그것을 채용한 평판 표시 장치
JP7211323B2 (ja) * 2019-10-08 2023-01-24 株式会社村田製作所 インダクタ部品、及びインダクタ部品の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3659228A (en) * 1970-07-30 1972-04-25 Rca Corp Strip-type directional coupler having elongated aperture in ground plane opposite coupling region
DE2601147C2 (de) * 1976-01-14 1985-06-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt In Sandwich-Bauweise hergestellte Mikrowellenschaltung
JPH02140931A (ja) * 1988-07-19 1990-05-30 Univ California 孤立伝送線とその製造方法
US5017509A (en) * 1988-07-19 1991-05-21 Regents Of The University Of California Stand-off transmission lines and method for making same
US5017809A (en) * 1989-10-23 1991-05-21 Advanced Micro Devices, Inc. Method and apparatus for program verification of a field programmable logic device
US5493263A (en) * 1991-07-19 1996-02-20 Fujitsu Limited Microstrip which is able to supply DC bias current
JP3168658B2 (ja) * 1992-01-16 2001-05-21 株式会社村田製作所 方向性結合器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117513A (ja) * 2017-02-07 2017-06-29 大日本印刷株式会社 サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
CN113038724A (zh) * 2021-03-02 2021-06-25 微智医疗器械有限公司 电路板的制造方法、电路板及电子设备

Also Published As

Publication number Publication date
DE19755961A1 (de) 1998-06-25
GB9726549D0 (en) 1998-02-11
DE19755961C2 (de) 2003-10-30
GB2320370A (en) 1998-06-17
GB2320370B (en) 1999-06-02
US6016087A (en) 2000-01-18

Similar Documents

Publication Publication Date Title
JPH10173413A (ja) 結合線路および結合線路の作成方法
JP2735906B2 (ja) ストリップ線路フィルタ
JP3686219B2 (ja) 薄膜回路基板の製造方法
GB1594980A (en) Tuning fork-type quartz crystal vibrator and method of forming the same
JP3132898B2 (ja) 弾性表面波素子の製造方法
JPS58222553A (ja) 半導体装置の製造方法
JPH03241864A (ja) マイクロ波集積回路用キャパシタ
GB2287799A (en) Phase shift mask and method for fabricating the same
JPS6328337B2 (ja)
KR100291825B1 (ko) 콘택홀형성방법
JP2671432B2 (ja) 薄膜素子の製造方法
KR0123846B1 (ko) 크롬마스크 형성방법
JPS60113512A (ja) 弾性表面波フイルタ
JPS5836841B2 (ja) マイクロ波カツプラおよびその製造方法
JPH0468607A (ja) 弾性表面波デバイスの製造方法
KR100323694B1 (ko) 티형 게이트 제조방법
JPS60103818A (ja) 弾性表面波装置の製造方法
JPH0653248A (ja) ゲート電極形成方法
JPH02148721A (ja) レジストパターン形成方法
JPH03186845A (ja) 半導体集積回路用フオトマスク
JPS6328338B2 (ja)
KR20020036139A (ko) 반도체소자의 미세패턴 형성방법
JPH0629148A (ja) コンデンサ素子の製造方法
JPH0318024A (ja) 半導体装置およびその製造方法
JPH06252686A (ja) 二重モード弾性表面波フイルタ及びその製造方法