JPH0629148A - コンデンサ素子の製造方法 - Google Patents
コンデンサ素子の製造方法Info
- Publication number
- JPH0629148A JPH0629148A JP20753192A JP20753192A JPH0629148A JP H0629148 A JPH0629148 A JP H0629148A JP 20753192 A JP20753192 A JP 20753192A JP 20753192 A JP20753192 A JP 20753192A JP H0629148 A JPH0629148 A JP H0629148A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor element
- mother substrate
- manufacturing
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 マザー基板のエッチング工程でエッチング不
良が発生することを防止して、電極の面積精度を向上さ
せるとともに、メタルマスク法により容易に電極を形成
することを可能にする。 【構成】 複数のコンデンサ素子１が切り出されるマザ
ー基板１０の少なくとも一方の主面に関して、一つのコ
ンデンサ素子１用の電極３が隣接するコンデンサ素子１
用の電極３と連続するような電極パターン３ｐを形成す
るとともに、該マザー基板１０を所定の位置でカットす
ることにより、複数のコンデンサ素子１を切り出す。
良が発生することを防止して、電極の面積精度を向上さ
せるとともに、メタルマスク法により容易に電極を形成
することを可能にする。 【構成】 複数のコンデンサ素子１が切り出されるマザ
ー基板１０の少なくとも一方の主面に関して、一つのコ
ンデンサ素子１用の電極３が隣接するコンデンサ素子１
用の電極３と連続するような電極パターン３ｐを形成す
るとともに、該マザー基板１０を所定の位置でカットす
ることにより、複数のコンデンサ素子１を切り出す。
Description
【０００１】
【産業上の利用分野】この発明はコンデンサ素子に関
し、詳しくは、例えば、容量付加型の発振子などに用い
られるコンデンサ素子に関する。
し、詳しくは、例えば、容量付加型の発振子などに用い
られるコンデンサ素子に関する。
【０００２】
【従来の技術】例えば、図５に示すようなコルピッツ型
発振回路においては、インバータ３１の入出力端子間
に、発振子３２及び抵抗体３３が並列に接続されてお
り、インバータ３１の入出力端子とアースとの間にそれ
ぞれ容量Ｃ1，Ｃ2が接続されている。そして、上記のよ
うな発振回路においては、従来、発振子３２と容量
Ｃ1，Ｃ2とを一体的に構成した容量付加型の発振子が用
いられている。
発振回路においては、インバータ３１の入出力端子間
に、発振子３２及び抵抗体３３が並列に接続されてお
り、インバータ３１の入出力端子とアースとの間にそれ
ぞれ容量Ｃ1，Ｃ2が接続されている。そして、上記のよ
うな発振回路においては、従来、発振子３２と容量
Ｃ1，Ｃ2とを一体的に構成した容量付加型の発振子が用
いられている。
【０００３】こうした容量付加型の発振子に用いられる
従来のコンデンサ素子としては、図６及び図７にその平
面図及び断面図を示すようなコンデンサ素子２１が知ら
れている。このコンデンサ素子２１においては、誘電体
基板２２の一方の主面の両端側に、発振子（図示せず）
の入出力端子と接続する一対の方形の入出力電極２３
ａ，２３ｂが形成されており、他方の主面には上記の入
出力電極２３ａ，２３ｂと対向する対向電極（アース電
極を兼ねる）２４が全面に形成されている。従来のコン
デンサ素子は、このような構成をとることにより、入出
力電極２３ａ，２３ｂと対向電極２４との間に所定の容
量を形成している。
従来のコンデンサ素子としては、図６及び図７にその平
面図及び断面図を示すようなコンデンサ素子２１が知ら
れている。このコンデンサ素子２１においては、誘電体
基板２２の一方の主面の両端側に、発振子（図示せず）
の入出力端子と接続する一対の方形の入出力電極２３
ａ，２３ｂが形成されており、他方の主面には上記の入
出力電極２３ａ，２３ｂと対向する対向電極（アース電
極を兼ねる）２４が全面に形成されている。従来のコン
デンサ素子は、このような構成をとることにより、入出
力電極２３ａ，２３ｂと対向電極２４との間に所定の容
量を形成している。
【０００４】そして、上記のようなコンデンサ素子２１
を製造するにあたっては、まず、図８に示すように、一
方の主面の全面に電極２３が形成された誘電体基板２２
の電極２３上にレジスト２７を塗布して電極パターン
（電極）２３ｐ（図９）に対応したレジストパターン２
７ｐを形成する。それから、誘電体基板２２をエッチン
グ液（図示せず）に所定時間浸漬した後、誘電体基板２
２を上方（図９の矢印Ｂの方向）に引き上げて水洗する
ことにより、誘電体基板２２の一方の主面に、図９に示
すような所定の電極パターン２３ｐ（切り出し後に入出
力電極２３ａ，２３ｂとなる）を形成する。それから、
誘電体基板２２の他方の面の全面に電極（図示せず）を
形成することによりマザー基板３０（図９）を作成す
る。
を製造するにあたっては、まず、図８に示すように、一
方の主面の全面に電極２３が形成された誘電体基板２２
の電極２３上にレジスト２７を塗布して電極パターン
（電極）２３ｐ（図９）に対応したレジストパターン２
７ｐを形成する。それから、誘電体基板２２をエッチン
グ液（図示せず）に所定時間浸漬した後、誘電体基板２
２を上方（図９の矢印Ｂの方向）に引き上げて水洗する
ことにより、誘電体基板２２の一方の主面に、図９に示
すような所定の電極パターン２３ｐ（切り出し後に入出
力電極２３ａ，２３ｂとなる）を形成する。それから、
誘電体基板２２の他方の面の全面に電極（図示せず）を
形成することによりマザー基板３０（図９）を作成す
る。
【０００５】なお、マザー基板を作成するにあたって
は、誘電体基板２２の表裏両主面の全面に電極を形成
し、一方の主面の電極上の所定の位置と他方の主面の電
極の全面にレジストを塗布した後、エッチングを施すこ
とにより、図９に示すようなマザー基板３０を作成する
ことも可能である。
は、誘電体基板２２の表裏両主面の全面に電極を形成
し、一方の主面の電極上の所定の位置と他方の主面の電
極の全面にレジストを塗布した後、エッチングを施すこ
とにより、図９に示すようなマザー基板３０を作成する
ことも可能である。
【０００６】それから、上記のようにして作成したマザ
ー基板３０を、図９の矢印Ａの位置でカットすることに
より各コンデンサ素子２１（図６，７）を切り出す。
ー基板３０を、図９の矢印Ａの位置でカットすることに
より各コンデンサ素子２１（図６，７）を切り出す。
【０００７】
【発明が解決しようとする課題】しかし、上記従来の製
造方法においては、図９に示すような電極パターン２３
ｐを形成するために、図８に示すようなレジストパター
ン２７ｐを形成した誘電体基板（マザー基板３０）２２
を、エッチング液に浸漬してエッチングを行うが、レジ
スト２７が電極２３上に縦横に塗布されていることか
ら、レジストパターン２７ｐが形成されていないすべて
の部分にエッチング液が回り込みにくく、図９に示すよ
うに、レジスト２７により覆われていない部分にも電極
２３ｘが残留するというエッチング不良が発生すること
があり、各コンデンサ素子２１を切り出したときに入出
力電極２３ａ，２３ｂの面積が大きくばらつき、目標と
する大きさの静電容量を得ることができない、すなわ
ち、静電容量の集中度が低下するという問題点がある。
造方法においては、図９に示すような電極パターン２３
ｐを形成するために、図８に示すようなレジストパター
ン２７ｐを形成した誘電体基板（マザー基板３０）２２
を、エッチング液に浸漬してエッチングを行うが、レジ
スト２７が電極２３上に縦横に塗布されていることか
ら、レジストパターン２７ｐが形成されていないすべて
の部分にエッチング液が回り込みにくく、図９に示すよ
うに、レジスト２７により覆われていない部分にも電極
２３ｘが残留するというエッチング不良が発生すること
があり、各コンデンサ素子２１を切り出したときに入出
力電極２３ａ，２３ｂの面積が大きくばらつき、目標と
する大きさの静電容量を得ることができない、すなわ
ち、静電容量の集中度が低下するという問題点がある。
【０００８】また、メタルマスク法により電極を形成す
る場合、上記のようなエッチング不良を発生させないよ
うにした場合にも、コンデンサ素子の入出力電極の面積
が小さく、電極面積の精度（面積精度）を高くすること
が困難で、形成される静電容量の微調整も容易ではない
という問題点がある。
る場合、上記のようなエッチング不良を発生させないよ
うにした場合にも、コンデンサ素子の入出力電極の面積
が小さく、電極面積の精度（面積精度）を高くすること
が困難で、形成される静電容量の微調整も容易ではない
という問題点がある。
【０００９】この発明は、上記問題点を解決するもので
あり、マザー基板のエッチング工程におけるエッチング
不良の発生を防止して、電極の面積精度を向上させるこ
とが可能であり、メタルマスク法により容易かつ確実に
電極を形成することが可能なコンデンサ素子の製造方法
を提供することを目的とする。
あり、マザー基板のエッチング工程におけるエッチング
不良の発生を防止して、電極の面積精度を向上させるこ
とが可能であり、メタルマスク法により容易かつ確実に
電極を形成することが可能なコンデンサ素子の製造方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、この発明のコンデンサ素子の製造方法は、両主面に
所定形状の電極パターンが形成されたマザー基板をカッ
トして複数のコンデンサ素子を切り出すようにしたコン
デンサ素子の製造方法において、マザー基板の少なくと
も一方の主面に関して、一つのコンデンサ素子用の電極
が隣接する他のコンデンサ素子用の電極と連続するよう
な電極パターンを形成するとともに、該マザー基板を所
定の位置でカットすることにより、複数のコンデンサ素
子を切り出すことを特徴とする。
に、この発明のコンデンサ素子の製造方法は、両主面に
所定形状の電極パターンが形成されたマザー基板をカッ
トして複数のコンデンサ素子を切り出すようにしたコン
デンサ素子の製造方法において、マザー基板の少なくと
も一方の主面に関して、一つのコンデンサ素子用の電極
が隣接する他のコンデンサ素子用の電極と連続するよう
な電極パターンを形成するとともに、該マザー基板を所
定の位置でカットすることにより、複数のコンデンサ素
子を切り出すことを特徴とする。
【００１１】
【作用】一つのコンデンサ素子用の電極が隣接するコン
デンサ素子用の電極と連続（接続）するように電極パタ
ーンを形成するようにしているため、電極パターンに対
応するレジストパターンを形成してエッチングを施した
場合、電極パターン（及びレジストパターン）が単純で
あるため、エッチング液の回り込みが不十分になること
がなく、エッチング不良の発生を防止して所定の電極パ
ターンを確実に形成することが可能になり、電極の面積
精度のばらつきを抑制することができるようになる。
デンサ素子用の電極と連続（接続）するように電極パタ
ーンを形成するようにしているため、電極パターンに対
応するレジストパターンを形成してエッチングを施した
場合、電極パターン（及びレジストパターン）が単純で
あるため、エッチング液の回り込みが不十分になること
がなく、エッチング不良の発生を防止して所定の電極パ
ターンを確実に形成することが可能になり、電極の面積
精度のばらつきを抑制することができるようになる。
【００１２】また、電極パターンが単純になるため、メ
タルマスク法で電極を形成した場合の電極の面積精度が
向上する。したがって、メタルマスク法で電極を形成す
ることにより、電極の面積精度を低下させることなく製
造工程を合理化することが可能になる。
タルマスク法で電極を形成した場合の電極の面積精度が
向上する。したがって、メタルマスク法で電極を形成す
ることにより、電極の面積精度を低下させることなく製
造工程を合理化することが可能になる。
【００１３】
【実施例】以下、この発明の実施例を図に基づいて説明
する。図１及び図２は、この発明の一実施例にかかるコ
ンデンサ素子の製造方法により作成されたマザー基板の
両主面を示す図であり、図３はマザー基板を作成する過
程で電極上にレジストパターンを形成した状態を示す
図、図４は上記マザー基板から切り出したコンデンサ素
子を示す図である。
する。図１及び図２は、この発明の一実施例にかかるコ
ンデンサ素子の製造方法により作成されたマザー基板の
両主面を示す図であり、図３はマザー基板を作成する過
程で電極上にレジストパターンを形成した状態を示す
図、図４は上記マザー基板から切り出したコンデンサ素
子を示す図である。
【００１４】この実施例においては、まず、図３に示す
ように、一方の主面の全面に電極３が形成された誘電体
基板２の電極３上にレジスト７を塗布して所定のレジス
トパターン７ｐを形成する。そして、これをエッチング
液に所定時間浸漬した後、誘電体基板２をエッチング液
中から上方（図１の矢印Ｂの方向）に引き上げて水洗す
ることにより、誘電体基板２の一方の主面に、図１に示
すような所定の電極パターン３ｐ（切り出されるコンデ
ンサ素子１（図４）の入出力電極３ａ，３ｂとなる）を
形成する。それから、誘電体基板２の他方の面の全面に
電極４（切り出されるコンデンサ素子１（図４）の対向
電極４ａとなる）（図２）を形成することにより、マザ
ー基板１０を作成する。
ように、一方の主面の全面に電極３が形成された誘電体
基板２の電極３上にレジスト７を塗布して所定のレジス
トパターン７ｐを形成する。そして、これをエッチング
液に所定時間浸漬した後、誘電体基板２をエッチング液
中から上方（図１の矢印Ｂの方向）に引き上げて水洗す
ることにより、誘電体基板２の一方の主面に、図１に示
すような所定の電極パターン３ｐ（切り出されるコンデ
ンサ素子１（図４）の入出力電極３ａ，３ｂとなる）を
形成する。それから、誘電体基板２の他方の面の全面に
電極４（切り出されるコンデンサ素子１（図４）の対向
電極４ａとなる）（図２）を形成することにより、マザ
ー基板１０を作成する。
【００１５】なお、誘電体基板２の表裏の両主面の全面
に電極３，４を形成した後、一方の主面側の電極３の所
定の位置と、他方の主面側の電極４の全面にレジストを
塗布した後、エッチングを施すことによっても、図１，
２に示すようなマザー基板１０を作成することができ
る。
に電極３，４を形成した後、一方の主面側の電極３の所
定の位置と、他方の主面側の電極４の全面にレジストを
塗布した後、エッチングを施すことによっても、図１，
２に示すようなマザー基板１０を作成することができ
る。
【００１６】それから、上記のようにして作成したマザ
ー基板１０を、図１の矢印Ａの位置でカットすることに
より、図４に示すように、誘電体基板２の一方の面に入
出力電極３ａ，３ｂが形成され、他方の面全体に対向電
極（アース電極を兼ねる）４ａが形成された個々のコン
デンサ素子１を切り出す。
ー基板１０を、図１の矢印Ａの位置でカットすることに
より、図４に示すように、誘電体基板２の一方の面に入
出力電極３ａ，３ｂが形成され、他方の面全体に対向電
極（アース電極を兼ねる）４ａが形成された個々のコン
デンサ素子１を切り出す。
【００１７】上記実施例のコンデンサ素子の製造方法に
よれば、マザー基板１０の電極パターン３ｐ（及びレジ
ストパターン７ｐ）の形状が単純であるため、エッチン
グ工程において、エッチング液の回り込みが不十分にな
ることがなく、エッチング不良の発生を防止して、所定
の電極パターン３ｐを確実に形成することが可能にな
り、入出力電極３ａ，３ｂの面積精度のばらつきを抑制
することができるようになる。
よれば、マザー基板１０の電極パターン３ｐ（及びレジ
ストパターン７ｐ）の形状が単純であるため、エッチン
グ工程において、エッチング液の回り込みが不十分にな
ることがなく、エッチング不良の発生を防止して、所定
の電極パターン３ｐを確実に形成することが可能にな
り、入出力電極３ａ，３ｂの面積精度のばらつきを抑制
することができるようになる。
【００１８】また、この発明のコンデンサ素子の製造方
法によれば、マザー基板１０の電極パターン３ｐの形状
が単純になるため、メタルマスク法で電極を形成した場
合の電極の面積精度が向上する。したがって、メタルマ
スク法で電極を形成することにより、電極の面積精度を
低下させることなく製造工程を合理化することが可能に
なる。
法によれば、マザー基板１０の電極パターン３ｐの形状
が単純になるため、メタルマスク法で電極を形成した場
合の電極の面積精度が向上する。したがって、メタルマ
スク法で電極を形成することにより、電極の面積精度を
低下させることなく製造工程を合理化することが可能に
なる。
【００１９】さらに、上記実施例のコンデンサ素子の製
造方法によれば、カット幅、すなわち、切り出される個
々のコンデンサ素子１の幅Ｗ（図１，図４）を調節する
ことにより、形成される静電容量の大きさを微調整する
ことができる。
造方法によれば、カット幅、すなわち、切り出される個
々のコンデンサ素子１の幅Ｗ（図１，図４）を調節する
ことにより、形成される静電容量の大きさを微調整する
ことができる。
【００２０】なお、この発明は、上記実施例に限定され
るものではなく、発明の要旨の範囲内において種々の応
用，変形を加えることが可能である。
るものではなく、発明の要旨の範囲内において種々の応
用，変形を加えることが可能である。
【００２１】
【発明の効果】上述のように、この発明のコンデンサ素
子の製造方法は、一つのコンデンサ素子用の電極が隣接
するコンデンサ素子用の電極と連続するような電極パタ
ーンを有するマザー基板を所定の位置でカットすること
により、複数のコンデンサ素子を切り出すようにしてい
るので、マザー基板の電極パターンを単純化して、エッ
チング工程におけるエッチング液の回り込みをよくする
ことが可能になり、エッチング不良の発生を防止して、
所定の電極パターンを確実に形成することが可能にな
る。
子の製造方法は、一つのコンデンサ素子用の電極が隣接
するコンデンサ素子用の電極と連続するような電極パタ
ーンを有するマザー基板を所定の位置でカットすること
により、複数のコンデンサ素子を切り出すようにしてい
るので、マザー基板の電極パターンを単純化して、エッ
チング工程におけるエッチング液の回り込みをよくする
ことが可能になり、エッチング不良の発生を防止して、
所定の電極パターンを確実に形成することが可能にな
る。
【００２２】また、この発明のコンデンサ素子の製造方
法によれば、マザー基板の電極パターンが単純化され、
メタルマスク法で電極を形成した場合の電極の面積精度
が向上するため、メタルマスク法で電極を形成すること
により、電極の面積精度を低下させることなく製造工程
を合理化することができる。
法によれば、マザー基板の電極パターンが単純化され、
メタルマスク法で電極を形成した場合の電極の面積精度
が向上するため、メタルマスク法で電極を形成すること
により、電極の面積精度を低下させることなく製造工程
を合理化することができる。
【００２３】さらに、この発明のコンデンサ素子の製造
方法によれば、コンデンサ素子のカット幅を調節するこ
とにより、形成される静電容量の大きさを容易に微調整
することができる。
方法によれば、コンデンサ素子のカット幅を調節するこ
とにより、形成される静電容量の大きさを容易に微調整
することができる。
【図１】この発明の一実施例にかかるコンデンサ素子の
製造方法の一工程で作成されたマザー基板の一方の主面
の電極パターンを示す平面図である。
製造方法の一工程で作成されたマザー基板の一方の主面
の電極パターンを示す平面図である。
【図２】この発明の一実施例にかかるコンデンサ素子の
製造方法の一工程で作成されたマザー基板の他方の主面
を示す平面図である。
製造方法の一工程で作成されたマザー基板の他方の主面
を示す平面図である。
【図３】この発明の一実施例にかかるコンデンサ素子の
製造方法の一工程で誘電体基板の電極上にレジストパタ
ーンを形成した状態を示す平面図である。
製造方法の一工程で誘電体基板の電極上にレジストパタ
ーンを形成した状態を示す平面図である。
【図４】この発明の一実施例にかかるコンデンサ素子の
製造方法により製造したコンデンサ素子を示す斜視図で
ある。
製造方法により製造したコンデンサ素子を示す斜視図で
ある。
【図５】コンデンサ素子が用いられる発振回路を示す図
である。
である。
【図６】従来のコンデンサ素子を示す平面図である。
【図７】従来のコンデンサ素子を示す断面図である。
【図８】従来のコンデンサ素子の製造方法の一工程で誘
電体基板の電極上にレジストパターンを形成した状態を
示す平面図である。
電体基板の電極上にレジストパターンを形成した状態を
示す平面図である。
【図９】従来のコンデンサ素子の製造方法の一工程で作
成されたマザー基板の一方の主面の電極パターンを示す
平面図である。
成されたマザー基板の一方の主面の電極パターンを示す
平面図である。
１ コンデンサ素子 ２ 誘電体基板 ３ａ，３ｂ 入出力電極 ４ａ 対向電極 ３，４ 電極 ３ｐ 電極パターン １０ マザー基板
Claims (1)
- 【請求項１】 両主面に所定形状の電極パターンが形成
されたマザー基板をカットして複数のコンデンサ素子を
切り出すようにしたコンデンサ素子の製造方法におい
て、マザー基板の少なくとも一方の主面に関して、一つ
のコンデンサ素子用の電極が隣接する他のコンデンサ素
子用の電極と連続するような電極パターンを形成すると
ともに、該マザー基板を所定の位置でカットすることに
より、複数のコンデンサ素子を切り出すことを特徴とす
るコンデンサ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20753192A JPH0629148A (ja) | 1992-07-09 | 1992-07-09 | コンデンサ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20753192A JPH0629148A (ja) | 1992-07-09 | 1992-07-09 | コンデンサ素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629148A true JPH0629148A (ja) | 1994-02-04 |
Family
ID=16541270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20753192A Withdrawn JPH0629148A (ja) | 1992-07-09 | 1992-07-09 | コンデンサ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629148A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015008A (en) * | 1997-07-14 | 2000-01-18 | Mitsubishi Electric Home Appliance Co., Ltd. | Heat radiating plate |
| US8518544B2 (en) | 2010-02-03 | 2013-08-27 | Asahi Glass Company, Limited | Glass plate and process for producing glass plate |
-
1992
- 1992-07-09 JP JP20753192A patent/JPH0629148A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6015008A (en) * | 1997-07-14 | 2000-01-18 | Mitsubishi Electric Home Appliance Co., Ltd. | Heat radiating plate |
| US8518544B2 (en) | 2010-02-03 | 2013-08-27 | Asahi Glass Company, Limited | Glass plate and process for producing glass plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3760471A (en) | Method of making an electromechanical filter | |
| US3542654A (en) | Process of making an rc circuit and calibrating same | |
| JP2000156626A (ja) | 圧電共振子及びその製造方法 | |
| DE10142158A1 (de) | Piezoelektrischer Resonator und elektronische Vorrichtung, die denselben enthält | |
| JPH10150308A (ja) | 積層型電子部品 | |
| JPH0629148A (ja) | コンデンサ素子の製造方法 | |
| KR100278340B1 (ko) | 집적 전압 분할기 | |
| US4463218A (en) | Switching electrode portion of a circuit board for an electronic watch | |
| JPH11234084A (ja) | 圧電共振子とその製造方法及びその共振周波数調整方法 | |
| JP3686219B2 (ja) | 薄膜回路基板の製造方法 | |
| JPH10173413A (ja) | 結合線路および結合線路の作成方法 | |
| GB1594980A (en) | Tuning fork-type quartz crystal vibrator and method of forming the same | |
| JPH07221266A (ja) | Ｍｉｍキャパシタ及びその製造方法，並びに半導体装置の製造方法 | |
| JPS5942965B2 (ja) | インタ−デイジタル構造のキヤパシタの製作方法 | |
| JPH1074667A (ja) | Ｌｃ回路及びその容量調整方法 | |
| JP3060389B2 (ja) | コンデンサー | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPH0637567A (ja) | 厚み系水晶振動子の電極形成方法 | |
| JP3255456B2 (ja) | 超薄板圧電共振子素板の製造方法 | |
| JPH09191018A (ja) | 半導体装置およびその製造方法 | |
| JP3116473B2 (ja) | リアクタンス基板の製造方法及び誘電体フィルタの製造方法 | |
| JPS6243902A (ja) | トリプレ−ト型フイルタ | |
| JPH09186047A (ja) | コンデンサの容量調整方法及び発振器の周波数調整方法 | |
| JPH03261202A (ja) | マイクロ波半導体装置 | |
| JPS63204742A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |