JPH0318024A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH0318024A JPH0318024A JP15189489A JP15189489A JPH0318024A JP H0318024 A JPH0318024 A JP H0318024A JP 15189489 A JP15189489 A JP 15189489A JP 15189489 A JP15189489 A JP 15189489A JP H0318024 A JPH0318024 A JP H0318024A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit element
- electric field
- semiconductor device
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims abstract description 13
- 230000005685 electric field effect Effects 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims 3
- 230000000087 stabilizing effect Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、回路素子に対して、外部からの電界効果をな
くした半導体装置及び回路素子以外のダミーパターンを
形成することにより、ドライエッチングを安定させる半
導体装置の製造方法に関するものである。
くした半導体装置及び回路素子以外のダミーパターンを
形成することにより、ドライエッチングを安定させる半
導体装置の製造方法に関するものである。
従来の技術
近年、半導体装置の製造に釦けるエッチング工程には、
ドライエッチングという方法が一般に利用されている。
ドライエッチングという方法が一般に利用されている。
以下に従来の半導体装置の製造方法について説明する。
第３図，第４図は従来の半導体装置の製造方法に釦ける
レジストパターンとエッチング後パターンを示すもので
ある。第３図はレジヌトパターンが点在しているもので
、１は回路素子のレジストパターン、２はドライエッチ
ング後パターンである。第４図はレジストパターンが緻
密なもので、３は回路素子のレジヌトパターン、４はド
ライエッチング後パターンである。
レジストパターンとエッチング後パターンを示すもので
ある。第３図はレジヌトパターンが点在しているもので
、１は回路素子のレジストパターン、２はドライエッチ
ング後パターンである。第４図はレジストパターンが緻
密なもので、３は回路素子のレジヌトパターン、４はド
ライエッチング後パターンである。
このようなレジストパターンの密度が異なったものでも
、同じ条件でエッチングを行っている。
、同じ条件でエッチングを行っている。
発明が解決しようとする課題
しかしながら上記の従来の方法では、第３図，第４図の
ようなレジヌトパターンの密度の違い，あるいは，同時
処理の枚数の違いによって、同じ条件でエッチングを行
っても、サイドエッチ量に差異が生じてし１うという欠
点があった。反応ガヌをプラズマ化し、その中のラジカ
ルやイオンをエッチング膜と反応させることによ９工・
フチングを行うドライエッチングでは、第４図（２Ｌ）
のようにレジストパターンの緻密なものは，第４図（ｂ
）のような所望のパターン形状を得ることができるが、
第３図（＆）のようにレジストパターンが点在シている
ものでは、第３図（ｂ）のような細いパターン形状しか
得ることはできない。これは，エッチング時に各パター
ンに電界の集中が起こるためである。
ようなレジヌトパターンの密度の違い，あるいは，同時
処理の枚数の違いによって、同じ条件でエッチングを行
っても、サイドエッチ量に差異が生じてし１うという欠
点があった。反応ガヌをプラズマ化し、その中のラジカ
ルやイオンをエッチング膜と反応させることによ９工・
フチングを行うドライエッチングでは、第４図（２Ｌ）
のようにレジストパターンの緻密なものは，第４図（ｂ
）のような所望のパターン形状を得ることができるが、
第３図（＆）のようにレジストパターンが点在シている
ものでは、第３図（ｂ）のような細いパターン形状しか
得ることはできない。これは，エッチング時に各パター
ンに電界の集中が起こるためである。
本発明は上記従来の課題を解決するもので、全ての回路
素子のパターン形成にかいて、所望の形状を得ることの
できる半導体装置の製造方法を提供することを目的とす
る。
素子のパターン形成にかいて、所望の形状を得ることの
できる半導体装置の製造方法を提供することを目的とす
る。
課題を解決するために本発明の半導体装置の製造方法は
、本来の回路素子以外にダミーのパターンを形成するこ
とにより、各パターンへの電界効果を一定にする構成を
有している。
、本来の回路素子以外にダミーのパターンを形成するこ
とにより、各パターンへの電界効果を一定にする構成を
有している。
作用
この構成によれば、本来の回路素子の配置状態が変化し
ても、ダミーパターンが存在することで電界の集中が起
こらず、電界効果が一定となシ、同じ条件でエッチング
を行っても所望のパターン形状を得ることができる。
ても、ダミーパターンが存在することで電界の集中が起
こらず、電界効果が一定となシ、同じ条件でエッチング
を行っても所望のパターン形状を得ることができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の第１の実施例における半導体装置の製
造方法のレジヌトパターンとドライエッチング後パター
ンを示すものである。
造方法のレジヌトパターンとドライエッチング後パター
ンを示すものである。
第１図において、１１Ｆｉ回路素子のレジストパターン
、１２はダミーのレジヌトパターン、１３はドライエッ
チング後パターンである。
、１２はダミーのレジヌトパターン、１３はドライエッ
チング後パターンである。
第１図（ａ）のように，ダミーのレジヌトパターンを形
成することにより，第４図（ａｌとほぼ同じレジス｝／
＜ターンの密度にする。これにより、両者の各パターン
に対する電界効果はほぼ等しくなシ、ドライエッチング
後は，各々、第１図（ｂ）．第４図｛−のような所望の
パターン形状を得ることができる。
成することにより，第４図（ａｌとほぼ同じレジス｝／
＜ターンの密度にする。これにより、両者の各パターン
に対する電界効果はほぼ等しくなシ、ドライエッチング
後は，各々、第１図（ｂ）．第４図｛−のような所望の
パターン形状を得ることができる。
以下本発明の第２の実施例について図面を参照しながら
説明する。
説明する。
第２図は本発明の第２の実施例を示す半導体装置のレジ
ストパターン図である。
ストパターン図である。
同図にかいて、２１は回路素子のレジストパターン、２
２はダミーのレジヌトパターン、２３は下層または上層
に形成される回路素子で、以上は第１図（ａ）の構成と
同様なものである。第１図（ａ）の構成と異なるのは、
ダミーのレジストパターンの範囲が、本エッチング膜の
下層１たは上層に形成される回路素子の一部あるいは全
部に重なっている点と、形成されるダミーパターンが、
同半導体装置の特定電位に直接あるいは間接的に接続さ
れる点である。
２はダミーのレジヌトパターン、２３は下層または上層
に形成される回路素子で、以上は第１図（ａ）の構成と
同様なものである。第１図（ａ）の構成と異なるのは、
ダミーのレジストパターンの範囲が、本エッチング膜の
下層１たは上層に形成される回路素子の一部あるいは全
部に重なっている点と、形成されるダミーパターンが、
同半導体装置の特定電位に直接あるいは間接的に接続さ
れる点である。
上記のように構成された半導体装置では、同半導体装置
の回路素子の下部筐たは上部からの電界効果が，ダミー
のパターンによって打ち消され，ダミーパターンと重な
った回路素子の外部電界による誤動作を防ぐことができ
る。
の回路素子の下部筐たは上部からの電界効果が，ダミー
のパターンによって打ち消され，ダミーパターンと重な
った回路素子の外部電界による誤動作を防ぐことができ
る。
発明の効果
以上のように本発明は、本来の回路素子以外のＦミーパ
ｐ−ンを形成することにょシ、各パターンへの電界効果
を一定にして安定したエッチングパターン形状を得るこ
とができる優れた半導体装置の製造と、ダξ−パターン
により，外部電界を遮断した優れた半導体装置を実現で
きるものである。
ｐ−ンを形成することにょシ、各パターンへの電界効果
を一定にして安定したエッチングパターン形状を得るこ
とができる優れた半導体装置の製造と、ダξ−パターン
により，外部電界を遮断した優れた半導体装置を実現で
きるものである。
第１図は本発明の第１の実施例にかける半導体装置の製
造方法のレジヌトパターンとドライエッチング後パター
ンを示す平面図、第２図は本発明の第２の実施例にかけ
る半導体装置のレジストパターンと下層壕たは上層の回
路素子を示す平面図、第３図，第４図は従来の半導体装
置の製造方法のレジストパターンとドライエッチング後
パターンを示す平面図である。 １・・・・・・回路素子のレジヌトパターン，２・・・
・・・ドライエッチング後パターン、３・・・・・・レ
ジヌトパターン、４・・・・・・ドライエッチンク後ハ
ターン．１１・・・・・・回路素子のレジヌトパターン
，１２・・・・・・ダミーのレジストパターン、１３・
・・・・・ドライエ．ンチンング後パターン，２１・・
・・・・回路素子のレジヌトノ｛ターン，２２・・・・
・・ダミーのレジヌトパターン、２３・・・・・・下層
筐たは上層の回路素子。
造方法のレジヌトパターンとドライエッチング後パター
ンを示す平面図、第２図は本発明の第２の実施例にかけ
る半導体装置のレジストパターンと下層壕たは上層の回
路素子を示す平面図、第３図，第４図は従来の半導体装
置の製造方法のレジストパターンとドライエッチング後
パターンを示す平面図である。 １・・・・・・回路素子のレジヌトパターン，２・・・
・・・ドライエッチング後パターン、３・・・・・・レ
ジヌトパターン、４・・・・・・ドライエッチンク後ハ
ターン．１１・・・・・・回路素子のレジヌトパターン
，１２・・・・・・ダミーのレジストパターン、１３・
・・・・・ドライエ．ンチンング後パターン，２１・・
・・・・回路素子のレジヌトノ｛ターン，２２・・・・
・・ダミーのレジヌトパターン、２３・・・・・・下層
筐たは上層の回路素子。
Claims (2)
- （１）一つ以上のダミーパターンを半導体基板表面にお
いて一種類の電位に固定することにより、前記半導体基
板から成る半導体装置の外部からの電界効果をなくすこ
とを特徴とする半導体装置。 - （２）ドライエッチングにより半導体基板表面に回路素
子のパターンを形成する際、前記回路素子以外に一つ以
上のダミーパターンを形成し、エッチング時の前記各パ
ターンへの電界効果を一定にして、エッチングレートを
安定させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189489A JPH0318024A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15189489A JPH0318024A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0318024A true JPH0318024A (ja) | 1991-01-25 |
Family
ID=15528523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15189489A Pending JPH0318024A (ja) | 1989-06-14 | 1989-06-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0318024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589706A (en) * | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
-
1989
- 1989-06-14 JP JP15189489A patent/JPH0318024A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5589706A (en) * | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0318024A (ja) | 半導体装置およびその製造方法 | |
| JPS63211739A (ja) | 半導体装置 | |
| JPH02260441A (ja) | 半導体素子 | |
| JP2004012722A (ja) | フォトマスク及びパターン作製方法及び半導体装置 | |
| JPH02271680A (ja) | 半導体構造に於けるメサ製造方法 | |
| US5576124A (en) | Phase shift mask and method for fabricating the same | |
| KR920017256A (ko) | 반도체 집적회로의 제조방법 | |
| JPS57167659A (en) | Manufacture of semiconductor device | |
| JPH01186624A (ja) | 半導体装置の製造方法 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JPH0564850B2 (ja) | ||
| KR960004820Y1 (ko) | 포토레지스트 패턴 구조 | |
| KR950010857B1 (ko) | 배선 패턴 형성방법 | |
| JPS6221260A (ja) | 半導体装置の製造方法 | |
| JPH06204217A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH03185444A (ja) | 半導体装置の製造方法 | |
| KR20020045730A (ko) | 반도체 소자의 미세패턴을 형성하기 위한 마스크 및 그형성방법 | |
| JPS58176963A (ja) | 半導体装置 | |
| JPH0291920A (ja) | 半導体装置の最小接続窓の形成方法 | |
| JPS62164290A (ja) | 磁気バブルメモリ素子形成方法 | |
| KR20020053475A (ko) | 이중 노광을 이용한 콘택홀 형성 방법 | |
| KR19980037967A (ko) | 반도체장치의 미세 콘택 형성방법 | |
| JPS62299069A (ja) | イメ−ジセンサ及びその製造方法 | |
| JPS6336546A (ja) | 半導体装置の配線構造体およびその製造方法 |