DE19755961A1 - Gekoppelte Leitung und Verfahren zum Herstellen derselben - Google Patents
Gekoppelte Leitung und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE19755961A1 DE19755961A1 DE19755961A DE19755961A DE19755961A1 DE 19755961 A1 DE19755961 A1 DE 19755961A1 DE 19755961 A DE19755961 A DE 19755961A DE 19755961 A DE19755961 A DE 19755961A DE 19755961 A1 DE19755961 A1 DE 19755961A1
- Authority
- DE
- Germany
- Prior art keywords
- resist
- dielectric substrate
- microstrip lines
- coupled line
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
- H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
- H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
- H01P5/185—Edge coupled lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0239—Signal transmission by AC coupling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Waveguides (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine gekoppelte
Leitung und spezieller auf eine gekoppelte Leitung zur Ver
wendung bei hohen Frequenzen.
Fig. 4 ist eine Querschnittansicht einer herkömmlichen ge
koppelten Leitung, die Mikrostreifenleitungen umfaßt. Wie in
Fig. 4 gezeigt ist, weist eine gekoppelte Leitung 20 ein di
elektrisches Substrat 21, Mikrostreifenleitungen 22 und 23
und eine Masseelektrode 24 auf. Die Mikrostreifenleitungen
22 und 23 besitzen einen rechteckigen Querschnitt, sind mit
einem Zwischenraum g3 zwischen denselben angeordnet und sind
elektromagnetisch miteinander gekoppelt.
Es ist jedoch bei dem oben beschriebenen Stand der Technik
unmöglich, den Zwischenraum zwischen zwei Mikrostreifenlei
tungen kleiner zu machen als den kleinsten Zwischenraum, der
durch ein herkömmliches Elektrodenbildungsverfahren erhalten
werden kann. Dies ist der Fall, da Licht in den Bereich un
ter der Photomaske, der unbelichtet bleiben soll, um den
Zwischenraum zwischen den Mikrostreifenleitungen zu erzeu
gen, eindringt, wenn das Resist benachbart zu der Photomaske
belichtet wird. Folglich wird auch dieser Bereich belichtet,
wobei es unmöglich ist, den Zwischenraum herzustellen. Daher
ist der Kopplungsgrad zwischen den Mikrostreifenleitungen,
der von dem Zwischenraum zwischen denselben abhängt, durch
das Elektrodenbildungsverfahren begrenzt.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine
gekoppelte Leitung zu schaffen, die einen erhöhten Kopp
lungsgrad ermöglicht.
Diese Aufgabe wird durch eine gekoppelte Leitung gemäß Pa
tentanspruch 1 gelöst.
Eine weitere Aufgabe der vorliegenden Erfindung besteht da
rin, ein Verfahren zum Herstellen einer solchen gekoppelten
Leitung zu schaffen.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 3 ge
löst.
Die vorliegende Erfindung ist in der Lage, das oben genannte
Problem zu lösen. Die Erfindung schafft eine gekoppelte Lei
tung, bei der der Kopplungsgrad zwischen Mikrostreifenleit
ungen erhöht ist, indem der Zwischenraum zwischen denselben
kleiner gemacht wird als der kleinste mögliche Zwischenraum,
der bei einem herkömmlichen Elektrodenbildungsverfahren er
halten werden kann. Die vorliegende Erfindung schafft ferner
ein Verfahren zum Herstellen einer solchen gekoppelten Lei
tung.
Um das oben genannte Ergebnis zu erzielen, schafft die vor
liegende Erfindung gemäß einem ersten Aspekt eine gekoppelte
Leitung mit zwei oder mehr Mikrostreifenleitungen, die be
nachbart auf der oberen Oberfläche eines dielektrischen Sub
strats angeordnet sind, das eine Masseelektrode auf der un
teren Oberfläche desselben aufweist, wobei der Zwischenraum
zwischen jeweiligen oberen Seiten der Mikrostreifenleitungen
kleiner ist als der Zwischenraum zwischen jeweiligen unteren
Seiten derselben, die in Kontakt mit dem dielektrischen Sub
strat sind.
Vorzugsweise ist ein Dielektrikum zwischen den benachbarten
Mikrostreifenleitungen vorgesehen.
Die Erfindung schafft gemäß einem weiteren Aspekt ein Ver
fahren zum Herstellen einer gekoppelten Leitung, das folgen
de Schritte aufweist: Aufbringen eines Resists auf die obere
Oberfläche eines dielektrischen Substrats, das eine Masse
elektrode auf der unteren Oberfläche desselben aufweist.
Belichten des Resists, das auf die obere Oberfläche des di
elektrischen Substrats aufgebracht ist, wobei eine Photomas
ke auf demselben angeordnet ist, beseitigen eines unnötigen
Teils des Resists von der oberen Oberfläche des dielektri
schen Substrats durch Entwickeln des Resists, Bilden von
zwei parallelen benachbarten Streifenelektroden, die die
gleiche Dicke wie das Resist besitzen, auf der oberen Ober
fläche des dielektrischen Substrats, und Beseitigen des
restlichen Resists von dem dielektrischen Substrat.
Die vorliegende Erfindung schafft gemäß einem Vorteil der
selben ein Verfahren zum Erzeugen einer gekoppelten Leitung,
bei dem der oben genannte Schritt des Beseitigens des rest
lichen Resists von dem dielektrischen Schritt weggelassen
ist.
Bei der gekoppelten Leitung, die durch die obigen Verfahren
hergestellt wird, ist es möglich, daß der Raum zwischen Mi
krostreifenleitungen kleiner ist als der kleinste mögliche
Raum, der durch herkömmliche Elektrodenbildungsverfahren er
halten werden kann.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend bezugnehmend auf die bei liegenden Zeich
nungen näher erläutert. Es zeigen:
Fig. 1 eine Querschnittansicht einer gekoppelten Leitung
gemäß einem Ausführungsbeispiel der vorliegenden Er
findung;
Fig. 2 eine Querschnittansicht einer gekoppelten Leitung
gemäß einem weiteren Ausführungsbeispiel der vorlie
genden Erfindung;
Fig. 3A-3E Ansichten, die ein Verfahren zum Herstellen
einer gekoppelten Leitung gemäß einem Ausführungs
beispiel der vorliegenden Erfindung zeigen, wobei
Fig. 3A einen Schritt zeigt, bei dem ein Resist auf
ein dielektrisches Substrat, das eine Masseelektrode
die auf demselben gebildet ist, aufweist, aufge
bracht wird, Fig. 3B einen Schritt zeigt, bei dem
das Resist belichtet wird, Fig. 3C einen Schritt
zeigt, bei dem belichtete Teile des Resists besei
tigt werden, Fig. 3D einen Schritt zeigt, bei dem
Mikrostreifenleitungen in Abschnitten gebildet wer
den, in denen die Teile des Resists beseitigt sind,
und Fig. 3E einen Schritt zeigt, bei dem das restli
che Resist beseitigt wird; und
Fig. 4 eine Querschnittansicht einer herkömmlichen gekopp
elten Leitung.
Fig. 1 ist eine Querschnittansicht einer gekoppelten Leitung
gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
Wie in Fig. 1 gezeigt ist, weist eine gekoppelte Leitung 1
ein dielektrisches Substrat 2, zwei parallele und benachbar
te Mikrostreifenleitungen 3 und 4 und eine Masseelektrode 5
auf. Die Mikrostreifenleitungen 3 und 4 sind mit einem Zwi
schenraum g1 an den unteren Seiten derselben, die in Kontakt
mit dem dielektrischen Substrat 2 sind, zwischen denselben
angeordnet, welcher der kleinste mögliche Zwischenraum ist,
der bei einem herkömmlichen Elektrodenbildungsverfahren er
halten werden kann, wobei dieselben angeordnet sind, um
elektromagnetisch miteinander gekoppelt zu sein.
Die Mikrostreifenleitungen 3 und 4 besitzen einen Quer
schnitt, der wie ein Trapez geformt ist, das an der oberen
Seite breit und an der unteren Seite, die in Kontakt mit dem
dielektrischen Substrat 2 ist, schmal ist. Daher ist ein
Zwischenraum g2 zwischen den Mikrostreifenleitungen 3 und 4
an der oberen Seite kleiner als der kleinste mögliche Zwi
schenraum g1 zwischen denselben, der bei dem herkömmlichen
Elektrodenbildungsverfahren erhalten werden kann.
Eine solche Ausbildung der gekoppelten Leitung ermöglicht,
daß der Zwischenraum zwischen den Mikrostreifenleitungen 3
und 4 kleiner gemacht wird als der kleinste mögliche Zwi
schenraum, der früher erhältlich war. Folglich ist es mög
lich, die Kapazität zwischen den Mikrostreifenleitungen 3
und 4 zu erhöhen und folglich die Kopplung zwischen densel
ben zu verstärken. Da die Breiten der Mikrostreifenleitungen
3 und 4 an den oberen Seiten derselben erhöht sind, sind
überdies die Querschnittflächen derselben erhöht, wodurch
Leiterverluste reduziert sind.
Fig. 2 ist eine Querschnittansicht einer gekoppelten Leitung
gemäß einem weiteren Ausführungsbeispiel der vorliegenden
Erfindung. In Fig. 2 sind gleiche Komponenten wie in Fig. 1
durch die gleichen Bezugszeichen bezeichnet, wobei eine Be
schreibung derselben weggelassen ist. Wie in Fig. 2 gezeigt
ist, ist ein Dielektrikum 11, das die gleiche Dicke wie die
Mikrostreifenleitungen 3 und 4 aufweist, auf der oberen
Oberfläche eines dielektrischen Substrats 2 vorgesehen, mit
Ausnahme der Orte, an denen die Mikrostreifenleitungen 3 und
4 gebildet sind, wobei dasselbe speziell zwischen den Mikro
streifenleitungen 3 und 4 vorgesehen ist.
Eine solche Ausbildung der gekoppelten Leitung macht es mög
lich, die Kapazität zwischen den Mikrostreifenleitungen 3
und 4 zu erhöhen, um dadurch die Kopplung zwischen denselben
weiter zu verstärken.
Die Fig. 3A-3E sind Querschnittansichten des Herstellungs
verfahrens der gekoppelten Leitung der vorliegenden Erfin
dung. Die Komponenten, die gleich oder äquivalent zu denen
in den Fig. 1 und 2 sind, sind durch die gleichen Bezugszei
chen bezeichnet.
Ein Verfahren zum Herstellen einer gekoppelten Leitung gemäß
der vorliegenden Erfindung wird nachfolgend bezugnehmend auf
die Fig. 3A-3E beschrieben.
Zunächst wird, wie in Fig. 3A gezeigt ist, ein dielektrisch
es Substrat 2 mit einer Masseelektrode 5, die auf der unte
ren Oberfläche desselben gebildet ist, vorbereitet, wobei
ein Resist 6, das im wesentlichen die gleiche Dicke wie die
Elektroden, die als Streifenleitungen gebildet werden sol
len, aufweist, auf die obere Oberfläche des dielektrischen
Substrats 2 aufgebracht wird (Schritt 1).
Als nächstes wird eine Photomaske mit Leitungen, die ent
sprechend den Mikrostreifenleitungen 3 und 4 gebildet sind,
auf das Resist 6 gelegt, woraufhin das Resist 6 belichtet
wird. Folglich werden nur Abschnitte 7 des Resists 6 Licht
ausgesetzt, wie in Fig. 3B gezeigt ist. Zu diesem Zeitpunkt
ist, da das Muster auf der Photomaske mit der größten Fein
heit, die bei dem Elektrodenbildungsverfahren möglich ist,
entworfen ist, der Zwischenraum g1 der kleinste mögliche
Zwischenraum, der durch dieses Verfahren erhalten werden
kann (Schritt 2).
Nachfolgend werden, wie in Fig. 3C gezeigt ist, die belich
teten Resistabschnitte 7 durch eine Entwicklung beseitigt,
wodurch Öffnungen 12 gebildet werden. Gleichzeitig werden
Kanten der nicht belichteten Abschnitte des Resists 6 be
nachbart zu den belichteten Resistabschnitten 7 ebenfalls
diagonal beseitigt, indem die Bedingungen der Belichtung in
dem Schritt 2 und die Bedingungen der Entwicklung in diesem
Schritt 3 gesteuert werden. Die Öffnungen 12 werden dadurch
trapezförmig ausgebildet. Die Neigung der Seiten der Trapeze
kann durch das Ändern der Belichtungsbedingungen in dem
Schritt 2 eingestellt werden (Schritt 3).
Mit zunehmender Belichtung wird die Neigung der Seiten des
Trapezes geringer. Mit abnehmender Belichtung wird die Nei
gung der Seiten des Trapezes steiler. Wenn die Entwicklungs
zeit lang ist, wird die Neigung der Seiten des Trapezes ge
ringer. Wenn die Belichtungszeit kurz ist, wird die Neigung
der Seiten des Trapezes steiler.
Als nächstes werden, wie in Fig. 3D gezeigt ist, zwei paral
lele und benachbarte Mikrostreifenleitungen 3 und 4, die ei
ne Dicke aufweisen, die im wesentlichen gleich oder geringer
als die des Resists 6 ist, durch eine Plattierung, eine Ver
dampfung, ein Sputtern oder dergleichen in den Öffnungen 12
auf dem dielektrischen Substrat 2, wo die belichteten Re
sistabschnitte 7 beseitigt wurden, gebildet. Die Formen der
Mikrostreifenleitungen 3 und 4 sind jeweils zu den oberen
Seiten derselben aufgrund der Neigung der Seiten der Öffnun
gen 12 im Querschnitt verbreitert. Folglich ist ein Zwi
schenraum g2 zwischen den Mikrostreifenleitungen 3 und 4 an
den oberen Seiten durch die Neigungen der Querschnitte der
selben geringer als der Zwischenraum g1, der der kleinste
mögliche Zwischenraum auf einer Photomaske ist (Schritt 4).
Schließlich wird das Resist 6 mittels eines Lösungsmittels
oder dergleichen von dem dielektrischen Substrat 2 entfernt,
wie in Fig. 3E gezeigt ist (Schritt 5).
Wie oben beschrieben ist, kann durch die Schritte 1-5 eine
gekoppelte Leitung, bei der der Zwischenraum zwischen den
zwei Mikrostreifenleitungen 3 und 4 an den oberen Seiten
derselben geringer ist als an den unteren Seiten, die in
Kontakt mit dem dielektrischen Substrat 2 sind, hergestellt
werden, wie in Fig. 1 gezeigt ist.
Wenn der Schritt 5 weggelassen wird, kann eine gekoppelte
Leitung hergestellt werden, bei der das Dielektrikum 11 zwi
schen den zwei Mikrostreifenleitungen 3 und 4 vorgesehen
ist, wie in Fig. 2 gezeigt ist. In diesem Fall dient das Re
sist 6 als das Dielektrikum 11, das in Fig. 2 gezeigt ist.
Bei diesen Ausführungsbeispielen ist der Zwischenraum g2
zwischen den zwei Mikrostreifenleitungen 3 und 4 auf der
oberen Seite geringer als der kleinstmögliche Zwischenraum
G1, der herkömmlicherweise mittels der Photomaske herge
stellt werden kann.
Obwohl bei dem dielektrischen Substrat bei dem Ausführungs
beispiel, das in den Fig. 3A-3E gezeigt ist, vorher eine
Masseelektrode auf der unteren Seite desselben gebildet ist,
können die gleichen Vorteile erhalten werden, wenn eine Mas
seelektrode gebildet wird, nachdem die Mikrostreifenleitun
gen gebildet sind.
Eine solche Bildung der gekoppelten Leitung macht es mög
lich, den Zwischenraum zwischen den Mikrostreifenleitungen
an den oberen Seiten geringer zu machen als den kleinstmög
lichen Zwischenraum, der durch eine herkömmliche Photomaske
hergestellt werden kann, um dadurch die Kopplung zwischen
den Mikrostreifenleitungen weiter zu verstärken. Außerdem
können, da die Querschnittfläche jeder Mikrostreifenleitung
erhöht ist, Leiterverluste derselben reduziert sein.
Insbesondere nimmt, wenn ein Dielektrikum zwischen den Mi
krostreifenleitungen vorgesehen ist, die Kapazität zwischen
denselben zu, was den Kopplungsgrad zwischen denselben wei
ter erhöht.
Obwohl bei den obigen Ausführungsbeispielen zwei Mikrostrei
fenleitungen gekoppelt sind, können die gleichen Vorteile
erhalten werden, selbst wenn die Anzahl von Mikrostreifen
leitungen gleich oder größer als drei ist.
Überdies kann, obwohl bei den obigen Ausführungsbeispielen
ein positives Resist verwendet ist, dessen belichteter Be
reich beseitigt wird, um eine Elektrode zu bilden, statt dessen
ein negatives Resist verwendet werden, dessen nicht be
lichteter Bereich entfernt wird, um eine Elektrode zu bil
den.
Da bei einer gekoppelten Leitung und einem Verfahren zum
Herstellen der gekoppelten Leitung gemäß der vorliegenden
Erfindung der Zwischenraum zwischen zwei Mikrostreifenlei
tungen, die die gekoppelte Leitung bilden, auf der oberen
Seite derselbe geringer ist als der Zwischenraum zwischen
denselben auf der Seite, die in Kontakt mit einem dielek
trischen Substrat ist, ist es möglich, den Zwischenraum
zwischen den Mikrostreifenleitungen geringer zu machen als
den kleinstmöglichen Zwischenraum, der bei einem Elektroden
bildungsverfahren erzeugt werden kann, um dadurch den Kopp
lungsgrad zwischen den Mikrostreifenleitungen zu erhöhen.
Der Kopplungsgrad zwischen den zwei Mikrostreifenleitungen
kann durch das Vorsehen eines Dielektrikums zwischen densel
ben weiter erhöht sein.
Claims (9)
1. Gekoppelte Leitung mit zwei Mikrostreifenleitungen (3,
4), die benachbart auf einer oberen Oberfläche eines di
elektrischen Substrats (2), das eine Masseelektrode (5)
auf einer unteren Oberfläche desselben aufweist, ange
ordnet sind, wobei ein Zwischenraum (g2) zwischen den
Mikrostreifenleitungen an einer oberen Seite derselben
kleiner ist als der Zwischenraum (g1) zwischen denselben
an einer unteren Seite derselben, die in Kontakt mit dem
dielektrischen Substrat (2) ist.
2. Gekoppelte Leitung (1) gemäß Anspruch 1, bei der ein Di
elektrikum (11) zwischen den Mikrostreifenleitungen (3,
4) vorgesehen ist.
3. Verfahren zum Herstellen einer gekoppelten Leitung mit
folgenden Schritten:
Aufbringen eines Resists (6) auf die obere Oberfläche eines dielektrischen Substrats (2);
Belichten des Resists (6), das auf die obere Oberfläche des dielektrischen Substrats (2) aufgebracht ist, wobei eine Photomaske auf dasselbe gelegt ist;
Beseitigen eines unnötigen Teils (7) des Resists (6) von der oberen Oberfläche des dielektrischen Substrats (2) durch das Entwickeln des Resists, um Öffnungen zu bil den;
Bilden von zwei parallelen und benachbarten Streifen elektroden, die für eine elektromagnetische Kopplung zwischen denselben angeordnet sind und obere Seiten auf weisen, die näher beieinander liegen als untere Seiten derselben, die in Kontakt mit dem dielektrischen Sub strat (2) sind, auf der oberen Oberfläche des dielektri schen Substrats (2).
Aufbringen eines Resists (6) auf die obere Oberfläche eines dielektrischen Substrats (2);
Belichten des Resists (6), das auf die obere Oberfläche des dielektrischen Substrats (2) aufgebracht ist, wobei eine Photomaske auf dasselbe gelegt ist;
Beseitigen eines unnötigen Teils (7) des Resists (6) von der oberen Oberfläche des dielektrischen Substrats (2) durch das Entwickeln des Resists, um Öffnungen zu bil den;
Bilden von zwei parallelen und benachbarten Streifen elektroden, die für eine elektromagnetische Kopplung zwischen denselben angeordnet sind und obere Seiten auf weisen, die näher beieinander liegen als untere Seiten derselben, die in Kontakt mit dem dielektrischen Sub strat (2) sind, auf der oberen Oberfläche des dielektri schen Substrats (2).
4. Verfahren gemäß Anspruch 3, das ferner den Schritt des
Bildens einer Masseelektrode (5) auf der unteren Ober
fläche des dielektrischen Substrats (2) aufweist.
5. Verfahren gemäß Anspruch 4, das ferner den Schritt des
Beseitigens des restlichen Resists (6) von dem dielek
trischen Substrat (2) aufweist.
6. Verfahren gemäß Anspruch 4, bei dem die Masseelektrode
(5) gebildet wird, bevor die Elektroden (3, 4) gebildet
werden.
7. Verfahren gemäß Anspruch 4, bei dem die Masseelektrode
(5) gebildet wird, nachdem die Elektroden (3, 4) gebil
det sind.
8. Verfahren gemäß einem der Ansprüche 3 bis 7, das ferner
den Schritt des Beseitigens des restlichen Resists (6)
von dem dielektrischen Substrat (2) aufweist.
9. Verfahren gemäß einem der Ansprüche 3 bis 7, bei dem die
Elektroden (3, 4) mit einer Dicke gebildet werden, die
nicht größer als die des Resists (6) ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8335691A JPH10173413A (ja) | 1996-12-16 | 1996-12-16 | 結合線路および結合線路の作成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19755961A1 true DE19755961A1 (de) | 1998-06-25 |
DE19755961C2 DE19755961C2 (de) | 2003-10-30 |
Family
ID=18291421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19755961A Expired - Fee Related DE19755961C2 (de) | 1996-12-16 | 1997-12-16 | Verfahren zum Herstellen einer gekoppelten Leitung |
Country Status (4)
Country | Link |
---|---|
US (1) | US6016087A (de) |
JP (1) | JPH10173413A (de) |
DE (1) | DE19755961C2 (de) |
GB (1) | GB2320370B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001308610A (ja) * | 2000-04-20 | 2001-11-02 | Matsushita Electric Ind Co Ltd | マイクロストリップ線路、その製造方法、インダクタ素子及び高周波半導体装置 |
JP2002299918A (ja) | 2001-01-29 | 2002-10-11 | Murata Mfg Co Ltd | マイクロストリップ線路及びそれを用いた共振素子、フィルタ、高周波回路並びにそれらを用いた電子回路、回路モジュール及び通信装置 |
JP5337041B2 (ja) * | 2007-10-09 | 2013-11-06 | パナソニック株式会社 | 回路装置 |
KR102082778B1 (ko) * | 2012-08-27 | 2020-03-02 | 삼성디스플레이 주식회사 | Fpcb 조립체 및 그것을 채용한 평판 표시 장치 |
JP2017117513A (ja) * | 2017-02-07 | 2017-06-29 | 大日本印刷株式会社 | サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
JP7211323B2 (ja) * | 2019-10-08 | 2023-01-24 | 株式会社村田製作所 | インダクタ部品、及びインダクタ部品の製造方法 |
CN113038724A (zh) * | 2021-03-02 | 2021-06-25 | 微智医疗器械有限公司 | 电路板的制造方法、电路板及电子设备 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659228A (en) * | 1970-07-30 | 1972-04-25 | Rca Corp | Strip-type directional coupler having elongated aperture in ground plane opposite coupling region |
DE2601147C2 (de) * | 1976-01-14 | 1985-06-27 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | In Sandwich-Bauweise hergestellte Mikrowellenschaltung |
US5017509A (en) * | 1988-07-19 | 1991-05-21 | Regents Of The University Of California | Stand-off transmission lines and method for making same |
JPH02140931A (ja) * | 1988-07-19 | 1990-05-30 | Univ California | 孤立伝送線とその製造方法 |
US5017809A (en) * | 1989-10-23 | 1991-05-21 | Advanced Micro Devices, Inc. | Method and apparatus for program verification of a field programmable logic device |
US5493263A (en) * | 1991-07-19 | 1996-02-20 | Fujitsu Limited | Microstrip which is able to supply DC bias current |
JP3168658B2 (ja) * | 1992-01-16 | 2001-05-21 | 株式会社村田製作所 | 方向性結合器 |
-
1996
- 1996-12-16 JP JP8335691A patent/JPH10173413A/ja active Pending
-
1997
- 1997-12-15 US US08/990,858 patent/US6016087A/en not_active Expired - Fee Related
- 1997-12-16 GB GB9726549A patent/GB2320370B/en not_active Expired - Lifetime
- 1997-12-16 DE DE19755961A patent/DE19755961C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10173413A (ja) | 1998-06-26 |
US6016087A (en) | 2000-01-18 |
DE19755961C2 (de) | 2003-10-30 |
GB2320370A (en) | 1998-06-17 |
GB2320370B (en) | 1999-06-02 |
GB9726549D0 (en) | 1998-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE69706559T2 (de) | Kontaktlose speicherkarte | |
DE69909663T2 (de) | Elektronisches Vielschichtbauteil und Verfahren zu seiner Herstellung | |
DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE2945533A1 (de) | Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung | |
DE4233086A1 (de) | Geschichtete spule und verfahren zu ihrer herstellung | |
DE4119551A1 (de) | Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben | |
DE2129132A1 (de) | Elektrische Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE2144137A1 (de) | Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung | |
DE69834065T2 (de) | Dielektrischer Wellenleiter | |
DE69823529T2 (de) | Mehrstufige leitende schwarzmatrix | |
DE69326269T2 (de) | Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE2454705A1 (de) | Ladungskopplungsanordnung | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE19755961A1 (de) | Gekoppelte Leitung und Verfahren zum Herstellen derselben | |
DE2931825A1 (de) | Magnetblasen-speichervorrichtung | |
DE3235772A1 (de) | Mehrschichtkondensator | |
DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
DE2728360A1 (de) | Anordnung zur verbindung mehrerer ebenen mit integrierten schaltungen miteinander | |
DE69130472T2 (de) | Ein dc SQUID Element und Verfahren zu dessen Herstellung | |
DE3142949A1 (de) | Josephson-element und verfahren zu seiner herstellung | |
DE102007043709A1 (de) | Power-Via-Struktur zur Integration in Advanced-Logic/Smart-Power-Technologien |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01P 11/00 |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |