KR100291825B1 - 콘택홀형성방법 - Google Patents

콘택홀형성방법 Download PDF

Info

Publication number
KR100291825B1
KR100291825B1 KR1019940033687A KR19940033687A KR100291825B1 KR 100291825 B1 KR100291825 B1 KR 100291825B1 KR 1019940033687 A KR1019940033687 A KR 1019940033687A KR 19940033687 A KR19940033687 A KR 19940033687A KR 100291825 B1 KR100291825 B1 KR 100291825B1
Authority
KR
South Korea
Prior art keywords
pattern
conductive layer
contact hole
forming
insulating layer
Prior art date
Application number
KR1019940033687A
Other languages
English (en)
Other versions
KR960026270A (ko
Inventor
황준
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019940033687A priority Critical patent/KR100291825B1/ko
Publication of KR960026270A publication Critical patent/KR960026270A/ko
Application granted granted Critical
Publication of KR100291825B1 publication Critical patent/KR100291825B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Abstract

본 발명은 고집적 반도체소자의 콘택홀 형성방법에 관한것으로, 도전층패턴을 형성할 때 콘택홀을 함께 형성함으로 인하여 공정스텝을 감소시키고 도전층패턴과의 간격을 최소화하여 고집적화에 기여 할수 있는 기술이다.

Description

[발명의 명칭]
콘택홀 형성방법
[발명의 상세한 설명]
본 발명은 고집적 반도체소자의 콘택홀 형성방법에 관한것으로, 특히 도전층패턴을 형성할때 자기정렬된 콘택홀을 형성하는 방법에 관한 것이다.
모스펫 제조공정에서 콘택홀 형성방법은 고집적화가 되면서 콘택홀 크기의 축소로 인하여 콘택홀 다파인(define) 및 얼라인 마진이 크게 문제가 되고 있다.
종래의 콘택홀 형성방법은 제1도 내지 제4도에 도시하였다.
제1도는 반도체기판(1)상부에 제1절연층(2), 도전층(3)을 적층하고 그상부에 일정간격 이격된 도전층패턴을 형성하기 위한 제1감광막패턴(4)을 형성한 단면도이다.
제2도는 노출된 도전층(3)을 식각하여 일정간격 이격된 도전층패턴(3′)을 형성하고, 상기 제1감광막패턴(4)을 제거한다음, 전체적으로 제2절연층(5)을 형성한 단면도이다.
제3도는 상기 도전층패턴(3′)들 사이에 콘택홀을 형성하기 위하여 제2감광막패턴(6)을 형성한 단면도이다.
제4도는 상기 제2감광막패턴(6)을 마스크로 이용하여 노출된 지역의 제2절연층(5)과 제1절연층(2)을 식각하여 반도체기판(1)이 노출되는 콘택홀(7)을 형성하고 상기 제2감광막패턴(6)을 제거한 단면도이다.
그러나, 상기한 종래기술은 상기 도전층패턴과 콘택홀의 측면과 일정간격 이격시켜야 하며, 제2감광막패턴을 형성할때 마스크의 미스얼라인 여유, 식각공정시 임계크기를 고려하여야 함으로 상기 도전층패턴들의 격이 넓어져서 고집적화에 어려움이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 도전층패턴과 도전층패턴과의 간격을 최소화하면서 콘택홀을 형성하기 위한 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 특징은 반도체소자의 콘택홀 형성방법에 있어서, 반도체기판상부에 제1절연층, 도전층을 적층하고 그상부에 제1감광막패턴을 형성하는 단계와, 노출된 도전층을 식각하여 분리되지 않은 도전층패턴을 형성하고, 상기 제1감광막패턴을 제거하는 단계와, 전체적으로 제2절연층을 형성하고 제2감광막패턴을 형성하는 단계와, 제2감광막패턴을 마스크로 이용하여 노출된 지역의 제2절연층과 도전층패턴, 제1절연층을 식각하여 두개로 분리된 도전층패턴과 반도체기판이 노출되는 콘택홀을 형성하는 단계와, 상기 제2감광막패턴을 제거하고 상기 콘택홀 측벽에 제3절연층 스페이서를 형성하는 단계를 포함한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제5도 내지 제9도는 본 발명에 의해 도전층패턴과 콘택홀을 제조하는 단계를 도시한 단면도이다.
제5도는 반도체기판(11)상부에 제1절연층(12), 도전층(13)을 적충하고 그상부에 도전층패턴을 형성위해 제1감광막패턴(14)을 형성한 단면도이다. 여기서 제1감광막패턴(14)은 콘택홀이 형성될 부분과 도전층패턴이 이격될부분에도 감광막이 남아있다.
제6도는 노출된 도전층(13)을 식각하여 하나의 도전층패턴(13′)을 형성하고, 상기 제1감광막패턴(16)을 제거한다음, 전체적으로 제2절연층(15)을 형성한 단면도이다.
제7도는 상기 도전층패턴(13′)을 두개의 도전층패턴으로 이격시키는 동시에 콘택홀을 형성하기 위하여 제2감광막패턴(16)을 형성한 단면도이다.
제8도는 상기 제2감광막패턴(16)을 마스크로 이용하여 노출된 지역의 제2절연층(15)과 도전층패턴(13′), 제1절연층(12)을 식각하여 두개로 분리된 도전층패턴(13″)과 반도체기판(11)이 노출되는 콘택홀(17)을 형성한다음, 상기 제2감광막패턴(16)을 제거하고 전체구조 상부에 제3절연층(18)을 증착한 단면도이다.
상기 도전층패턴(13″)과 도전층패턴(13″)사이의 거리는 광 리소그라피공정으로 형성할수 있는 최소패턴으로 형성할수 있다.
제9도는 상기 제3절연층(18)을 블란켓 식각하여 상기 콘택홀(17) 측벽에 제3절연층 스페이서(19)를 형성하여 후공정으로 콘택되는 도전층과 상기 도전층패턴(13″)과는 절연시킬수 있다.
본 발명에 의하면 도전층패턴을 형성할때 콘택홀을 함께 형성함으로 인하여 공정스텝을 감소시키고 도전층패턴과의 간격을 최소화하여 고집적화에 기여 할수 있다.
[도면의 간단한 설명]
제1도 내지 제4도는 종래의 기술로 반도체소자의 콘택홀 형성단계를 도시한 단면도.
제5도 내지 제9도는 본 발명의 실시예에 의해 반도체소자의 콘택홀 형성단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 반도체기판 2,12 : 제1절연막
3,13 : 도전층 3′,13′,13″ : 도전층패턴
4,14 : 제1감광막패턴 5,15 : 제2절연층
6,16 : 제2감광막패턴 7,17 : 콘택홀
19 : 제3절연막 스페이서

Claims (4)

  1. 반도체소자의 콘택홀 형성방법에 있어서, 반도체기판상부에 제1절연층, 도전층을 적층하고 그상부에 제1감광막패턴을 형성하는 단계와, 노출된 도전층을 식각하여 분리되지 않은 도전층패턴을 형성하고, 상기 제1감광막패턴을 제거하는 단계와, 전체적으로 제2절연층을 형성하고 제2감광막패턴을 형성하는 단계와, 제2감광막패턴을 마스크로 이용하여 노출된 지역의 제2절연층과 도전층패턴, 제1절연층을 식각하여 두개로 분리된 도전층패턴과 반도체기판이 노출되는 콘택홀을 형성하는 단계와, 상기 제2감광막패턴을 제거하고 상기 콘택홀 측벽에 제3절연층 스페이서를 형성하는 단계를 포함하는 콘택홀 형성방법.
  2. 제1항에 있어서, 상기 제1감광막패턴은 콘택홀과 두개의 도전층패턴이 형성되는 지역을 도포하도록 형성되는 것을 특징으로 하는 콘택홀 형성방법.
  3. 제1항에 있어서, 상기 두개로 분리된 도전층패턴과 도전층패턴사이의 거리는 광 리소그라피공정으로 형성할수 있는 최소패턴으로 형성하는 것을 특징으로 하는 콘택홀 형성방법.
  4. 제1항에 있어서, 상기 제3절연층 스페이서는 전체구조 상부에 도포된 제3절연층을 블란켓 식각하여 상기 콘택홀 측벽에만 형성하는 것을 특징으로 하는 콘택홀 형성방법.
KR1019940033687A 1994-12-12 1994-12-12 콘택홀형성방법 KR100291825B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940033687A KR100291825B1 (ko) 1994-12-12 1994-12-12 콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940033687A KR100291825B1 (ko) 1994-12-12 1994-12-12 콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR960026270A KR960026270A (ko) 1996-07-22
KR100291825B1 true KR100291825B1 (ko) 2001-12-01

Family

ID=37526130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033687A KR100291825B1 (ko) 1994-12-12 1994-12-12 콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100291825B1 (ko)

Also Published As

Publication number Publication date
KR960026270A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100256800B1 (ko) 콘택홀 제조방법
JP2855115B2 (ja) 半導体素子製造用コンタクトマスク
KR100218726B1 (ko) 고집적 반도체 소자의 접속장치 및 그 제조방법
KR0170899B1 (ko) 반도체소자의 콘택홀 제조방법
KR100291825B1 (ko) 콘택홀형성방법
KR0131728B1 (ko) 반도체소자의 콘택 제조방법
KR100290588B1 (ko) 반도체장치의 도전막 패턴 형성방법
KR100284071B1 (ko) 반도체소자의 콘택 제조방법
KR0167604B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100218730B1 (ko) 반도체 소자 제조방법
JP2557154B2 (ja) 半導体素子の接続装置及び其の製造方法
KR100218727B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100252888B1 (ko) 반도체소자의 제조방법
KR100268796B1 (ko) 반도체소자 제조방법
KR960014962B1 (ko) 위상반전마스크의 제조방법
KR100399934B1 (ko) 반도체장치의콘택형성방법
KR100382548B1 (ko) 반도체 소자의 제조방법
KR950007168A (ko) 반도체 장치의 캐패시터 전극 제조 방법
KR100329750B1 (ko) 반도체소자제조방법
KR970000693B1 (ko) 반도체 소자의 오버랩 여유 확보방법
KR100365748B1 (ko) 반도체소자의콘택형성방법
KR100291824B1 (ko) 반도체소자의미세콘택홀형성방법
KR100434962B1 (ko) 반도체 소자의 콘택 형성방법
KR0137566B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100239426B1 (ko) 커패시터의 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee