JPH10173155A - 半導体装置のキャパシタ及びその製造方法 - Google Patents
半導体装置のキャパシタ及びその製造方法Info
- Publication number
- JPH10173155A JPH10173155A JP9332728A JP33272897A JPH10173155A JP H10173155 A JPH10173155 A JP H10173155A JP 9332728 A JP9332728 A JP 9332728A JP 33272897 A JP33272897 A JP 33272897A JP H10173155 A JPH10173155 A JP H10173155A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive layer
- contact hole
- capacitor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 34
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000002542 deteriorative effect Effects 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 19
- 229920005591 polysilicon Polymers 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 11
- 239000010703 silicon Substances 0.000 abstract description 11
- 239000011810 insulating material Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 135
- 238000001039 wet etching Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 229910052707 ruthenium Inorganic materials 0.000 description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 6
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 239000000460 chlorine Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910015802 BaSr Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910019897 RuOx Inorganic materials 0.000 description 2
- 229910006854 SnOx Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- BTGZYWWSOPEHMM-UHFFFAOYSA-N [O].[Cu].[Y].[Ba] Chemical compound [O].[Cu].[Y].[Ba] BTGZYWWSOPEHMM-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 1
- FFWQPZCNBYQCBT-UHFFFAOYSA-N barium;oxocopper Chemical compound [Ba].[Cu]=O FFWQPZCNBYQCBT-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000457 iridium oxide Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- JWZCKIBZGMIRSW-UHFFFAOYSA-N lead lithium Chemical compound [Li].[Pb] JWZCKIBZGMIRSW-UHFFFAOYSA-N 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 下部電極の電気的特性が優れ、正確なパター
ンを形成できる半導体装置のキャパシタ及びその製造方
法を提供する。 【解決手段】 本発明の半導体装置のキャパシタは、下
部電極の構造を３層構造とし、最下層をＲｕ層、中間層
をＲｕ酸化物、最上層をＰｔとした。したがって、Ｐｔ
をごく薄くできるので、加工性が良くなり、しかもＰｔ
が誘電膜と接しているので漏洩電流を防ぐことができ
る。
ンを形成できる半導体装置のキャパシタ及びその製造方
法を提供する。 【解決手段】 本発明の半導体装置のキャパシタは、下
部電極の構造を３層構造とし、最下層をＲｕ層、中間層
をＲｕ酸化物、最上層をＰｔとした。したがって、Ｐｔ
をごく薄くできるので、加工性が良くなり、しかもＰｔ
が誘電膜と接しているので漏洩電流を防ぐことができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
メモリ装置のキャパシタに関するものである。
メモリ装置のキャパシタに関するものである。
【０００２】
【従来の技術】一般に、半導体メモリ装置の容量が増加
するのに伴い、セルのサイズは相対的に小さくなる。従
って、ＤＲＡＭの場合でも同様にセルのサイズが小さく
なるため、キャパシタのサイズも小さくなる。これによ
るキャパシタの容量の減少を補うために誘電膜の厚さを
減少させてきた。しかし、誘電膜の厚さが減少するに従
ってトンネリングによる漏洩電流が増加するため、再現
性及び信頼性が低下する問題が発生した。
するのに伴い、セルのサイズは相対的に小さくなる。従
って、ＤＲＡＭの場合でも同様にセルのサイズが小さく
なるため、キャパシタのサイズも小さくなる。これによ
るキャパシタの容量の減少を補うために誘電膜の厚さを
減少させてきた。しかし、誘電膜の厚さが減少するに従
ってトンネリングによる漏洩電流が増加するため、再現
性及び信頼性が低下する問題が発生した。
【０００３】誘電膜の厚さを減少させずにキャパシタの
容量を増加させるためには、キャパシタの表面積を増加
させることであるため、従来、キャパシタの構造を非常
に複雑な表面屈曲を有するようにした。しかし、この方
法も構造が複雑なだけ、表面にひどい段差が生じ、フォ
トリソグラフィ工程を難しくし、工程単価を高めるため
ることになり、高集積装置では使用し難い。したがっ
て、キャパシタの容量を画期的に向上させることがで
き、その上電極表面形状の屈曲を減少させるための多く
の研究が行われてきた。そのための一つとして、高誘電
率物質をキャパシタの誘電膜として用いる方法が提案さ
れた。この高誘電膜を用いたキャパシタは、いろんな成
果があったが、実質的な誘電率が高くないため、その使
用の範囲が広くないと予想されている。
容量を増加させるためには、キャパシタの表面積を増加
させることであるため、従来、キャパシタの構造を非常
に複雑な表面屈曲を有するようにした。しかし、この方
法も構造が複雑なだけ、表面にひどい段差が生じ、フォ
トリソグラフィ工程を難しくし、工程単価を高めるため
ることになり、高集積装置では使用し難い。したがっ
て、キャパシタの容量を画期的に向上させることがで
き、その上電極表面形状の屈曲を減少させるための多く
の研究が行われてきた。そのための一つとして、高誘電
率物質をキャパシタの誘電膜として用いる方法が提案さ
れた。この高誘電膜を用いたキャパシタは、いろんな成
果があったが、実質的な誘電率が高くないため、その使
用の範囲が広くないと予想されている。
【０００４】最近では、ペロブスカイト(Perovskite)型
と呼ばれる結晶構造を有する強誘電体に対する関心が高
くなり、半導体装置に使われる誘電体として集中的な研
究の対象となっている。強誘電体とは、キュリー温度以
下で自発的電気分極を示す材料であり、電界を加えなく
ても自発的に電気分極が発生する材料である。その強誘
電体としては、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3 ）、Ｐ
ＬＺＴ（（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 ）、ＢＳＴ
（Ｂａ、Ｓｒ）ＴｉＯ3 ）、ＢａＴｉＯ3、ＳｒＴｉＯ
3 等がある。しかし、この強誘電体は、基板のシリコン
及びシリサイド等と容易に反応し、薄膜形成過程中に強
い酸化性雰囲気で強誘電体の表面が露出されて酸化され
る等の多くの問題点が発生した。このような問題点を解
決するために、電極の材料及び構造に対する研究が進ん
でいる。
と呼ばれる結晶構造を有する強誘電体に対する関心が高
くなり、半導体装置に使われる誘電体として集中的な研
究の対象となっている。強誘電体とは、キュリー温度以
下で自発的電気分極を示す材料であり、電界を加えなく
ても自発的に電気分極が発生する材料である。その強誘
電体としては、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3 ）、Ｐ
ＬＺＴ（（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ3 ）、ＢＳＴ
（Ｂａ、Ｓｒ）ＴｉＯ3 ）、ＢａＴｉＯ3、ＳｒＴｉＯ
3 等がある。しかし、この強誘電体は、基板のシリコン
及びシリサイド等と容易に反応し、薄膜形成過程中に強
い酸化性雰囲気で強誘電体の表面が露出されて酸化され
る等の多くの問題点が発生した。このような問題点を解
決するために、電極の材料及び構造に対する研究が進ん
でいる。
【０００５】以下、添付図面に基づき従来の技術の半導
体装置のキャパシタを説明する。図１は、従来の技術の
半導体装置のキャパシタを示す構造断面図である。図１
に示すように、シリコン基板１１の表面に酸化膜１２を
形成させ、その酸化膜１２に基板の一定の部分が露出す
るようにコンタクトホールを形成し、そのコンタクトホ
ールの内に酸化膜１２の表面と同一の高さになるように
ポリシリコンプラグ１３を形成する。さらに、このポリ
シリコンプラグ１３を充填させた絶縁膜１２の表面に所
定の大きさのキャパシタの下部電極用白金（Ｐｔ）膜１
４を形成する。当然、そのポリシリコンプラグ１３を含
む位置にＰｔ膜１４を形成する。そのＰｔ膜１４の両側
面には誘電体膜のステップカバレージを良くするための
絶縁膜側壁１５を形成する。それらの上に誘電体膜１６
とキャパシタの上部電極１７を形成する。
体装置のキャパシタを説明する。図１は、従来の技術の
半導体装置のキャパシタを示す構造断面図である。図１
に示すように、シリコン基板１１の表面に酸化膜１２を
形成させ、その酸化膜１２に基板の一定の部分が露出す
るようにコンタクトホールを形成し、そのコンタクトホ
ールの内に酸化膜１２の表面と同一の高さになるように
ポリシリコンプラグ１３を形成する。さらに、このポリ
シリコンプラグ１３を充填させた絶縁膜１２の表面に所
定の大きさのキャパシタの下部電極用白金（Ｐｔ）膜１
４を形成する。当然、そのポリシリコンプラグ１３を含
む位置にＰｔ膜１４を形成する。そのＰｔ膜１４の両側
面には誘電体膜のステップカバレージを良くするための
絶縁膜側壁１５を形成する。それらの上に誘電体膜１６
とキャパシタの上部電極１７を形成する。
【０００６】図２は、従来の他のキャパシタの下部電極
を示す構造断面図である。図２に示すように、シリコン
基板２１の表面に酸化膜２２を形成し、それにポリシリ
コンプラグ２３を形成するのは先の例と同じである。こ
の例の場合は、下部電極２４としてＰｔではなくルテニ
ウム（Ｒｕ）膜２４を使用する。ポリシリコンプラグを
充填した絶縁膜２２の上にその膜を形成するのはいうま
でもない。このＲｕ膜２４上にＲｕ酸化物(Ru Oxide)２
５が形成される。そのＲｕ膜２４とＲｕ酸化物２５とで
キャパシタの下部電極を構成させている。下部電極を含
む全面に誘電体膜２６とキャパシタの上部電極２７が形
成されている。
を示す構造断面図である。図２に示すように、シリコン
基板２１の表面に酸化膜２２を形成し、それにポリシリ
コンプラグ２３を形成するのは先の例と同じである。こ
の例の場合は、下部電極２４としてＰｔではなくルテニ
ウム（Ｒｕ）膜２４を使用する。ポリシリコンプラグを
充填した絶縁膜２２の上にその膜を形成するのはいうま
でもない。このＲｕ膜２４上にＲｕ酸化物(Ru Oxide)２
５が形成される。そのＲｕ膜２４とＲｕ酸化物２５とで
キャパシタの下部電極を構成させている。下部電極を含
む全面に誘電体膜２６とキャパシタの上部電極２７が形
成されている。
【０００７】
【発明が解決しようとする課題】しかし、下部電極とし
て白金（Ｐｔ）膜を使用する場合、マスクを用いてＰｔ
膜パターンを形成しようとするとき、乾式エッチングの
工程時、図３に示すように、残余物（Ａ）が側面に残っ
てパターンを正確にすることができないという問題があ
り、また、湿式エッチングをする場合、図４に示すよう
に、アンダカットＢ）現象によりパターンを正確にデザ
インできないという問題があった。次に、下部電極とし
てルテニウム（Ｒｕ）を使用する場合、Ｒｕは白金膜よ
り仕事関数が少ないため、大きな漏洩電流が発生すると
いう問題がある。
て白金（Ｐｔ）膜を使用する場合、マスクを用いてＰｔ
膜パターンを形成しようとするとき、乾式エッチングの
工程時、図３に示すように、残余物（Ａ）が側面に残っ
てパターンを正確にすることができないという問題があ
り、また、湿式エッチングをする場合、図４に示すよう
に、アンダカットＢ）現象によりパターンを正確にデザ
インできないという問題があった。次に、下部電極とし
てルテニウム（Ｒｕ）を使用する場合、Ｒｕは白金膜よ
り仕事関数が少ないため、大きな漏洩電流が発生すると
いう問題がある。
【０００８】本発明は、上記のような問題を解決するた
めのもので、下部電極の電気的特性が優れ、正確なパタ
ーンを形成できる半導体装置のキャパシタ及びその製造
方法を提供することを目的とする。
めのもので、下部電極の電気的特性が優れ、正確なパタ
ーンを形成できる半導体装置のキャパシタ及びその製造
方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の半導体装置のキャパシタは、基板と、基板
上にコンタクトホールを有する絶縁膜と、コンタクトホ
ール内に形成されるプラグと、プラグ上に第１導電層
と、その上の電導性酸化膜と、その上の白金からなる第
２導電層とで構成される下部電極と、その下部電極を含
む全面に形成される誘電体層と、そして誘電体層上の上
部電極とを備えている。
めの本発明の半導体装置のキャパシタは、基板と、基板
上にコンタクトホールを有する絶縁膜と、コンタクトホ
ール内に形成されるプラグと、プラグ上に第１導電層
と、その上の電導性酸化膜と、その上の白金からなる第
２導電層とで構成される下部電極と、その下部電極を含
む全面に形成される誘電体層と、そして誘電体層上の上
部電極とを備えている。
【００１０】そして、上記の目的を達成するための半導
体装置のキャパシタの製造方法は、基板上に絶縁膜を形
成して、それにコンタクトホールを形成し、そのコンタ
クトホール内にプラグを形成してそのプラグ上に第１導
電層、電導性酸化膜、白金からなる第２導電層で構成さ
れる下部電極を形成する。その下部電極を含む全面に誘
電体層と上部電極を順次に形成する。
体装置のキャパシタの製造方法は、基板上に絶縁膜を形
成して、それにコンタクトホールを形成し、そのコンタ
クトホール内にプラグを形成してそのプラグ上に第１導
電層、電導性酸化膜、白金からなる第２導電層で構成さ
れる下部電極を形成する。その下部電極を含む全面に誘
電体層と上部電極を順次に形成する。
【００１１】
【発明の実施の形態】以下、添付図面に基づき本発明の
キャパシタの下部電極及びその製造方法を詳細に説明す
る。図５は本発明の第１実施形態の半導体装置のキャパ
シタを示す構造断面図である。図５に示すように、シリ
コン基板３１上に所定の幅にコンタクトホールを有する
絶縁膜３２が形成され、コンタクトホールの内部には前
記絶縁膜３２の表面と同一の高さにポリシリコンプラグ
３４が充填されている。絶縁膜３２のポリシリコンプラ
グ３４とその周辺部分の表面に第１導電層であるＲｕ膜
パターン３５ａを形成させ、その上にＲｕ酸化物３６、
第２導電層としてのＰｔ膜パターン３７ａを積層する。
この積層されたＲｕ膜パターン３５ａ、Ｒｕ酸化物３
６、Ｐｔ膜パターン３７ａの両側面に絶縁材による側壁
３９が形成され、その側壁３９を含む全面に誘電体膜４
０とキャパシタの上部電極用第２Ｐｔ膜４１が形成され
る。ここで、Ｒｕ膜パターン３５ａ、Ｒｕ酸化物３６、
Ｐｔ膜パターン３７ａの積層体はキャパシタの下部電極
である。
キャパシタの下部電極及びその製造方法を詳細に説明す
る。図５は本発明の第１実施形態の半導体装置のキャパ
シタを示す構造断面図である。図５に示すように、シリ
コン基板３１上に所定の幅にコンタクトホールを有する
絶縁膜３２が形成され、コンタクトホールの内部には前
記絶縁膜３２の表面と同一の高さにポリシリコンプラグ
３４が充填されている。絶縁膜３２のポリシリコンプラ
グ３４とその周辺部分の表面に第１導電層であるＲｕ膜
パターン３５ａを形成させ、その上にＲｕ酸化物３６、
第２導電層としてのＰｔ膜パターン３７ａを積層する。
この積層されたＲｕ膜パターン３５ａ、Ｒｕ酸化物３
６、Ｐｔ膜パターン３７ａの両側面に絶縁材による側壁
３９が形成され、その側壁３９を含む全面に誘電体膜４
０とキャパシタの上部電極用第２Ｐｔ膜４１が形成され
る。ここで、Ｒｕ膜パターン３５ａ、Ｒｕ酸化物３６、
Ｐｔ膜パターン３７ａの積層体はキャパシタの下部電極
である。
【００１２】上部電極としては、Ｒｕ、Ｐｔ、Ｉｒ、Ｓ
ｎが使用できるが、Ｐｔを使用することが望ましい。下
部電極の第１導電層としては同様の物質をしようできる
が、プラズマを利用して容易にエッチングが可能である
Ｒｕを使用することが望ましい。酸化物３６は電導性酸
化膜で、ＲｕＯｘ(Ruthenium OxideZ)、ＩｒＯｘ(Iridi
um Oxide)、ＳｎＯｘ(Tin Oxide)、ＹＢＣＯ3(Yttrium
Barium Copper Oxide)のうちいずれか１つを使用する。
誘電膜と直接接触する第２導電層３６としてはその誘電
膜との反応性が小さく、仕事関数の大きいＰｔを用いる
ことが望ましい。そして、誘電体膜４０としては、ＰＺ
Ｔ(PbZrTiO3 : Lead Zirconium Titanium Oxide)、ＰＬ
ＺＴ(PbLiZrTiO3 : Lead Lithium Zirconium Titanium
Oxide)、ＢＳＴ((BaSr)TiO3 : Barium Strontium Titan
ium Oxide)、ＢａＴｉＯ3(BariumTitanium Oxide)、Ｓ
ＴＯ(SrTiO3 : Strontium Titantium Oxide)のうちいず
れか１つを使用する。
ｎが使用できるが、Ｐｔを使用することが望ましい。下
部電極の第１導電層としては同様の物質をしようできる
が、プラズマを利用して容易にエッチングが可能である
Ｒｕを使用することが望ましい。酸化物３６は電導性酸
化膜で、ＲｕＯｘ(Ruthenium OxideZ)、ＩｒＯｘ(Iridi
um Oxide)、ＳｎＯｘ(Tin Oxide)、ＹＢＣＯ3(Yttrium
Barium Copper Oxide)のうちいずれか１つを使用する。
誘電膜と直接接触する第２導電層３６としてはその誘電
膜との反応性が小さく、仕事関数の大きいＰｔを用いる
ことが望ましい。そして、誘電体膜４０としては、ＰＺ
Ｔ(PbZrTiO3 : Lead Zirconium Titanium Oxide)、ＰＬ
ＺＴ(PbLiZrTiO3 : Lead Lithium Zirconium Titanium
Oxide)、ＢＳＴ((BaSr)TiO3 : Barium Strontium Titan
ium Oxide)、ＢａＴｉＯ3(BariumTitanium Oxide)、Ｓ
ＴＯ(SrTiO3 : Strontium Titantium Oxide)のうちいず
れか１つを使用する。
【００１３】図６、７は本発明の第１実施形態の半導体
装置のキャパシタの製造方法を示す工程断面図である。
図６（ａ）に示すように、シリコン基板３１上の全面に
酸化膜３２を形成し、その上に第１感光膜（図示せず）
を塗布して、フォトリソグラフィ術及びエッチング工程
で酸化膜３２を選択的に除去してシリコン基板３１の表
面の所定部分が露出されるようにコンタクトホール３３
を形成する。コンタクトホール３３を含む全面にポリシ
リコンを形成し、コンタクトホール３３の内部にのみ残
るように選択的に除去してポリシリコンプラグ３４を形
成する。その際ポリシリコンプラグ３４の表面は酸化膜
３２の表面と一致させる。そして、図６（ｂ）に示すよ
うに、ポリシリコンプラグ３４及び酸化膜３２上にルテ
ニウム（Ｒｕ）膜３５を形成する。Ｒｕ膜３５の下部に
は、ＴｉＮ、ＴｉＷ、ＴａＮ等の拡散防止膜を形成して
もよい。Ｒｕ膜３５の代わりに、Ｐｔ、Ｉｒ、Ｓｎのう
ちいずれかを使用することもできる。
装置のキャパシタの製造方法を示す工程断面図である。
図６（ａ）に示すように、シリコン基板３１上の全面に
酸化膜３２を形成し、その上に第１感光膜（図示せず）
を塗布して、フォトリソグラフィ術及びエッチング工程
で酸化膜３２を選択的に除去してシリコン基板３１の表
面の所定部分が露出されるようにコンタクトホール３３
を形成する。コンタクトホール３３を含む全面にポリシ
リコンを形成し、コンタクトホール３３の内部にのみ残
るように選択的に除去してポリシリコンプラグ３４を形
成する。その際ポリシリコンプラグ３４の表面は酸化膜
３２の表面と一致させる。そして、図６（ｂ）に示すよ
うに、ポリシリコンプラグ３４及び酸化膜３２上にルテ
ニウム（Ｒｕ）膜３５を形成する。Ｒｕ膜３５の下部に
は、ＴｉＮ、ＴｉＷ、ＴａＮ等の拡散防止膜を形成して
もよい。Ｒｕ膜３５の代わりに、Ｐｔ、Ｉｒ、Ｓｎのう
ちいずれかを使用することもできる。
【００１４】図６（ｃ）に示すように、Ｒｕ膜３５上
に、反応性スパッタリング方法や熱酸化法やプラズマ酸
化法を利用して、Ｒｕ膜３５を酸化させＲｕ酸化物３６
を形成する。そのＲｕ酸化物３６上に第１白金（Ｐｔ）
膜３７を形成する。ここで、第１Ｐｔ膜３７の厚さが厚
くなればなるほど、ショットキ−エミッションを介する
漏洩電流を減少させうるが、湿式エッチング時にアンダ
カットがひどく発生することがある。そのため、電気的
特性が低下しない最小の厚さ、すなわち５ｎｍ程度に第
１Ｐｔ膜３７を形成する。このように第１Ｐｔ膜３７の
厚さが５ｎｍとなっても、漏洩電流の特性が低下するこ
となく、また、湿式エッチング時のアンダカット現象も
発生しないので、湿式エッチングによるパターンが可能
である。さらに、乾式エッチングを施した場合でも所要
時間を短縮することができる。次いで、第１Ｐｔ膜３７
上に第２感光膜３８を塗布した後、露光及び現像工程で
パターニングする。Ｒｕ酸化物３６は電導性酸化膜であ
る。ＲｕＯｘ(Ruthenium OxideZ)のほかにＩｒＯｘ(Iri
dium Oxide)、ＳｎＯｘ(Tin Oxide)、ＹＢＣＯ3(Yttriu
m Barium Copper Oxide)のうちいずれか１つを使用する
こともできる。第１導電層の酸化物を用いることが望ま
しい。
に、反応性スパッタリング方法や熱酸化法やプラズマ酸
化法を利用して、Ｒｕ膜３５を酸化させＲｕ酸化物３６
を形成する。そのＲｕ酸化物３６上に第１白金（Ｐｔ）
膜３７を形成する。ここで、第１Ｐｔ膜３７の厚さが厚
くなればなるほど、ショットキ−エミッションを介する
漏洩電流を減少させうるが、湿式エッチング時にアンダ
カットがひどく発生することがある。そのため、電気的
特性が低下しない最小の厚さ、すなわち５ｎｍ程度に第
１Ｐｔ膜３７を形成する。このように第１Ｐｔ膜３７の
厚さが５ｎｍとなっても、漏洩電流の特性が低下するこ
となく、また、湿式エッチング時のアンダカット現象も
発生しないので、湿式エッチングによるパターンが可能
である。さらに、乾式エッチングを施した場合でも所要
時間を短縮することができる。次いで、第１Ｐｔ膜３７
上に第２感光膜３８を塗布した後、露光及び現像工程で
パターニングする。Ｒｕ酸化物３６は電導性酸化膜であ
る。ＲｕＯｘ(Ruthenium OxideZ)のほかにＩｒＯｘ(Iri
dium Oxide)、ＳｎＯｘ(Tin Oxide)、ＹＢＣＯ3(Yttriu
m Barium Copper Oxide)のうちいずれか１つを使用する
こともできる。第１導電層の酸化物を用いることが望ま
しい。
【００１５】図７（ｄ）に示すように、パターニングさ
れた第２感光膜３８をマスクに用いて、王水等のエッチ
ング液で湿式エッチングするか、又は塩素（Ｃｌ）等を
含有したエッチングガスで第１Ｐｔ膜３７を選択的に除
去して、第１Ｐｔ膜パターン３７ａを形成する。王水を
用いて第１Ｐｔ膜３７を湿式エッチングする場合に、Ｒ
ｕ酸化物３６は王水にエッチングされないので、エッチ
ングをＲｕ酸化物３６でセルフストップさせることがで
きる。そのため、Ｒｕ酸化物３６やＲｕ膜３５まで湿式
エッチングされてアンダカット現象が発生することを防
止することができる。
れた第２感光膜３８をマスクに用いて、王水等のエッチ
ング液で湿式エッチングするか、又は塩素（Ｃｌ）等を
含有したエッチングガスで第１Ｐｔ膜３７を選択的に除
去して、第１Ｐｔ膜パターン３７ａを形成する。王水を
用いて第１Ｐｔ膜３７を湿式エッチングする場合に、Ｒ
ｕ酸化物３６は王水にエッチングされないので、エッチ
ングをＲｕ酸化物３６でセルフストップさせることがで
きる。そのため、Ｒｕ酸化物３６やＲｕ膜３５まで湿式
エッチングされてアンダカット現象が発生することを防
止することができる。
【００１６】第２感光膜３８を除去した後、第１Ｐｔ膜
パターン３７ａをマスクにして、図７（ｅ）に示すよう
に、酸素等の含有したエッチングガスでＲｕ酸化物３６
とＲｕ膜３５とを順次に乾式エッチングしてＲｕ酸化物
３６とＲｕ膜パターン３５ａを形成する。
パターン３７ａをマスクにして、図７（ｅ）に示すよう
に、酸素等の含有したエッチングガスでＲｕ酸化物３６
とＲｕ膜３５とを順次に乾式エッチングしてＲｕ酸化物
３６とＲｕ膜パターン３５ａを形成する。
【００１７】図７（ｆ）に示すように、第１Ｐｔ膜パタ
ーン３７ａを含む全面に絶縁膜を形成してエッチバック
して第１Ｐｔ膜パターン３７ａ，Ｒｕ酸化物３６、Ｒｕ
膜パターン３５ａの両側面に絶縁膜の側壁３９を形成す
る。さらに側壁３９を含む全面にスパッタリング法やＣ
ＶＤ法等の薄膜形成方法で誘電体膜４０及び第２Ｐｔ膜
４１を形成することにより、半導体装置のキャパシタを
形成する。この半導体装置のキャパシタは、Ｒｕ膜パタ
ーン３５ａ、Ｒｕ酸化物３６、第１Ｐｔ膜パターン３７
ａからなる下部電極と第２Ｐｔ膜４１からなるキャパシ
タの上部電極との間に誘電体膜４０が形成されたキャパ
シタが形成される。誘電体膜４０としては、ＰＺＴ（Ｐ
ｂＺｒＴｉＯ3)、ＰＬＺＴ（ＰｂＬｉＺｒＴｉＯ3）、
ＢＳＴ（（ＢａＳｒ）ＴｉＯ3）、ＢａＴｉＯ3、ＳＴＯ
（ＳｒＴｉＯ3）のうちいずれか１つを使用する。
ーン３７ａを含む全面に絶縁膜を形成してエッチバック
して第１Ｐｔ膜パターン３７ａ，Ｒｕ酸化物３６、Ｒｕ
膜パターン３５ａの両側面に絶縁膜の側壁３９を形成す
る。さらに側壁３９を含む全面にスパッタリング法やＣ
ＶＤ法等の薄膜形成方法で誘電体膜４０及び第２Ｐｔ膜
４１を形成することにより、半導体装置のキャパシタを
形成する。この半導体装置のキャパシタは、Ｒｕ膜パタ
ーン３５ａ、Ｒｕ酸化物３６、第１Ｐｔ膜パターン３７
ａからなる下部電極と第２Ｐｔ膜４１からなるキャパシ
タの上部電極との間に誘電体膜４０が形成されたキャパ
シタが形成される。誘電体膜４０としては、ＰＺＴ（Ｐ
ｂＺｒＴｉＯ3)、ＰＬＺＴ（ＰｂＬｉＺｒＴｉＯ3）、
ＢＳＴ（（ＢａＳｒ）ＴｉＯ3）、ＢａＴｉＯ3、ＳＴＯ
（ＳｒＴｉＯ3）のうちいずれか１つを使用する。
【００１８】図８は本発明の第２実施形態の半導体装置
のキャパシタを示す構造断面図である。図８に示すよう
に、シリコン基板４１上の絶縁膜４２のコンタクトホー
ルがポリシリコンプラグ４４で充填されている。そのポ
リシリコンプラグ４４とその周辺部の絶縁膜４２上にＲ
ｕパターン４５ａが形成されている。Ｒｕパターン４５
ａの表面に第１Ｒｕ酸化物４６、側面に第２Ｒｕ酸化物
４９が形成される。そして、Ｒｕ酸化物４６、４９上に
これらの大きさと一致するように第１Ｐｔ膜パターン４
７ａが形成される。さらに、本実施形態の場合、第１、
第２Ｒｕ酸化物４６、４９及び第１Ｐｔ膜パターン４７
ａの両側面に第２Ｐｔ膜による側壁５０が形成されてい
る。この側壁５０を含む全面に誘電体膜５１と第３Ｐｔ
膜５２が形成される。すなわち、この第２実施形態の場
合、側壁もＰｔで形成しているのでキャパシタの表面積
を拡大することができる。
のキャパシタを示す構造断面図である。図８に示すよう
に、シリコン基板４１上の絶縁膜４２のコンタクトホー
ルがポリシリコンプラグ４４で充填されている。そのポ
リシリコンプラグ４４とその周辺部の絶縁膜４２上にＲ
ｕパターン４５ａが形成されている。Ｒｕパターン４５
ａの表面に第１Ｒｕ酸化物４６、側面に第２Ｒｕ酸化物
４９が形成される。そして、Ｒｕ酸化物４６、４９上に
これらの大きさと一致するように第１Ｐｔ膜パターン４
７ａが形成される。さらに、本実施形態の場合、第１、
第２Ｒｕ酸化物４６、４９及び第１Ｐｔ膜パターン４７
ａの両側面に第２Ｐｔ膜による側壁５０が形成されてい
る。この側壁５０を含む全面に誘電体膜５１と第３Ｐｔ
膜５２が形成される。すなわち、この第２実施形態の場
合、側壁もＰｔで形成しているのでキャパシタの表面積
を拡大することができる。
【００１９】図９、１０は本発明の第２実施形態の半導
体装置のキャパシタの製造方法を示す工程断面図であ
る。図９（ａ）に示すように、シリコン基板４１上の全
面に酸化膜４２を形成した後、その上に第１感光膜（図
示せず）を塗布して、フォトリソグラフィ術及びエッチ
ング工程で酸化膜４２を選択的に除去してシリコン基板
４２の表面が所定の部分露出されるようにコンタクトホ
ール４３を形成する。図９（ｂ）に示すように、コンタ
クトホール４３を含む全面にポリシリコンを形成し、コ
ンタクトホール４３の内部にのみ残るように選択的に除
去してポリシリコンプラグ４４を形成する。そして、ポ
リシリコンプラグ４４及び酸化膜４２上の全面にルテニ
ウム（Ｒｕ）膜４５を形成する。Ｒｕ膜４５の下部に
は、ＴｉＮ、ＴｉＷ、ＴａＮ等の拡散防止膜を形成して
もよい。
体装置のキャパシタの製造方法を示す工程断面図であ
る。図９（ａ）に示すように、シリコン基板４１上の全
面に酸化膜４２を形成した後、その上に第１感光膜（図
示せず）を塗布して、フォトリソグラフィ術及びエッチ
ング工程で酸化膜４２を選択的に除去してシリコン基板
４２の表面が所定の部分露出されるようにコンタクトホ
ール４３を形成する。図９（ｂ）に示すように、コンタ
クトホール４３を含む全面にポリシリコンを形成し、コ
ンタクトホール４３の内部にのみ残るように選択的に除
去してポリシリコンプラグ４４を形成する。そして、ポ
リシリコンプラグ４４及び酸化膜４２上の全面にルテニ
ウム（Ｒｕ）膜４５を形成する。Ｒｕ膜４５の下部に
は、ＴｉＮ、ＴｉＷ、ＴａＮ等の拡散防止膜を形成して
もよい。
【００２０】図９（ｃ）に示すように、Ｒｕ膜４５上
に、反応性スパッタリング方法や、熱酸化法やプラズマ
酸化法を利用して、Ｒｕ膜４５の表面部を第１Ｒｕ酸化
物４６とし、その上に第１白金（Ｐｔ）膜４７を形成す
る。第１Ｐｔ膜４７の厚さが厚くなればなるほど、ショ
ットキ−エミッションを介する漏洩電流を減少させるこ
とができるるが、湿式エッチング時にアンダカットがひ
どく発生することがあるため、電気的特性が低下しない
最小の厚さ、すなわち１０ｎｍ以下に第１Ｐｔ膜４７を
形成する。この第１Ｐｔ膜４７の厚さが１０ｎｍ以下と
なっても、漏洩電流の特性が低下することなく、かつ湿
式エッチング時のアンダカット現象を防止することがで
きるので、湿式エッチングによるパターニングが可能で
あり、乾式エッチングを施しが場合でもその所要時間を
短縮することができる。次いで、第１Ｐｔ膜４７上に第
２感光膜４８を塗布した後、露光及び現像工程でパター
ニングする。
に、反応性スパッタリング方法や、熱酸化法やプラズマ
酸化法を利用して、Ｒｕ膜４５の表面部を第１Ｒｕ酸化
物４６とし、その上に第１白金（Ｐｔ）膜４７を形成す
る。第１Ｐｔ膜４７の厚さが厚くなればなるほど、ショ
ットキ−エミッションを介する漏洩電流を減少させるこ
とができるるが、湿式エッチング時にアンダカットがひ
どく発生することがあるため、電気的特性が低下しない
最小の厚さ、すなわち１０ｎｍ以下に第１Ｐｔ膜４７を
形成する。この第１Ｐｔ膜４７の厚さが１０ｎｍ以下と
なっても、漏洩電流の特性が低下することなく、かつ湿
式エッチング時のアンダカット現象を防止することがで
きるので、湿式エッチングによるパターニングが可能で
あり、乾式エッチングを施しが場合でもその所要時間を
短縮することができる。次いで、第１Ｐｔ膜４７上に第
２感光膜４８を塗布した後、露光及び現像工程でパター
ニングする。
【００２１】図１０（ｄ）に示すように、パターニング
された第２感光膜４８をマスクに用いて、王水等のエッ
チング液で湿式エッチングするか、又は塩素（Ｃｌ）等
の含有したエッチングガスで第１Ｐｔ膜４７を選択的に
除去して第１Ｐｔ膜パターン４７ａを形成する。第１Ｒ
ｕ酸化物４６は王水にエッチングされないため、王水を
用いてＰｔ膜４７を湿式エッチングする際に、エッチン
グをＲｕ酸化物４６でセルフストップさせることができ
る。そのため、第１Ｒｕ酸化物４６やＲｕ膜４５まで湿
式エッチングされてアンダカット現象が発生するのが防
止される。
された第２感光膜４８をマスクに用いて、王水等のエッ
チング液で湿式エッチングするか、又は塩素（Ｃｌ）等
の含有したエッチングガスで第１Ｐｔ膜４７を選択的に
除去して第１Ｐｔ膜パターン４７ａを形成する。第１Ｒ
ｕ酸化物４６は王水にエッチングされないため、王水を
用いてＰｔ膜４７を湿式エッチングする際に、エッチン
グをＲｕ酸化物４６でセルフストップさせることができ
る。そのため、第１Ｒｕ酸化物４６やＲｕ膜４５まで湿
式エッチングされてアンダカット現象が発生するのが防
止される。
【００２２】図１０（ｅ）に示すように、第２感光膜４
８を除去し、第１Ｐｔ膜パターン４７ａをマスクにして
酸素等の含有したエッチングガスで第１Ｒｕ酸化物４６
とＲｕ膜４５を乾式エッチングして第１Ｒｕ酸化物４６
とＲｕ膜パターン４５ａを形成する。
８を除去し、第１Ｐｔ膜パターン４７ａをマスクにして
酸素等の含有したエッチングガスで第１Ｒｕ酸化物４６
とＲｕ膜４５を乾式エッチングして第１Ｒｕ酸化物４６
とＲｕ膜パターン４５ａを形成する。
【００２３】図１０（ｆ）に示すように、Ｒｕパターン
４５ａを熱酸化法やプラズマ酸化法を利用してその側面
を酸化させて第２Ｒｕ酸化物４９を形成する。次いで、
第２Ｒｕ酸化物４９を含む全面に第２Ｐｔ膜を形成し、
エッチバック工程を実施して、第１、第２Ｒｕ酸化物４
６、４９及び第１Ｐｔ膜パターン４７ａの両側面に第２
Ｐｔ膜による側壁５０を形成する。そして、全面にスパ
ッタリング法やＣＶＤ法等の薄膜形成方法で誘電体膜５
１を形成し、その上にキャパシタの上部電極用第３Ｐｔ
膜５２を形成することにより、半導体装置のキャパシタ
を形成する。
４５ａを熱酸化法やプラズマ酸化法を利用してその側面
を酸化させて第２Ｒｕ酸化物４９を形成する。次いで、
第２Ｒｕ酸化物４９を含む全面に第２Ｐｔ膜を形成し、
エッチバック工程を実施して、第１、第２Ｒｕ酸化物４
６、４９及び第１Ｐｔ膜パターン４７ａの両側面に第２
Ｐｔ膜による側壁５０を形成する。そして、全面にスパ
ッタリング法やＣＶＤ法等の薄膜形成方法で誘電体膜５
１を形成し、その上にキャパシタの上部電極用第３Ｐｔ
膜５２を形成することにより、半導体装置のキャパシタ
を形成する。
【００２４】図１１は本発明においてＰｔ膜の厚さに応
ずるキャパシタの下部電極の漏洩電流の特性を示す波形
図である。この図１１は、Ｒｕ酸化物／Ｒｕ膜上に様々
な厚さのＰｔ膜を形成した後、誘電体膜を形成して、Ｐ
ｔ膜の堆積の厚さに応ずる漏洩電流の特性を示すもの
で、図において１、２、３、４、５はそれぞれＰｔ膜の
厚さで、０Å、５０Å、１００Å、３００Å、５００Å
である。５ｎｍ程度になっても漏洩電流の特性が低下さ
れないことを示している。
ずるキャパシタの下部電極の漏洩電流の特性を示す波形
図である。この図１１は、Ｒｕ酸化物／Ｒｕ膜上に様々
な厚さのＰｔ膜を形成した後、誘電体膜を形成して、Ｐ
ｔ膜の堆積の厚さに応ずる漏洩電流の特性を示すもの
で、図において１、２、３、４、５はそれぞれＰｔ膜の
厚さで、０Å、５０Å、１００Å、３００Å、５００Å
である。５ｎｍ程度になっても漏洩電流の特性が低下さ
れないことを示している。
【００２５】
【発明の効果】上述したように、本発明のキャパシタは
下部電極を３層構造とし、最上部をＰｔ層としたので、
そのＰｔ層を薄くすることができ、容易にエッチングが
でき、正確なパターンを形成することができ、製造工程
が簡単になる。また、最上層がＰｔであるので、誘電膜
にはそのＰｔが接触するので、漏洩電流を防止すること
ができる。さらに、３層としてその側壁にＰｔを使用す
るとキャパシタの電極面積が増大し、容量を増やすこと
ができる。
下部電極を３層構造とし、最上部をＰｔ層としたので、
そのＰｔ層を薄くすることができ、容易にエッチングが
でき、正確なパターンを形成することができ、製造工程
が簡単になる。また、最上層がＰｔであるので、誘電膜
にはそのＰｔが接触するので、漏洩電流を防止すること
ができる。さらに、３層としてその側壁にＰｔを使用す
るとキャパシタの電極面積が増大し、容量を増やすこと
ができる。
【図１】 従来の技術の半導体装置のキャパシタを示す
構造断面図。
構造断面図。
【図２】 従来の他の技術の半導体装置のキャパシタを
示す構造断面図。
示す構造断面図。
【図３】 一般的なＰｔ薄膜の乾式エッチング後の構造
断面図。
断面図。
【図４】 一般的なＰｔ薄膜の湿式エッチング後の構造
断面図。
断面図。
【図５】 本発明の第１実施形態の半導体装置のキャパ
シタを示す構造断面図。
シタを示す構造断面図。
【図６】 本発明の第１実施形態の半導体装置のキャパ
シタの製造方法を示す工程断面図。
シタの製造方法を示す工程断面図。
【図７】 本発明の第１実施形態の半導体装置のキャパ
シタの製造方法を示す工程断面図。
シタの製造方法を示す工程断面図。
【図８】 本発明の第２実施形態の半導体装置のキャパ
シタを示す構造断面図。
シタを示す構造断面図。
【図９】 本発明の第２実施形態の半導体装置のキャパ
シタの製造方法を示す工程断面図。
シタの製造方法を示す工程断面図。
【図１０】 本発明の第２実施形態の半導体装置のキャ
パシタの製造方法を示す工程断面図。
パシタの製造方法を示す工程断面図。
【図１１】 本発明のＰｔ薄膜の厚さに応ずる半導体装
置のキャパシタの漏洩電流の特性を示す波形図。
置のキャパシタの漏洩電流の特性を示す波形図。
３１、４１ シリコン基板 ３２、４２ 酸化
膜 ３３、４３ コンタクトホール ３４、４４ ポリ
シリコンプラグ ３５、４５ Ｒｕ膜 ３６、４６ Ｒｕ
酸化物 ３７、４７ 第１Ｐｔ膜 ３８、４８ 感光
膜 ３９ 絶縁膜側壁 ４９ 第２Ｒｕ酸
化物 ４０、５１ 誘電体膜 ４１、５０ 第２
Ｐｔ膜側壁 ５２ 第３Ｐｔ膜
膜 ３３、４３ コンタクトホール ３４、４４ ポリ
シリコンプラグ ３５、４５ Ｒｕ膜 ３６、４６ Ｒｕ
酸化物 ３７、４７ 第１Ｐｔ膜 ３８、４８ 感光
膜 ３９ 絶縁膜側壁 ４９ 第２Ｒｕ酸
化物 ４０、５１ 誘電体膜 ４１、５０ 第２
Ｐｔ膜側壁 ５２ 第３Ｐｔ膜
Claims (5)
- 【請求項１】 基板と、 前記基板上に形成させたコンタクトホールを有する絶縁
膜と、 前記コンタクトホール内に形成されるプラグと、 前記絶縁膜上のプラグを形成させた箇所に形成させた第
１導電層と、電導性酸化膜と、白金からなる第２導電層
との３層構造とされた下部電極と、 前記下部電極を含む全面に形成される誘電体層と、 前記誘電体層上の上部電極と、を備えることを特徴とす
る半導体装置のキャパシタ。 - 【請求項２】 基板と、 前記基板上に形成させたコンタクトホールを有する絶縁
膜と、 前記コンタクトホール内に形成されるプラグと、 前記絶縁膜上のプラグを形成させた箇所に形成させた第
１導電層と、その表面と側面とに形成させた電導性酸化
膜と、その電導性酸化膜の上に形成された白金からなる
第２導電層と、電導性酸化膜、第２導電層の側面に形成
された白金からなる側壁とで形成された下部電極と、 前記下部電極を含む全面に形成される誘電体層と、 前記誘電体層上の上部電極と、を備えることを特徴とす
る半導体装置のキャパシタ。 - 【請求項３】 前記第２導電層は、電気的特性が低下さ
れない５〜１０ｎｍの厚さに形成することを特徴とする
請求項１又は２に記載の半導体装置のキャパシタ。 - 【請求項４】 基板上に絶縁膜を形成させ、その所定の
箇所にコンタクトホールを形成する工程と、 前記コンタクトホール内にプラグを形成する工程と、 前記プラグ上に第１導電層、電導性酸化膜、白金からな
る第２導電層で構成される下部電極を形成する工程と、 前記下部電極を含む全面に誘電体層と上部電極を順次に
形成する工程と、を備えることを特徴とするキャパシタ
の製造方法。 - 【請求項５】 基板上に絶縁膜を形成させ、その所定の
箇所にコンタクトホールを形成する工程と、 前記コンタクトホール内にプラグを形成する工程と、 前記絶縁膜上のプラグ形成箇所に第１導電層を形成させ
る工程と、 前記第１導電層の表面を酸化させて電導性酸化膜を形成
させる工程と、 前記導電酸化膜の上に白金からなる第２導電層を形成さ
せる工程と、 第２導電層をパターニングする工程と、 そのパターニングされた第２導電層をマスクにして第１
導電層と電導性酸化膜をパターニングする工程と、 第１導電層の露出した側面を酸化させて第１導電層の側
面に電導性酸化膜を形成する工程と、 前記パターニングされた積層物の側面に第２導電層と同
じ物質からなる側壁を形成させる工程と、 前記下部電極を含む全面に誘電体層と上部電極を順次に
形成する工程と、を備えることを特徴とするキャパシタ
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061252A KR100239417B1 (ko) | 1996-12-03 | 1996-12-03 | 반도체 소자의 커패시터 및 그의 제조방법 |
| KR61252/1996 | 1996-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173155A true JPH10173155A (ja) | 1998-06-26 |
| JP3041596B2 JP3041596B2 (ja) | 2000-05-15 |
Family
ID=19485528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9332728A Expired - Fee Related JP3041596B2 (ja) | 1996-12-03 | 1997-12-03 | 半導体装置のキャパシタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5879957A (ja) |
| JP (1) | JP3041596B2 (ja) |
| KR (1) | KR100239417B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001234373A (ja) * | 2000-02-23 | 2001-08-31 | Nec Corp | ルテニウム系金属の除去液及びその使用方法 |
| JP2002531943A (ja) * | 1998-11-30 | 2002-09-24 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 |
| KR100609226B1 (ko) * | 2003-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 및 그 제조방법 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6052271A (en) | 1994-01-13 | 2000-04-18 | Rohm Co., Ltd. | Ferroelectric capacitor including an iridium oxide layer in the lower electrode |
| JP3454058B2 (ja) * | 1996-12-11 | 2003-10-06 | 富士通株式会社 | 半導体メモリおよびその製造方法 |
| KR100268941B1 (ko) * | 1997-06-03 | 2000-10-16 | 김영환 | 반도체소자의커패시터제조방법 |
| JP3209175B2 (ja) | 1998-02-23 | 2001-09-17 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
| US6136660A (en) * | 1998-09-28 | 2000-10-24 | Siemens Aktiengesellschaft | Stacked capacitator memory cell and method of fabrication |
| KR100316798B1 (ko) * | 1999-03-16 | 2001-12-22 | 박종섭 | 반도체장치의 커패시터 및 그의 제조방법 |
| US6197651B1 (en) * | 1999-08-30 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Structure and method for forming a capacitor dielectric using yttrium barium copper oxide |
| US7071557B2 (en) * | 1999-09-01 | 2006-07-04 | Micron Technology, Inc. | Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same |
| KR100414948B1 (ko) * | 2000-06-30 | 2004-01-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
| KR100359299B1 (en) * | 2001-03-26 | 2002-11-07 | Samsung Electronics Co Ltd | Semiconductor memory device having resist pattern and method for forming metal contact thereof |
| KR100414869B1 (ko) * | 2001-06-30 | 2004-01-13 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| US7037730B2 (en) * | 2001-07-11 | 2006-05-02 | Micron Technology, Inc. | Capacitor with high dielectric constant materials and method of making |
| JP4428500B2 (ja) * | 2001-07-13 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 容量素子及びその製造方法 |
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| US6916722B2 (en) * | 2002-12-02 | 2005-07-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to fabricate high reliable metal capacitor within copper back-end process |
| US6940111B2 (en) * | 2002-11-29 | 2005-09-06 | Infineon Technologies Aktiengesellschaft | Radiation protection in integrated circuits |
| US7707039B2 (en) * | 2004-02-15 | 2010-04-27 | Exbiblio B.V. | Automatic modification of web pages |
| JP2006060044A (ja) * | 2004-08-20 | 2006-03-02 | Canon Anelva Corp | 磁気抵抗効果素子の製造方法 |
| US7914842B1 (en) * | 2006-02-10 | 2011-03-29 | Second Sight Medical Products, Inc | Method of manufacturing a flexible circuit electrode array |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| KR100319874B1 (ko) * | 1995-02-16 | 2002-08-21 | 삼성전자 주식회사 | 반도체장치의커패시터및그제조방법 |
| JPH08316430A (ja) * | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体メモリとその製造方法、スタックドキャパシタ |
-
1996
- 1996-12-03 KR KR1019960061252A patent/KR100239417B1/ko not_active IP Right Cessation
-
1997
- 1997-06-19 US US08/878,815 patent/US5879957A/en not_active Expired - Lifetime
- 1997-12-03 JP JP9332728A patent/JP3041596B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002531943A (ja) * | 1998-11-30 | 2002-09-24 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 |
| JP4772188B2 (ja) * | 1998-11-30 | 2011-09-14 | アイメック | 強誘電コンデンサの作成方法および基板上にｐｚｔ層を成長させる方法 |
| JP2001234373A (ja) * | 2000-02-23 | 2001-08-31 | Nec Corp | ルテニウム系金属の除去液及びその使用方法 |
| JP4510979B2 (ja) * | 2000-02-23 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | ルテニウム又は酸化ルテニウム除去液の使用方法、及びルテニウム又は酸化ルテニウムの除去方法 |
| KR100609226B1 (ko) * | 2003-12-31 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980043405A (ko) | 1998-09-05 |
| US5879957A (en) | 1999-03-09 |
| JP3041596B2 (ja) | 2000-05-15 |
| KR100239417B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3041596B2 (ja) | 半導体装置のキャパシタ及びその製造方法 | |
| US5618746A (en) | Method for manufacturing a capacitor of semiconductor device having diffusion-blocking films | |
| JP2550852B2 (ja) | 薄膜キャパシタの製造方法 | |
| US5335138A (en) | High dielectric constant capacitor and method of manufacture | |
| JP3494852B2 (ja) | 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法 | |
| JPH08167702A (ja) | フィン形キャパシター及びその製造方法 | |
| JP2003068988A (ja) | 強誘電膜を平坦化膜として用いる強誘電体メモリ装置およびその製造方法。 | |
| JP2000196039A (ja) | 半導体記憶装置の製造方法 | |
| JP2988864B2 (ja) | 半導体素子の高誘電率キャパシターの製造方法 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2788835B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| KR0147639B1 (ko) | 고유전율 캐패시터의 하부전극 형성방법 | |
| JPH10107226A (ja) | 半導体メモリ装置及びその製造方法 | |
| JPH11265989A (ja) | 高誘電体キャパシター及びその製造方法 | |
| JPH0563156A (ja) | 半導体装置の製造方法 | |
| US5849618A (en) | Method for fabricating capacitor of semiconductor device | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100239418B1 (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| US20030215960A1 (en) | Method of fabricating ferroelectric capacitor | |
| JP2003298022A (ja) | 強誘電体メモリ及びその製造方法 | |
| US6071787A (en) | Method of forming a capacitor including forming a first and second conductive layers and etching layers to form alloyed conductive sidewall spacers | |
| JPH0964298A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| JP2004525525A (ja) | 水素防護層を備えた超小型電子構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |