JPH10144677A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10144677A
JPH10144677A JP8320913A JP32091396A JPH10144677A JP H10144677 A JPH10144677 A JP H10144677A JP 8320913 A JP8320913 A JP 8320913A JP 32091396 A JP32091396 A JP 32091396A JP H10144677 A JPH10144677 A JP H10144677A
Authority
JP
Japan
Prior art keywords
film
gas
layer
plasma
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8320913A
Other languages
English (en)
Other versions
JP3409984B2 (ja
Inventor
Takashi Akahori
孝 赤堀
Yoko Naito
容子 内藤
Shunichi Endo
俊一 遠藤
Masahide Saito
正英 斎藤
Tadashi Hirata
匡史 平田
Takeshi Aoki
武志 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP32091396A priority Critical patent/JP3409984B2/ja
Priority to KR10-1998-0705433A priority patent/KR100427508B1/ko
Priority to US09/101,244 priority patent/US6218299B1/en
Priority to PCT/JP1997/004144 priority patent/WO1998021748A1/ja
Publication of JPH10144677A publication Critical patent/JPH10144677A/ja
Application granted granted Critical
Publication of JP3409984B2 publication Critical patent/JP3409984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/029—Graded interfaces
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 １８％〜６６％のフッ素を含むフッ素添加カ
−ボン膜よりなり、比誘電率が「２．５」以下の絶縁膜
を備えた半導体装置及びその製造方法を提供すること。 【解決手段】）例えばプラズマ処理装置において、圧力
０．２Ｐａ、マイクロ波電力２．７ｋＷ、高周波電力
１．５ｋＷ、ウエハ温度３５０℃の条件の下、成膜ガス
としてＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々６０ｓｃｃ
ｍ及び３０ｓｃｃｍの流量で導入すると共に、プラズマ
ガスを１５０ｓｃｃｍの流量で導入し、Ｆの含有量が２
２％のＣＦ膜１３を成膜する。このようなＣＦ膜１３で
は比誘電率が２．４となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフッ素添加カ−ボン
膜よりなる絶縁膜を備えた半導体装置に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図るため
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術があある。多層配線構造をとるためには、ｎ層目の
配線層と（ｎ＋１）番目の配線層の間を導電層で接続す
ると共に、導電層以外の領域は層間絶縁膜と呼ばれる薄
膜が形成される。
【０００３】この層間絶縁膜の代表的なものとしてＳｉ
Ｏ2 膜があるが、近年デバイスの動作についてより一層
の高速化を図るために層間絶縁膜の比誘電率を低くする
ことが要求されており、層間絶縁膜の材質についての検
討がなされている。即ちＳｉＯ2 は比誘電率がおよそ
「４」であり、これよりも小さい材質の発掘に力が注が
れている。そのうちの一つとして比誘電率が「３．５」
であるＳｉＯＦの実現化が進められているが、本発明者
は比誘電率が更に小さいフッ素添加カーボン膜に注目し
ている。
【０００４】
【発明が解決しようする課題】ところで層間絶縁膜につ
いては、小さい比誘電率であることの他に密着性が大き
いこと、機械的強度が大きいこと、熱的安定性に優れて
いることなどが要求される。フッ素添加カーボンとして
商品名テフロン（ポリテトラフルオロエチレン）がよく
知られているが、これは極めて密着性が悪く、硬度も小
さい。従ってフッ素添加カーボン膜を層間絶縁膜として
用いるといっても、膜質に未知な部分が多く、現状では
実用化が困難である。
【０００５】本発明は、このような事情の下になされた
ものであり、その目的は、８％〜７２％のフッ素を含む
フッ素添加カ−ボン膜よりなり、比誘電率が「３」以下
の絶縁膜を備えたことを特徴とする半導体装置。
【０００６】
【課題を解決するための手段】この本発明の半導体装置
は、８％〜７２％のフッ素を含むフッ素添加カ−ボン膜
よりなる絶縁膜を備えたことを特徴とする。
【０００７】
【発明の実施の形態】先ず本発明の実施の形態に係る多
層配線構造の半導体装置について図１により説明する。
図中１１はシリコン基板であり、このシリコン基板１１
の表面にはＢＰＳＧ層１２が形成されている。このＢＰ
ＳＧ層１２は、ボロン（Ｂ）、リン（Ｐ）、シリケ−ト
グラス（ＳＧ）を含む材料により構成されており、層の
厚さは例えば１００００オングストロ−ム程度である。
【０００８】ＢＰＳＧ層１２の表面には例えば厚さが８
０００オングストロ−ム程度の層間絶縁膜１３が形成さ
れており、この層間絶縁膜１３の裏面側には例えば幅が
５０００オングストロ−ム、厚さが５０００オングスト
ロ−ム程度のアルミニウム（Ａｌ）配線層１４が形成さ
れている。多層配線構造ではこのような層間絶縁膜１３
が複数段例えば４段形成されている。
【０００９】前記ＢＰＳＧ層１２には、シリコン基板１
１の表面に形成されたｎ形半導体層１１ａと層間絶縁膜
１３のＡｌ配線層１４との間に、溝幅５０００オングス
トロームのコンタクトホ−ル１５が形成されている。ま
た前記層間絶縁膜１３には、この段に形成されたＡｌ配
線層１４と上段側の層間絶縁膜１３に形成されたＡｌ配
線層１４との間に溝幅５０００オングストロームのビア
ホ−ル１６が形成されている。これらコンタクトホ−ル
１５とビアホ−ル１６には例えばタングステン（Ｗ）が
埋め込まれており、これらにより配線層を接続するため
の導電層が形成されている。
【００１０】本実施の形態は、前記層間絶縁膜１３とし
てフッ素添加カ−ボン膜（以下ＣＦ膜という）を用いる
ものであり、続いてこのＣＦ膜について説明する。本発
明者らがこのＣＦ膜に着目したのは、既述のようにデバ
イスの高速化に対応するためには層間絶縁膜の比誘電率
は「３」以下好ましくは「２．５」以下であることが要
求されるが、テフロンは比誘電率が「２」であることか
ら、テフロンの構造に近いＣ（炭素）とＦ（フッ素）を
含む膜を構成すれば比誘電率を低くすることができると
考えたからである。
【００１１】本発明者らは後述のプラズマ処理装置によ
り、処理条件を変えることによってＦの含有量の異なる
種々のＣＦ膜を形成して比誘電率を測定したところ、Ｆ
の含有量と比誘電率との間には図２に示す関係があるこ
とを見出した。即ち高速デバイスの層間絶縁膜１３とし
て、比誘電率を「３」以下にするためにはＦの含有量が
５％以上であるＣＦ膜を形成すればよく、比誘電率を
「２．５」以下にするためにはＦの含有量が１８％以上
であるＣＦ膜を形成すればよいことを見出した。ここで
Ｆの含有量とは、ＣＦ膜に含まれている全原子数に対す
るＦの原子数の割合即ちａｔｏｍｉｃ％をいう。
【００１２】この際ＣＦ膜中のＦの含有量の測定方法に
ついては、ラザフォ−ド後方散乱分光法を用いた。原理
は固体表面に高エネルギ−イオンを照射し、後方に散乱
されるイオンのエネルギ−と収量から固体内部の情報を
得るというものである。また比誘電率の測定について
は、ベアシリコン表面にＣＦ膜を形成し、更にその上に
アルミニウム電極を形成し、シリコン層と電極との間に
比誘電率メータの電極を接続して測定した。
【００１３】また層間絶縁膜として用いる場合には密着
性や硬度性が要求されるため、上述のＣＦ膜について密
着性と硬度性とを測定したところ、Ｆの含有量と密着性
との間には図３に示す関係があり、またＦの含有量と硬
度性との間には図４に示す関係があることを見出した。
【００１４】ここで密着性の測定については、ベアシリ
コン表面にＣＦ膜を形成し、このＣＦ膜表面に密着試験
子を接着剤で固定し、試験子を引き上げてＣＦ膜がベア
シリコンから剥がれたときの試験子単位面積当りの引き
上げ力（ｋｇ／ｃｍ2 ）の大きさを指標とした（セバス
チャン法）。硬さの測定については島津ダイナミック超
微小硬度計ＤＵＨ−２００を用い、稜間隔１１５度、圧
子先端曲率半径０．１μｍ以下の三角錐圧子により試験
荷重５００ｍｇｆ、負荷速度２９ｍｇｆ／ｓｅｃ試験荷
重保持時間５ｓｅｃの条件でＣＦ膜に対して押し込み試
験を行った。押し込み深さをＤ（μｍ）とすると、係数
（３７．８３８）×荷重／Ｄ2 を硬さの指標（ダイナミ
ック硬度）とした。
【００１５】この結果により密着性については上述の試
験の場合、２００ｋｇ／ｃｍ2 以上あればデバイスに組
み込んだときに膜剥がれのおそれはなく、このためＦの
含有量が６６％以下であるＣＦ膜を形成すればよいこと
を見出した。また硬度性については、あまり小さいと例
えば表面を機械的研磨して平坦化するエッチバック工程
が困難になるため、４０以上好ましくは５０以上である
ことが必要であり、このためＦの含有量が６６％以下で
あるＣＦ膜を形成すればよいことを見出した。
【００１６】このような結果に対して考察すると、比誘
電率を低くするためには膜中のＦの含有量を多くすれば
よいが、Ｆの含有量が多過ぎると密着性が悪くかつ硬さ
が小さくなる。この理由は密着性及び硬さは膜中のＣ−
Ｃ結合に寄与していると推察され、Ｆの含有量が多いと
Ｃ−Ｃ結合が少なくなるためと考えられる。従って比誘
電率が低く、かつ十分な密着性、硬さを確保するために
は、Ｆの含有量は８〜６６％とすることが望ましい。
【００１７】続いてこのようなＣＦ膜の製造方法につい
て説明する。先ずＣＦ膜を製造するために用いられるプ
ラズマ処理装置の一例について図５により説明する。図
示するようにこのプラズマ処理装置は、例えばアルミニ
ウム等により形成された真空容器２を有しており、この
真空容器２はプラズマを発生させるプラズマ室２１と、
この下方に連通させて連結された成膜室２２とからな
る。なおこの真空容器２は接地されてゼロ電位になって
いる。
【００１８】この真空容器２の上端にはマイクロ波を透
過する部材により形成された透過窓２３が気密に設けら
れており、容器２内の真空状態を維持するようになって
いる。この透過窓２３の外側には、例えば２．４５ＧＨ
z のプラズマ発生用高周波供給手段としての高周波電源
部２４に接続された導波管２５が設けられており、高周
波電源部２４にて発生したマイクロ波Ｍを導波管２５で
案内して透過窓２３からプラズマ室２１内へ導入し得る
ようになっている。
【００１９】プラズマ室２１を区画する側壁には例えば
その周方向に沿って均等に配置したプラズマガスノズル
２６が設けられると共に、このノズル２６には図示しな
いプラズマガス源、例えばＡｒガスやＯ2 ガス源が接続
されており、プラズマ室２１内の上部にＡｒガスやＯ2
ガス等のプラズマガスをムラなく均等に供給し得るよう
になっている。なお図中ノズル２６は図面の煩雑化を避
けるため２本しか記載していないが、実際にはそれ以上
設けている。
【００２０】またプラズマ室２１を区画する側壁の外周
には、これに接近させて磁界形成手段として例えばリン
グ状の主電磁コイル２７が配置されると共に、成膜室２
２の下方側にはリング状の補助電磁コイル２８が配置さ
れ、プラズマ室２１から成膜室２２に亘って上から下に
向かう磁界例えば８７５ガウスの磁界Ｂを形成し得るよ
うになっており、ＥＣＲプラズマ条件が満たされてい
る。なお電磁コイルに代えて永久磁石を用いてもよい。
【００２１】このようにプラズマ室２１内に周波数の制
御されたマイクロ波Ｍと磁界Ｂとを形成することによ
り、これらの相互作用により上記ＥＣＲプラズマが発生
する。このとき、前記周波数にて前記導入ガスに共鳴作
用が生じてプラズマが高い密度で形成されることにな
る。すなわちこの装置は電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマ処理装置を構成することになる。
【００２２】一方前記成膜室２２の上部即ちプラズマ室
２１と連通している部分には、リング状の成膜ガス供給
部３０が設けられており、内周面から成膜ガスが噴出す
るようになっている。また成膜室２２内には載置台３が
昇降自在に設けられている。この載置台３は例えばアル
ミニウム製の本体３１上にヒータを内蔵した静電チャッ
ク３２を設けてなり、この静電チャック３２の電極（チ
ャック電極）３３に、ウエハＷにイオンを引き込むため
のバイアス電圧を印加するように例えば高周波電源部３
４が接続されている。そしてまた成膜室２２の底部には
排気管３５が接続されている。
【００２３】次に上述の装置を用いて被処理基板である
ウエハ１０上にＣＦ膜よりなる層間絶縁膜１３を形成す
る方法について説明する。先ず真空容器２の側壁に設け
た図示しないゲートバルブを開いて図示しない搬送アー
ムにより、例えば表面にアルミニウム配線が形成された
被処理体であるウエハ１０を図示しないロードロック室
から搬入して載置台３上に載置する。
【００２４】続いてこのゲートバルブを閉じて内部を密
閉した後、排気管３５より内部雰囲気を排出して所定の
真空度まで真空引きし、プラズマガスノズル２６からプ
ラズマ室２１内へプラズマガス例えばＡｒガスを導入す
ると共に、成膜ガス供給部３０から成膜室２２内へ成膜
ガス例えばＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々流量６
０ｓｃｃｍ及び３０ｓｃｃｍで導入する。そして真空容
器２内を例えば０．１Ｐａのプロセス圧に維持し、かつ
プラズマ発生用高周波電源部３４により載置台３に１
３．５６ＭＨｚ、１５００Ｗのバイアス電圧を印加する
と共に、載置台３の表面温度を３２０℃に設定する。
【００２５】プラズマ発生用高周波電源部２４からの
２．４５ＧＨｚの高周波（マイクロ波）Ｍは、導波管２
５を搬送されて透過窓２３を透過してプラズマ室２１内
へ導入される。このプラズマ室２１内には、プラズマ室
２１の外側に設けた主電磁コイル２７と補助電磁コイル
２８とにより発生した磁界Ｂが上方から下方に向けて例
えば８７５ガウスの強さで印加されており、この磁界Ｂ
とマイクロ波Ｍとの相互作用でＥ（電界）×Ｈ（磁界）
を誘発して電子サイクロトロン共鳴が生じ、この共鳴に
よりＡｒガスがプラズマ化され、且つ高密度化される。
なおＡｒガスを用いることによりプラズマが安定化す
る。
【００２６】プラズマ生成室２１より成膜室２２内に流
れ込んだプラズマ流は、ここに供給されているＣ4 Ｆ8
ガス及びＣ2 Ｈ4 ガスを活性化させて活性種を形成す
る。一方プラズマイオンこの例ではＡｒイオンはプラズ
マ引き込み用のバイアス電圧によりウエハ１０に引き込
まれ、ウエハ１０表面のパターン（凹部）の角を削り取
って間口を広げ、このスパッタエッチング作用と平行し
て活性種によりＣＦ膜が成膜されて凹部内に埋め込まれ
る。
【００２７】このようにして成膜したＣＦ膜について、
上述の方法によりＦの含有量と、比誘電率、密着性、硬
度性を測定したところ、Ｆの含有量は２２％であり、比
誘電率は「２．４」、密着性は４１２、硬度は１９２で
あって、層間絶縁膜として好ましいものであることが確
認された。
【００２８】上述の製造方法においては、成膜ガスとし
てＣn Ｆm ガスとＣK ＨS ガス（ｎ，ｍ，ｋ，ｓは整
数）とを組み合わせて用いることによりＦの含有量の異
なる種々の組成のＣＦ膜を形成することができる。この
際Ｃn Ｆm ガスとしては、ＣＦ4 、Ｃ2 Ｆ6 、Ｃ
3 Ｆ8 、Ｃ4 Ｆ8 などを用いることができ、またＣk Ｈ
S ガスとしてはＨ2 、ＣＨ4 、Ｃ2 Ｈ2 、Ｃ2 Ｈ6 、Ｃ
3 Ｈ8 、Ｃ4 Ｈ8 などを用いることができる。またＣn
Ｆm ガス及びＣk Ｈs ガスに加えてＨ2 ガスを添加して
もよい。またこれらの成膜ガスの流量を変えることによ
りＦの含有量の異なるＣＦ膜を形成することができる。
【００２９】ここで成膜ガスとしては、原料ガスである
ＣＦ系のガスとして二重結合あるいは三重結合のガス例
えばＣ2 Ｆ2 ガスやＣ2 Ｆ4 ガスを用いるようにしても
よいし、一つのＣに４個のＣＦ基が結合している分子構
造のガス例えばＣ（ＣＦ3 ）4 やＣ（Ｃ2 Ｆ5 ）4 など
を単独あるいは既に述べたＣ4 Ｆ8 ガスやＣ2 Ｆ2 ガス
などと混合して用いてもよい。更に原料ガスとしてはＣ
ＨＦ系のガス例えばＣＨ3 （ＣＨ2 ）3 ＣＨ2 Ｆ、ＣＨ
3 （ＣＨ2 ）4 ＣＨ2 Ｆ、ＣＨ3 （ＣＨ2 ）7ＣＨ
2 Ｆ、ＣＨＣＨ3 Ｆ2 、ＣＨＦ3 、ＣＨ3 Ｆ及びＣＨ2
Ｆ2 などを用いてもよい。
【００３０】また成膜ガスの種類や流量が同じ場合に
は、マイクロ波電力、載置台の温度、真空容器２内の圧
力やバイアス電力を変えることにより、Ｆの含有量の異
なるＣＦ膜を形成することができる。例えば他の条件が
同じであれば、載置台の温度が高いほどＦの含有量が少
なくなり、また圧力が高くなる程、マイクロ波電力やバ
イアス電力が大きくなる程、Ｆの含有量が少なくなる。
【００３１】続いて本発明の他の実施の形態について説
明する。本実施の形態が上述の実施の形態と異なる点
は、例えば図６に示すように、上述のＣＦ膜からなる層
間絶縁膜１３の上面にキャップ膜４を形成したことであ
る。このキャップ膜４は例えばＳｉＯ2 、ＳｉＯＦ、Ｓ
ｉＢＮ、ＳｉＮ、ＳｉＣ、ａ−ＣｉＨ（水素化アモルフ
ァスカ−ボン膜、以下「ａ−Ｃ」という）、ＢＮ等の絶
縁層により形成されており、例えば１００オングストロ
−ム以上の膜厚を有している。
【００３２】そしてこのキャップ膜４は、上述の方法に
よりウエハ１０上にＣＦ膜１３を成膜した後、上述のプ
ラズマ処理装置において、成膜ガスやマイクロ波電力、
圧力、載置台温度等の処理条件を変えて成膜処理を行う
ことによりＣＦ膜１３上に成膜される。例えばキャップ
膜４としてＳｉＯ2 膜を成膜する場合には、マイクロ波
電力２０００Ｗ、圧力０．２７Ｐａ、載置台温度２００
℃の条件の下、成膜ガスとしてＳｉＨ4 ガスを８０ｓｃ
ｃｍの流量で導入することにより成膜処理が行われる。
【００３３】このようにＣＦ膜１３上にキャップ膜４を
形成すると熱的安定性が向上するという効果がある。熱
的安定性とは、高温になってもＦの抜けが少ないという
ことである。即ち図１に示す半導体装置では、上段側及
び下段側のＡｌ配線層１４を互に電気的に接続するため
に、ＣＦ膜１３を成膜した後ビアホール１６を形成して
例えばＷの埋め込みが行われるが、この埋め込み工程は
例えば４５０℃程度の温度下で行われる。またビアホー
ル１６へＡｌを流し込む場合もあるが、このリフロー工
程は約４００℃以上で行われる。
【００３４】このようにＣＦ膜１３が成膜温度よりも高
い温度に加熱されたときにＦが抜けるが、ＣＦ膜１３の
表面にキャップ膜４を形成すれば、キャップ膜４はＣＦ
膜１３よりも緻密であり、Ｆはこのキャップ膜４を透過
しにくいため、Ｆの抜けが少ない。Ｆの抜けが多いと比
誘電率が上がるし、ＣＦ膜自体の収縮による膜剥離が起
こり、更にはガスとして抜けることからＣＦ膜とＷ膜と
の界面での剥離も起こりやすく、またＡｌ配線層１４の
エッチング時に用いられるＣｌとＦとの存在下でＡｌの
腐食のおそれもある。従って熱的安定性が大きい方が望
ましい。
【００３５】またＳｉＯ2 、ＳｉＯＦ、ＳｉＢＮ、Ｓｉ
Ｎ、ＳｉＣ、ａ−Ｃ、ＢＮ等の絶縁層は硬度が５８８．
５程度とＣＦ膜よりも大きいため、ＣＦ膜１３の表面に
キャップ膜４を設けることにより、次工程のＣＭＰ工程
で次のような効果が得られる。このＣＭＰ工程は、Ａｌ
配線層１４が形成されたウエハ１０にＣＦ膜１３を形成
した後、不要な部分を削り取ってＣＦ膜１３の表面を平
坦にするために行われるものであり、例えば回転パット
にポリウレタン等の研磨布を貼り付けてこの研磨布をウ
エハ１０に圧接させ、回転パットを回転させながら前記
研磨布の表面に供給された研磨剤により、ウエハ１０の
研磨対象物を研磨することにより行われる。
【００３６】先ずＣＦ膜１３の表面にキャップ膜４が形
成されていない場合におけるＣＭＰの作用について説明
する。ＣＭＰ工程は、図７（ａ）に斜線で示す山領域４
１を研磨して削り取ろうとするものであり、研磨布は柔
らかいので山領域４１に密着しながら研磨して削り取っ
ていく。ところがこの際山領域４１の研磨が進み、山領
域４１とその他の領域４２との段差が少なくなってくる
と、当該領域４２も研磨布が当たるので、これによりこ
の領域４２も追従して研磨されてしまう。従ってＣＭＰ
を行うと山領域４１とその他の領域４２との段差は減る
ものの、当該領域４２の膜厚が薄くなってしまう。
【００３７】一方ＣＦ膜１３の表面にキャップ膜４が形
成されている場合では、ＣＭＰの初期段階では、図７
（ｂ）に斜線で示す山領域４１が研磨により削り取られ
ていく。この際先ずキャップ膜４が削り取られて、次い
でＣＦ膜１３が削り取られていく。そして研磨が進み、
山領域４１とその他の領域４２との段差が少なくなって
くると、研磨布がキャップ膜４にも当たるようになる
が、キャップ膜４はＣＦ膜１３より硬いので、その他の
領域４２が山領域４１に追従して削り取られるおそれが
ない。このためその他の領域４２の膜厚が薄くなってし
まうことが抑えられる。
【００３８】また山領域４１が削り取られて、この領域
４１の上面とその他の領域４２の上面とが揃ってくる
と、キャップ膜４が研磨されて削り取られることになる
が、既述のようにキャップ膜４はＣＦ膜１３よりも硬い
ことから研磨速度が小さくなる。ここで図８において、
ＣＭＰ速度の時間変化を、実線はキャップ膜４を形成し
た場合、点線はキャップ膜４を形成しない場合について
夫々示す。このようにＣＭＰ速度は山領域４１を研磨し
ているときは大きく、研磨が進んでくると徐々に小さく
なってくるが、キャップ膜４を設けた場合にはＣＭＰ速
度の低下の程度が大きくなる。従ってこのＣＭＰ速度の
低下が判断しやすいので、ＣＭＰ工程の終了時も判断し
やすくなり、研磨不足や研磨過剰が抑えられてＣＦ膜を
より平坦にすることができる。
【００３９】またキャップ膜４を設けると、ＣＦ膜１３
の表面が硬いキャップ膜４により保護された状態となる
ことから、搬送時において取扱い性が向上するという効
果も得られる。ここでキャップ膜４の膜厚を１００オン
グストロ−ム以上に設定することが望ましいのは、仮に
膜厚を５０オングストロ−ム程度にしようとすると、キ
ャップ膜４が成膜されない領域ができてしまうおそれが
あり、これを避けるためである。さらにＳｉＯ2 等は比
誘電率は「４」とＣＦ膜１３よりも高いが、このキャッ
プ膜４の膜厚は１００オングストロ−ムであるのに対し
てＣＦ膜１３の膜厚は８０００オングストロ−ムであ
り、キャップ膜４はＣＦ膜１３よりも非常に薄いので、
キャップ膜４がＣＦ膜１３の比誘電率に与える影響はほ
とんど無視することができる。
【００４０】ここで本実施の形態の効果を確認するため
に行った実験例について説明する。図５に示すプラズマ
成膜装置を用い、Ｃ4 Ｈ8 ガス、Ｃ2 Ｈ4 ガスを成膜ガ
スとし、先の実施の形態と同様のプロセス条件により膜
厚が８０００オングストロ−ムのＣＦ膜を成膜した。次
いでマイクロ波電力２０００Ｗ、圧力０．２７Ｐａ、載
置台温度２００℃の下、成膜ガスとしてＳｉＨ4 ガスを
８０ｓｃｃｍの流量で導入して、ＳｉＯ2 膜からなる膜
厚１００オングストロ−ムのキャップ膜を成膜した。そ
してこのキャップ膜が形成されたＣＦ膜についてＴＤＳ
スペクトル（Ｔｈｅｒｍａｌ Ｄｉｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分析法）を測
定した。また同様の条件で成膜したキャップ膜を形成し
ないＣＦ膜についてもＴＤＳスペクトルを測定した。こ
の結果を図９及び図１０に夫々示す。
【００４１】図９に示すＴＤＳスペクトルはキャップ膜
を形成したＣＦ膜のスペクトルを示し、図１０はキャッ
プ膜を形成しないＣＦ膜のスペクトルを夫々示してお
り、このスペクトルではＣＦ膜を加熱したときにＣＦ膜
から発散されるガスの量が示されている。この図よりキ
ャップ膜を形成したＣＦ膜では、キャップ膜を形成しな
い場合に比べてＣＦやＦの発散量が少ないことが認めら
れ、この結果によりキャップ膜を形成すると熱的安定性
に効果があることが確認された。
【００４２】さらにこのキャップ膜を形成したＣＦ膜と
キャップ膜を形成しないＣＦ膜とについて比誘電率を測
定したところ、キャップ膜を形成したＣＦ膜では比誘電
率は２．４１であり、キャップ膜を形成しないＣＦ膜で
は比誘電率は２．４０であって、キャップ膜を形成して
も比誘電率はそれ程高くならないことが確認された。
【００４３】続いて本発明のさらに他の実施の形態につ
いて説明する。本実施の形態が上述の実施の形態と異な
る点はＣＦ膜を多層構造としたことである。ここで多層
構造とは、例えば図１１（ａ）に示すように、ＣＦ膜１
３の下面側に下部膜５１を形成することにより２層構造
とした２層膜や、図１１（ｂ）に示すように、ＣＦ膜１
３の下面側に下部膜５１を形成すると共に、ＣＦ膜１３
の上面側に上部膜５２を形成することにより３層のサン
ドイッチ構造とした３層膜をいう。
【００４４】前記２層膜の下部膜５１としては、ＳｉＣ
膜、ａ−Ｃ膜、Ｆの含有量が８％以下のＣＦ膜や、膜の
下部側はａ−Ｃであるが上部側へ向けて次第にＦの含有
量が多くなっていく膜（以下これを「傾斜膜」という）
等の密着性の大きい膜を用いることができる。またこれ
ら膜の膜厚としては、後述する実験結果により膜厚が大
きくなる程密着性が向上するが、比誘電率も高くなって
しまう傾向にあることから１００〜１０００オングスト
ロ−ムとすることが望ましい。また２層膜のＣＦ膜１３
は膜厚が１００００オングストロ−ム程度に形成されて
おり、例えばＦの含有量が８〜７２％のＣＦ膜により構
成されている。
【００４５】前記３層膜の下部膜５１や上部膜５２とし
ても、２層膜の下部膜５１と同様の膜を用いることがで
きるが、下部膜５１の膜厚は１００〜１０００オングス
トロ−ムとすることが望ましく、上部膜５２の膜厚は１
００〜１０００オングストロ−ムとすることが望まし
い。また３層膜のＣＦ膜１３は膜厚が１００００オング
ストロ−ム程度に形成されており、例えばＦの含有量が
８〜７２％のＣＦ膜により構成されている。
【００４６】前記２層膜は、上述のプラズマ処理装置に
おいて、先ずウエハ１０上に下部膜５１を成膜した後、
この下部膜５１上にＣＦ膜１３を成膜することにより形
成される。また３層膜は、同様にして２層膜を形成した
後、ＣＦ膜１３上に上部膜５２を成膜することにより形
成される。ここでａ−Ｃ膜は成膜ガスとしてＣk Ｈsガ
ス単独、あるいはＣk Ｈs ガス＋Ｈ2 ガスとを用いるこ
とにより成膜され、ＳｉＣ膜はＣk Ｈs ガス＋ＳｉＨ4
ガス（Ｓｉ2 Ｈ6 ガス、ＳｉＦ4 ガス）を用いることに
より成膜され、傾斜膜はＣn Ｆm ガスとＣk Ｈs ガスと
を流量を変化させながら成膜室２２に導入することによ
り成膜される。
【００４７】上述の２層膜では、下部膜５１が密着性の
高い膜により形成されているため、２層膜の下段側の層
例えば図１１（ａ）に示す例ではＢＰＳＧ層１２との密
着性が向上する。既述のように、ＣＦ膜１３は比誘電率
を高くするとＢＰＳＧ層１２やシリコン基板１１との密
着力が小さくなる傾向にあるため、ＣＦ膜１３を単層で
用いる場合には、ＣＦ膜１３の比誘電率を高くし過ぎる
とＣＦ膜１３がＢＰＳＧ層１２から剥がれてしまうの
で、それ程比誘電率を高くすることができない。ところ
が２層膜の場合には、下部膜５１とＢＰＳＧ層１２との
密着性が高い上、下部膜５１は上述のようにＣを含む膜
であるので、ＣＦ膜１３と下部膜５１との密着性はＣＦ
膜１３とＢＰＳＧ層１２との密着性に比べてかなり高
く、ＣＦ膜１３の比誘電率を低くしてもＣＦ膜１３とＢ
ＰＳＧ層１２との間で膜剥がれが生じるおそれはない。
従って２層膜ではＣＦ膜１３の比誘電率を低くしても、
下段側の層との密着性が向上する。
【００４８】この際２層膜の場合には、上述のようにＣ
Ｆ膜の単層膜に比べて、ＣＦ膜１３自体の比誘電率をよ
り低くすることができ、また下部膜５１の比誘電率は、
ａ−Ｃ膜を用いると「４」、ＳｉＣ膜を用いると「８」
であって、ＣＦ膜１３よりも高いものの、これらの膜厚
はＣＦ膜１３に比べて１／１００程度と非常に薄く、こ
れら下部膜５１がＣＦ膜１３の比誘電率に与える影響は
ほとんど無視することができるので全体の比誘電率をよ
り低くすることができる。さらにこの２層膜は複数段積
層して形成することもでき、この場合には上段側のＣＦ
膜１３、特にＣＦ膜１３のＡｌ配線層１４との密着性が
向上する。
【００４９】また上述の３層膜では、２層膜と同様に下
段側の層例えばＢＰＳＧ層１２との密着性が向上し、全
体の比誘電率を低くすることができる。さらに上部膜５
２が設けられていることから上段側の層との密着性が向
上する。例えば図１１（ｂ）に示す例のように上段側に
ＣＦ膜１３の単層膜が形成されている場合には、仮に３
層膜の代わりにＣＦ膜１３の単層膜を用いると、Ａｌ配
線層１４とＣＦ膜１３との密着性が悪いので、ＣＦ膜１
３の比誘電率を高くし過ぎるとＣＦ膜１３とＡｌ配線層
１４との間で膜剥がれが生じてしまう。
【００５０】一方３層膜の場合には、上部膜５２とＡｌ
配線層１４との密着性が高い上、上部膜５２とＣＦ膜１
３との密着性は、既述のように上部膜５２はＣを含む膜
であってかなり高いので、ＣＦ膜１３の比誘電率を低く
してもＣＦ膜と上部膜５２との間で膜剥がれが生じるお
それはない。従って３層膜ではＣＦ膜１３の比誘電率を
低くしても、上段側の層、特にＡｌ配線層１４との密着
性が向上する。さらに上部膜５２はＣＦ膜１３よりも硬
度が大きいため、上述のキャップ膜４を設けた場合と同
様に熱的安定性が向上すると共に、ＣＭＰ工程における
効果やＣＦ膜の表面の保護効果も得られる。
【００５１】続いて本発明者らが行った実験例について
説明する。先ず下部膜５１としてａ−Ｃ膜、ＳｉＣ膜を
用いた２層膜を形成し、下部膜５１の膜厚を変えて、下
段側のシリコン基板に対する密着性を上述のセバスチャ
ン法により測定した。この際ＣＦ膜、ａ−Ｃ膜、ＳｉＣ
膜の成膜条件は次の通りとした。 （ＣＦ膜）図５に示すプラズマ処理装置を用いて、成膜
圧力：０．２Ｐａ、マイクロ波電力：２．７ｋＷ、高周
波電力：１．５ｋＷ、ウエハの温度：３５０℃の下で、
成膜ガスとして、Ｃ4 Ｆ8 ガス６０ｓｃｃｍ、Ｃ2 Ｈ4
ガス３０ｓｃｃｍを導入し、プラズマガスとしてＡｒガ
ス１５０ｓｃｃｍを導入して成膜処理を行った。 （ａ−Ｃ膜）成膜ガスとして、Ｃ2 Ｈ4 ガス１００ｓｃ
ｃｍ、Ｈ2 ガス３０ｓｃｃｍを導入し、プラズマガスと
してＡｒガス３００ｓｃｃｍを導入して成膜処理を行っ
た。その他の条件はＣＦ膜の成膜条件と同様とした。 （ＳｉＣ膜）成膜ガスとして、ＳｉＨ4 ガス４０ｓｃｃ
ｍ、Ｃ2 Ｈ4 ガス３０ｓｃｃｍを導入し、プラズマガス
としてＡｒガス１００ｓｃｃｍを導入して成膜処理を行
った。その他の条件はＣＦ膜の成膜条件と同様とした。
【００５２】この結果を図１２において、図１２（ａ）
にａ−Ｃ膜を用いた場合、図１２（ｂ）にＳｉＣ膜を用
いた場合について夫々示す。ここでＣＦ膜は膜厚が１０
０００オングストロ−ム、Ｆの含有量が２２％、比誘電
率が２．４であった。この結果からいずれの場合におい
ても下部膜５１の膜厚が厚くなると、下段側のシリコン
基板との密着性が大きくなることが認められ、特にＳｉ
Ｃを用いた場合に密着性が大きくなることが確認され
た。
【００５３】ここでａ−Ｃ膜を用いた場合では、膜厚が
１００オングストロ−ムになると密着性が９００ｋｇ／
ｃｍ2 を越え、１００オングストロ−ム以上では密着性
の上昇の程度が小さいことから、膜厚は１００オングス
トロ−ム程度にすることが望ましい。またＳｉＣ膜を用
いた場合では、膜厚が１００オングストロ−ムになると
密着性が１０００ｋｇ／ｃｍ2 を越え、１００オングス
トロ−ム以上では密着性の上昇の程度が小さいことか
ら、膜厚は１００オングストロ−ム程度にすることが望
ましい。
【００５４】次に下部膜５１として、ａ−Ｃ膜、ＳｉＣ
膜、傾斜膜を用いた２層膜を形成し、下段側のシリコン
基板に対する密着性を上述のセバスチャン法により測定
した。またＣＦ膜の単層膜を形成して同様に密着性を確
認した。この際ＣＦ膜、ａ−Ｃ膜、ＳｉＣ膜の成膜条件
は上述の通りとした。また夫々の膜厚は、下部膜５１が
ａ−Ｃ膜、ＳｉＣ膜の場合は、下部膜５１の膜を１００
オングストロ−ム、ＣＦ膜１３の膜厚を１００００オン
グストロ−ムとし、傾斜膜の場合には下部膜５１の膜を
１０００オングストロ−ム、ＣＦ膜１３の膜厚を８００
０オングストロ−ムとした。また傾斜膜としては、ａ−
Ｃ膜とＣＦ膜との混成膜（ａ−Ｃ混成）と、ＳｉＣ膜と
ＣＦ膜との混成膜（ＳｉＣ膜混成）とを次の条件により
形成した。 （ａ−Ｃ混成傾斜膜）成膜ガス：Ｃ4 Ｆ8 ガス０ｓｃｃ
ｍ、Ｃ2 Ｈ4 ガス１００ｓｃｃｍ、Ｈ2 ガス３０ｓｃｃ
ｍ、プラズマガス：Ａｒガス３００ｓｃｃｍから、成膜
ガス：Ｃ4 Ｆ8 ガス６０ｓｃｃｍ、Ｃ2 Ｈ4 ガス３０ｓ
ｃｃｍ、Ｈ2 ガス０ｓｃｃｍ、プラズマガス：Ａｒガス
１５０ｓｃｃｍまで時間にリニアに連続的に変化させて
導入して成膜処理を行った。その他の条件はＣＦ膜の成
膜条件と同様とした。 （ＳｉＣ混成傾斜膜）成膜ガス：Ｃ4 Ｆ8 ガス０ｓｃｃ
ｍ、Ｃ2 Ｈ4 ガス１００ｓｃｃｍ、ＳｉＨ4ガス１２０
ｓｃｃｍ、Ｈ2 ガス３０ｓｃｃｍ、プラズマガス：Ａｒ
ガス３００ｓｃｃｍから、成膜ガス：Ｃ4 Ｆ8 ガス６０
ｓｃｃｍ、Ｃ2 Ｈ4 ガス３０ｓｃｃｍ、Ｈ2 ガス０ｓｃ
ｃｍ、プラズマガス：Ａｒガス１５０ｓｃｃｍまで時間
にリニアに連続的に変化させて導入して成膜処理を行っ
た。その他の条件はＣＦ膜の成膜条件と同様とした。
【００５５】この結果を図１３に示す。この結果からい
ずれの場合においても２層膜とした場合には、ＣＦ膜の
単層膜に比べて下段側のシリコン基板に対する密着性が
２倍近く大きくなることが認められ、特にＳｉＣを用い
た場合には密着性が大きくなることが確認された。
【００５６】続いて下部膜５１が１００オングストロ−
ムのａ−Ｃ膜、上部膜５２が１００オングストロ−ムの
ａ−Ｃ膜からなる３層膜（ａ−Ｃ／ＣＦ／ａ−Ｃ）と、
下部膜５１が１００オングストロ−ムのａ−Ｃ膜、上部
膜５２が１００オングストロ−ムのＳｉＣ膜からなる３
層膜（ＳｉＣ／ＣＦ／ａ−Ｃ）と、下部膜５１が１００
オングストロ−ムのＳｉＣ膜、上部膜５２が１００オン
グストロ−ムのａ−Ｃ膜からなる３層膜（ａ−Ｃ／ＣＦ
／ＳｉＣ）と、下部膜５１が１００オングストロ−ムの
ＳｉＣ膜、上部膜５２が１００オングストロ−ムのＳｉ
Ｃ膜からなる３層膜（ＳｉＣ／ＣＦ／ＳｉＣ）とを形成
し、これらの３層膜と上段側のＡｌ層との密着性を測定
した。ここでいずれの３層膜も、ＣＦ膜１３はＦ含有量
２２％、膜厚１００００オングストロ−ムとした。
【００５７】この際密着性の測定については、図１４に
示すように、シリコンウエハの表面に３層膜を形成し、
この３層膜の表面に８０００オングストロ−ムのＡｌ層
を形成し、このＡｌ層表面に密着試験子を接着剤で固定
し、試験子を引き上げてＡｌ層が３層膜から剥がれたと
きの試験子単位面積当りの引き上げ力（ｋｇ／ｃｍ2）
の大きさを指標とした。またＣＦ膜１３の単層膜と、下
部膜５１として１００オングストロ−ムのａ−Ｃ膜を用
いた２層膜についても同様に密着性を測定した。この場
合においても、ＣＦ膜１３はＦ含有量２２％、膜厚１０
０００オングストロ−ムとした。これらの結果を図１５
に示す。
【００５８】これらの結果より、３層膜では、単層膜や
２層膜に比べて上段側のＡｌ層との密着性が格段に大き
くなることが認められ、特に上部膜５２としてＳｉＣ膜
を用いた場合に密着性が大きくなることが確認された。
【００５９】さらに上述の実験例の単層膜と２層膜と３
層膜とについて比誘電率を測定したところ、比誘電率は
単層膜では２．４０、２層膜では２．４１程度、３層膜
では２．４３程度であり、２層厚や３層膜のような多層
構造としても比誘電率はそれ程高くならないことが確認
された。
【００６０】以上において本実施の形態では、層間絶縁
膜を複数段形成する場合には、例えば図１１（ｂ）に示
すように、最下段の層間絶縁膜を３層膜とし、この３層
膜の上面に単層膜を形成し、この単層膜の上段側は２層
膜により構成することが望ましい。このようにすると層
間絶縁膜の比誘電率を低くしながら、密着性を向上させ
ることができる。
【００６１】続いて本発明のさらに他の実施の形態につ
いて説明する。この実施の形態が上述の実施の形態と異
なる点は、例えば上述の３層膜を、複数の真空処理室及
びカセット室を共通の搬送室に接続したクラスタツ−ル
などと呼ばれているプラズマ処理装置を用いて形成した
ことである。
【００６２】先ず本実施の形態で用いられるプラズマ処
理装置について図１６により説明すると、６０は搬送ア
−ム６０ａが配置された搬送室であり、この搬送室６０
には第１の真空処理室６１と、第２の真空処理室６２
と、第３の真空処理室６３と、２個のカセット室６４、
６５とが気密に接続されている。前記真空処理室６１〜
６３は、上述の図５に示すプラズマ処理室と同様に構成
されている。またカセット室６４、６５は真空処理室と
大気雰囲気との間に介設される予備真空室であり、大気
雰囲気側との間を開閉する図示しないゲ−トドアを備え
ている。
【００６３】続いてこの装置を用いて、下部膜５１とし
てａ−Ｃ膜、上部膜５２としてＳｉＣ膜を備えた３層膜
を形成する場合について説明する。この装置において
は、前記第１の真空処理室６１と第２の真空処理室６２
とにおいて、下部膜５１とＣＦ膜１３の成膜処理が並行
して行われ、第３の真空処理室６３において上部膜５２
の成膜処理が行われる。
【００６４】具体的には、例えば第１の真空処理室６１
において、例えば圧力０．２Ｐａ、マイクロ波電力２．
７ｋＷ、高周波電力１．５ｋＷ、ウエハ温度３５０℃の
下で、成膜ガスとしてＣ2 Ｈ4 ガス及びＨ2 ガスを、夫
々１００ｓｃｃｍ及び３０ｓｃｃｍの流量で導入すると
共に、プラズマガスとしてＡｒガスを３００ガスの流量
で導入することにより下部膜５１を１００オングストロ
−ム成膜する。この後成膜ガスとしてＣ4 Ｆ8 ガス及び
Ｃ2 Ｈ4 ガスを、夫々６０ｓｃｃｍ及び３０ｓｃｃｍの
流量で導入すると共に、プラズマガスとしてＡｒガスを
１５０ガスの流量で導入して、ＣＦ膜１３を１００００
オングストロ−ム成膜する。
【００６５】この後ＣＦ膜１３が形成されたウエハ１０
を第１の真空処理室６１から第３の真空処理室６３に搬
送ア−ム６０ａにより搬送し、ここで例えば圧力０．２
Ｐａ、マイクロ波電力２．７ｋＷ、高周波電力１．５ｋ
Ｗ、ウエハ温度３５０℃の下で、成膜ガスとしてＳｉＨ
4 ガス及びＣ2 Ｈ4 ガスを、夫々４０ｓｃｃｍ及び３０
ｓｃｃｍの流量で導入すると共に、プラズマガスとして
Ａｒガスを１５０ガスの流量で導入することにより、上
部膜５２を３００オングストロ−ム成膜する。
【００６６】この際第１の真空処理室６１と第２の真空
処理室６２とでは並行して下部膜５１とＣＦ膜１３の成
膜処理が行われており、ＣＦ膜１３が形成されたウエハ
１０は第１の真空処理室６１と第２の真空処理室６２と
から交互に第３の真空処理室６３に搬送される。
【００６７】このような方法で３層膜を形成した場合に
は、例えば１つの真空処理室において、成膜ガスを変え
て３層膜を形成する場合に比べて次のような効果が得ら
れる。即ち１つの真空処理室において３層膜を形成する
場合には、１枚のウエハ１０に対して下部膜５１とＣＦ
膜１３と上部膜５２とを、途中で成膜ガスを変えながら
成膜した後、次のウエハ１０に３層膜を形成するように
していた。
【００６８】ここでウエハ１０の成膜処理の際には、載
置台や真空処理室の内壁等にも膜が付着してするが、こ
の付着した膜の量が多くなるとパーティクルの原因にな
るおそれがある。従来の方法では、真空処理室に上部膜
５２であるＳｉＣ膜も付着してしまうが、このＳｉＣ膜
は比誘電率が「８」と高いので、ＣＦ膜１３を形成して
いるときにＳｉＣがパーティクルとして混入するとＣＦ
膜１３の組成が変化してしまい、比誘電率が高くなるお
それがある。これに対し本実施の形態では、上部膜５２
は第３の真空処理室６３でＣＦ膜１３とは別個に成膜さ
れるので、ＣＦ膜１３の成膜処理の際にＳｉＣがパーテ
ィクルとして混入するおそれはない。
【００６９】また本方法では、２つの真空処理室６１、
６２で並行して下部膜５１とＣＦ膜１３との成膜処理を
行い、第３の真空処理室６３で上部膜５２の成膜処理を
行っているので、３層膜の成膜処理のスル−プットが向
上する。即ちＣＦ膜１３の成膜処理には膜厚が厚い分、
下部膜５１や上部膜５２の成膜処理に比べて時間がかか
るが、このＣＦ膜１３の成膜処理を２つの真空処理室６
１、６２で行うため、単位時間当たりのＣＦ膜１３の処
理量が２倍になると共に、一方の真空処理室６１から第
３の真空処理室６３にウエハ１０を搬送する搬送時間も
他方の真空処理室６２で成膜処理を行うことができるた
め、よりスル−プットが向上する。
【００７０】実際に本発明者らは図１３に示す装置を用
いて、第１及び第２の真空処理室６１、６２内において
上述の条件で１００オングストロ−ムの下部膜５１と１
００００オングストロ−ムのＣＦ膜１３を形成した後、
第３の真空処理室６３において３００オングストロ−ム
の上部膜５２を形成して２５枚のウエハ１０に対して処
理を行った場合と、従来の方法により１つの真空処理室
において下部膜５１、ＣＦ膜１３、上部膜５２とを形成
して２５枚のウエハ１０に対して処理を行った場合とに
おいてト−タルの処理時間を測定し、１時間当たりのウ
エハ１０の処理枚数を求めた。この結果従来方法では１
時間当たりのウエハ１０の処理枚数は１５枚であるのに
対し、本発明方法では１時間当たりのウエハ１０の処理
枚数は２０枚であって本発明方法によりスル−プットが
向上することが認められた。
【００７１】以上において本実施の形態は２層膜の製造
に適用してもよい。この場合には、例えば第１の真空処
理室５１にて下部膜５１が形成され、この後第２の真空
処理室５２と第３の真空処理室５３においてＣＦ膜１３
が形成される。このようにすると、成膜時間が長くかか
るＣＦ膜１３を２つの処理室で並行して成膜することが
できるので、スル−プットを向上させることができる。
【００７２】続いて本発明のさらに他の実施の形態につ
いて説明する。本実施の形態では、半導体チップの最外
殻に設けられたパッシベ−ション膜（保護膜）の好まし
い構造について説明する。一般的に半導体チップを形成
する際、図１７に示すように、最上段の配線７１上にプ
ラズマＣＶＤによりＳｉ3 Ｎ4 （窒化シリコン）層７２
を形成し、さらにこのＳｉ3 Ｎ4 層７２の上面にポリイ
ミド７３を塗布することにより２層の保護膜を形成して
いる。そしてこの後例えば射出成型により樹脂をモ−ル
ドしてパッケ−ジングを行ない、パッケ−ジチップが構
成されている。
【００７３】前記保護膜について説明すると、保護膜と
しては水分等から半導体チップを保護するために耐湿性
が要求されると共に、前記射出成型の際の応力を緩和し
て内部の半導体チップに応力が発生することを抑えるた
めに応力緩和性も要求される。一般に緻密で固い膜は耐
湿性があるが応力緩和性が小さく、一方応力緩和性の大
きい膜は耐湿性が小さい。このように耐湿性と応力緩和
性とは相反する性質を有するため１つの膜で構成するこ
とはできず、従来では耐湿性の大きい膜Ｓｉ3Ｎ4 ７２
と、応力緩和性の大きいポリイミド７３とを組み合わせ
て保護膜としていた。そしてこれらの膜は、上述のよう
に膜の形成方法が異なるため、１つの工程で同時に形成
することはできず、２工程により形成されていた。
【００７４】本実施の形態はこのような保護膜をＣＦ膜
により形成するものであり、従来のＳｉ3 Ｎ4 層に相当
する層として耐湿性の大きいＣＦ膜８１を用い、ポリイ
ミドに相当する層として応力緩和性の大きいＣＦ膜８２
を用いたものである。この際耐湿性の大きいＣＦ膜８１
としては例えばＦの含有量が４０〜７２％、膜厚が５０
００〜１００００オングストロ−ムのＣＦ膜を用いるこ
とができ、一方応力緩和性の大きいＣＦ膜８２としては
例えばＦの含有量が８〜４０％、膜厚が５０００〜５０
０００オングストロ−ムのＣＦ膜を用いることができ
る。
【００７５】このように２層のＣＦ膜を用いて保護膜を
形成すると、これらのＣＦ膜８１、８２は成膜条件を変
えることにより形成することができるので、例えば図５
に示すプラズマ処理装置を用いて１つの工程で形成する
ことができる。特に従来ではポリイミド塗布工程に時間
がかかっていたが、本実施の形態ではこのポリイミド塗
布工程が不要となるため、保護膜を形成する場合の処理
時間を大幅に短縮することができ、スル−プットが向上
すると共に、作業が容易になる。
【００７６】ここで上述の保護膜を形成するための実施
例について説明する。図５に示すプラズマ処理装置にお
いて、圧力０．２Ｐａ、マイクロ波電力２．７ｋＷ、高
周波電力１．５ｋＷ、主電磁コイル電流２００Ａ、補助
電磁コイル電流１６０Ａの条件の下、成膜ガスとしてＣ
4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々６０ｓｃｃｍ、３０
ｓｃｃｍの流量で導入すると共に、プラズマガスとして
Ａｒガスを１５０ｓｃｃｍの流量で導入して、配線７１
が形成されたチップ（図１８（ａ）参照）に対して、図
１８（ｂ）に示すように、耐湿性の大きいＣＦ膜８１を
５０００オングストロ−ムの膜厚で形成し、次いで高周
波電力を２ｋＷとし、成膜ガスとしてＣ4 Ｆ8 ガス及び
Ｈ2 ガスを夫々６０ｓｃｃｍ、３０ｓｃｃｍの流量で導
入すると共に、プラズマガスとしてＡｒガスを１５０ｓ
ｃｃｍの流量で導入して、図１７（ｃ）に示すように、
応力緩和性の大きいＣＦ膜８２を５００００オングスト
ロ−ムの膜厚で形成した。
【００７７】このようにして２５枚のウエハに保護膜を
形成した場合と、従来の方法で２５枚のチップに対して
保護膜を形成した場合とについてト−タルの処理時間を
比較したところ、本実施の形態では従来例に比べて処理
時間が９０分短縮され、スル−プットが向上することが
確認された。
【００７８】続いて本発明のさらに他の実施の形態につ
いて説明する。本実施の形態では、層間絶縁膜としてＣ
Ｆ膜を用いる場合に、このＣＦ膜と下段側の層との密着
性を向上させるために有効なプロセスについて述べる。
この方法について、図１９により、ＢＰＳＧ層１２の上
にＣＦ膜を形成する場合において説明すると、図１９
（ａ）はＢＰＳＧ層１２の上にＡｌ配線層１４が形成さ
れた状態を示している。
【００７９】そしてこのプロセスでは、図１９（ｂ）に
示すように、このＢＰＳＧ層１２の表面に例えばＡｒや
Ｏ2 等のプラズマを照射する。具体的には、図５に示す
プラズマ処理装置において、例えばマイクロ波電力１５
００Ｗ、圧力０．２Ｐａ、主電磁コイル２７電流２００
Ａ、補助電磁コイル２８電流２００Ａ、載置台３の表面
温度２００℃の条件の下で、載置台３に２５０Ｗのバイ
アス電圧を印加し、プラズマガスノズル２６からＡｒガ
ス及びＯ2 ガスを夫１５０ｓｃｃｍ及び２００ｓｃｃｍ
の流量で導入することにより、例えば２０秒処理を行な
う。
【００８０】この後図１９（ｃ）に示すように、例えば
マイクロ波電力２７００Ｗ、圧力０．２Ｐａ、主電磁コ
イル２７電流２００Ａ、補助電磁コイル２８電流２００
Ａ、載置台３の表面温度２００℃の条件の下で、載置台
３に１５００Ｗのバイアス電圧を印加し、プラズマガス
ノズル２６からプラズマガスとしてＡｒガスを１５０ｓ
ｃｃｍの流量で導入すると共に、成膜ガス供給部３０か
ら成膜ガス例えばＣ4Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々
６０ｓｃｃｍ及び３０ｓｃｃｍの流量で導入することに
より、ＢＰＳＧ層１２の表面にＣＦ膜１３を成膜する。
【００８１】このようにＢＰＳＧ層１２にＡｒ等のプラ
ズマを照射してから、ＣＦ膜１３を成膜すると、このＢ
ＰＳＧ層１２とＣＦ膜１３との密着性が向上するという
効果が得られる。この際ＢＰＳＧ層１２に照射するプラ
ズマとしては、ＡｒガスやＮｅガス等の希ガスやＯ2 、
Ｎ2 ガス、Ｈ2 ガス、Ｈ2 Ｏガス、Ｎ2 Ｏガス等のプラ
ズマを用いることができる。
【００８２】ここで上述の効果が得られる理由について
説明する。上述のＡｒ等のプラズマを照射すると、ＢＰ
ＳＧ層１２の表面がこのプラズマにより叩かれ、当該表
面に数オングストロ−ム〜数十オングストロ−ムの凹凸
が生じる。このように表面に凹凸が生じると、ＢＰＳＧ
層１２の表面積が大きくなり、凹凸が生じない場合に比
べてＢＰＳＧ層１２とＣＦ膜１３とが接触する面積が大
きくなることからその分物理的な密着性が大きくなると
考えられる。
【００８３】また下段側にＣＦ膜１３が形成されている
場合であって、Ｈ2 やＨ2 Ｏ等のプラズマを照射する場
合には、下段側のＣＦ膜１３の表面のＦがＨ2 やＨ2 Ｏ
のプラズマと反応してＨＦとして持って行かれるので、
当該ＣＦ膜１３の表面が活性化される。従ってＣＦ膜１
３の成膜処理ではこの活性化された表面にＣＦ膜が形成
されるので、活性化されていない表面にＣＦ膜が形成さ
れる場合に比べて化学的な密着性が向上すると考えら
れ、この場合には上述の物理的密着性とこの化学的密着
性の相乗効果により密着性が大きくなると推察される。
【００８４】次に本実施の形態の効果を確認するために
行なった実施例について説明する。図５に示すプラズマ
処理装置において、上述の条件でベアシリコン上にプラ
ズマを照射し、次いで上述の条件でこのベアシリコンの
表面にＣＦ膜１３を成膜した。この際プラズマ照射の処
理時間を変えてプラズマの照射とＣＦ膜の成膜とを行な
い、テ−プテストにより密着性を確認した。またベアシ
リコンをＴｈ−ＳｉＯ2 （シリコン熱酸化膜）に変えた
場合についても同様の実験を行なった。この結果を図２
０に示す。
【００８５】図２０には、テ−プテストの結果につい
て、膜剥がれが生じない場合を「○」、膜剥がれが生じ
る場合を「×」で夫々示している。この結果により、ベ
アシリコン、Ｔｈ−ＳｉＯ2 共に、プラズマ照射の処理
時間が１０秒以上であれば膜剥がれが生じないことが確
認され、プラズマ照射により密着性が向上することが認
められた。
【００８６】続いて上述の実施例において高周波電力を
変えてＣＦ膜の密着性を確認した。この際その他の条件
は上述の条件と同様とし、プラズマ照射の処理時間は１
０秒とした。この結果を図２１に示す。この結果によ
り、ベアシリコン、Ｔｈ−ＳｉＯ2 共に、高周波電力が
２５０Ｗ以上であれば膜剥がれが生じないことが確認さ
れ、プラズマ照射により密着性が向上することが認めら
れた。
【００８７】次に上述の実施例においてＡｒガスの流量
を変えてＣＦ膜の密着性を確認した。この際その他の条
件は上述の条件と同様とし、プラズマ照射の処理時間は
３０秒とした。この結果を図２２に示す。この結果によ
り、ベアシリコン、Ｔｈ−ＳｉＯ2 共に、Ａｒガスの流
量が１５０ｓｃｃｍ以上であれば膜剥がれが生じないこ
とが確認され、プラズマ照射により密着性が向上するこ
とが認められた。
【００８８】このように本実施の形態では、ＣＦ膜を成
膜する前に下段側の層にプラズマを照射しているので、
ＣＦ膜と下段側の層との密着性を向上させることができ
る。以上において本実施の形態では、下段側の層として
は、上述のＢＰＳＧ層の他、ＣＦ膜、ベアシリコン、Ｔ
ｈ−ＳｉＯ2 等を用いることができ、これらの層に対し
てＣＦ膜を形成する場合に適用することができる。
【００８９】続いて本発明の半導体装置においてアルミ
ニウム配線の上にＴｉＮ（チタンナイトライド）の密着
層を形成した場合に好適なプロセスについて述べる。ア
ルミニウムはＦだけではほとんど腐食されないが、Ｃｌ
（塩素）も存在すると腐食が進行することが知られてい
る（東芝技術公開集：VOL.13.NO50.19５〜196.1995）。
Ａｌ配線層１４を形成するときのエッチング工程では塩
素系のガスが使用され、Ａｌ配線層１４の表面に微量な
がらＣｌが残るため、この上にＣＦ膜を成膜するとＣｌ
とＣＦ膜中のＦとの相互作用によってＡｌ配線層１４が
腐食されてしまう。
【００９０】そこでこの発明の実施の形態では、Ｎ2 プ
ラズマ（窒素プラズマ）とＯ2 プラズマ（酸素プラズ
マ）とをＡｌ配線層１４の表面に照射するようにしてい
る。Ａｌ配線層１４の上には、既述の図１に示すよう
に、例えばビアホ−ル１６に埋め込まれたタングステン
よりなる導電層が形成されることになるが、タングステ
ンとアルミニウムとの密着性を良くするために、通常は
図２３（ａ）に示すようにＡｌ配線層１４の表面に薄い
例えば厚さ２００オングストロ−ム程度のＴｉＮ層９０
が形成される。このＡｌ配線層１４にＮ2 プラズマを照
射することにより側壁にＡｌＮ（窒化アルミニウム）９
１が形成される。ＡｌＮは耐蝕性が極めて大きいためＡ
ｌ配線層１４の腐食を防止できる。
【００９１】またＴｉＮ層９０にＮ2 プラズマを照射す
ることによりＴｉＮ層９０が安定する。ＴｉＮを反応性
スパッタ法で形成する場合には、Ｔｉよりなるタ−ゲッ
トにＮ2 プラズマとＡｒプラズマとを衝突させる方法で
あるため、どうしてもＴｉ−Ｔｉ結合が残ってしまう。
従ってＮ2 プラズマによりこの結合が切れてＴｉ−Ｎ結
合が形成される。ＴｉＮをプラズマＣＶＤ法で形成する
場合には、例えばＴｉＣｌ4 ガスとＮＨ3 ガスとを反応
させるため、Ｔｉ−Ｃｌ結合が残ってしまい、Ｎ2 プラ
ズマを照射することにより、この結合が切れてＴｉ−Ｎ
結合が形成される。
【００９２】更にＯ2 プラズマを照射する効果は次の通
りである。ＴｉＮ層９０は柱状結晶であるため、結晶間
を原子が通り抜けるおそれがある。ＴｉＮ層９０は、Ａ
ｌ配線層１４をエッチングするときに同時にエッチング
してＡｌ配線層１４上に形成されるので、ビアホ−ル１
６よりは大きく、従ってＣＦ膜１３と接触している。こ
のためＣＦ膜１３中のＦがＴｉＮ層９０を通り抜けてＡ
ｌ配線層１４の表面に達し、Ａｌ配線層１４を腐食させ
るおそれがある。
【００９３】そこでＯ2 プラズマを照射することにより
柱状結晶間にＯが入り込み、Ｎと共にＴｉＯＮになり、
Ｆの通り抜けを防止することができる。従ってこのよう
な方法はＣＦ膜を例えば層間絶縁膜とし、Ａｌ配線層１
４を用いるデバイス構造に非常に有効である。
【００９４】Ｏ2 プラズマ及びＮ2 プラズマを照射する
工程は、例えば既述のＥＣＲ装置を用い、Ｏ2 ガス及び
Ｎ2 ガスを夫々流量１００ｓｃｃｍ及び１００ｓｃｃｍ
で供給し、圧力０．２Ｐａ、マイクロ波電力２０００
Ｗ、バイアス電力５００Ｗとして行うことができる。な
お処理ガスとしてはＮ−Ｏ系のガス例えばＮ2 Ｏガスを
用いてもよい。
【００９５】
【発明の効果】本発明によれば、半導体装置に用いられ
る絶縁膜の比誘電率を低くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の一例を
示す断面図である。
【図２】ＣＦ膜中のＦ含有量と比誘電率との関係を示す
表である。
【図３】ＣＦ膜中のＦ含有量と密着性との関係を示す表
である。
【図４】ＣＦ膜中のＦ含有量と硬度性との関係を示す表
である。
【図５】本発明の実施の形態に係る半導体装置を製造す
るために用いられるプラズマ処理装置を示す断面図であ
る。
【図６】本発明の実施の形態の他の例に係るＣＦ膜を示
す断面図である。
【図７】キャップ膜を形成した場合の効果を説明するた
めの説明図である。
【図８】キャップ膜を形成した場合の効果を説明するた
めの特性図である。
【図９】ＣＦ膜のＴＤＳスペクトルを示す特性図であ
る。
【図１０】ＣＦ膜のＦＴＩＲスペクトルを示す特性図で
ある。
【図１１】本発明の他の実施の形態に係る半導体装置の
一例を示す断面図である。
【図１２】下部膜の膜厚と密着性との関係を示す特性図
である。
【図１３】２層膜の密着性の測定結果を示す表である。
【図１４】セバスチャン法を説明するための説明図であ
る。
【図１５】３層膜の密着性の測定結果を示す表である。
【図１６】本発明のさらに他の実施の形態に係るプラズ
マ処理装置を示す斜視図である。
【図１７】従来の保護膜を示す断面図である。
【図１８】本発明のさらに他の実施の形態に係る保護膜
を示す断面図である。
【図１９】本発明のさらに他の実施の形態の作用を説明
するための説明図である。
【図２０】密着性と処理時間との関係を示す表である。
【図２１】密着性と高周波電力との関係を示す表であ
る。
【図２２】密着性とＡｒガス流量との関係を示す表であ
る。
【図２３】本発明のさらに他の実施の形態の作用を説明
するための説明図である。
【符号の説明】
１０ ウエハＷ １２ ＢＰＳＧ層 １３ 層間絶縁膜（ＣＦ膜） １４ Ａｌ配線層 ２１ プラズマ室 ２２ 成膜室 ３ 載置台 ４ キャップ膜 ４１ 山領域 ５１ 下部膜 ５２ 上部膜 ６０ 搬送室 ６１〜６３ 真空処理室 ８ 保護膜 ９０ ＴｉＮ層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１月２４日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図８】
【図１４】
【図１７】
【図２０】
【図７】
【図９】
【図１０】
【図１１】
【図２１】
【図１２】
【図１３】
【図１５】
【図１６】
【図２２】
【図１８】
【図１９】
【図２３】 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年９月１８日
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 半導体装置及びその製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフッ素添加カ−ボン
膜よりなる絶縁膜を備えた半導体装置及びそのような半
導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図るため
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術があある。多層配線構造をとるためには、ｎ層目の
配線層と（ｎ＋１）番目の配線層の間を導電層で接続す
ると共に、導電層以外の領域は層間絶縁膜と呼ばれる薄
膜が形成される。
【０００３】この層間絶縁膜の代表的なものとしてＳｉ
Ｏ2 膜があるが、近年デバイスの動作についてより一層
の高速化を図るために層間絶縁膜の比誘電率を低くする
ことが要求されており、層間絶縁膜の材質についての検
討がなされている。即ちＳｉＯ2 は比誘電率がおよそ
「４」であり、これよりも小さい材質の発掘に力が注が
れている。そのうちの一つとして比誘電率が「３．５」
であるＳｉＯＦの実現化が進められているが、本発明者
は比誘電率が更に小さいフッ素添加カーボン膜に注目し
ている。
【０００４】
【発明が解決しようする課題】ところで層間絶縁膜につ
いては、小さい比誘電率であることの他に密着性が大き
いこと、機械的強度が大きいこと、熱的安定性に優れて
いることなどが要求される。フッ素添加カーボンとして
商品名テフロン（ポリテトラフルオロエチレン）がよく
知られているが、これは極めて密着性が悪く、硬度も小
さい。従ってフッ素添加カーボン膜を層間絶縁膜として
用いるといっても、膜質に未知な部分が多く、現状では
実用化が困難である。
【０００５】本発明は、このような事情の下になされた
ものであり、その目的は、１８％〜６６％のフッ素を含
むフッ素添加カ−ボン膜よりなり、比誘電率が「２．
５」以下の絶縁膜を備えた半導体装置及び、そのような
半導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】このため本発明の半導体
装置は、１８％〜６６％のフッ素を含むフッ素添加カ−
ボン膜よりなる絶縁膜を備えたことを特徴とする。また
半導体装置は、フッ素添加カ−ボン膜よりなる第１の絶
縁膜の上面に、当該第１の絶縁膜よりも硬度が大きい第
２の絶縁膜を備えるように構成してもよく、この場合第
２の絶縁膜は、二酸化ケイ素膜であることが望ましい。
さらに半導体装置は、フッ素添加カ−ボン膜よりなる第
１の絶縁膜の下面に、炭素を含み、前記第１の絶縁膜よ
りも密着性が大きい下部絶縁膜を備えるように構成して
もよいし、あるいは前記第１の絶縁膜の上面に、炭素を
含み、前記第１の絶縁膜よりも密着性が大きい上部絶縁
膜を備えるように構成してもよく、また回路部の上に絶
縁層を形成し、この絶縁層の上に、配線層及び層間絶縁
膜よりなる層を複数段に積層してなる半導体装置におい
て、前記層間絶縁膜をフッ素添加カ−ボン膜により形成
すると共に、前記絶縁層と層間絶縁膜との間及び／又は
層間絶縁膜同士の間に、炭素を含み、前記層間絶縁膜よ
りも密着性が大きい薄膜を備えるように構成してもよ
い。この場合下部絶縁膜、上部絶縁膜、層間絶縁膜は、
水素化アモルファスカ−ボン膜、炭化ケイ素膜、又は上
部側に向けてフッ素の含有量が多くなるように構成され
た、炭素、水素及びフッ素よりなる膜であることが望ま
しい。このようなフッ素添加カ−ボン膜よりなる絶縁膜
と、炭素を含み、前記フッ素添加カ−ボン膜よりなる絶
縁膜より密着性が大きい絶縁膜とを積層して半導体装置
を構成する場合には、例えば複数の真空処理室と、真空
処理室と真空処理室との間で被処理基板を搬送する搬送
部材が設けられた搬送室とを備え、前記真空処理室内に
おいて成膜ガスをプラズマ化し、このプラズマにより絶
縁膜を成膜する半導体装置の製造方法において、真空処
理室内で第１の成膜ガスをプラズマ化し、このプラズマ
により被処理基板上に絶縁膜を成膜する第１の工程と、
次いで第１の工程が行われた真空処理室から、当該真空
処理室とは異なる真空処理室内に、前記成膜された被処
理基板を搬送部材により搬送し、この真空処理室におい
て、第２の成膜ガスをプラズマ化し、このプラズマによ
り第１の工程で成膜された絶縁膜上に絶縁膜を成膜する
第２の工程とを、備えた半導体装置の製造方法により製
造することが望ましい。さらにまた半導体装置は、半導
体チップの最外殻に保護膜が形成された半導体装置にお
いて、前記保護膜をフッ素添加カ−ボン膜により構成
し、フッ素の含有量を調整することにより、前記保護膜
の内層側を耐湿性の大きいフッ素添加カ−ボン膜とし、
外層側を応力緩和性の大きいフッ素添加カ−ボン膜とし
て構成してもよく、この場合耐湿性の大きいフッ素添加
カ−ボン膜は４０％〜７２％のフッ素を含み、前記応力
緩和性の大きいフッ素添加カ−ボン膜は８％〜４０％の
フッ素を含むことが望ましい。また本発明の半導体装置
の製造方法は、例えば希ガスや水素プラズマ生成用ガス
からなる前処理ガスをプラズマ化し、このプラズマをフ
ッ素添加カ−ボン膜を成膜しようとする被処理面に照射
して、当該被処理面に凹凸を形成する工程と、次いで成
膜ガスをプラズマ化し、このプラズマにより前記被処理
面上にフッ素添加カ−ボン膜を成膜する工程と、を含む
ことを特徴とする。この際マイクロ波と磁界との相互作
用により前処理ガスをプラズマ化することが望ましい。
さらに本発明の半導体装置の製造方法は、アルミニウム
の上にチタンナイトライド層を成膜する工程と、次いで
前記チタンナイトライド層が形成されたアルミニウムを
エッチングして配線層を形成する工程と、続いて前記配
線層に窒素プラズマ及び／又は酸素プラズマを照射する
工程と、を含むことを特徴とする。
【０００７】
【発明の実施の形態】先ず本発明の実施の形態に係る多
層配線構造の半導体装置について図１により説明する。
図中１１はシリコン基板であり、このシリコン基板１１
の表面にはＢＰＳＧ層１２が形成されている。このＢＰ
ＳＧ層１２は、ボロン（Ｂ）、リン（Ｐ）、シリケ−ト
グラス（ＳＧ）を含む材料により構成されており、層の
厚さは例えば１００００オングストロ−ム程度である。
【０００８】ＢＰＳＧ層１２の表面には例えば厚さが８
０００オングストロ−ム程度の層間絶縁膜１３が形成さ
れており、この層間絶縁膜１３の裏面側には例えば幅が
５０００オングストロ−ム、厚さが５０００オングスト
ロ−ム程度のアルミニウム（Ａｌ）配線層１４が形成さ
れている。多層配線構造ではこのような層間絶縁膜１３
が複数段例えば４段形成されている。
【０００９】前記ＢＰＳＧ層１２には、シリコン基板１
１の表面に形成されたｎ形半導体層１１ａと層間絶縁膜
１３のＡｌ配線層１４との間に、溝幅５０００オングス
トロームのコンタクトホ−ル１５が形成されている。ま
た前記層間絶縁膜１３には、この段に形成されたＡｌ配
線層１４と上段側の層間絶縁膜１３に形成されたＡｌ配
線層１４との間に溝幅５０００オングストロームのビア
ホ−ル１６が形成されている。これらコンタクトホ−ル
１５とビアホ−ル１６には例えばタングステン（Ｗ）が
埋め込まれており、これらにより配線層を接続するため
の導電層が形成されている。
【００１０】本実施の形態は、前記層間絶縁膜１３とし
てフッ素添加カ−ボン膜（以下ＣＦ膜という）を用いる
ものであり、続いてこのＣＦ膜について説明する。本発
明者らがこのＣＦ膜に着目したのは、既述のようにデバ
イスの高速化に対応するためには層間絶縁膜の比誘電率
は「３」以下好ましくは「２．５」以下であることが要
求されるが、テフロンは比誘電率が「２」であることか
ら、テフロンの構造に近いＣ（炭素）とＦ（フッ素）を
含む膜を構成すれば比誘電率を低くすることができると
考えたからである。
【００１１】本発明者らは後述のプラズマ処理装置によ
り、処理条件を変えることによってＦの含有量の異なる
種々のＣＦ膜を形成して比誘電率を測定したところ、Ｆ
の含有量と比誘電率との間には図２に示す関係があるこ
とを見出した。即ち高速デバイスの層間絶縁膜１３とし
て、比誘電率を「３」以下にするためにはＦの含有量が
５％以上であるＣＦ膜を形成すればよく、比誘電率を
「２．５」以下にするためにはＦの含有量が１８％以上
であるＣＦ膜を形成すればよいことを見出した。ここで
Ｆの含有量とは、ＣＦ膜に含まれている全原子数に対す
るＦの原子数の割合即ちａｔｏｍｉｃ％をいう。
【００１２】この際ＣＦ膜中のＦの含有量の測定方法に
ついては、ラザフォ−ド後方散乱分光法を用いた。原理
は固体表面に高エネルギ−イオンを照射し、後方に散乱
されるイオンのエネルギ−と収量から固体内部の情報を
得るというものである。また比誘電率の測定について
は、ベアシリコン表面にＣＦ膜を形成し、更にその上に
アルミニウム電極を形成し、シリコン層と電極との間に
比誘電率メータの電極を接続して測定した。
【００１３】また層間絶縁膜として用いる場合には密着
性や硬度性が要求されるため、上述のＣＦ膜について密
着性と硬度性とを測定したところ、Ｆの含有量と密着性
との間には図３に示す関係があり、またＦの含有量と硬
度性との間には図４に示す関係があることを見出した。
【００１４】ここで密着性の測定については、ベアシリ
コン表面にＣＦ膜を形成し、このＣＦ膜表面に密着試験
子を接着剤で固定し、試験子を引き上げてＣＦ膜がベア
シリコンから剥がれたときの試験子単位面積当りの引き
上げ力（ｋｇ／ｃｍ2 ）の大きさを指標とした（セバス
チャン法）。硬さの測定については島津ダイナミック超
微小硬度計ＤＵＨ−２００を用い、稜間隔１１５度、圧
子先端曲率半径０．１μｍ以下の三角錐圧子により試験
荷重５００ｍｇｆ、負荷速度２９ｍｇｆ／ｓｅｃ試験荷
重保持時間５ｓｅｃの条件でＣＦ膜に対して押し込み試
験を行った。押し込み深さをＤ（μｍ）とすると、係数
（３７．８３８）×荷重／Ｄ2 を硬さの指標（ダイナミ
ック硬度）とした。
【００１５】この結果により密着性については上述の試
験の場合、２００ｋｇ／ｃｍ2 以上あればデバイスに組
み込んだときに膜剥がれのおそれはなく、このためＦの
含有量が６６％以下であるＣＦ膜を形成すればよいこと
を見出した。また硬度性については、あまり小さいと例
えば表面を機械的研磨して平坦化するエッチバック工程
が困難になるため、４０以上好ましくは５０以上である
ことが必要であり、このためＦの含有量が６６％以下で
あるＣＦ膜を形成すればよいことを見出した。
【００１６】このような結果に対して考察すると、比誘
電率を低くするためには膜中のＦの含有量を多くすれば
よいが、Ｆの含有量が多過ぎると密着性が悪くかつ硬さ
が小さくなる。この理由は密着性及び硬さは膜中のＣ−
Ｃ結合に寄与していると推察され、Ｆの含有量が多いと
Ｃ−Ｃ結合が少なくなるためと考えられる。従って比誘
電率が低く、かつ十分な密着性、硬さを確保するために
は、Ｆの含有量は８〜６６％とすることが望ましい。
【００１７】続いてこのようなＣＦ膜の製造方法につい
て説明する。先ずＣＦ膜を製造するために用いられるプ
ラズマ処理装置の一例について図５により説明する。図
示するようにこのプラズマ処理装置は、例えばアルミニ
ウム等により形成された真空容器２を有しており、この
真空容器２はプラズマを発生させるプラズマ室２１と、
この下方に連通させて連結された成膜室２２とからな
る。なおこの真空容器２は接地されてゼロ電位になって
いる。
【００１８】この真空容器２の上端にはマイクロ波を透
過する部材により形成された透過窓２３が気密に設けら
れており、容器２内の真空状態を維持するようになって
いる。この透過窓２３の外側には、例えば２．４５ＧＨ
z のプラズマ発生用高周波供給手段としての高周波電源
部２４に接続された導波管２５が設けられており、高周
波電源部２４にて発生したマイクロ波Ｍを導波管２５で
案内して透過窓２３からプラズマ室２１内へ導入し得る
ようになっている。
【００１９】プラズマ室２１を区画する側壁には例えば
その周方向に沿って均等に配置したプラズマガスノズル
２６が設けられると共に、このノズル２６には図示しな
いプラズマガス源、例えばＡｒガスやＯ2 ガス源が接続
されており、プラズマ室２１内の上部にＡｒガスやＯ2
ガス等のプラズマガスをムラなく均等に供給し得るよう
になっている。なお図中ノズル２６は図面の煩雑化を避
けるため２本しか記載していないが、実際にはそれ以上
設けている。
【００２０】またプラズマ室２１を区画する側壁の外周
には、これに接近させて磁界形成手段として例えばリン
グ状の主電磁コイル２７が配置されると共に、成膜室２
２の下方側にはリング状の補助電磁コイル２８が配置さ
れ、プラズマ室２１から成膜室２２に亘って上から下に
向かう磁界例えば８７５ガウスの磁界Ｂを形成し得るよ
うになっており、ＥＣＲプラズマ条件が満たされてい
る。なお電磁コイルに代えて永久磁石を用いてもよい。
【００２１】このようにプラズマ室２１内に周波数の制
御されたマイクロ波Ｍと磁界Ｂとを形成することによ
り、これらの相互作用により上記ＥＣＲプラズマが発生
する。このとき、前記周波数にて前記導入ガスに共鳴作
用が生じてプラズマが高い密度で形成されることにな
る。すなわちこの装置は電子サイクロトロン共鳴（ＥＣ
Ｒ）プラズマ処理装置を構成することになる。
【００２２】一方前記成膜室２２の上部即ちプラズマ室
２１と連通している部分には、リング状の成膜ガス供給
部３０が設けられており、内周面から成膜ガスが噴出す
るようになっている。また成膜室２２内には載置台３が
昇降自在に設けられている。この載置台３は例えばアル
ミニウム製の本体３１上にヒータを内蔵した静電チャッ
ク３２を設けてなり、この静電チャック３２の電極（チ
ャック電極）３３に、ウエハＷにイオンを引き込むため
のバイアス電圧を印加するように例えば高周波電源部３
４が接続されている。そしてまた成膜室２２の底部には
排気管３５が接続されている。
【００２３】次に上述の装置を用いて被処理基板である
ウエハ１０上にＣＦ膜よりなる層間絶縁膜１３を形成す
る方法について説明する。先ず真空容器２の側壁に設け
た図示しないゲートバルブを開いて図示しない搬送アー
ムにより、例えば表面にアルミニウム配線が形成された
被処理体であるウエハ１０を図示しないロードロック室
から搬入して載置台３上に載置する。
【００２４】続いてこのゲートバルブを閉じて内部を密
閉した後、排気管３５より内部雰囲気を排出して所定の
真空度まで真空引きし、プラズマガスノズル２６からプ
ラズマ室２１内へプラズマガス例えばＡｒガスを導入す
ると共に、成膜ガス供給部３０から成膜室２２内へ成膜
ガス例えばＣ4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々流量６
０ｓｃｃｍ及び３０ｓｃｃｍで導入する。そして真空容
器２内を例えば０．１Ｐａのプロセス圧に維持し、かつ
プラズマ発生用高周波電源部３４により載置台３に１
３．５６ＭＨｚ、１５００Ｗのバイアス電圧を印加する
と共に、載置台３の表面温度を３２０℃に設定する。
【００２５】プラズマ発生用高周波電源部２４からの
２．４５ＧＨｚの高周波（マイクロ波）Ｍは、導波管２
５を搬送されて透過窓２３を透過してプラズマ室２１内
へ導入される。このプラズマ室２１内には、プラズマ室
２１の外側に設けた主電磁コイル２７と補助電磁コイル
２８とにより発生した磁界Ｂが上方から下方に向けて例
えば８７５ガウスの強さで印加されており、この磁界Ｂ
とマイクロ波Ｍとの相互作用でＥ（電界）×Ｈ（磁界）
を誘発して電子サイクロトロン共鳴が生じ、この共鳴に
よりＡｒガスがプラズマ化され、且つ高密度化される。
なおＡｒガスを用いることによりプラズマが安定化す
る。
【００２６】プラズマ生成室２１より成膜室２２内に流
れ込んだプラズマ流は、ここに供給されているＣ4 Ｆ8
ガス及びＣ2 Ｆ4 ガスを活性化（プラズマ化）させて活
性種（プラズマ）を形成する。一方プラズマイオンこの
例ではＡｒイオンはプラズマ引き込み用のバイアス電圧
によりウエハ１０に引き込まれ、ウエハ１０表面のパタ
−ン（凹部）の角を削り取って間口を広げ、このスパッ
タエッチング作用と平行して活性種によりＣＦ膜が成膜
されて凹部内に埋め込まれる。
【００２７】このようにして成膜したＣＦ膜について、
上述の方法によりＦの含有量と、比誘電率、密着性、硬
度性を測定したところ、Ｆの含有量は２２％であり、比
誘電率は「２．４」、密着性は４１２、硬度は１９２で
あって、層間絶縁膜として好ましいものであることが確
認された。
【００２８】上述の製造方法においては、成膜ガスとし
てＣn Ｆm ガスとＣK ＨS ガス（ｎ，ｍ，ｋ，ｓは整
数）とを組み合わせて用いることによりＦの含有量の異
なる種々の組成のＣＦ膜を形成することができる。この
際Ｃn Ｆm ガスとしては、ＣＦ4 、Ｃ2 Ｆ6 、Ｃ
3 Ｆ8 、Ｃ4 Ｆ8 などを用いることができ、またＣk Ｈ
S ガスとしてはＨ2 、ＣＨ4 、Ｃ2 Ｈ2 、Ｃ2 Ｈ6 、Ｃ
3 Ｈ8 、Ｃ4 Ｈ8 などを用いることができる。またＣn
Ｆm ガス及びＣk Ｈs ガスに加えてＨ2 ガスを添加して
もよい。またこれらの成膜ガスの流量を変えることによ
りＦの含有量の異なるＣＦ膜を形成することができる。
【００２９】ここで成膜ガスとしては、原料ガスである
ＣＦ系のガスとして二重結合あるいは三重結合のガス例
えばＣ2 Ｆ2 ガスやＣ2 Ｆ4 ガスを用いるようにしても
よいし、一つのＣに４個のＣＦ基が結合している分子構
造のガス例えばＣ（ＣＦ3 ）4 やＣ（Ｃ2 Ｆ5 ）4 など
を単独あるいは既に述べたＣ4 Ｆ8 ガスやＣ2 Ｆ2 ガス
などと混合して用いてもよい。更に原料ガスとしてはＣ
ＨＦ系のガス例えばＣＨ3 （ＣＨ2 ）3 ＣＨ2 Ｆ、ＣＨ
3 （ＣＨ2 ）4 ＣＨ2 Ｆ、ＣＨ3 （ＣＨ2 ）7ＣＨ
2 Ｆ、ＣＨＣＨ3 Ｆ2 、ＣＨＦ3 、ＣＨ3 Ｆ及びＣＨ2
Ｆ2 などを用いてもよい。
【００３０】また成膜ガスの種類や流量が同じ場合に
は、マイクロ波電力、載置台の温度、真空容器２内の圧
力やバイアス電力を変えることにより、Ｆの含有量の異
なるＣＦ膜を形成することができる。例えば他の条件が
同じであれば、載置台の温度が高いほどＦの含有量が少
なくなり、また圧力が高くなる程、マイクロ波電力やバ
イアス電力が大きくなる程、Ｆの含有量が少なくなる。
【００３１】続いて本発明の他の実施の形態について説
明する。本実施の形態が上述の実施の形態と異なる点
は、例えば図６に示すように、第１の絶縁膜である上述
のＣＦ膜からなる層間絶縁膜１３の上面に、第２の絶縁
膜であるキャップ膜４を形成したことである。このキャ
ップ膜４は例えばＳｉＯ2 、ＳｉＯＦ、ＳｉＢＮ、Ｓｉ
Ｎ、ＳｉＣ、ａ−Ｃ：Ｈ（水素化アモルファスカ−ボン
膜、以下「ａ−Ｃ」という）、ＢＮ等の絶縁層により形
成されており、例えば１００オングストロ−ム以上の膜
厚を有している。
【００３２】そしてこのキャップ膜４は、上述の方法に
よりウエハ１０上にＣＦ膜１３を成膜した後、上述のプ
ラズマ処理装置において、成膜ガスやマイクロ波電力、
圧力、載置台温度等の処理条件を変えて成膜処理を行う
ことによりＣＦ膜１３上に成膜される。例えばキャップ
膜４としてＳｉＯ2 膜を成膜する場合には、マイクロ波
電力２０００Ｗ、圧力０．２７Ｐａ、載置台温度２００
℃の条件の下、成膜ガスとしてＳｉＨ4 ガスを８０ｓｃ
ｃｍの流量で導入することにより成膜処理が行われる。
【００３３】このようにＣＦ膜１３上にキャップ膜４を
形成すると熱的安定性が向上するという効果がある。熱
的安定性とは、高温になってもＦの抜けが少ないという
ことである。即ち図１に示す半導体装置では、上段側及
び下段側のＡｌ配線層１４を互に電気的に接続するため
に、ＣＦ膜１３を成膜した後ビアホール１６を形成して
例えばＷの埋め込みが行われるが、この埋め込み工程は
例えば４５０℃程度の温度下で行われる。またビアホー
ル１６へＡｌを流し込む場合もあるが、このリフロー工
程は約４００℃以上で行われる。
【００３４】このようにＣＦ膜１３が成膜温度よりも高
い温度に加熱されたときにＦが抜けるが、ＣＦ膜１３の
表面にキャップ膜４を形成すれば、キャップ膜４はＣＦ
膜１３よりも緻密であり、Ｆはこのキャップ膜４を透過
しにくいため、Ｆの抜けが少ない。Ｆの抜けが多いと比
誘電率が上がるし、ＣＦ膜自体の収縮による膜剥離が起
こり、更にはガスとして抜けることからＣＦ膜とＷ膜と
の界面での剥離も起こりやすく、またＡｌ配線層１４の
エッチング時に用いられるＣｌとＦとの存在下でＡｌの
腐食のおそれもある。従って熱的安定性が大きい方が望
ましい。
【００３５】またＳｉＯ2 、ＳｉＯＦ、ＳｉＢＮ、Ｓｉ
Ｎ、ＳｉＣ、ａ−Ｃ、ＢＮ等の絶縁層は硬度が５８８．
５程度とＣＦ膜よりも大きいため、ＣＦ膜１３の表面に
キャップ膜４を設けることにより、次工程のＣＭＰ工程
で次のような効果が得られる。このＣＭＰ工程は、Ａｌ
配線層１４が形成されたウエハ１０にＣＦ膜１３を形成
した後、不要な部分を削り取ってＣＦ膜１３の表面を平
坦にするために行われるものであり、例えば回転パット
にポリウレタン等の研磨布を貼り付けてこの研磨布をウ
エハ１０に圧接させ、回転パットを回転させながら前記
研磨布の表面に供給された研磨剤により、ウエハ１０の
研磨対象物を研磨することにより行われる。
【００３６】先ずＣＦ膜１３の表面にキャップ膜４が形
成されていない場合におけるＣＭＰの作用について説明
する。ＣＭＰ工程は、図７（ａ）に斜線で示す山領域４
１を研磨して削り取ろうとするものであり、研磨布は柔
らかいので山領域４１に密着しながら研磨して削り取っ
ていく。ところがこの際山領域４１の研磨が進み、山領
域４１とその他の領域４２との段差が少なくなってくる
と、当該領域４２も研磨布が当たるので、これによりこ
の領域４２も追従して研磨されてしまう。従ってＣＭＰ
を行うと山領域４１とその他の領域４２との段差は減る
ものの、当該領域４２の膜厚が薄くなってしまう。
【００３７】一方ＣＦ膜１３の表面にキャップ膜４が形
成されている場合では、ＣＭＰの初期段階では、図７
（ｂ）に斜線で示す山領域４１が研磨により削り取られ
ていく。この際先ずキャップ膜４が削り取られて、次い
でＣＦ膜１３が削り取られていく。そして研磨が進み、
山領域４１とその他の領域４２との段差が少なくなって
くると、研磨布がキャップ膜４にも当たるようになる
が、キャップ膜４はＣＦ膜１３より硬いので、その他の
領域４２が山領域４１に追従して削り取られるおそれが
ない。このためその他の領域４２の膜厚が薄くなってし
まうことが抑えられる。
【００３８】また山領域４１が削り取られて、この領域
４１の上面とその他の領域４２の上面とが揃ってくる
と、キャップ膜４が研磨されて削り取られることになる
が、既述のようにキャップ膜４はＣＦ膜１３よりも硬い
ことから研磨速度が小さくなる。ここで図８において、
ＣＭＰ速度の時間変化を、実線はキャップ膜４を形成し
た場合、点線はキャップ膜４を形成しない場合について
夫々示す。このようにＣＭＰ速度は山領域４１を研磨し
ているときは大きく、研磨が進んでくると徐々に小さく
なってくるが、キャップ膜４を設けた場合にはＣＭＰ速
度の低下の程度が大きくなる。従ってこのＣＭＰ速度の
低下が判断しやすいので、ＣＭＰ工程の終了時も判断し
やすくなり、研磨不足や研磨過剰が抑えられてＣＦ膜を
より平坦にすることができる。
【００３９】またキャップ膜４を設けると、ＣＦ膜１３
の表面が硬いキャップ膜４により保護された状態となる
ことから、搬送時において取扱い性が向上するという効
果も得られる。ここでキャップ膜４の膜厚を１００オン
グストロ−ム以上に設定することが望ましいのは、仮に
膜厚を５０オングストロ−ム程度にしようとすると、キ
ャップ膜４が成膜されない領域ができてしまうおそれが
あり、これを避けるためである。さらにＳｉＯ2 等は比
誘電率は「４」とＣＦ膜１３よりも高いが、このキャッ
プ膜４の膜厚は１００オングストロ−ムであるのに対し
てＣＦ膜１３の膜厚は８０００オングストロ−ムであ
り、キャップ膜４はＣＦ膜１３よりも非常に薄いので、
キャップ膜４がＣＦ膜１３の比誘電率に与える影響はほ
とんど無視することができる。
【００４０】ここで本実施の形態の効果を確認するため
に行った実験例について説明する。図５に示すプラズマ
成膜装置を用い、Ｃ4 Ｆ8 ガス、Ｃ2 Ｈ4 ガスを成膜ガ
スとし、先の実施の形態と同様のプロセス条件により膜
厚が８０００オングストロ−ムのＣＦ膜を成膜した。次
いでマイクロ波電力２０００Ｗ、圧力０．２７Ｐａ、載
置台温度２００℃の下、成膜ガスとしてＳｉＨ4 ガスを
８０ｓｃｃｍの流量で導入して、ＳｉＯ2 膜からなる膜
厚１００オングストロ−ムのキャップ膜を成膜した。そ
してこのキャップ膜が形成されたＣＦ膜についてＴＤＳ
スペクトル（Ｔｈｅｒｍａｌ Ｄｉｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分析法）を測
定した。また同様の条件で成膜したキャップ膜を形成し
ないＣＦ膜についてもＴＤＳスペクトルを測定した。こ
の結果を図９及び図１０に夫々示す。
【００４１】図９に示すＴＤＳスペクトルはキャップ膜
を形成したＣＦ膜のスペクトルを示し、図１０はキャッ
プ膜を形成しないＣＦ膜のスペクトルを夫々示してお
り、このスペクトルではＣＦ膜を加熱したときにＣＦ膜
から発散されるガスの量が示されている。この図よりキ
ャップ膜を形成したＣＦ膜では、キャップ膜を形成しな
い場合に比べてＣＦやＦの発散量が少ないことが認めら
れ、この結果によりキャップ膜を形成すると熱的安定性
に効果があることが確認された。
【００４２】さらにこのキャップ膜を形成したＣＦ膜と
キャップ膜を形成しないＣＦ膜とについて比誘電率を測
定したところ、キャップ膜を形成したＣＦ膜では比誘電
率は２．４１であり、キャップ膜を形成しないＣＦ膜で
は比誘電率は２．４０であって、キャップ膜を形成して
も比誘電率はそれ程高くならないことが確認された。
【００４３】続いて本発明のさらに他の実施の形態につ
いて説明する。本実施の形態が上述の実施の形態と異な
る点はＣＦ膜を多層構造としたことである。ここで多層
構造とは、例えば図１１（ａ）に示すように、ＣＦ膜１
３の下面側に下部絶縁膜である下部膜５１を形成するこ
とにより２層構造とした２層膜や、図１１（ｂ）に示す
ように、ＣＦ膜１３の下面側に下部膜５１を形成すると
共に、ＣＦ膜１３の上面側に上部絶縁膜である上部膜５
２を形成することにより３層のサンドイッチ構造とした
３層膜をいう。
【００４４】前記２層膜の下部膜５１としては、ＳｉＣ
膜、ａ−Ｃ膜、Ｆの含有量が８％以下のＣＦ膜や、膜の
下部側はａ−Ｃであるが上部側へ向けて次第にＦの含有
量が多くなっていく膜（以下これを「傾斜膜」という）
等の密着性の大きい膜を用いることができる。またこれ
ら膜の膜厚としては、後述する実験結果により膜厚が大
きくなる程密着性が向上するが、比誘電率も高くなって
しまう傾向にあることから１００〜１０００オングスト
ロ−ムとすることが望ましい。また２層膜のＣＦ膜１３
は膜厚が１００００オングストロ−ム程度に形成されて
おり、例えばＦの含有量が８〜７２％のＣＦ膜により構
成されている。
【００４５】前記３層膜の下部膜５１や上部膜５２とし
ても、２層膜の下部膜５１と同様の膜を用いることがで
きるが、下部膜５１の膜厚は１００〜１０００オングス
トロ−ムとすることが望ましく、上部膜５２の膜厚は１
００〜１０００オングストロ−ムとすることが望まし
い。また３層膜のＣＦ膜１３は膜厚が１００００オング
ストロ−ム程度に形成されており、例えばＦの含有量が
８〜７２％のＣＦ膜により構成されている。
【００４６】前記２層膜は、上述のプラズマ処理装置に
おいて、先ずウエハ１０上に下部膜５１を成膜した後、
この下部膜５１上にＣＦ膜１３を成膜することにより形
成される。また３層膜は、同様にして２層膜を形成した
後、ＣＦ膜１３上に上部膜５２を成膜することにより形
成される。ここでａ−Ｃ膜は成膜ガスとしてＣk Ｈsガ
ス単独、あるいはＣk Ｈs ガス＋Ｈ2 ガスとを用いるこ
とにより成膜され、ＳｉＣ膜はＣk Ｈs ガス＋ＳｉＨ4
ガス（Ｓｉ2 Ｈ6 ガス、ＳｉＦ4 ガス）を用いることに
より成膜され、傾斜膜はＣn Ｆm ガスとＣk Ｈs ガスと
を流量を変化させながら成膜室２２に導入することによ
り成膜される。
【００４７】上述の２層膜では、下部膜５１が密着性の
高い膜により形成されているため、２層膜の下段側の層
例えば図１１（ａ）に示す例ではＢＰＳＧ層１２との密
着性が向上する。既述のように、ＣＦ膜１３は比誘電率
を低くするとＢＰＳＧ層１２やシリコン基板１１との密
着力が小さくなる傾向にあるため、ＣＦ膜１３を単層で
用いる場合には、ＣＦ膜１３の比誘電率を低くし過ぎる
とＣＦ膜１３がＢＰＳＧ層１２から剥がれてしまうの
で、それ程比誘電率を低くすることができない。ところ
が２層膜の場合には、下部膜５１とＢＰＳＧ層１２との
密着性が高い上、下部膜５１は上述のようにＣを含む膜
であるので、ＣＦ膜１３と下部膜５１との密着性はＣＦ
膜１３とＢＰＳＧ層１２との密着性に比べてかなり高
く、ＣＦ膜１３の比誘電率を低くしてもＣＦ膜１３とＢ
ＰＳＧ層１２との間で膜剥がれが生じるおそれはない。
従って２層膜ではＣＦ膜１３の比誘電率を低くしても、
下段側の層との密着性が向上する。
【００４８】この際２層膜の場合には、上述のようにＣ
Ｆ膜の単層膜に比べて、ＣＦ膜１３自体の比誘電率をよ
り低くすることができ、また下部膜５１の比誘電率は、
ａ−Ｃ膜を用いると「４」、ＳｉＣ膜を用いると「８」
であって、ＣＦ膜１３よりも高いものの、これらの膜厚
はＣＦ膜１３に比べて１／１００程度と非常に薄く、こ
れら下部膜５１がＣＦ膜１３の比誘電率に与える影響は
ほとんど無視することができるので全体の比誘電率をよ
り低くすることができる。さらにこの２層膜は複数段積
層して形成することもでき、この場合には上段側のＣＦ
膜１３、特にＣＦ膜１３のＡｌ配線層１４との密着性が
向上する。
【００４９】また上述の３層膜では、２層膜と同様に下
段側の層例えばＢＰＳＧ層１２との密着性が向上し、全
体の比誘電率を低くすることができる。さらに上部膜５
２が設けられていることから上段側の層との密着性が向
上する。例えば図１１（ｂ）に示す例のように上段側に
ＣＦ膜１３の単層膜が形成されている場合には、仮に３
層膜の代わりにＣＦ膜１３の単層膜を用いると、Ａｌ配
線層１４とＣＦ膜１３との密着性が悪いので、ＣＦ膜１
３の比誘電率を低くし過ぎるとＣＦ膜１３とＡｌ配線層
１４との間で膜剥がれが生じてしまう。
【００５０】一方３層膜の場合には、上部膜５２とＡｌ
配線層１４との密着性が高い上、上部膜５２とＣＦ膜１
３との密着性は、既述のように上部膜５２はＣを含む膜
であってかなり高いので、ＣＦ膜１３の比誘電率を低く
してもＣＦ膜と上部膜５２との間で膜剥がれが生じるお
それはない。従って３層膜ではＣＦ膜１３の比誘電率を
低くしても、上段側の層、特にＡｌ配線層１４との密着
性が向上する。さらに上部膜５２はＣＦ膜１３よりも硬
度が大きいため、上述のキャップ膜４を設けた場合と同
様に熱的安定性が向上すると共に、ＣＭＰ工程における
効果やＣＦ膜の表面の保護効果も得られる。
【００５１】続いて本発明者らが行った実験例について
説明する。先ず下部膜５１としてａ−Ｃ膜、ＳｉＣ膜を
用いた２層膜を形成し、下部膜５１の膜厚を変えて、下
段側のシリコン基板に対する密着性を上述のセバスチャ
ン法により測定した。この際ＣＦ膜、ａ−Ｃ膜、ＳｉＣ
膜の成膜条件は次の通りとした。 （ＣＦ膜）図５に示すプラズマ処理装置を用いて、成膜
圧力：０．２Ｐａ、マイクロ波電力：２．７ｋＷ、高周
波電力：１．５ｋＷ、ウエハの温度：３５０℃の下で、
成膜ガスとして、Ｃ4 Ｆ8 ガス６０ｓｃｃｍ、Ｃ2 Ｈ4
ガス３０ｓｃｃｍを導入し、プラズマガスとしてＡｒガ
ス１５０ｓｃｃｍを導入して成膜処理を行った。 （ａ−Ｃ膜）成膜ガスとして、Ｃ2 Ｈ4 ガス１００ｓｃ
ｃｍ、Ｈ2 ガス３０ｓｃｃｍを導入し、プラズマガスと
してＡｒガス３００ｓｃｃｍを導入して成膜処理を行っ
た。その他の条件はＣＦ膜の成膜条件と同様とした。 （ＳｉＣ膜）成膜ガスとして、ＳｉＨ4 ガス４０ｓｃｃ
ｍ、Ｃ2 Ｈ4 ガス３０ｓｃｃｍを導入し、プラズマガス
としてＡｒガス１００ｓｃｃｍを導入して成膜処理を行
った。その他の条件はＣＦ膜の成膜条件と同様とした。
【００５２】この結果を図１２において、図１２（ａ）
にａ−Ｃ膜を用いた場合、図１２（ｂ）にＳｉＣ膜を用
いた場合について夫々示す。ここでＣＦ膜は膜厚が１０
０００オングストロ−ム、Ｆの含有量が２２％、比誘電
率が２．４であった。この結果からいずれの場合におい
ても下部膜５１の膜厚が厚くなると、下段側のシリコン
基板との密着性が大きくなることが認められ、特にＳｉ
Ｃを用いた場合に密着性が大きくなることが確認され
た。
【００５３】ここでａ−Ｃ膜を用いた場合では、膜厚が
１００オングストロ−ムになると密着性が９００ｋｇ／
ｃｍ2 を越え、１００オングストロ−ム以上では密着性
の上昇の程度が小さいことから、膜厚は１００オングス
トロ−ム程度にすることが望ましい。またＳｉＣ膜を用
いた場合では、膜厚が１００オングストロ−ムになると
密着性が１０００ｋｇ／ｃｍ2 を越え、１００オングス
トロ−ム以上では密着性の上昇の程度が小さいことか
ら、膜厚は１００オングストロ−ム程度にすることが望
ましい。
【００５４】次に下部膜５１として、ａ−Ｃ膜、ＳｉＣ
膜、傾斜膜を用いた２層膜を形成し、下段側のシリコン
基板に対する密着性を上述のセバスチャン法により測定
した。またＣＦ膜の単層膜を形成して同様に密着性を確
認した。この際ＣＦ膜、ａ−Ｃ膜、ＳｉＣ膜の成膜条件
は上述の通りとした。また夫々の膜厚は、下部膜５１が
ａ−Ｃ膜、ＳｉＣ膜の場合は、下部膜５１の膜を１００
オングストロ−ム、ＣＦ膜１３の膜厚を１００００オン
グストロ−ムとし、傾斜膜の場合には下部膜５１の膜を
１０００オングストロ−ム、ＣＦ膜１３の膜厚を８００
０オングストロ−ムとした。また傾斜膜としては、ａ−
Ｃ膜とＣＦ膜との混成膜（ａ−Ｃ混成）と、ＳｉＣ膜と
ＣＦ膜との混成膜（ＳｉＣ膜混成）とを次の条件により
形成した。 （ａ−Ｃ混成傾斜膜）成膜ガス：Ｃ4 Ｆ8 ガス０ｓｃｃ
ｍ、Ｃ2 Ｈ4 ガス１００ｓｃｃｍ、Ｈ2 ガス３０ｓｃｃ
ｍ、プラズマガス：Ａｒガス３００ｓｃｃｍから、成膜
ガス：Ｃ4 Ｆ8 ガス６０ｓｃｃｍ、Ｃ2 Ｈ4 ガス３０ｓ
ｃｃｍ、Ｈ2 ガス０ｓｃｃｍ、プラズマガス：Ａｒガス
１５０ｓｃｃｍまで時間にリニアに連続的に変化させて
導入して成膜処理を行った。その他の条件はＣＦ膜の成
膜条件と同様とした。 （ＳｉＣ混成傾斜膜）成膜ガス：Ｃ4 Ｆ8 ガス０ｓｃｃ
ｍ、Ｃ2 Ｈ4 ガス１００ｓｃｃｍ、ＳｉＨ4ガス１２０
ｓｃｃｍ、Ｈ2 ガス３０ｓｃｃｍ、プラズマガス：Ａｒ
ガス３００ｓｃｃｍから、成膜ガス：Ｃ4 Ｆ8 ガス６０
ｓｃｃｍ、Ｃ2 Ｈ4 ガス３０ｓｃｃｍ、Ｈ2 ガス０ｓｃ
ｃｍ、プラズマガス：Ａｒガス１５０ｓｃｃｍまで時間
にリニアに連続的に変化させて導入して成膜処理を行っ
た。その他の条件はＣＦ膜の成膜条件と同様とした。
【００５５】この結果を図１３に示す。この結果からい
ずれの場合においても２層膜とした場合には、ＣＦ膜の
単層膜に比べて下段側のシリコン基板に対する密着性が
２倍近く大きくなることが認められ、特にＳｉＣを用い
た場合には密着性が大きくなることが確認された。
【００５６】続いて下部膜５１が１００オングストロ−
ムのａ−Ｃ膜、上部膜５２が１００オングストロ−ムの
ａ−Ｃ膜からなる３層膜（ａ−Ｃ／ＣＦ／ａ−Ｃ）と、
下部膜５１が１００オングストロ−ムのａ−Ｃ膜、上部
膜５２が１００オングストロ−ムのＳｉＣ膜からなる３
層膜（ＳｉＣ／ＣＦ／ａ−Ｃ）と、下部膜５１が１００
オングストロ−ムのＳｉＣ膜、上部膜５２が１００オン
グストロ−ムのａ−Ｃ膜からなる３層膜（ａ−Ｃ／ＣＦ
／ＳｉＣ）と、下部膜５１が１００オングストロ−ムの
ＳｉＣ膜、上部膜５２が１００オングストロ−ムのＳｉ
Ｃ膜からなる３層膜（ＳｉＣ／ＣＦ／ＳｉＣ）とを形成
し、これらの３層膜と上段側のＡｌ層との密着性を測定
した。ここでいずれの３層膜も、ＣＦ膜１３はＦ含有量
２２％、膜厚１００００オングストロ−ムとした。
【００５７】この際密着性の測定については、図１４に
示すように、シリコンウエハの表面に３層膜を形成し、
この３層膜の表面に８０００オングストロ−ムのＡｌ層
を形成し、このＡｌ層表面に密着試験子を接着剤で固定
し、試験子を引き上げてＡｌ層が３層膜から剥がれたと
きの試験子単位面積当りの引き上げ力（ｋｇ／ｃｍ2）
の大きさを指標とした。またＣＦ膜１３の単層膜と、下
部膜５１として１００オングストロ−ムのａ−Ｃ膜を用
いた２層膜についても同様に密着性を測定した。この場
合においても、ＣＦ膜１３はＦ含有量２２％、膜厚１０
０００オングストロ−ムとした。これらの結果を図１５
に示す。
【００５８】これらの結果より、３層膜では、単層膜や
２層膜に比べて上段側のＡｌ層との密着性が格段に大き
くなることが認められ、特に上部膜５２としてＳｉＣ膜
を用いた場合に密着性が大きくなることが確認された。
【００５９】さらに上述の実験例の単層膜と２層膜と３
層膜とについて比誘電率を測定したところ、比誘電率は
単層膜では２．４０、２層膜では２．４１程度、３層膜
では２．４３程度であり、２層厚や３層膜のような多層
構造としても比誘電率はそれ程高くならないことが確認
された。
【００６０】以上において本実施の形態では、層間絶縁
膜を複数段形成する場合には、例えば図１１（ｂ）に示
すように、最下段の層間絶縁膜を３層膜とし、この３層
膜の上面に単層膜を形成し、この単層膜の上段側は２層
膜により構成することが望ましい。このようにすると層
間絶縁膜の比誘電率を低くしながら、密着性を向上させ
ることができる。
【００６１】続いて本発明のさらに他の実施の形態につ
いて説明する。この実施の形態が上述の実施の形態と異
なる点は、例えば上述の３層膜を、複数の真空処理室及
びカセット室を共通の搬送室に接続したクラスタツ−ル
などと呼ばれているプラズマ処理装置を用いて形成した
ことである。
【００６２】先ず本実施の形態で用いられるプラズマ処
理装置について図１６により説明すると、６０は搬送部
材をなす搬送ア−ム６０ａが配置された搬送室であり、
この搬送室６０には第１の真空処理室６１と、第２の真
空処理室６２と、第３の真空処理室６３と、２個のカセ
ット室６４、６５とが気密に接続されている。前記真空
処理室６１〜６３は、上述の図５に示すプラズマ処理室
と同様に構成されている。またカセット室６４、６５は
真空処理室と大気雰囲気との間に介設される予備真空室
であり、大気雰囲気側との間を開閉する図示しないゲ−
トドアを備えている。
【００６３】続いてこの装置を用いて、下部膜５１とし
てａ−Ｃ膜、上部膜５２としてＳｉＣ膜を備えた３層膜
を形成する場合について説明する。この装置において
は、前記第１の真空処理室６１と第２の真空処理室６２
とにおいて、下部膜５１とＣＦ膜１３の成膜処理が並行
して行われ、第３の真空処理室６３において上部膜５２
の成膜処理が行われる。
【００６４】具体的には、例えば第１の真空処理室６１
において、例えば圧力０．２Ｐａ、マイクロ波電力２．
７ｋＷ、高周波電力１．５ｋＷ、ウエハ温度３５０℃の
下で、第１の成膜ガスとしてＣ2 Ｈ4 ガス及びＨ2 ガス
を、夫々１００ｓｃｃｍ及び３０ｓｃｃｍの流量で導入
すると共に、プラズマガスとしてＡｒガスを３００ガス
の流量で導入することにより下部膜５１を１００オング
ストロ−ム成膜する。この後第２の成膜ガスとしてＣ4
Ｆ8 ガス及びＣ2 Ｈ4 ガスを、夫々６０ｓｃｃｍ及び３
０ｓｃｃｍの流量で導入すると共に、プラズマガスとし
てＡｒガスを１５０ガスの流量で導入して、ＣＦ膜１３
を１００００オングストロ−ム成膜する。
【００６５】この後ＣＦ膜１３が形成されたウエハ１０
を第１の真空処理室６１から第３の真空処理室６３に搬
送ア−ム６０ａにより搬送し、ここで例えば圧力０．２
Ｐａ、マイクロ波電力２．７ｋＷ、高周波電力１．５ｋ
Ｗ、ウエハ温度３５０℃の下で、成膜ガスとしてＳｉＨ
4 ガス及びＣ2 Ｈ4 ガスを、夫々４０ｓｃｃｍ及び３０
ｓｃｃｍの流量で導入すると共に、プラズマガスとして
Ａｒガスを１５０ｓｃｃｍの流量で導入することによ
り、上部膜５２を３００オングストロ−ム成膜する。
【００６６】この際第１の真空処理室６１と第２の真空
処理室６２とでは並行して下部膜５１とＣＦ膜１３の成
膜処理が行われており、ＣＦ膜１３が形成されたウエハ
１０は第１の真空処理室６１と第２の真空処理室６２と
から交互に第３の真空処理室６３に搬送される。
【００６７】このような方法で３層膜を形成した場合に
は、例えば１つの真空処理室において、成膜ガスを変え
て３層膜を形成する場合に比べて次のような効果が得ら
れる。即ち１つの真空処理室において３層膜を形成する
場合には、１枚のウエハ１０に対して下部膜５１とＣＦ
膜１３と上部膜５２とを、途中で成膜ガスを変えながら
成膜した後、次のウエハ１０に３層膜を形成するように
していた。
【００６８】ここでウエハ１０の成膜処理の際には、載
置台や真空処理室の内壁等にも膜が付着してするが、こ
の付着した膜の量が多くなるとパーティクルの原因にな
るおそれがある。従来の方法では、真空処理室に上部膜
５２であるＳｉＣ膜も付着してしまうが、このＳｉＣ膜
は比誘電率が「８」と高いので、ＣＦ膜１３を形成して
いるときにＳｉＣがパーティクルとして混入するとＣＦ
膜１３の組成が変化してしまい、比誘電率が高くなるお
それがある。これに対し本実施の形態では、上部膜５２
は第３の真空処理室６３でＣＦ膜１３とは別個に成膜さ
れるので、ＣＦ膜１３の成膜処理の際にＳｉＣがパーテ
ィクルとして混入するおそれはない。
【００６９】また本方法では、２つの真空処理室６１、
６２で並行して下部膜５１とＣＦ膜１３との成膜処理を
行い、第３の真空処理室６３で上部膜５２の成膜処理を
行っているので、３層膜の成膜処理のスル−プットが向
上する。即ちＣＦ膜１３の成膜処理には膜厚が厚い分、
下部膜５１や上部膜５２の成膜処理に比べて時間がかか
るが、このＣＦ膜１３の成膜処理を２つの真空処理室６
１、６２で行うため、単位時間当たりのＣＦ膜１３の処
理量が２倍になると共に、一方の真空処理室６１から第
３の真空処理室６３にウエハ１０を搬送する搬送時間も
他方の真空処理室６２で成膜処理を行うことができるた
め、よりスル−プットが向上する。
【００７０】実際に本発明者らは図１６に示す装置を用
いて、第１及び第２の真空処理室６１、６２内において
上述の条件で１００オングストロ−ムの下部膜５１と１
００００オングストロ−ムのＣＦ膜１３を形成した後、
第３の真空処理室６３において３００オングストロ−ム
の上部膜５２を形成して２５枚のウエハ１０に対して処
理を行った場合と、従来の方法により１つの真空処理室
において下部膜５１、ＣＦ膜１３、上部膜５２とを形成
して２５枚のウエハ１０に対して処理を行った場合とに
おいてト−タルの処理時間を測定し、１時間当たりのウ
エハ１０の処理枚数を求めた。この結果従来方法では１
時間当たりのウエハ１０の処理枚数は１５枚であるのに
対し、本発明方法では１時間当たりのウエハ１０の処理
枚数は２０枚であって本発明方法によりスル−プットが
向上することが認められた。
【００７１】以上において本実施の形態は２層膜の製造
に適用してもよい。この場合には、例えば第１の真空処
理室５１にて下部膜５１が形成され、この後第２の真空
処理室５２と第３の真空処理室５３においてＣＦ膜１３
が形成される。このようにすると、成膜時間が長くかか
るＣＦ膜１３を２つの処理室で並行して成膜することが
できるので、スル−プットを向上させることができる。
【００７２】続いて本発明のさらに他の実施の形態につ
いて説明する。本実施の形態では、半導体チップの最外
殻に設けられたパッシベ−ション膜（保護膜）の好まし
い構造について説明する。一般的に半導体チップを形成
する際、図１７に示すように、最上段の配線７１上にプ
ラズマＣＶＤによりＳｉ3 Ｎ4 （窒化シリコン）層７２
を形成し、さらにこのＳｉ3 Ｎ4 層７２の上面にポリイ
ミド７３を塗布することにより２層の保護膜を形成して
いる。そしてこの後例えば射出成型により樹脂をモ−ル
ドしてパッケ−ジングを行ない、パッケ−ジチップが構
成されている。
【００７３】前記保護膜について説明すると、保護膜と
しては水分等から半導体チップを保護するために耐湿性
が要求されると共に、前記射出成型の際の応力を緩和し
て内部の半導体チップに応力が発生することを抑えるた
めに応力緩和性も要求される。一般に緻密で固い膜は耐
湿性があるが応力緩和性が小さく、一方応力緩和性の大
きい膜は耐湿性が小さい。このように耐湿性と応力緩和
性とは相反する性質を有するため１つの膜で構成するこ
とはできず、従来では耐湿性の大きい膜Ｓｉ3Ｎ4 ７２
と、応力緩和性の大きいポリイミド７３とを組み合わせ
て保護膜としていた。そしてこれらの膜は、上述のよう
に膜の形成方法が異なるため、１つの工程で同時に形成
することはできず、２工程により形成されていた。
【００７４】本実施の形態はこのような保護膜をＣＦ膜
により形成するものであり、従来のＳｉ3 Ｎ4 層に相当
する層として耐湿性の大きいＣＦ膜８１を用い、ポリイ
ミドに相当する層として応力緩和性の大きいＣＦ膜８２
を用いたものである。この際耐湿性の大きいＣＦ膜８１
としては例えばＦの含有量が４０〜７２％、膜厚が５０
００〜１００００オングストロ−ムのＣＦ膜を用いるこ
とができ、一方応力緩和性の大きいＣＦ膜８２としては
例えばＦの含有量が８〜４０％、膜厚が５０００〜５０
０００オングストロ−ムのＣＦ膜を用いることができ
る。
【００７５】このように２層のＣＦ膜を用いて保護膜を
形成すると、これらのＣＦ膜８１、８２は成膜条件を変
えることにより形成することができるので、例えば図５
に示すプラズマ処理装置を用いて１つの工程で形成する
ことができる。特に従来ではポリイミド塗布工程に時間
がかかっていたが、本実施の形態ではこのポリイミド塗
布工程が不要となるため、保護膜を形成する場合の処理
時間を大幅に短縮することができ、スル−プットが向上
すると共に、作業が容易になる。
【００７６】ここで上述の保護膜を形成するための実施
例について説明する。図５に示すプラズマ処理装置にお
いて、圧力０．２Ｐａ、マイクロ波電力２．７ｋＷ、高
周波電力１．５ｋＷ、主電磁コイル電流２００Ａ、補助
電磁コイル電流１６０Ａの条件の下、成膜ガスとしてＣ
4 Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々６０ｓｃｃｍ、３０
ｓｃｃｍの流量で導入すると共に、プラズマガスとして
Ａｒガスを１５０ｓｃｃｍの流量で導入して、配線７１
が形成されたチップ（図１８（ａ）参照）に対して、図
１８（ｂ）に示すように、耐湿性の大きいＣＦ膜８１を
５０００オングストロ−ムの膜厚で形成し、次いで高周
波電力を２ｋＷとし、成膜ガスとしてＣ4 Ｆ8 ガス及び
Ｈ2 ガスを夫々６０ｓｃｃｍ、３０ｓｃｃｍの流量で導
入すると共に、プラズマガスとしてＡｒガスを１５０ｓ
ｃｃｍの流量で導入して、図１７（ｃ）に示すように、
応力緩和性の大きいＣＦ膜８２を５００００オングスト
ロ−ムの膜厚で形成した。
【００７７】このようにして２５枚のウエハに保護膜を
形成した場合と、従来の方法で２５枚のチップに対して
保護膜を形成した場合とについてト−タルの処理時間を
比較したところ、本実施の形態では従来例に比べて処理
時間が９０分短縮され、スル−プットが向上することが
確認された。
【００７８】続いて本発明のさらに他の実施の形態につ
いて説明する。本実施の形態では、層間絶縁膜としてＣ
Ｆ膜を用いる場合に、このＣＦ膜と下段側の層との密着
性を向上させるために有効なプロセスについて述べる。
この方法について、図１９により、ＢＰＳＧ層１２の上
にＣＦ膜を形成する場合において説明すると、図１９
（ａ）はＢＰＳＧ層１２の上にＡｌ配線層１４が形成さ
れた状態を示している。
【００７９】そしてこのプロセスでは、図１９（ｂ）に
示すように、このＢＰＳＧ層１２の表面に例えばＡｒガ
スやＯ2 ガス等の前処理ガスのプラズマを照射する。具
体的には、図５に示すプラズマ処理装置において、例え
ばマイクロ波電力１５００Ｗ、圧力０．２Ｐａ、主電磁
コイル２７電流２００Ａ、補助電磁コイル２８電流２０
０Ａ、載置台３の表面温度２００℃の条件の下で、載置
台３に２５０Ｗのバイアス電圧を印加し、プラズマガス
ノズル２６からＡｒガス及びＯ2 ガスを夫１５０ｓｃｃ
ｍ及び２００ｓｃｃｍの流量で導入することにより、例
えば２０秒処理を行なう。
【００８０】この後図１９（ｃ）に示すように、例えば
マイクロ波電力２７００Ｗ、圧力０．２Ｐａ、主電磁コ
イル２７電流２００Ａ、補助電磁コイル２８電流２００
Ａ、載置台３の表面温度２００℃の条件の下で、載置台
３に１５００Ｗのバイアス電圧を印加し、プラズマガス
ノズル２６からプラズマガスとしてＡｒガスを１５０ｓ
ｃｃｍの流量で導入すると共に、成膜ガス供給部３０か
ら成膜ガス例えばＣ4Ｆ8 ガス及びＣ2 Ｈ4 ガスを夫々
６０ｓｃｃｍ及び３０ｓｃｃｍの流量で導入することに
より、ＢＰＳＧ層１２の表面にＣＦ膜１３を成膜する。
【００８１】このようにＢＰＳＧ層１２にＡｒ等のプラ
ズマを照射してから、ＣＦ膜１３を成膜すると、このＢ
ＰＳＧ層１２とＣＦ膜１３との密着性が向上するという
効果が得られる。この際ＢＰＳＧ層１２に照射する前処
理ガスのプラズマとしては、ＡｒガスやＮｅガス等の希
ガスやＯ2 ガス、Ｎ2 ガス、Ｈ2 ガスやＨ2 Ｏガス等の
水素プラズマ生成用ガス、Ｎ2 Ｏガス等のプラズマを用
いることができる。
【００８２】ここで上述の効果が得られる理由について
説明する。上述のＡｒ等のプラズマを照射すると、ＢＰ
ＳＧ層１２の表面がこのプラズマにより叩かれ、当該表
面に数オングストロ−ム〜数十オングストロ−ムの凹凸
が生じる。このように表面に凹凸が生じると、ＢＰＳＧ
層１２の表面積が大きくなり、凹凸が生じない場合に比
べてＢＰＳＧ層１２とＣＦ膜１３とが接触する面積が大
きくなることからその分物理的な密着性が大きくなると
考えられる。
【００８３】また下段側にＣＦ膜１３が形成されている
場合であって、Ｈ2 やＨ2 Ｏ等のプラズマを照射する場
合には、下段側のＣＦ膜１３の表面のＦがＨ2 やＨ2 Ｏ
のプラズマと反応してＨＦとして持って行かれるので、
当該ＣＦ膜１３の表面が活性化される。従ってＣＦ膜１
３の成膜処理ではこの活性化された表面にＣＦ膜が形成
されるので、活性化されていない表面にＣＦ膜が形成さ
れる場合に比べて化学的な密着性が向上すると考えら
れ、この場合には上述の物理的密着性とこの化学的密着
性の相乗効果により密着性が大きくなると推察される。
【００８４】次に本実施の形態の効果を確認するために
行なった実施例について説明する。図５に示すプラズマ
処理装置において、上述の条件でベアシリコン上にプラ
ズマを照射し、次いで上述の条件でこのベアシリコンの
表面にＣＦ膜１３を成膜した。この際プラズマ照射の処
理時間を変えてプラズマの照射とＣＦ膜の成膜とを行な
い、テ−プテストにより密着性を確認した。またベアシ
リコンをＴｈ−ＳｉＯ2 （シリコン熱酸化膜）に変えた
場合についても同様の実験を行なった。この結果を図２
０に示す。
【００８５】図２０には、テ−プテストの結果につい
て、膜剥がれが生じない場合を「○」、膜剥がれが生じ
る場合を「×」で夫々示している。この結果により、ベ
アシリコン、Ｔｈ−ＳｉＯ2 共に、プラズマ照射の処理
時間が１０秒以上であれば膜剥がれが生じないことが確
認され、プラズマ照射により密着性が向上することが認
められた。
【００８６】続いて上述の実施例において高周波電力を
変えてＣＦ膜の密着性を確認した。この際その他の条件
は上述の条件と同様とし、プラズマ照射の処理時間は１
０秒とした。この結果を図２１に示す。この結果によ
り、ベアシリコン、Ｔｈ−ＳｉＯ2 共に、高周波電力が
２５０Ｗ以上であれば膜剥がれが生じないことが確認さ
れ、プラズマ照射により密着性が向上することが認めら
れた。
【００８７】次に上述の実施例においてＡｒガスの流量
を変えてＣＦ膜の密着性を確認した。この際その他の条
件は上述の条件と同様とし、プラズマ照射の処理時間は
３０秒とした。この結果を図２２に示す。この結果によ
り、ベアシリコン、Ｔｈ−ＳｉＯ2 共に、Ａｒガスの流
量が１５０ｓｃｃｍ以上であれば膜剥がれが生じないこ
とが確認され、プラズマ照射により密着性が向上するこ
とが認められた。
【００８８】このように本実施の形態では、ＣＦ膜を成
膜する前に下段側の層にプラズマを照射しているので、
ＣＦ膜と下段側の層との密着性を向上させることができ
る。以上において本実施の形態では、下段側の層として
は、上述のＢＰＳＧ層の他、ＣＦ膜、ベアシリコン、Ｔ
ｈ−ＳｉＯ2 等を用いることができ、これらの層に対し
てＣＦ膜を形成する場合に適用することができる。
【００８９】続いて本発明の半導体装置においてアルミ
ニウム配線の上にＴｉＮ（チタンナイトライド）の密着
層を形成した場合に好適なプロセスについて述べる。ア
ルミニウムはＦだけではほとんど腐食されないが、Ｃｌ
（塩素）も存在すると腐食が進行することが知られてい
る（東芝技術公開集：VOL.13.NO50.19５〜196.1995）。
Ａｌ配線層１４を形成するときのエッチング工程では塩
素系のガスが使用され、Ａｌ配線層１４の表面に微量な
がらＣｌが残るため、この上にＣＦ膜を成膜するとＣｌ
とＣＦ膜中のＦとの相互作用によってＡｌ配線層１４が
腐食されてしまう。
【００９０】そこでこの発明の実施の形態では、Ｎ2 プ
ラズマ（窒素プラズマ）とＯ2 プラズマ（酸素プラズ
マ）とをＡｌ配線層１４の表面に照射するようにしてい
る。Ａｌ配線層１４の上には、既述の図１に示すよう
に、例えばビアホ−ル１６に埋め込まれたタングステン
よりなる導電層が形成されることになるが、タングステ
ンとアルミニウムとの密着性を良くするために、通常は
図２３（ａ）に示すようにＡｌ配線層１４の表面に薄い
例えば厚さ２００オングストロ−ム程度のＴｉＮ層９０
が形成される。このＡｌ配線層１４にＮ2 プラズマを照
射することにより側壁にＡｌＮ（窒化アルミニウム）９
１が形成される。ＡｌＮは耐蝕性が極めて大きいためＡ
ｌ配線層１４の腐食を防止できる。
【００９１】またＴｉＮ層９０にＮ2 プラズマを照射す
ることによりＴｉＮ層９０が安定する。ＴｉＮを反応性
スパッタ法で形成する場合には、Ｔｉよりなるタ−ゲッ
トにＮ2 プラズマとＡｒプラズマとを衝突させる方法で
あるため、どうしてもＴｉ−Ｔｉ結合が残ってしまう。
従ってＮ2 プラズマによりこの結合が切れてＴｉ−Ｎ結
合が形成される。ＴｉＮをプラズマＣＶＤ法で形成する
場合には、例えばＴｉＣｌ4 ガスとＮＨ3 ガスとを反応
させるため、Ｔｉ−Ｃｌ結合が残ってしまい、Ｎ2 プラ
ズマを照射することにより、この結合が切れてＴｉ−Ｎ
結合が形成される。
【００９２】更にＯ2 プラズマを照射する効果は次の通
りである。ＴｉＮ層９０は柱状結晶であるため、結晶間
を原子が通り抜けるおそれがある。ＴｉＮ層９０は、Ａ
ｌ配線層１４をエッチングするときに同時にエッチング
してＡｌ配線層１４上に形成されるので、ビアホ−ル１
６よりは大きく、従ってＣＦ膜１３と接触している。こ
のためＣＦ膜１３中のＦがＴｉＮ層９０を通り抜けてＡ
ｌ配線層１４の表面に達し、Ａｌ配線層１４を腐食させ
るおそれがある。
【００９３】そこでＯ2 プラズマを照射することにより
柱状結晶間にＯが入り込み、Ｎと共にＴｉＯＮになり、
Ｆの通り抜けを防止することができる。従ってこのよう
な方法はＣＦ膜を例えば層間絶縁膜とし、Ａｌ配線層１
４を用いるデバイス構造に非常に有効である。
【００９４】Ｏ2 プラズマ及びＮ2 プラズマを照射する
工程は、例えば既述のＥＣＲ装置を用い、Ｏ2 ガス及び
Ｎ2 ガスを夫々流量１００ｓｃｃｍ及び１００ｓｃｃｍ
で供給し、圧力０．２Ｐａ、マイクロ波電力２０００
Ｗ、バイアス電力５００Ｗとして行うことができる。な
お処理ガスとしてはＮ−Ｏ系のガス例えばＮ2 Ｏガスを
用いてもよい。
【００９５】
【発明の効果】本発明によれば、半導体装置に用いられ
る絶縁膜の比誘電率を低くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の一例を
示す断面図である。
【図２】ＣＦ膜中のＦ含有量と比誘電率との関係を示す
表である。
【図３】ＣＦ膜中のＦ含有量と密着性との関係を示す表
である。
【図４】ＣＦ膜中のＦ含有量と硬度性との関係を示す表
である。
【図５】本発明の実施の形態に係る半導体装置を製造す
るために用いられるプラズマ処理装置を示す断面図であ
る。
【図６】本発明の実施の形態の他の例に係るＣＦ膜を示
す断面図である。
【図７】キャップ膜を形成した場合の効果を説明するた
めの説明図である。
【図８】キャップ膜を形成した場合の効果を説明するた
めの特性図である。
【図９】ＣＦ膜のＴＤＳスペクトルを示す特性図であ
る。
【図１０】ＣＦ膜のＴＤＳスペクトルを示す特性図であ
る。
【図１１】本発明の他の実施の形態に係る半導体装置の
一例を示す断面図である。
【図１２】下部膜の膜厚と密着性との関係を示す特性図
である。
【図１３】２層膜の密着性の測定結果を示す表である。
【図１４】セバスチャン法を説明するための説明図であ
る。
【図１５】３層膜の密着性の測定結果を示す表である。
【図１６】本発明のさらに他の実施の形態に係るプラズ
マ処理装置を示す斜視図である。
【図１７】従来の保護膜を示す断面図である。
【図１８】本発明のさらに他の実施の形態に係る保護膜
を示す断面図である。
【図１９】本発明のさらに他の実施の形態の作用を説明
するための説明図である。
【図２０】密着性と処理時間との関係を示す表である。
【図２１】密着性と高周波電力との関係を示す表であ
る。
【図２２】密着性とＡｒガス流量との関係を示す表であ
る。
【図２３】本発明のさらに他の実施の形態の作用を説明
するための説明図である。
【符号の説明】 １０ ウエハＷ １２ ＢＰＳＧ層 １３ 層間絶縁膜（ＣＦ膜） １４ Ａｌ配線層 ２１ プラズマ室 ２２ 成膜室 ３ 載置台 ４ キャップ膜 ４１ 山領域 ５１ 下部膜 ５２ 上部膜 ６０ 搬送室 ６１〜６３ 真空処理室 ８ 保護膜 ９０ ＴｉＮ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 俊一 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 斎藤 正英 東京都港区赤坂５丁目３番６号 東京エレ クトロン株式会社内 (72)発明者 平田 匡史 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内 (72)発明者 青木 武志 神奈川県津久井郡城山町町屋１丁目２番41 号 東京エレクトロン東北株式会社相模事 業所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ８％〜７２％のフッ素を含むフッ素添加
    カ−ボン膜よりなる絶縁膜を備えたことを特徴とする半
    導体装置。
JP32091396A 1996-11-14 1996-11-14 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3409984B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32091396A JP3409984B2 (ja) 1996-11-14 1996-11-14 半導体装置及び半導体装置の製造方法
KR10-1998-0705433A KR100427508B1 (ko) 1996-11-14 1997-11-13 반도체장치및그제조방법
US09/101,244 US6218299B1 (en) 1996-11-14 1997-11-13 Semiconductor device and method for producing the same
PCT/JP1997/004144 WO1998021748A1 (fr) 1996-11-14 1997-11-13 Dispositif a semi-conducteur et son procede de fabrication

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32091396A JP3409984B2 (ja) 1996-11-14 1996-11-14 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10144677A true JPH10144677A (ja) 1998-05-29
JP3409984B2 JP3409984B2 (ja) 2003-05-26

Family

ID=18126675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32091396A Expired - Fee Related JP3409984B2 (ja) 1996-11-14 1996-11-14 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6218299B1 (ja)
JP (1) JP3409984B2 (ja)
KR (1) KR100427508B1 (ja)
WO (1) WO1998021748A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185547A (ja) * 1999-10-18 2001-07-06 Applied Materials Inc 極限低誘電率膜のためのキャッピング層
US6620739B1 (en) 1999-03-09 2003-09-16 Tokyo Electron Limited Method of manufacturing semiconductor device
US6764939B1 (en) 1999-03-09 2004-07-20 Tokyo Electron Limited Semiconductor device and method of manufacturing the same
WO2005109483A1 (ja) * 2004-05-11 2005-11-17 Tokyo Electron Limited 電子装置用基板およびその処理方法
WO2006077802A1 (ja) * 2005-01-18 2006-07-27 Tohoku University 半導体装置
US7776736B2 (en) 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP2011014933A (ja) * 2005-06-20 2011-01-20 Tohoku Univ 層間絶縁膜および配線構造と、それらの製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
TW413848B (en) * 1998-01-10 2000-12-01 Tokyo Electron Ltd Semiconductor device with insulation film made of fluorine added-carbon film and method of manufacturing the same
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
JP2000133710A (ja) * 1998-10-26 2000-05-12 Tokyo Electron Ltd 半導体装置及びその製造方法
US6566757B1 (en) * 1998-11-30 2003-05-20 Intel Corporation Stabilization of low dielectric constant film with in situ capping layer
US6528865B1 (en) * 1999-01-22 2003-03-04 Intel Corporation Thin amorphous fluorocarbon films
JP4260764B2 (ja) * 1999-03-09 2009-04-30 東京エレクトロン株式会社 半導体装置の製造方法
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP4270632B2 (ja) * 1999-03-12 2009-06-03 株式会社東芝 ドライエッチングを用いた半導体装置の製造方法
US20060017162A1 (en) * 1999-03-12 2006-01-26 Shoji Seta Semiconductor device and manufacturing method of the same
US6534870B1 (en) * 1999-06-15 2003-03-18 Kabushiki Kaisha Toshiba Apparatus and method for manufacturing a semiconductor device
JP2001135633A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP3430091B2 (ja) 1999-12-01 2003-07-28 Ｎｅｃエレクトロニクス株式会社 エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置
JP2002057212A (ja) * 2000-08-09 2002-02-22 Mitsubishi Electric Corp 半導体装置、及び半導体装置の製造方法
US6593238B1 (en) * 2000-11-27 2003-07-15 Motorola, Inc. Method for determining an endpoint and semiconductor wafer
US6576545B1 (en) * 2001-03-29 2003-06-10 Advanced Micro Devices, Inc. Semiconductor devices with dual nature capping/ARC layers on fluorine doped silica glass inter-layer dielectrics and method of forming capping/ARC layers
JP4015976B2 (ja) * 2003-08-28 2007-11-28 株式会社東芝 電子装置の製造方法
US7352065B2 (en) * 2004-09-09 2008-04-01 Nanodynamics, Inc. Semiconductor devices having amorphous silicon-carbon dielectric and conducting layers
KR100617045B1 (ko) * 2004-12-21 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자의 베리어 금속막 형성방법
KR100724568B1 (ko) * 2005-10-12 2007-06-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
JP5074059B2 (ja) * 2007-02-28 2012-11-14 東京エレクトロン株式会社 層間絶縁膜および配線構造と、それらの製造方法
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081503A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
CN110634739A (zh) * 2018-06-25 2019-12-31 北京北方华创微电子装备有限公司 一种用于铝基片的等离子体刻蚀方法
US11282744B2 (en) * 2019-09-30 2022-03-22 Systems On Silicon Manufacturing Co. Pte. Ltd. Enhanced intermetal dielectric adhesion
KR20230169654A (ko) 2022-06-09 2023-12-18 충남대학교산학협력단 고유전 비정질 불소화 탄소 박막, 이의 제조방법 및 이를 이용한 반도체 또는 커패시터 소자
KR20240037610A (ko) 2022-09-15 2024-03-22 충남대학교산학협력단 고유전 비정질 불소화 탄소 박막 게이트 유전층을 갖는 반도체 소자 및 그 제조방법
KR20240037609A (ko) 2022-09-15 2024-03-22 충남대학교산학협력단 고유전 비정질 불소화 탄소 초박막층을 포함하는 반도체 구조물과 반도체 소자 및 그 제조방법
KR20240037612A (ko) 2022-09-15 2024-03-22 충남대학교산학협력단 고유전 비정질 불소화 탄소 박막을 이용한 커패시터, 그 제조방법 및 이를 이용한 반도체

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3950833A (en) * 1975-01-28 1976-04-20 Beloit Corporation Roll covering composition
US4793041A (en) * 1979-05-03 1988-12-27 Jerome D. Jenkins Transfer roll with ceramic-fluorocarbon coating containing cylindrical ink holes with round, beveled entrances
JPH0697660B2 (ja) 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
JPS6243335A (ja) 1985-08-21 1987-02-25 Arita Seisakusho:Kk 自動車のドアが開く事を表示する装置
JPS63233549A (ja) 1987-03-20 1988-09-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成法
JPH01302813A (ja) 1988-05-31 1989-12-06 Meidensha Corp アモルファス半導体薄膜の製造方法
JPH02107774A (ja) 1988-10-17 1990-04-19 Semiconductor Energy Lab Co Ltd 炭素を主成分とする被膜の作製方法
JPH033380A (ja) 1989-05-31 1991-01-09 Mitsubishi Electric Corp 気体レーザ装置
US5213590A (en) * 1989-12-20 1993-05-25 Neff Charles E Article and a method for producing an article having a high friction surface
JPH04271122A (ja) 1991-02-27 1992-09-28 Fuji Electric Co Ltd プラズマ処理装置
US5244730A (en) * 1991-04-30 1993-09-14 International Business Machines Corporation Plasma deposition of fluorocarbon
JP3371143B2 (ja) * 1991-06-03 2003-01-27 ソニー株式会社 ドライエッチング方法
US5449659A (en) * 1991-07-05 1995-09-12 Conductus, Inc. Method of bonding multilayer structures of crystalline materials
JPH06163479A (ja) 1992-11-17 1994-06-10 Sony Corp ドライエッチング方法
JPH06196421A (ja) 1992-12-23 1994-07-15 Sumitomo Metal Ind Ltd プラズマ装置
JPH06338465A (ja) 1993-05-31 1994-12-06 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ装置
US5723383A (en) * 1994-03-25 1998-03-03 Nippon Telegraph And Telephone Corporation Semiconductor substrate treatment method
US5654090A (en) * 1994-04-08 1997-08-05 Nippon Arc Co., Ltd. Coating composition capable of yielding a cured product having a high refractive index and coated articles obtained therefrom
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP2748864B2 (ja) * 1994-09-12 1998-05-13 日本電気株式会社 半導体装置及びその製造方法及び非晶質炭素膜の製造方法及びプラズマｃｖｄ装置
US5744227A (en) * 1995-04-03 1998-04-28 Southwall Technologies Inc. Antireflective coatings comprising a lubricating layer having a specific surface energy
JPH0945688A (ja) 1995-07-28 1997-02-14 Sony Corp 配線構造及びその形成方法
JP3667893B2 (ja) * 1996-09-24 2005-07-06 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620739B1 (en) 1999-03-09 2003-09-16 Tokyo Electron Limited Method of manufacturing semiconductor device
US6764939B1 (en) 1999-03-09 2004-07-20 Tokyo Electron Limited Semiconductor device and method of manufacturing the same
JP2001185547A (ja) * 1999-10-18 2001-07-06 Applied Materials Inc 極限低誘電率膜のためのキャッピング層
JP4689026B2 (ja) * 1999-10-18 2011-05-25 アプライド マテリアルズ インコーポレイテッド 極限低誘電率膜のためのキャッピング層
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
KR100887439B1 (ko) * 2004-05-11 2009-03-10 도쿄엘렉트론가부시키가이샤 전자 장치용 기판 및 그 처리 방법
US7776736B2 (en) 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP2005354041A (ja) * 2004-05-11 2005-12-22 Tokyo Electron Ltd 基板の処理方法及び電子装置
WO2005109483A1 (ja) * 2004-05-11 2005-11-17 Tokyo Electron Limited 電子装置用基板およびその処理方法
WO2006077802A1 (ja) * 2005-01-18 2006-07-27 Tohoku University 半導体装置
JP2006202818A (ja) * 2005-01-18 2006-08-03 Tohoku Univ 半導体装置
US7893537B2 (en) 2005-01-18 2011-02-22 Tohoku Uinversity Semiconductor device
JP2011014933A (ja) * 2005-06-20 2011-01-20 Tohoku Univ 層間絶縁膜および配線構造と、それらの製造方法

Also Published As

Publication number Publication date
KR100427508B1 (ko) 2004-07-30
KR19990077287A (ko) 1999-10-25
WO1998021748A1 (fr) 1998-05-22
US6218299B1 (en) 2001-04-17
JP3409984B2 (ja) 2003-05-26

Similar Documents

Publication Publication Date Title
JPH10144677A (ja) 半導体装置及びその製造方法
JP4361625B2 (ja) 半導体装置及びその製造方法
JP4738568B2 (ja) 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理
JP3083934B2 (ja) 表面感受性を低減したオゾン／ｔｅｏｓ酸化シリコン膜の堆積方法
JP3141827B2 (ja) 半導体装置の製造方法
US7662728B2 (en) Substrate processing method
US6218735B1 (en) Process to improve adhesion of cap layers in intergrated circuits
US6479881B2 (en) Low temperature process for forming intermetal gap-filling insulating layers in silicon wafer integrated circuitry
JP2003045959A (ja) 半導体装置およびその製造方法
US6815332B2 (en) Method for forming integrated dielectric layers
US6303192B1 (en) Process to improve adhesion of PECVD cap layers in integrated circuits
JP2985789B2 (ja) 半導体装置の製造方法
KR100382387B1 (ko) 플라즈마 처리 방법
KR100433727B1 (ko) 반도체 장치 및 그 제조 방법
US6541369B2 (en) Method and apparatus for reducing fixed charges in a semiconductor device
US7084077B2 (en) Method of fabricating multilayer interconnect wiring structure having low dielectric constant insulator film with enhanced adhesivity
JP4032447B2 (ja) 半導体装置の製造方法
TWI286814B (en) Fabrication process of a semiconductor device
Rosler The evolution of commercial plasma enhanced CVD systems
US20050062164A1 (en) Method for improving time dependent dielectric breakdown lifetimes
JP2004522315A (ja) 半導体構造
JP2000223485A (ja) 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
TW447075B (en) Method for forming dielectric layer with low dielectric constant
KR100549262B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150320

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees