JPH0969536A - 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法 - Google Patents

樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法

Info

Publication number
JPH0969536A
JPH0969536A JP7223456A JP22345695A JPH0969536A JP H0969536 A JPH0969536 A JP H0969536A JP 7223456 A JP7223456 A JP 7223456A JP 22345695 A JP22345695 A JP 22345695A JP H0969536 A JPH0969536 A JP H0969536A
Authority
JP
Japan
Prior art keywords
gate
gate pin
resin
semiconductor device
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7223456A
Other languages
English (en)
Other versions
JP3483994B2 (ja
Inventor
Kazutaka Shibata
和孝 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP22345695A priority Critical patent/JP3483994B2/ja
Priority to US08/704,978 priority patent/US5750153A/en
Priority to KR1019960037018A priority patent/KR100207134B1/ko
Priority to TW085110641A priority patent/TW312650B/zh
Publication of JPH0969536A publication Critical patent/JPH0969536A/ja
Application granted granted Critical
Publication of JP3483994B2 publication Critical patent/JP3483994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B29C45/2708—Gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】構造の簡易な金型によって半導体装置のリード
フレームに位置ずれなどを生じさせることのない適正な
樹脂パッケージングが行えるようにし、しかもゲート硬
化樹脂の除去作業なども容易に行えるようにして、その
痕跡が半導体装置の外観体裁上および外形寸法上大きな
不都合を生じないようにする。 【解決手段】キャビティブロック５Ａ，５Ｂとは別体に
形成された第１ゲートピン６Ａと第２ゲートピン６Ｂと
を具備し、ゲート９は、上記第１ゲートピン６Ａと第２
ゲートピン６Ｂとが相互に対向するように上記キャビテ
ィブロックに着脱自在に装着されることにより、上記キ
ャビティブロック５Ａ，５Ｂのの各キャビティ５０Ａ，
５０Ｂの内側壁面に形成されているコーナー部５１ａ，
５１ｅにおいて上記双方のキャビティ５０Ａ，５０Ｂに
跨がった状態に開口している。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本願発明は、たとえばＩＣ，ＬＳＩ，ある
いはある種のゲートアレイなどの半導体装置の樹脂パッ
ケージングを行うための成形用金型装置、および樹脂パ
ッケージング方法に関する。
【０００２】
【従来の技術】従来、ＩＣなどの半導体装置の樹脂パッ
ケージング手段としては、たとえば特開昭６３−５５３
８号公報に所載の手段がある。この従来の手段は、本願
の図１３に示すように、半導体チップ３ｅをマウントし
たリードフレーム２ｅを上下一組のキャビティブロック
５Ｃ，５Ｄによって挟み付けてから、ランナブロック５
９のランナ５３ｅに供給される所望の樹脂材料をゲート
９８を介してキャビティ９７ａ，９７ｂ内に注入し、硬
化させる手段である。また、上記ゲート９８は、下側の
キャビティブロック５Ｃとランナブロック５９との相互
間に着脱自在に装着されたゲート入れ子６Ｃによって構
成されている。
【０００３】上記樹脂材料としては、フィラなどの高硬
度物質を添加したものが適用される場合が殆どであり、
金型の長期間の使用によって上記ゲート９８が摩耗する
場合がある。ところが、上記のような構成によれば、ゲ
ート９８が摩耗した際には、上記ゲート入れ子６Ｃのみ
を新たなゲート入れ子に交換すればよいこととなり、金
型全体を交換する必要が無くなる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の手段では、次のような難点があった。
【０００５】すなわち、上記従来の手段においては、ゲ
ート入れ子６Ｃが、キャビティ９７ａの一部を形成する
役割りを果たしているが、このゲート入れ子６Ｃは、図
１４に示すような幅広なプレート状に形成されている。
したがって、樹脂パッケージングが終了して得られる半
導体装置の樹脂パッケージの外面には、広い面積にわた
って上記ゲート入れ子６Ｃの形跡が残ることとなり、樹
脂パッケージの体裁が悪くなる場合が多々あった。
【０００６】また、上記幅広なプレート状のゲート入れ
子６Ｃを用いる手段では、このゲート入れ子６Ｃ自体の
加工製作が面倒であるばかりか、このゲート入れ子６Ｃ
をキャビティブロック５Ｃとランナブロック５９との両
者間に着脱自在とするために設けられる凹部９６のサイ
ズも大きくする必要がある。しかも、この凹部９６の各
所の広い範囲を精度良く加工しなければならない。した
がって、上記凹部９６の加工が煩雑となって、金型の製
作コストが高価になるという難点もあった。
【０００７】さらに、上記従来の手段では、図１５に示
すように、ゲート９８は、平面視矩形状に形成されたキ
ャビティ９７ａの四辺の側面壁９９ａ〜９９ｄのいずれ
かの部位（同図では、側面壁９９ａ）に開口するように
設けられている。ところが、このような手段では、樹脂
パッケージングが終了した段階において、半導体装置の
樹脂パッケージの外形面を構成する平面状の側面部から
ゲート硬化樹脂が突出することとなり、このゲート硬化
樹脂を除去した痕跡が、その後樹脂パッケージの側面部
に目立ち易い状態で残ってしまう。その結果、樹脂パッ
ケージがなされた半導体装置の外観体裁が一層悪くなる
他、上記痕跡が凸状突起として残存する場合には、半導
体装置の外形寸法にくるいが生じてしまう場合もあっ
た。
【０００８】さらには、上記ゲート９８は、半導体チッ
プ３ｅからリードが突出しない位置に設ける必要があ
り、半導体チップ３ｅの四方にリードを突出したタイプ
のたとえばＱＦＰ（QUAD FLAT PACKAGE)型の半導体装置
については、上記キャビティ９７ａの四辺の側面壁９９
ａ〜９９ｄのいずれかの箇所にゲート９８を開口させて
設けることは難しいものとなっていた。したがって、半
導体チップ３ｅの四方にリードを突出したタイプの半導
体装置の樹脂パッケージングには、適するものではなか
った。
【０００９】その他、従来では、上記ゲート９８は、下
側のキャビティブロック５Ｃのみに開口して設けられて
いるために、このゲート９８から各キャビティ９７ａ，
９７ｂへの樹脂材料の注入は、リードフレーム２ｅの下
方に位置する下側のキャビティ９７ａの部分からまず始
めになされる。したがって、この下側のキャビティ９７
ａ内に注入される樹脂材料の圧力によって、リードフレ
ーム２ｅが上側方向へ撓み変形などを生じて位置ずれ
し、このような位置ずれを生じたまま樹脂パッケージン
グされてしまうという虞れもあった。
【００１０】本願発明は、このような事情のもとで考え
出されたものであって、構造の簡易な金型によって半導
体装置のリードフレームに位置ずれなどを生じさせるこ
とのない適正な樹脂パッケージングが行えるようにし、
しかもゲート硬化樹脂の除去作業なども容易に行えるよ
うにして、その痕跡が半導体装置の外観体裁上および外
形寸法上の大きな不都合を生じないようにすることをそ
の課題としている。
【００１１】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【００１２】本願発明の第１の側面によれば、リードフ
レーム上の半導体チップを収容配置可能なキャビティを
有する上下のキャビティブロックを備え、これらキャビ
ティブロックには、ランナを介して供給される樹脂材料
を上記キャビティ内に注入するためのゲートが設けられ
ている樹脂パッケージ型半導体装置の成形用金型装置で
あって、上記各キャビティブロックとは別体に形成され
た第１ゲートピンと第２ゲートピンとを具備していると
ともに、上記ゲートは、上記第１ゲートピンと第２ゲー
トピンとが相互に対向するように上記キャビティブロッ
クに着脱自在に装着されることにより、上記上下のキャ
ビティブロックの各キャビティの内側壁面に形成されて
いるコーナー部において上記双方のキャビティに跨がっ
た状態に開口していることを特徴としている。
【００１３】本願発明の第２の側面によれば、上下のキ
ャビティブロックのキャビティ内にリードフレーム上の
半導体チップを配置するように、上下のキャビティブロ
ックを型締めした後に、ランナを介して供給される樹脂
材料を上記キャビティ内に注入する半導体装置の樹脂パ
ッケージング方法であって、上記上下のキャビティブロ
ックには、予めこれらキャビティブロックとは別体に形
成された第１ゲートピンと第２ゲートピンとを相互に対
向させて着脱自在に装着することにより、上記キャビテ
ィブロックの各キャビティの内側壁面に形成されている
コーナー部において上記双方のキャビティに跨がって開
口したゲートを形成しておき、このゲートを介して上記
キャビティブロックのそれぞれのキャビティ内へ樹脂材
料を同時に注入することを特徴としている。この場合、
上記リードフレームのうち、上記第１ゲートピンと第２
ゲートピンとの各先端部に対面する箇所には、樹脂材料
を流通可能とする孔部を設けた構成としておくことがで
きる。
【００１４】本願発明においては、ランナに供給した樹
脂材料を第１ゲートピンと第２ゲートピンとで構成され
たゲートを介して上下のキャビティブロックのキャビテ
ィ内に注入し、これによって半導体装置の樹脂パッケー
ジングが行える。上記第１ゲートピンと第２ゲートピン
とは、キャビティブロックとは別体に形成され、各キャ
ビティブロックに対して着脱自在であるから、これらゲ
ートピンが摩耗した場合には、これらゲートピンのみを
単独で交換すればよいこととなり、金型全体を製作し直
す必要を無くすことができる。そして、本願発明ではこ
れ以外として、次のような特有な効果が得られる。
【００１５】すなわち、本願発明は、ゲートを幅広なプ
レート状の部材によって構成していた従来の手段とは異
なり、ゲートを第１ゲートピンと第２ゲートピンとのピ
ン状部材によって構成している。したがって、このよう
なピン状部材をキャビティブロックに着脱自在とするた
めの手段としては、たとえばキャビティブロックに上記
第１ゲートピンと第２ゲートピンとを挿脱自在とする単
なる孔状のゲートピン用差込み孔を穿設しておくだけで
よく、従来とは異なり、プレート状部材を着脱可能とす
る大きな凹部を精度良く加工して形成する必要はない。
したがって、金型の加工製作が容易となり、その製作コ
ストを安価にできるという効果が得られる。
【００１６】また、本願発明では、ゲートが上下キャビ
ティブロックの双方のキャビティに跨がって開口してい
るために、上記各キャビティの内部への樹脂材料の注入
は同時に行うことができる。したがって、２つのキャビ
ティのうち一方のキャビティのみから樹脂材料を注入し
ていた従来の手段とは異なり、一方のキャビティに注入
される樹脂材料の圧力によってリードフレームが撓み変
形するといったことを解消することができる。その結
果、リードフレームや半導体チップに不当な位置ずれを
生じさせることのない適正な樹脂パッケージングを行う
ことができる。
【００１７】さらに、重要な効果として、本願発明で
は、一組のキャビティブロックの各キャビティの内側壁
面に形成されているコーナー部にゲートが開口している
ために、樹脂成形が終了した段階では、半導体装置の樹
脂パッケージの角部にゲート硬化樹脂が突出した状態と
なる。このような状態では、樹脂パッケージの平面状の
側面部からゲート硬化樹脂が突出していた従来の場合よ
りも、ゲート硬化樹脂の切断などの除去作業を容易なも
のにできるという効果が得られる。また、ゲート硬化樹
脂の痕跡が残り難いものにすることも可能となる。さら
には、仮にその痕跡が残ったとしても、その痕跡は、樹
脂パッケージの角部に位置するために、外観上目だち難
く、製品としての半導体装置の体裁を良好にすることが
できる。さらに、上記痕跡が樹脂パッケージの角部に存
在すれば、たとえば半導体装置の縦幅および横幅の寸法
が高精度に要求される場合であっても、上記痕跡がこれ
らの寸法に影響を与えないようにすることもでき、半導
体装置の外形寸法に誤差が生じてしまうといった不具合
も解消することができる。
【００１８】上記樹脂パッケージの角部には、上記ゲー
ト硬化樹脂の痕跡に加え、ゲートを構成する第１ゲート
ピンと第２ゲートピンとの形跡が残る可能性もあるが、
これらゲートピンは細幅なピン状部材であり、しかもこ
れらゲートピンの痕跡は樹脂パッケージの角部に小さく
形成されるために、この部分は樹脂パッケージの角部を
面取りしたのと略同様な外観形態に仕上げることもでき
る。したがって、樹脂パッケージの外観形態を一層良好
なものにすることができる。
【００１９】さらに、上記のように、キャビティのコー
ナー部にゲートを設ける手段によれば、たとえば半導体
チップの四方にリードを突出したたとえばＱＦＰ（QUAD
FLAT PACKAGE)型の半導体装置であっても、そのリード
の存在しないキャビティのコーナー部にゲートを適切に
設けることができる。したがって、従来では困難となっ
ていた半導体チップの四方にリードを突出したタイプの
半導体装置の樹脂パッケージングをも適切に行えるとい
う効果が得られる。
【００２０】本願発明の好ましい実施の形態では、上記
第１ゲートピンと第２ゲートピンとの各先端面には、樹
脂材料を通過させるための凹溝が形成されており、かつ
これらの凹溝の相互間寸法は、上記キャビティに接近す
るほど小さくなるように設けられている構成とすること
ができる。
【００２１】このような構成によれば、第１ゲートピン
と第２ゲートピンとの各先端面の相互間の全域に樹脂材
料を通過させるのではなく、上記各先端面の一部に設け
られた凹溝に樹脂材料を通過させてキャビティ内へ注入
することができるために、ゲート硬化樹脂を細幅に形成
することができる。とくに、上記凹溝どうしの相互間寸
法は、キャビティに近づくほど小さくなるために、ゲー
ト硬化樹脂の基部、すなわち、樹脂パッケージ部分とゲ
ート硬化樹脂との連接部分を他の部位よりも細くするこ
とができる。したがって、このゲート硬化樹脂の除去が
一層容易になるとともに、その痕跡を一層目だたないよ
うに美麗に仕上げることもできるという効果が得られ
る。
【００２２】本願発明の好ましい他の実施の形態では、
上記第１ゲートピンと第２ゲートピンとの各軸部は断面
円形状に形成されているとともに、上記キャビティブロ
ックには、上記第１ゲートピンと第２ゲートピンとを挿
脱自在とする円形状のゲートピン用差込み孔が設けられ
ている構成とすることができる。
【００２３】このような構成によれば、第１ゲートピン
と第２ゲートピンとを交換する場合には、これらゲート
ピンをキャビティブロックに設けられたゲートピン用差
込み孔に挿脱するだけで行えることとなり、その作業が
容易となる。また、上記各ゲートピンの軸部は断面円形
状であるとともに、これに対応するゲートピン用差込み
孔も単なる円形状の孔として加工すればよいから、これ
ら各部の加工も容易となる。
【００２４】本願発明の好ましい他の実施の形態では、
上記第１ゲートピンと第２ゲートピンとの各軸部の後部
には、外周面に所定幅の平行面を形成した非円形状のフ
ランジ部が設けられているとともに、上記キャビティブ
ロックには、上記第１ゲートピンと第２ゲートピンとを
その先端部から上記ゲートピン用差込み孔に挿通すると
きにこれらゲートピンの向きを所定方向に規定するよう
に各フランジ部を回転不能に嵌入させるための凹部が設
けられている構成とすることができる。
【００２５】このような構成によれば、第１ゲートピン
と第２ゲートピンとをゲートピン用差込み孔に差し込む
ときに、これらゲートピンの後部に設けられているフラ
ンジ部を上記キャビティブロックに設けられている凹部
内に嵌入させるだけで、上記各ゲートピンの向きを所定
の方向に規定することができる。また、上記フランジ部
は、第１ゲートピンと第２ゲートピンとをゲートピン用
差込み孔に差し込む場合のストッパーとしての役割も果
たし、これら第１ゲートピンと第２ゲートピンの差し込
み高さも規定することができる。したがって、第１ゲー
トピンと第２ゲートピンとをキャビティブロックに装着
し、ゲートを構成する作業が容易かつ適正に行える。ま
た、これらゲートピンが誤った状態に装着されてしまう
ことも解消することができる。
【００２６】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態について、図面を参照しつつ具体的に説明する。
【００２７】図１は、本願発明に係る樹脂パッケージ型
半導体装置の成形用金型装置の一例を示す要部断面図で
ある。図２は、樹脂パッケージングの対象となる半導体
装置中間品１の一例を示す要部平面図であり、図３は、
そのＸ１−Ｘ１線断面図である。
【００２８】まず、説明の便宜上、図２および図３にお
いて、上記半導体装置中間品１の構成から説明する。こ
の半導体装置中間品１は、いわゆるクワァッド型（ＱＦ
Ｐ型）の半導体装置として製造されるものであり、長尺
状のリードフレーム２上に半導体チップ３がボンディン
グされている。
【００２９】上記リードフレーム２は、所定の長手方向
に沿って一連に延びる一対のサイドフレーム２１，２１
間に、複数条のクロスフレーム２２を一定ピッチ間隔で
形成し、これらのクロスフレーム２２，２２間に、支持
リード２４や吊りリード２３などを介して支持された平
面視矩形状のダイパット２０を設けたものである。上記
半導体チップ３は、このダイパット２０上に装着され、
リードフレーム２に設けられた多数本の内部リード２５
と金線などのワイヤ３０を介して結線されている。
【００３０】上記リードフレーム２には、内部リード２
５や外部リード２６を連設した四辺枠状のタイバー２７
が設けられているが、このタイバー２７の四隅のうち一
箇所には、タイバー２７の不連続部分２８を形成した切
欠状の孔部２９が設けられている。この孔部２９は、樹
脂パッケージング工程において、後述するように樹脂材
料をリードフレーム２の下方からリードフレーム２の上
方へ流通させる役割を果たす部位である。
【００３１】図３に示すように、上記ダイパット２０の
裏面には、金属放熱板４が接合部４０を介して接着され
ている。また、リードフレーム２の内部リード２５の裏
面には、帯状の絶縁部材４２が接着されている。この絶
縁部材４２は、ファインピッチで設けられている内部リ
ード２５の位置決めを図ることにより、内部リード２
５，２５どうしが互いに導通接触して短絡するのを回避
するとともに、上記金属放熱板４が内部リード２５に接
触することを防止するものである。なお、本願発明が対
象とする半導体装置としては、上記金属放熱板４や絶縁
部材４２などを具備しないものもむろん含まれる。
【００３２】次に、図１に示した樹脂パッケージ型半導
体装置の成形用金型装置の構成について説明する。
【００３３】この成形用金型装置は、上下一組のキャビ
ティブロック５Ａ，５Ｂと、これらキャビティブロック
５Ａ，５Ｂに装着される第１ゲートピン６Ａと第２ゲー
トピン６Ｂとを具備して構成されている。この成形用金
型装置は、トランスファ成形法により樹脂パッケージン
グを行うものであるから、図示されていないランナブロ
ックや、これら各ブロックから構成される上下一組の金
型の型締め機構、およびプランジャやポットなどの樹脂
供給手段などもむろん具備している。
【００３４】図４（ａ）は、上記下側のキャビティブロ
ック５Ａの平面図であり、図４（ｂ）は、同図（ａ）の
矢視Ｉ一部断面側面図である。図５（ａ）は、図４
（ａ）のＸ２−Ｘ２線要部拡大断面図であり、図５
（ｂ）は、図４（ａ）のＸ３−Ｘ３線要部拡大断面図で
ある。
【００３５】この下側のキャビティブロック５Ａの上面
には、平面視矩形状のキャビティ５０Ａと、凹溝状のラ
ンナ５３とが形成されている。これらキャビティ５０Ａ
とランナ５３とのそれぞれの周縁部上面には、このキャ
ビティブロック５Ａの他の箇所よりも一段高くなった適
当な幅の段部５４Ａが一連に設けられている。
【００３６】上記ランナ５３の一端部５３ａは、キャビ
ティ５０Ａの四隅のコーナー部５１ａ〜５１ｄのうち、
１つのコーナー部５１ａに繋がっている。なお、上記ラ
ンナ５３の他端部５３ｂは、ランナブロックのランナ
（いずれも図示略）と接続され、このランナブロックか
ら上記ランナ５３内へ所望の樹脂材料が供給される。
【００３７】上記キャビティ５０Ａのコーナー部５１ａ
には、丸孔状のゲートピン用差込み孔７Ａが上下方向に
貫通して設けられている。このゲートピン用差込み孔７
Ａは、第１ゲートピン６Ａを差し込み装着するためのも
のである。また、図４（ｂ）に示すように、上記下側の
キャビティブロック５Ａの背面側の上記ゲートピン用差
込み孔７Ａの下部開口位置には、凹部８Ａが設けられて
いる。この凹部８Ａは、後述するように、第１ゲートピ
ン６Ａの後端部に設けられたフランジ部６６Ａを嵌入さ
せるためのものである。したがって、この凹部８Ａは、
ゲートピン用差込み孔７Ａの下部開口位置のみに狭い領
域で設けられていてもよい他、たとえばそれ以外の領域
にも長く延びるようなかたちで設けられていてもよく、
いずれであってもよい。また、これは後述する上側のキ
ャビティブロック５Ｂの凹部８Ｂについても同様であ
る。
【００３８】図６（ａ）は、上記上側のキャビティブロ
ック５Ｂの一部断面側面図であり、図６（ｂ）は、同図
（ａ）の矢視II底面図である。図７は、図６（ａ）のＸ
４−Ｘ４線要部拡大断面図である。
【００３９】この上側のキャビティブロック５Ｂの下面
には、上記下側のキャビティブロック５Ａのキャビティ
５０Ａと一致した形状・サイズのキャビティ５０Ｂが形
成されている。そして、このキャビティ５０Ｂの四隅の
コーナー部５１ｅ〜５１ｈのうち、上記下側のキャビテ
ィブロック５Ａのコーナー部５１ａと対応するコーナー
部５１ｅには、第２ゲートピン６Ｂを差し込むためのゲ
ートピン用差込み孔７Ｂが設けられている。また、この
ゲートピン用差込み孔７Ｂの上部開口位置には、第２ゲ
ートピン６Ｂのフランジ部６６Ｂを嵌入させるための凹
部８Ｂが設けられている。
【００４０】この上側のキャビティブロック５Ｂには、
ランナは設けられていない。ただし、下側のキャビティ
ブロック５Ａのランナ５３に対面する箇所、ならびにキ
ャビティ５０Ｂの外周縁部には、他の部位よりも一段高
くなった段部５４Ｂが一連に設けられている。したがっ
て、上下一組のキャビティブロック５Ａ，５Ｂの型締め
時においては、半導体装置中間品１のリードフレーム２
を上記段部５４Ａ，５４Ｂによって確実に挟み付けるこ
とができる。
【００４１】図８（ａ）は、上記第１ゲートピン６Ａの
正面図であり、図８（ｂ）はその平面図である。図９
（ａ）は、上記第１ゲートピン６Ａの先端部６０Ａの拡
大平面図であり、図９（ｂ）は、その側面図である。図
９（ｃ）は、同図（ａ）のＸ５−Ｘ５線断面図である。
【００４２】この第１ゲートピン６Ａは、断面円形状の
軸６１Ａを有しており、その先端部６０Ａには凹溝６２
Ａが形成されている。この凹溝６２Ａは、ランナを通過
してきた樹脂材料をキャビティ６０Ａ内に注入させる空
隙部または開口部としてのゲートを形成する部位であ
る。図９（ｃ）に示すように、具体的には、この凹溝６
２Ａは、その一端部にキャビティ６０Ａと同一深さＳ１
の凹状部６３Ａが、他端部にランナ５３と同一深さＳ２
の凹状部６４がそれぞれ形成されており、これら凹状部
６３，６４の相互間には、一方の凹状部６３に接近する
ほどその高さが高くなる傾斜面部６５Ａが形成されてい
る。
【００４３】また、図８に示すように、この第１ゲート
ピン６Ａの後端部には、軸部６１Ａよりも大径の非円形
状のフランジ部６６Ａが形成されており、その外周面に
は、適当な幅Ｌの平行面６７ａ，６７ａが形成されてい
る。これに対し、図４（ｂ）において説明したキャビテ
ィブロック５Ａの凹部８Ａの内壁面８０ａ，８０ａは、
上記フランジ部６６Ａの平行面６７ａ，６７ａと略一致
した幅の平行な壁面として形成されており、この内壁面
８０ａ，８０ａと上記フランジ部６６Ａの平行面６７
ａ，６７ａとを相互に対面させない限りは、上記凹部８
Ａ内にフランジ部６６Ａを嵌入ず、またその嵌入状態で
はフランジ部６６Ａを回転できないようになっている。
【００４４】図１０（ａ）は、上記第２ゲートピン６Ｂ
の正面図であり、図１０（ｂ）はその底面図である。図
１１（ａ）は、上記第２ゲートピン６Ｂの先端部６０Ｂ
の拡大底面図であり、図１１（ｂ）は、その側面図であ
る。図１１（ｃ）は、同図（ａ）のＸ６−Ｘ６線断面図
である。
【００４５】この第２ゲートピン６Ｂは、上記第１ゲー
トピン６Ａとその基本的な構成が共通しており、軸部６
１Ｂの先端部６０Ｂには凹溝６２Ｂが形成され、また軸
部６１Ｂの後部にはフランジ部６６Ｂが設けられてい
る。ただし、上記凹溝６２Ｂの一端部にはキャビティ６
０Ｂと同一深さＳ３の凹状部６３Ｂが設けられており、
この凹状部６３Ｂ以外の箇所には、この凹状部６３Ｂに
接近するほどその高さが低くなる傾斜面部６５Ｂが形成
されている。
【００４６】また、図１０に示すように、この第２ゲー
トピン６Ｂのフランジ部６６Ｂの外周面には、適当な幅
Ｌ１の平行面６７ｂ，６７ｂが設けられている。この平
行面６７ｂ，６７ｂは、上記フランジ部６６Ｂを図６
（ａ）に示されたキャビティブロック５Ｂの凹部８Ｂに
嵌入するときに、この第２ゲートピン６Ｂの方向を規定
するためのものであり、上記凹部８Ｂの２つの内壁面８
０ｂ，８０ｂは、上記平行面６７ｂ，６７ｂと対応する
平行な壁面として形成されている。
【００４７】次に、上記構成の成形用金型装置を用いて
の本願発明に係る半導体装置の樹脂パッケージング方法
の一例について説明する。
【００４８】まず、図１に示すように、上下のキャビテ
ィブロック５Ａ，５Ｂに設けられたゲートピン用差込み
孔７Ａ，７Ｂには、予め第１ゲートピン６Ａと第２ゲー
トピン６Ｂとを差し込んで装着しておく。この場合、こ
れら２本のゲートピン６Ａ，６Ｂに設けられているフラ
ンジ部６６Ａ，６６Ｂは、ストッパーとしての役割を果
たすこととなり、これらゲートピン６Ａ，６Ｂの差し込
み高さを規定する。したがって、各ゲートピン６Ａ，６
Ｂの軸部６１Ａ，６１Ｂの高さ（図８（ａ）のＨおよび
図１０（ａ）のＨ１）を予め所定の寸法に設定しておけ
ば、これらゲートピン６Ａ，６Ｂの高さを煩わしい作業
によって調整する必要はない。
【００４９】さらに、第１ゲートピン６Ａをゲートピン
用差込み孔７Ａに適正に差し込むためには、フランジ部
６６Ａの平行面６７ａ，６７ａを下側のキャビティブロ
ック５Ａの凹部８Ａの内壁面８０ａ，８０ａに位置合わ
せする必要がある。また同様に、他方の第２ゲートピン
６Ｂについても、そのフランジ部６６Ｂの平行面６７
ｂ，６７ｂを上側のキャビティ部５Ｂの凹部８Ｂの内壁
面８０ｂ，８０ｂに位置合わせする必要がある。したが
って、これら２本のゲートピン６Ａ，６Ｂを装着すると
きには、必然的にこれらゲートピン６Ａ，６Ｂの方向が
規定されることとなり、これらゲートピン６Ａ，６Ｂの
先端部に設けられている凹溝６２Ａ，６２Ｂの方向をラ
ンナ５３の形成方向に一致させることができる。その結
果、上記２本のゲートピン６Ａ，６Ｂの相互間には、ゲ
ート９を適切に形成することができる。
【００５０】次いで、パッケージングを実際に行うに
は、図２および図３で示したリードフレーム２のタイバ
ー２７の部位をキャビティブロック５Ａ，５Ｂの段部５
４Ａ，５４Ｂによって挟み付けて、上下の金型の型締め
を行い、上記半導体チップ３をキャビティ５０Ａ，５０
Ｂ間に配置収容する。また、この場合、リードフレーム
２に設けられている孔部２９は、第１および第２のゲー
トピン６Ａ，６Ｂの各先端部の相互間に挟まれるように
設定しておく。これにより、上記ゲートピン６Ａ，６Ｂ
によって形成されるゲート９は、上下双方のキャビティ
５０Ａ，５０Ｂのそれぞれに跨がって開口し、これらキ
ャビティ５０Ａ，５０Ｂをランナ５３に対して連通させ
ることとなる。
【００５１】したがって、上記設定状態においてランナ
５３に樹脂材料を供給すると、この樹脂材料は上記ゲー
ト９を介して２つのキャビティ５０Ａ，５０Ｂ内に同時
に流入することとなる。その結果、リードフレーム２の
上下双方に樹脂材料が略同様な圧力で注入されることと
なり、キャビティ５０Ａ，５０Ｂ間に位置するリードフ
レーム２が樹脂材料の圧力によって上方または下方へ不
当に撓みを生じた状態で樹脂パッケージされるようなこ
とがなくなる。
【００５２】また、上記ゲート９は、キャビティ５０
Ａ，５０Ｂの各コーナー部５１ａ，５１ｅに開口して設
けられているために、上記樹脂成形作業では、平面視矩
形状のブロック状に形成された樹脂パッケージの角部に
ランナ硬化樹脂が繋がった状態となる。すなわち、図１
２は、上記した樹脂パッケージング工程と、外部リード
２６のフォーミングとを終了して得られた半導体装置１
Ａの斜視図であるが、この半導体装置１Ａの樹脂パッケ
ージ９５の四隅の角部９５ａ〜９５ｄのうち、１つの角
部９５ａにランナ硬化樹脂ｍが繋がった状態となる。し
たがって、樹脂パッケージングの作業終了後において、
上記ランナ硬化樹脂ｍを切断するなどして樹脂パッケー
ジ９５から除去する作業が容易なものとなる。また、ラ
ンナ硬化樹脂ｍを除去した後の痕跡Ｐも、外観上目だち
難い状態とすることができる。
【００５３】とくに、図１に示すように、ゲート９を構
成するゲートピン６Ａ，６Ｂの凹溝６２Ａ，６２Ｂには
傾斜面部６５Ａ，６５Ｂが設けられおり、キャビティ５
０Ａ，５０Ｂ側に接近するほどこれらの相互間寸法が小
さくなっているために、樹脂パッケージ９５の本体部と
ゲート硬化樹脂ｍとの繋がり部分は非常に小径となる。
したがって、ランナ硬化樹脂ｍの除去が一層容易とな
り、しかもその痕跡Ｐを小さくすることが可能である。
【００５４】また、上記ゲート９を構成する２本のゲー
トピン６Ａ，６Ｂの形跡が上記樹脂パッケージ９５の外
面に残る場合があるが、この形跡は、非常に小さく、し
かも樹脂パッケージ９５の角部９５ａに形成される。し
たがって、この形跡は、上記角部９５ａを面取りしたの
と略同様なものとなり、他の角部９５ｂ〜９５ｄと比較
しても、見掛け上は殆ど差異のないものにすることもで
きる。したがって、上記樹脂パッケージ９５の体裁を一
層良好なものに仕上げることができる。
【００５５】さらに、上記キャビティブロック５Ａ，５
Ｂを用いた樹脂成形を長期間にわたって多数回繰り返し
て行うと、ゲート９を構成するゲートピン６Ａ，６Ｂの
先端部が摩耗するが、この場合にはこれらゲートピン６
Ａ，６Ｂのみを交換すればよい。また、このゲートピン
６Ａ，６Ｂは、ゲートピン用差込み孔７Ａ，７Ｂに対し
て挿脱するだけでよいから、その交換作業も非常に容易
に、かつ迅速に行えることとなる。
【００５６】なお、本願発明に係る樹脂パッケージ型半
導体装置の成形用金型装置の各部の具体的な構成や、半
導体装置の樹脂パッケージング方法における各作業工程
の具体的な内容は決して上記した実施の形態に限定され
ない。上記実施の形態では、ＱＦＰ型半導体装置の樹脂
パッケージングを一例として説明したが、パッケージン
グ対象となる半導体装置の具体的な種類なども限定され
ない。
【００５７】また、上記実施の形態では、第１ゲートピ
ン６Ａと第２ゲートピン６Ｂとの各凹溝６２Ａ，６２Ｂ
の双方に所定方向に傾斜する傾斜面部６５Ａ，６５Ｂを
設けたが、本願発明はこれに限定されない。本願発明で
は、たとえば上記第２ゲートピン６Ｂの凹溝６２Ｂを水
平面としてもよい。このような構成であっても、これら
２本のゲートピン６Ａ，６Ｂの各先端部どうしの相互間
寸法を徐々に小さくすることができ、ゲート硬化樹脂の
切断除去を容易にすることができる。
【図面の簡単な説明】
【図１】本願発明に係る樹脂パッケージ型半導体装置の
成形用金型装置の一例を示す要部断面図。
【図２】樹脂パッケージング対象となる製造途中過程の
半導体装置中間品の一例を示す要部平面図。
【図３】図２のＸ１−Ｘ１線断面図。
【図４】（ａ）は、下側のキャビティブロック平面図、
（ｂ）は、その矢視Ｉ一部断面側面図。
【図５】（ａ）は、図４（ａ）のＸ２−Ｘ２線要部拡大
断面図、（ｂ）は、図４（ａ）のＸ３−Ｘ３線要部拡大
断面図。
【図６】（ａ）は、上側のキャビティブロックの一部断
面側面図、（ｂ）は、その矢視II底面図。
【図７】図６（ａ）のＸ４−Ｘ４線要部拡大断面図。
【図８】（ａ）は、第１ゲートピンの正面図、（ｂ）
は、その平面図。
【図９】（ａ）は、第１ゲートピンの先端部の拡大平面
図、（ｂ）は、その側面図、（ｃ）は、同図（ａ）のＸ
５−Ｘ５線断面図。
【図１０】（ａ）は、第２ゲートピンの正面図、（ｂ）
は、その底面図。
【図１１】（ａ）は、第２ゲートピンの先端部の拡大底
面図、（ｂ）は、その側面図、（ｃ）は、同図（ａ）の
Ｘ６−Ｘ６線断面図。
【図１２】樹脂パッケージングおよび外部リードのフォ
ーミングが終了して得られた半導体装置の一例を示す斜
視図。
【図１３】従来の樹脂パッケージ型半導体装置の成形用
金型装置の一例を示す断面図。
【図１４】図１３に示す成形用金型装置において使用さ
れていたゲート入れ子の一例を示す斜視図。
【図１５】図１３に示す成形用金型装置の要部平面図。
【符号の説明】
２ リードフレーム ３ 半導体チップ ６Ａ 第１ゲートピン ６Ｂ 第２ゲートピン ７Ａ，７Ｂ ゲートピン用差込み孔 ８Ａ，８Ｂ 凹部 ９ ゲート ２９ 孔部 ５０Ａ，５０Ｂ キャビティ ５１ａ〜５１ｈ コーナー部 ５３ ランナ ６１Ａ，６１Ｂ 軸部 ６６Ａ，６６Ｂ フランジ部 ６７ａ，６７ｂ 平行面 ８０ａ，８０ｂ 内壁面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｂ２９Ｌ 31:34

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム上の半導体チップを収容
    配置可能なキャビティを有する上下のキャビティブロッ
    クを備え、これらキャビティブロックには、ランナを介
    して供給される樹脂材料を上記キャビティ内に注入する
    ためのゲートが設けられている樹脂パッケージ型半導体
    装置の成形用金型装置であって、 上記各キャビティブロックとは別体に形成された第１ゲ
    ートピンと第２ゲートピンとを具備しているとともに、 上記ゲートは、上記第１ゲートピンと第２ゲートピンと
    が相互に対向するように上記キャビティブロックに着脱
    自在に装着されることにより、上記上下のキャビティブ
    ロックの各キャビティの内側壁面に形成されているコー
    ナー部において上記双方のキャビティに跨がった状態に
    開口していることを特徴とする、樹脂パッケージ型半導
    体装置の成形用金型装置。
  2. 【請求項２】 上記第１ゲートピンと第２ゲートピンと
    の各先端面には、樹脂材料を通過させるための凹溝が形
    成されており、かつこれらの凹溝の相互間寸法は、上記
    キャビティに接近するほど小さくなるように設けられて
    いる、請求項１に記載の樹脂パッケージ型半導体装置の
    成形用金型装置。
  3. 【請求項３】 上記第１ゲートピンと第２ゲートピンと
    の各軸部は断面円形状に形成されているとともに、 上記キャビティブロックには、上記第１ゲートピンと第
    ２ゲートピンとを挿脱自在とする円形状のゲートピン用
    差込み孔が設けられている、請求項１または２に記載の
    樹脂パッケージ型半導体装置の成形用金型装置。
  4. 【請求項４】 上記第１ゲートピンと第２ゲートピンと
    の各軸部の後部には、外周面に所定幅の平行面を形成し
    た非円形状のフランジ部が設けられているとともに、 上記キャビティブロックには、上記第１ゲートピンと第
    ２ゲートピンとをその先端部から上記ゲートピン用差込
    み孔に挿通するときにこれらゲートピンの向きを所定方
    向に規定するように各フランジ部を回転不能に嵌入させ
    るための凹部が設けられている、請求項３に記載の樹脂
    パッケージ型半導体装置の成形用金型装置。
  5. 【請求項５】 上下のキャビティブロックのキャビティ
    内にリードフレーム上の半導体チップを配置するよう
    に、上下のキャビティブロックを型締めした後に、ラン
    ナを介して供給される樹脂材料を上記キャビティ内に注
    入する半導体装置の樹脂パッケージング方法であって、 上記上下のキャビティブロックには、予めこれらキャビ
    ティブロックとは別体に形成された第１ゲートピンと第
    ２ゲートピンとを相互に対向させて着脱自在に装着する
    ことにより、上記キャビティブロックの各キャビティの
    内側壁面に形成されているコーナー部において上記双方
    のキャビティに跨がって開口したゲートを形成してお
    き、 このゲートを介して上記キャビティブロックのそれぞれ
    のキャビティ内へ樹脂材料を同時に注入することを特徴
    とする、半導体装置の樹脂パッケージング方法。
  6. 【請求項６】 上記リードフレームのうち、上記第１ゲ
    ートピンと第２ゲートピンとの各先端部に対面する箇所
    には、樹脂材料を流通可能とする孔部が設けられてい
    る、請求項５に記載の半導体装置の樹脂パッケージング
    方法。
JP22345695A 1995-08-31 1995-08-31 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法 Expired - Fee Related JP3483994B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP22345695A JP3483994B2 (ja) 1995-08-31 1995-08-31 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
US08/704,978 US5750153A (en) 1995-08-31 1996-08-28 Mold device and process for resin-packaging semiconductor devices
KR1019960037018A KR100207134B1 (ko) 1995-08-31 1996-08-30 수지 패키지형 반도체 장치 성형용 금형 장치 및 반도체 장치의 수지 패키지 방법
TW085110641A TW312650B (ja) 1995-08-31 1996-08-31

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22345695A JP3483994B2 (ja) 1995-08-31 1995-08-31 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法

Publications (2)

Publication Number Publication Date
JPH0969536A true JPH0969536A (ja) 1997-03-11
JP3483994B2 JP3483994B2 (ja) 2004-01-06

Family

ID=16798442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22345695A Expired - Fee Related JP3483994B2 (ja) 1995-08-31 1995-08-31 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法

Country Status (4)

Country Link
US (1) US5750153A (ja)
JP (1) JP3483994B2 (ja)
KR (1) KR100207134B1 (ja)
TW (1) TW312650B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004114696A (ja) * 2003-11-28 2004-04-15 Oki Electric Ind Co Ltd モールドパッケージ及びその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3727446B2 (ja) * 1997-08-19 2005-12-14 沖電気工業株式会社 半導体装置の樹脂封止成形金型
US6316821B1 (en) 1998-09-28 2001-11-13 Cypress Semiconductor Corporation High density lead frames and methods for plastic injection molding
US6331728B1 (en) 1999-02-26 2001-12-18 Cypress Semiconductor Corporation High reliability lead frame and packaging technology containing the same
JP3552613B2 (ja) * 1999-10-28 2004-08-11 インターナショナル・ビジネス・マシーンズ・コーポレーション モールド装置及びモールディング方法
US6481996B1 (en) * 2000-05-25 2002-11-19 The Tech Group, Inc. Tapered mold runner block
JP3660861B2 (ja) 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US20020043389A1 (en) * 2000-09-29 2002-04-18 Selvarajan Murugan Virtual gate design for thin packages
KR100555495B1 (ko) * 2003-02-08 2006-03-03 삼성전자주식회사 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법
US20040178514A1 (en) * 2003-03-12 2004-09-16 Lee Sang-Hyeop Method of encapsulating semiconductor devices on a printed circuit board, and a printed circuit board for use in the method
US7691315B2 (en) * 2005-07-18 2010-04-06 T.F.H. Publications, Inc. Injection mold having cavities in series
JP4489100B2 (ja) * 2007-06-18 2010-06-23 株式会社東芝 半導体パッケージ
JP6526463B2 (ja) * 2015-03-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6738676B2 (ja) * 2016-07-12 2020-08-12 株式会社三井ハイテック リードフレーム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635538A (ja) * 1986-06-25 1988-01-11 Mitsubishi Electric Corp 樹脂封止形半導体装置の成形用金型
JPH029142A (ja) * 1988-06-28 1990-01-12 Fujitsu Ltd 半導体装置の製造方法
US5123826A (en) * 1990-02-13 1992-06-23 Motorola, Inc. Molding pot having configured bottom
JP2564707B2 (ja) * 1991-01-09 1996-12-18 ローム株式会社 電子部品用リードフレームにおけるモールド部のマルチ式成形方法及び成形装置
JP2586831B2 (ja) * 1994-09-22 1997-03-05 日本電気株式会社 樹脂封止用金型および半導体装置の製造方法
JPH09115936A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置の樹脂封止用金型

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004114696A (ja) * 2003-11-28 2004-04-15 Oki Electric Ind Co Ltd モールドパッケージ及びその製造方法

Also Published As

Publication number Publication date
KR970013238A (ko) 1997-03-29
JP3483994B2 (ja) 2004-01-06
US5750153A (en) 1998-05-12
TW312650B (ja) 1997-08-11
KR100207134B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
JPH0969536A (ja) 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
US20190198477A1 (en) Method of manufacturing a semiconductor device
US5427938A (en) Method of manufacturing a resin-sealed semiconductor device
US5344600A (en) Method for encapsulating semiconductor devices with package bodies
US5384286A (en) Process for encapsulating a semiconductor chip, leadframe and heatsink
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US5920113A (en) Leadframe structure having moveable sub-frame
JPH0722555A (ja) 半導体装置用リードフレーム構造及びその切断方法
US5979510A (en) Forming tool and method
JPH065645A (ja) 半導体素子の樹脂成形方法
JP3382203B2 (ja) リード加工金型
JP2604437Y2 (ja) Ｉｃソケット
JP4357885B2 (ja) Ｉｃカードモジュール用のメタルサブストレート部材とｉｃカードモジュールの作製方法
JP2003258181A (ja) 位置決め装置
JPH10308479A (ja) 樹脂封止型半導体装置
JP2761193B2 (ja) 外部リードを固定したリードフレーム及びこれを利用した半導体装置並びにその製造方法
JPH0432546B2 (ja)
JPH02244750A (ja) リードフレーム
JPH0758262A (ja) リードフレーム
JPH0982867A (ja) 電子部品におけるリード端子のフォーミング装置
JPH02148745A (ja) リードフレーム位置決め装置
JPH08167685A (ja) 半導体装置の製造方法
JP2002033448A (ja) 多段接続型半導体装置、多段接続用半導体ユニット、リードフレーム、回路製造方法
JPH06349996A (ja) リードフレーム用タイバー切断装置
JPH08306454A (ja) Ｉｃソケット

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees