JPH10308479A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH10308479A
JPH10308479A JP10073503A JP7350398A JPH10308479A JP H10308479 A JPH10308479 A JP H10308479A JP 10073503 A JP10073503 A JP 10073503A JP 7350398 A JP7350398 A JP 7350398A JP H10308479 A JPH10308479 A JP H10308479A
Authority
JP
Japan
Prior art keywords
resin
package
semiconductor device
semiconductor chip
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10073503A
Other languages
English (en)
Inventor
Kenji Kanesaka
健二 金坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UMC Japan Co Ltd
Original Assignee
Nippon Steel Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Semiconductor Corp filed Critical Nippon Steel Semiconductor Corp
Priority to JP10073503A priority Critical patent/JPH10308479A/ja
Publication of JPH10308479A publication Critical patent/JPH10308479A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 リードがタイバーによって連結された樹脂封
止型半導体装置において、タイバーを樹脂封止部に近接
して配置した場合にもタイバーカット時に樹脂封止部と
タイバーカットパンチとが接触することを防ぐ。 【解決手段】 半導体チップ１に回路が形成されている
面を覆っているモールド部１８である上型部６と、反対
側の面を覆っている下型部７との幅を異ならしめ、上下
型の幅の差Ｌ１は、半導体チップ１をモールドする際の
金型の上型２４と下型２２との位置ずれ量以上に設定す
る。これにより、モールド後において、上型部６が下型
部７よりもアウターリード５側へはみ出ることがないた
め、タイバー８とモールド部１８との距離を常に一定距
離Ｌ２以上に保つことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の保護
などの目的で樹脂にて半導体素子を封止する樹脂封止型
半導体装置に関し、特に、リードがタイバーによって連
結されている構造を有する樹脂封止型ＬＳＩパッケージ
に関するものである。
【０００２】
【従来の技術】ＬＳＩパッケージの形態としては、ＢＧ
Ａ（Ball Grid Array ）やＣＳＰ（Chip Size Package
）のように半導体チップが搭載された基板面全体にわ
たって格子状に電極が配置された面実装タイプのもの
と、ＳＯＰ（Small Outline L-Leaded Package）、ＱＦ
Ｐ（Quad Flat Package ）やＴＳＯＰ（Thin Small Out
linePackage）のようにボンディングワイヤとリードフ
レームとを使用して半導体チップの周辺から電極が引き
出される辺実装タイプのものとに大別される。前者が用
いられるのは多ピン化が要求される一部のロジック製品
に限定されており、ＤＲＡＭを始めとするＬＳＩパッケ
ージの大半には後者である辺実装タイプの形態が採用さ
れている。
【０００３】以下、一般的な辺実装タイプのパッケージ
について説明する。図２２は、代表的な辺実装タイプの
パッケージであるＳＯＰの樹脂封止前の状態を示す平面
図である。このＳＯＰの製造工程を図２３を用いて説明
する。
【０００４】まず、アイランド２、インナーリード４、
アウターリード５、タイバー８を備えるリードフレーム
１２のアイランド２の上面に半導体チップ１の下面を接
着する（ステップＳ１０１）。次に、半導体チップ１上
に形成されたボンディングパッド１３とインナーリード
４間をボンディングワイヤ３によって電気的に接続する
（ステップＳ１０２）。
【０００５】続いて、トランスファモールド法により封
止樹脂１８にて半導体チップ１とボンディングワイヤ３
を封止し（ステップＳ１０３）、パッケージ周辺にはみ
出た樹脂をレジンカットパンチによって打ち抜いて除去
する（ステップＳ１０４）。
【０００６】続いて、リードフレーム１２のタイバー８
を切断して各アウターリード５を電気的に独立させる
（ステップＳ１０５）。
【０００７】続いて、レジンカットやタイバーカット時
に除去しきれなかった樹脂バリをジェット水流により除
去し（ステップＳ１０６）、アウターリード５をベース
部１４から切断し（ステッブＳ１０７）、リードを半田
でメッキする（ステップＳ１０８）。
【０００８】最後に、リードを所望の形状に成形してＳ
ＯＰの製造を完了する（ステップＳ１０９）。このＳＯ
Ｐの組立では、半導体チップ１を樹脂１８にて封止した
後に、パッケージ周辺にはみ出た樹脂バリを除去する工
程があるために、製造期間が長くなったり製造コストが
高くなってしまう。この樹脂バリを除去する工程を省略
するためにはパッケージの周辺に樹脂がはみ出さないよ
うにすればよい。これを実現する最も簡単な方法はタイ
バー８を樹脂封止領域２０に近接して配置することであ
り、理想的にはリードフレーム１２上で予めタイバー８
を樹脂封止領域２０に沿って配置することが望ましい。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
たＳＯＰの製造工程では、トランスファモールド法によ
り封止樹脂１８にて半導体チップ１とボンディングワイ
ヤ３を封止する際には、リードフレーム１２と樹脂封止
用の金型との間に位置ずれが発生する可能性があり、リ
ードフレーム１２上でタイバー８の位置を決定するため
には、この位置ずれ量を考慮する必要がある。タイバー
８を樹脂封止領域２０に沿って配置している場合には、
上述したような位置ずれが発生すると、図２４に示すよ
うにタイバーカットの際にタイバーカットパンチ９がタ
イバー８だけでなく樹脂１８をも打ち抜いてパッケージ
を破壊してしまったり、場合によっては図２５に示すよ
うに、タイバー８の一部が樹脂封止されてしまい、カッ
トできなくなったりする。ここで、上述したトランスフ
ァモールド法により封止樹脂１８にて半導体チップ１と
ボンディングワイヤ３を封止するモールド成型工程にお
いて、予定されている樹脂封止領域２０と出来上がった
パッケージの完成領域との問でどの程度の位置ずれが発
生するかを明かにするために、同工程における製造方法
の詳細を以下に説明する。
【００１０】図２６〜図２９は、封止樹脂１８にて半導
体チップ１とボンディングワイヤ３を封止する工程を工
程順に示した図であり、図２２中のＶＩ−ＶＩ’におけ
る断面を示している。
【００１１】まず、図２６に示すように、半導体チップ
１が搭載されたリードフレーム１２を樹脂封止用金型の
下型部２２に載置する。このとき、リードフレーム１２
に形成されたスプロケットホール１５に下型部２２の位
置決めピン２３をはめ込み、リードフレーム１２と下型
部２２とを合わせる。ここで、スプロケットホール１
５、位置決めピン２３及び下型部２２の加工精度は数μ
ｍ程度、スプロケットホール１５と位置決めピン２３と
の位置合わせ余裕は２０〜３０μｍ程度である。
【００１２】次に、図２７に示すように、リードフレー
ム１２の上方から上型部２４を下型部２２に覆い被せ、
加圧する。この場合、上型部２４に形成された位置合わ
せ用凹部２５に下型部２２の位置決めピン２３をはめ込
むことで上下金型の位置合わせを行っており、上型部２
４とリードフレーム１２とは直接的には位置合わせがな
されていない。ここで、上型部２４の加工精度は数μｍ
程度、位置決めピン１５と上型部２４に形成された凹部
２５との位置合わせ余裕は５０μｍ程度である。
【００１３】次に、図２８に示すように、金型の上型部
２４に形成された開口部から樹脂１８を封入し、プラン
ジャ２６で開口部を密閉して更に加圧することで樹脂１
８を硬化する。
【００１４】最後に、図２９に示すように、上下金型２
２、２４とプラシジャ２６を樹脂１８から外して、モー
ルド成型が終了する。
【００１５】従来の場合、樹脂封止用の金型は図２７に
示すように金型の上型部２４の幅Ｅ１０１と下型部２２
の幅Ｅ１０２とは等しくなされるのが一般的である。従
って、上下の金型を合わせた段階において、予定された
樹脂封止領域２０に対して、実際のパッケージの位置は
上述した部品の加工精度や合わせ余裕を加算した値に相
当する１００μｍ程度リードフレーム１２に対して水平
方向にずれてしまう可能性がある。
【００１６】また、タイバー８を切断するために使用す
るタイバーカットパンチ９において、リードフレーム１
２に水平な面におけるタイバー８と垂直方向の長さは、
タイバー８を確実に切断するために、同じ方向における
タイバー８の長さよりも７０μｍ程度長くなされている
のが一般的である。
【００１７】つまり、設計段階において、タイバー８と
樹脂封止領域２０との間の距離は少なくとも１７０μｍ
程度確保されている必要がある。
【００１８】このようにしてタイバー８が樹脂封止領域
２０μｍから１７０μｍの距離に配置されたリードフレ
ーム１２を使用してパッケージを製作した場合、パッケ
ージの片側に最長で１７０μｍ程度の樹脂がはみ出して
樹脂バリが発生することになる。製品にもよるが、日本
電子機械工業会（ＥＩＡＪ）で統一された規格寸法とし
ては樹脂バリ残りは片側で１５０μｍ以下と規定されて
いるために、タイバー８の位置を最大限に樹脂封止領域
２０に近づけたとしても、従来の場合はタイバーカット
後に樹脂バリ除去を行う必要があった。
【００１９】そこで、本発明の目的は、半導体素子が樹
脂にて封止される樹脂封止型半導体装置に関し、特に、
リードがタイバーによって連結されている構造を有する
樹脂封止型ＬＳＩパッケージについて、樹脂バリ除去の
工程をなくしてＬＳＩパッケージの製造工程を簡略化す
ることにある。
【００２０】本発明の別の目的は、半導体素子が樹脂に
て封止される樹脂封止型半導体装置に関し、特に、リー
ドがタイバーによって連結されている構造を有する樹脂
封止型ＬＳＩパッケージについて、リードフレーム上で
予めタイバーを樹脂封止領域に近接して配置させた場合
にも、タイバーカット時にパッケージが破損されるのを
防止できるように、タイバーとパッケージとの間隔が常
に一定距離以上確保される構造のＬＳＩパッケージを得
ることにある。
【００２１】本発明の更に別の目的は、半導体素子が樹
脂にて封止される樹脂封止型半導体装置に関し、特に、
半導体素子の周辺部にリードが接続されている構造を有
する樹脂封止型ＬＳＩパッケージについて、パッケージ
上型部の端部がパッケージ下型部の端部よりもアウター
リード側にはみ出ない構造のＬＳＩパッケージを得るこ
とにある。
【００２２】
【課題を解決するための手段】上記課題を解決するため
に、本発明の樹脂封止型半導体装置は、半導体チップ
と、この半導体チップを封止するモールド部と、モール
ド部内において半導体チップの回路形成面と平行に延び
モールド部の側面から外部に突出するインナーリードと
を備えており、モールド部は、半導体チップの回路形成
面を境として一方の面を覆うパッケージ上型部と、反対
の面を覆うパッケージ下型部とを備え、パッケージ上型
部の幅がパッケージ下型部の同じ方向の幅よりも小さ
い。
【００２３】これにより、モールド成型時に金型が位置
ずれしても、小さくなされているパッケージ上型部がパ
ッケージ下型部よりもアウターリード側にはみ出るのを
防止できる。
【００２４】ここで、モールド部はほぼ直方体の形状を
しており、少なくとも１つの側面においてパッケージ上
型部の端面とパッケージ下型部の端面とのずれ量が０か
ら５０μｍの範囲内にあることが好ましい。
【００２５】本発明の別の樹脂封止型半導体装置では、
半導体チップと、この半導体チップを封止するモールド
部と、モールド部内において半導体チップの回路形成面
と平行に延びてモールド部の側面から外部に突出するイ
ンナーリードとを備え、少なくとも１本のインナーリー
ドにおいて、ボンディングワイヤが接着されている面の
モールド部の端部からインナーリードに連接されている
アウターリードの先端部までの距離Ｒ１が、反対の面の
モールド部の端部からアウターリードの先端部までの距
離Ｒ２と異なる。
【００２６】ここで、好ましくは距離Ｒ１と距離Ｒ２と
の差が０から５０μｍの範囲内にある。
【００２７】更に、少なくとも１本のアウターリードに
おいて、モールド部の側端面よりも外側に平行に配置さ
れた複数のアウターリードを連結していたタイバーが切
断されて形成された凸部または凹部を備えることが好ま
しい。
【００２８】本発明においては、半導体チップを境とし
て片方のモールド部の大きさが他方のモールド部の大き
さよりも小さく形成されることで、リードフレーム上で
予定されているパッケージの位置に対して出来上がりの
パッケージの位置ずれ量を減ずることが可能となる。よ
って、リードフレーム設計段階でタイバーを樹脂封止領
域に近接して配置しても、モールド成型終了後に、タイ
バーとモールド部との距離を常に一定距離以上に確保で
きる。このため、タイバーカット時にパッケージが破損
するのを防ぐことができ、安定した歩留まりで半導体装
置を生産することが可能となる。更に、タイバーと封止
樹脂領域との距離を近接して配置しているために、樹脂
バリのはみ出し量をも減ずることができるために、バリ
除去の工程が省略され、工程短縮やコスト削減が可能と
なる。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態に係る
封止樹脂型半導体パッケージの製造方法を図面を用いて
詳細に説明する。
【００３０】（第１の実施の形態）先ず、第１の実施の
形態について説明する。初めに、第１の実施の形態の半
導体装置の概略構成について説明する。図１は、第１の
実施の形態の半導体装置の樹脂封止前の状態を模式的に
示す平面図である。図２は樹脂封止後、タイバーカット
前の図１におけるＩ一Ｉ’線での断面図であり、図３は
樹脂封止後、タイバーカット前の図１におけるＩＩ一Ｉ
Ｉ’線での断面図である。
【００３１】図１に示す第１の実施の形態の半導体装置
は、半導体素子（ここでは、ＤＲＡＭを例示する。）が
形成された半導体チップ１と、この半導体チップ１に固
定されるリードフレーム１２とから構成されている。
【００３２】半導体チップ１には、少なくとも１つのト
ランジスタ及びキャパシタが形成されてなる複数のメモ
リセル（メモリセル領域）がマトリクス状に形成されて
おり、メモリセルの周辺には、メモリセルに対する複数
の周辺回路（周辺回路領域）等が形成されている。この
半導体チップ１の表面には、メモリセル領域や周辺領域
を覆うように、これらの回路をα線から保護するための
保護膜１７が形成されている。そして、この保護膜１７
には半導体チップ１の表面の一部を露出させる複数の開
孔が形成されており、開孔内には導電材からなり半導体
チップ１の所定部位と導通するボンディングパッド１３
が形成されている。
【００３３】４２ａｌｌｏｙからなるリードフレーム１
２には、略中央部位に矩形状にデバイスホール１１が開
口形成されている。このデバイスホール１１部において
リードフレーム１２には周縁部の対向する両端からそれ
ぞれデバイスホール１１ヘ突出するように略対称に形成
された複数のインナーリード４と、各インナーリード４
と接続されてなるアウターリード５と、インナーリード
４とアウターリード５との境界部位を横断するように設
けられたタイバー８と、タイバー８を支持するベース部
１４と、このベース部１４に一定間隔をもって形成され
たスプロケットホール１５とが形成されている。ここ
で、タイバー８からパッケージとなる封止樹脂領域２０
までの距離Ｌ２は、従来では１７０μｍであったところ
１２０μｍとなされている。
【００３４】また、このデバイスホール１１部において
リードフレーム１２には周縁部のインナーリード４が形
成されていない２辺に１対の吊りピン１６が設けられ、
先端部がリードフレーム１２に対して半導体チップ１の
厚み程度オフセットなされている。更に、デバイスホー
ル１１内部には半導体チップ１を保持するためのアイラ
ンド２が設けられ、アイランド２は吊りピン１６により
リードフレーム１２に固定されている。尚、このリード
フレーム１２は、複数の半導体チップ１に対応して用い
ることができるように、複数個が連続して形成されてお
り、図１では半導体チップ１個に対応する１個分のリー
ドフレーム１２が示されている。また、リードフレーム
１２の厚さは通常０．１２５ｍｍ程度である。
【００３５】そして、アイランド２上に緩衝材２１を介
して半導体チップ１が固定され、更に半導体チップ１上
の任意の位置に形成されたボンディングパッド１３とイ
ンナーリード４とが金（Ａｕ）からなるボンディングワ
イヤ３によって電気的に接続されている。このボンディ
ングワイヤ３としては、銅（Ｃｕ）線や、金属ワイヤの
表面に絶縁樹脂を被覆した被覆線を用いてもよい。
【００３６】ここで、インナーリード４と接続され、タ
イバー８が切断されて各々独立してなるアウターリード
５は、ＤＲＡＭを構成する各回路に電源電圧を供給する
電源端子や、データ信号入力端子、ライトイネーブル端
子、ロウアドレスストロープ信号端子、コラムアドレス
ストロープ信号端子、データ信号出力端子、基準電圧端
子、空き端子等として用いられることになる。
【００３７】そして、図１に示す樹脂封止領域２０内に
金型を用いて封止樹脂１８が封入されることで、図２お
よび図３に示すように半導体チップ１の全面がこの封止
樹脂１８によって略直方体形状に覆われる。ここで、半
導体チップ１を境としてボンディングワイヤ３が通過し
ている側の封止樹脂１８部をパッケージ上型部６、アイ
ランド２側の封止樹脂１８部をパッケージ下型部７とす
ると、パッケージ上型部６における一方のインナーリー
ド４との境界から他方のインナーリード４との境界まで
の距離Ｅ１は、パッケージ下型部７における一方のイン
ナーリード４との境界から他方のインナーリード４との
境界までの距離Ｅ２よりＬ１だけ短くなされている。こ
の距離Ｌ１は、半導体チップ１を樹脂で封止する際、モ
ールド金型の上下型が位置合わせられる時に発生するず
れ量に相当する値に設定されている。例えば本実施の形
態ではＬ１を５０μｍに設定している。
【００３８】次に、第１の実施の形態の半導体装置の製
造方法について説明する。図４は、第１の実施の形態の
半導体装置の製造工程フローを、図５〜図１０は第１の
実施の形態の半導体装置の概略平面図を製造工程順に示
した図である。
【００３９】まず、図５に示すように、アイランド２、
インナーリード４、アウターリード５、タイバー８を備
えるリードフレーム１２のアイランド２の上面に半導体
チップ１の下面を接着する（ステップＳ１）。次に、図
６に示すように、半導体チップ１上に形成されたボンデ
ィングパッド１３とインナーリード４間をボンディング
ワイヤ３によって電気的に接続する（ステップＳ２）。
【００４０】続いて図７に示すように、トランスファモ
ールド法により封止樹脂１８にて半導体チップ１とボン
ディングワイヤ３を封止し、モールド成型する（ステッ
プＳ３）。ここで次の工程に移る前に、このモールド成
型工程についてより詳細に説明する。図１１〜図１４
は、封止樹脂１８にて半導体チップ１とボンディングワ
イヤ３を封止する工程を工程順に示した図であり、図６
中のＩ一Ｉ’における断面を示している。まず、図１１
に示すように、半導体チップ１が搭載されたリードフレ
ーム１２を予め１７５℃程度に加熱された樹脂封止用金
型の下型部２２に載せる。このとき、リードフレーム１
２に形成されたスプロケットホール１５に下型部２２の
位置決めピン２３をはめ込み、リードフレーム１２と下
型部とを合わせる。ここで、スプロケットホール１５、
位置決めピン１５及び下型部２２の加工精度は数μｍ程
度、スプロケットホール１５と位置決めピン１５との位
置含わせ余裕は２０μｍ〜３０μｍ程度であるのは従来
の場合と同様である。
【００４１】次に、図１２に示すように、リードフレー
ム１２の上方から上型部２４を下型部２２に覆い被せ、
一定の圧力で上下から加圧する。この場合、上型部２４
に形成された位置合わせ用凹部２５に下型部２２の位置
決めピン２３をはめ込むことで上下金型の位置合わせを
行っており、上型部２４とリードフレーム１２とは直接
的には位置合わせされていない。ここで、上型部２４の
加工精度は数μｍ程度、位置決めピン１５と上型部２４
に形成された凹部２５との位置合わせ余裕は５０μｍ程
度であるのも従来の場合と同様である。
【００４２】ここで、上型部２４における一方のインナ
ーリード４との境界から他方のインナーリード４との境
界までの距離Ｅ１は、下型部２２における一方のインナ
ーリード４との境界から他方のインナーリード４との境
界までの距離Ｅ２よりＬ１だけ短くなされている。この
Ｌ１は下型部２２に形成された位置決めピン１５と上型
部２４に形成された凹部２５との位置合わせ余裕である
５０μｍに設定している。この量は、言い換えれば、下
型部２２に対して上型部２４の位置がずれる最大量とも
いえる。従って、上型部２４を下型部２２に覆い被せる
際に位置がずれてしまっても、完成されたパッケージ上
型部６の端部がパッケージ下型部７の端部よりアウター
リード５側へはみ出るのを防ぐことができる。
【００４３】尚、吊りピン１６に平行な方向について
は、タイバー８が設置されておらず、パッケージの位置
ずれを考慮する必要がないので、上型部２４における一
方の吊りピン１６との境界から他方の吊りピン１６との
境界までの距離Ｅ３と下型部２２における一方の吊りピ
ン１６との境界から他方の吊りピン１６との境界までの
距離Ｅ４とは等しくしている。
【００４４】次に、図１３に示すように、金型の上型部
２４に形成された開口部から樹脂１８を封入し、プラン
ジャ２６で開口部を密閉して更に２〜３分程度加圧する
ことで樹脂１８を硬化する。
【００４５】最後に、図１４に示すように、上下金型と
プランジャ２６を樹脂１８から外してモールド成型が終
了する。この結果、最大量の位置ずれが発生した場合、
パッケージ上型部６の端部からアウターリード５の先端
部（ここで、図１４ではアウターリード５の先端部は厳
密に示されている訳ではない。）までの距離Ｒ１が、同
じ側のパッケージ下型部７の端部からアウターリード５
の先端部までの距離Ｒ２よりＬ１だけ長い。
【００４６】モールド成型後、図８に示すように、リー
ドフレーム１２のタイバー８を切断して各アウターリー
ド５を電気的に独立させる（ステップＳ４）。ここで、
インナーリード４とアウターリード５との境界部位に
は、タイバー８を切断したことにより、タイバー８の一
部が僅かに凸部３１となって残存する。この場合、タイ
バー８の切断如何によっては、インナーリード４とアウ
ターリード５との境界部位に若干の凹部が形成されるこ
とも有り得る。
【００４７】続いて、リードフレーム１２のアウターリ
ード５にプリント基板との接着用の半田をメッキした後
に（ステップＳ５）、図９に示すようにアウターリード
５と吊りピン１６とをベース部１４から切断する（ステ
ップＳ６）。
【００４８】最後に、プリント基板へ実装するためにア
ウターリード５をパッケージの下面方向に約９０度曲げ
て、第１の実施の形態の半導体装置の製造が完了する
（ステップＳ７）。
【００４９】このように、封止樹脂１８のパッケージ上
型部６の寸法をパッケージ下型部７の寸法より小さく、
且つパッケージ上型部６の端部がパッケージ下型部７の
端部よりアウターリード５側へはみ出ないように形成す
ることで、半導体チップ１を樹脂で封止する際に、予定
されていた樹脂封止領域２０に対する実際に出来上がっ
たパッケージの位置ずれ量を従来の場合と比べて５０μ
ｍ程度小さくすることができる。よって、パッケージの
位置ずれ量が最大となった場合でも、タイバー８と封止
樹脂１８との距離Ｌ２が少なくとも７０μｍ程度確保さ
れるので、タイバー８を切断する際にタイバーカットパ
ンチ９とパッケージ上型部６とが接触してパッケージや
タイバーカットパンチ９が破損したり、パッケージが破
損してしまうのを防ぐことができる。また、別の観点で
みると、タイバー８と出来上がったパッケージとの距離
を１００μｍ程度に抑えることができるので、タイバー
８を切断した後に樹脂バリが除去される必要がなくな
る。
【００５０】以上説明したように、第１の実施の形態に
おいては、パッケージ上型部６の寸法をパッケージ下型
部７の寸法より小さく形成しモールド成型時に金型の上
型部２４と下型部２２が位置ずれした場合にも、パッケ
ージ上型部６の端部がパッケージ下型部７の端部よりア
ウターリード５側へはみ出ないようにしている。即ちこ
の場合、パッケージの位置ずれ量が最大となった場合で
も、タイバー８を切断する際にタイバーカットパンチ９
とパッケージ上型部６とが接触してパッケージやタイバ
ーカットパンチ９が破損してしまうのを防ぐことができ
る。また、タイバー８を切断した後に樹脂バリを除去す
る必要がなくなる。
【００５１】尚、パッケージ上型部６とパッケージ下型
部７の寸法が逆のパッケージでも同様の効果を得ること
ができる。
【００５２】従って、第１の実施の形態によれば、半導
体素子を封止する樹脂封止型半導体装置、特に、リード
がタイバーによって連結されている構造を有する樹脂封
止型ＬＳＩパッケージにおいて、半導体チップを樹脂で
封止する際に、予定されているパッケージの位置に対す
る出来上がりのパッケージの位置ずれ量を減ずることが
可能となるために、リードフレーム設計段階でタイバー
を樹脂封止領域に近接して配置しても、タイバーカット
時にパッケージが破損するのを防ぐことができ、安定し
た歩留まりで半導体装置を生産することが可能となる。
更に、タイバーと封止樹脂領域との距離を近接して配置
しているために、樹脂バリのはみ出し量をも減ずること
ができるために、バリ除去の工程が省略でき、工程短縮
やコスト削減が可能となる。
【００５３】（第２の実施の形態）次に、第２の実施の
形態について説明する。初めに、この半導体装置の概略
構成は、図１〜図３を用いて説明した第１の実施の形態
のそれと全く同様であり、製造工程のみが異なる。よっ
て、ここでは半導体装置の概略構成については記載を省
略し、製造方法についてのみ以下図面を用いて説明す
る。尚、説明にあたっては、構成部材については第１の
実施の形態の半導体装置と同様であるので同符号を用い
る。
【００５４】図１５は第２の実施の形態の半導体装置の
製造工程フローを、図５〜図７、図１０は第２の実施の
形態の半導体装置の概略平面図を製造工程順に示した図
である。
【００５５】まず、図５に示すように、アイランド２、
インナーリード４、アウターリード５、タイバー８を備
えるリードフレーム１２のアイランド２の上面に半導体
チップ１の下面を接着する（ステップＳ１１）。次に、
図６に示すように、半導体チップ１上に形成されたボン
ディングパッド１３とインナーリード４間をボンディン
グワイヤ３によって電気的に接続する（ステップＳ１
２）。
【００５６】続いて図７に示すように、トランスファモ
ールド法により封止樹脂１８にて半導体チップ１とボン
ディングワイヤ３を封止し、モールド成型する（ステッ
プＳ１３）。このモールド成型工程の詳細は、図１１〜
図１４を用いて説明した第１の実施の形態と全く同様で
あるので記載を省略する。
【００５７】モールド成型後、リードフレーム１２のア
ウターリード５にプリント基板との接着用の半田をメッ
キした後に（ステップＳ１４）、図１０に示すように、
アウターリード５と吊りピン１６とをベース部１４から
切断すると共にタイバー８を切断して各アウターリード
５を電気的に独立させ、また、同時にプリント基板へ実
装するためにアウターリード５をパッケージの下面方向
に約９０度曲げて、第２の実施の形態の半導体装置の製
造が完了する（ステップＳ１５）。
【００５８】このように、第２の実施の形態によれば、
半導体素子を封止する樹脂封止型半導体装置、特に、リ
ードがタイバーによって連結されている構造を有する樹
脂封止型ＬＳＩパッケージにおいて、半導体チップを樹
脂で封止する際に、予定されているパッケージの位置に
対する出来上がりのパッケージの位置ずれ量を減ずるこ
とが可能となるために、リードフレーム設計段階でタイ
バーを樹脂封止領域に近接して配置しても、タイバーカ
ット時にパッケージが破損するのを防ぐことができ、安
定した歩留まりで半導体装置を生産することが可能とな
る。更に、タイバーと封止樹脂領域との距離を近接して
配置しているために、樹脂バリのはみ出し量をも滅ずる
ことができるために、バリ除去の工程を省略でき、工程
短縮やコスト削減が可能となる。また、バリ除去の工程
を省略することで、タイバーカットの前にリード半田メ
ッキを行うことができるので、タイバーカット、リード
カット、リードフォームのリードを加工する３つの工程
を一括して行うことが可能となり、更なる工程短縮、コ
スト削減につながる。
【００５９】（第３の実施の形態）次に、第３の実施の
形態について説明する。初めに、この半導体装置の概略
構成は、図１〜図３を用いて説明した第１の実施の形態
のそれとほぼ同様であるが、第１の実施の形態では吊り
ピンが形成されていない側のみパッケージ上型と下型と
の寸法を異ならせたのに対し、本実施の形態では吊りピ
ンが形成されている側についてもパッケージ上型と下型
の寸法を違えた点で相違する。本発明の第３の実施の形
態の半導体装置の樹脂封止後の状態を模式的に示す平面
図を図１６に、図１６におけるＩＩＩ−ＩＩＩ’線での
断面図を図１７に、ＩＶ−ＩＶ’線での断面図を図１８
にそれぞれ示す。
【００６０】尚、構成部材については第１の実施の形態
の半導体装置と同様であるので、同符号を用いる。第３
の実施の形態の半導体装置において、半導体チップ１の
表面構造及びリードフレーム１２の構成は第１の実施の
形態と同様であるので記載を省略する。第１の実施の形
態と異なるパッケージ上型部６と下型部７との寸法関係
について、以下図面を用いて説明する。
【００６１】半導体チップ１を境としてボンディングワ
イヤ３が運過している側の封止樹脂１８部をパッケージ
上型部６、アイランド２側の封止樹脂１８部をパッケー
ジ下型部７とすると、図１７に示すように、パッケージ
上型部６における一方のインナーリード４との境界から
他方のインナーリード４との境界までの距離Ｅ１は、パ
ッケージ下型部７における一方のインナーリード４との
境界から他方のインナーリード４との境界までの距離Ｅ
２よりＬ１だけ短くなされている。図１７中において
は、Ｌ１はＬ１’とＬ１”とを加えたものに相当する。
この距誰Ｌ１は、半導体チップ１を樹脂で封止する際、
モールド金型の上下型を位置合わせする時に発生するず
れ量に相当する値に設定している。例えば本実施の形態
ではＬ１を５０μｍに設定している。
【００６２】また、図１８に示すように、パッケージ上
型部６における一方の吊りピン１６との境界から他方の
吊りピン１６との境界までの距離Ｅ１３は、パッケージ
下型部７における一方の吊りピン１６との境界から他方
の吊りピン１６との境界までの距離Ｅ１４よりＬ１１だ
け短くなされている。図１８中においては、Ｌ１１はＬ
１１’とＬ１１”とを加えたものに相当する。この距離
Ｌ１１は、必ずしも距離Ｌ１と等しくなされる必要はな
く、製品規格値として完成予定寸法と実際の出来上がり
寸法との誤差範囲と許容されている範囲内であればよ
い。例えば、完成予定寸法に対する実際の出来上がり寸
法の差が１２０μｍまでであれば製品規格内とされてい
る場合、距離Ｌ１１は１００μｍ程度と設定される。
【００６３】第３の実施の形態の半導体装置の製造方法
は第１の実施の形態のそれと全く同様であるので、記載
を省略する。
【００６４】このように、第３の実施の形態によれば、
半導体素子を封止する樹脂封止型半導体装置、特に、リ
ードがタイバーによって連結されている構造を有する樹
脂封止型ＬＳＩパッケージにおいて、半導体チップを樹
脂で封止する際に、予定されているパッケージの位置に
対する出来上がりのパッケージの位置ずれ量を減ずるこ
とが可能となるために、リードフレーム設計段階でタイ
バーを樹脂封止領域に近接して配置しても、タイバーカ
ット時にパッケージが破損されるのを防ぐことができ、
安定した歩留まりで半導体装置を生産することが可能と
なる。また、タイバーに垂直な方向のみならず、吊りピ
ンに水平な方向についてもパッケージ上型部が下型部か
らはみ出ないようになされているので、出来上がった製
品の外観も見栄えがよい。更に、タイバーと封止樹脂領
域との距離を近接して配置しているために、樹脂バリの
はみ出し量をも減ずることができるために、バリ除去の
工程を省略でき、工程短縮やコスト削減が可能となる。
【００６５】（第４の実施の形態）次に、第４の実施の
形態について説明する。初めに、この半導体装置の概略
構造は、第３の実施の形態ではパッケージの４側面のう
ちの相対する１対の２側面のみからリードが突出してい
るのに対し、本実施の形態ではパッケージの４側面の全
てからリードが突出している点で相違する。本発明の第
４の実施の形態の半導体装置の樹脂封止前の状態を模式
的に示す平面図を図１９に、図１９中の半導体装置の樹
脂封止後の状態を模式的に示す平面図を図２０に、図２
０におけるＶ−Ｖ’線での断面図を図２１に示す。樹脂
封止後、タイバーカット前の図２０におけるＶ−Ｖ’線
と垂直方向の断面図は図２１と同様であるので記載を省
略する。
【００６６】尚、構成部材については第３の実施の形態
の半導体装置と同様であるので同符号を用いる。第４の
実施の形態の半導体装置において、半導体チップ１の表
面構造は第３の実施の形態と同様であるので記載を省略
する。以下、リードフレーム１２の構成について図面を
用いて説明する。
【００６７】図１９において、４２ａｌｌｏｙからなる
リードフレーム１２には、略中央部位に矩形状にデバイ
スホール１１が開口形成されている。このデバイスホー
ル１１部においてリードフレーム１２には周縁部からそ
れぞれデバイスホール１１へ突出するように形成された
複数のインナーリード４と、各インナーリード４と接続
されてなるアウターリード５と、インナーリード４とア
ウターリード５との境界部位を横断するように設けられ
たタイバー８と、タイバー８を支持するベース部１４
と、このベース部１４に一定間隔をもって形成されたス
プロケットホール１５とが形成されている。ここで、タ
イバー８からパッケージとなる封止樹脂領域２０までの
距離Ｌ２は、従来では１７０μｍであったところ１２０
μｍとしている。
【００６８】また、このデバイスホール１１部において
リードフレーム１２には、周縁部に形成された４列のイ
ンナーリード４の各中心位置に吊りピン１６が設けら
れ、先端部がリードフレーム１２に対して半導体チップ
１の厚み程度オフセットされている。更に、デバイスホ
ール１１内部には半導体チップ１を保持するためのアイ
ランド２が設けられ、アイランド２は４本の吊りピン１
６によりリードフレーム１２に固定されている。尚、こ
のリードフレーム１２は、複数の半導体チップ１に対応
して用いることができるように、複数個が連続して形成
されており、図１９では半導体チップ１個に対応する１
個分のリードフレーム１２が示されている。また、リー
ドフレーム１２の厚さは通常０．１２５ｍｍ程度であ
る。
【００６９】そして、アイランド２上に緩衝材２１を介
して半導体チップ１が固定され、更に半導体チップ１上
の任意の位置に形成されたボンディングパッド１３とイ
ンナーリード４とが金（Ａｕ）からなるボンディングワ
イヤ３によって電気的に接続されている。このボンディ
ングワイヤ３としては、銅（Ｃｕ）線や、金属ワイヤの
表面に絶縁樹脂を被覆した被覆線を用いてもよい。
【００７０】そして、図１９に示す樹脂封止領域２０内
に金型を用いて封止樹脂１８を封入することで、図２０
及び図２１に示すように半導体チップ１の全面がこの封
止樹脂１８によって覆われる。ここで、半導体チップ１
を境としてアイランド２側の封止樹脂１８部をパッケー
ジ下型部７、もう一方の側の封止樹脂１８部をパッケー
ジ上型部６とすると、パッケージ上型部６における一方
のインナーリード４との境界から他方のインナーリード
４との境界までの距離Ｅ２１は、パッケージ下型部７に
おける一方のインナーリード４との境界から他方のイン
ナーリード４との境界までの距離Ｅ２２よりＬ２１だけ
短くなされている。図２１中においては、Ｌ２１はＬ２
１’とＬ２１”とを加えたものに相当する。この距離Ｌ
２１は、半導体チップ１を樹脂で封止する際、モールド
金型の上下型を位置合わせする時に発生するずれ量に相
当する値に設定している。例えば本実施の形態ではＬ２
１を５０μｍに設定している。
【００７１】第４の実施の形態の半導体装置の製造方法
は第３の実施の形態のそれと全く同様であるので、記載
を省略する。
【００７２】このように、第４の実施の形態によれば、
半導体素子を封止する樹脂封止型半導体装置、特に、リ
ードがタイバーによって連結されている構造を有する樹
脂封止型ＬＳＩパッケージにおいて、半導体チップを樹
脂で封止する際に、予定されているパッケージの位置に
対する出来上がりのパッケージの位置ずれ量を減ずるこ
とが可能となるために、リードフレーム設計段階でタイ
バーを樹脂封止領域に近接して配置しても、タイバーカ
ット時にパッケージが破損するのを防ぐことができ、安
定した歩留まりで半導体装置を生産することが可能とな
る。更に、タイバーと封止樹脂領域との距離が近接して
配置されているために、樹脂バリのはみ出し量をも減ず
ることができて、バリ除去の工程を省略でき、工程短縮
やコスト削減が可能となる。
【００７３】（第５の実施の形態）次に、第５の実施の
形態について説明する。初めに、この半導体装置の概略
構成は、図１９〜図２１を用いて説明した第４の実施の
形態のそれと全く同様であり、製造工程のみが異なる。
よって、ここでは半導体装置の概略構成については記載
を省略し、製造方法についてのみ以下図面を用いて説明
する。尚、説明にあたっては、構成部材については第４
の実施の形態の半導体装置と同様であるので同符号を用
いる。
【００７４】図１５は、第５の実施の形態の半導体装置
の製造工程フローを示した図である。先ず、アイランド
２、インナーリード４、アウターリード５、タイバー８
を備えるリードフレーム１２のアイランド２の上面に半
導体チップ１の下面を接着する（ステップＳ１１）。次
に、半導体チップ１上に形成されたボンディングパッド
１３とインナーリード４をボンディングワイヤ３によっ
て電気的に接続する（ステップＳ１２）。
【００７５】続いて、トランスファモールド法により封
止樹脂１８にて半導体チップ１とボンディングワイヤ３
を封止し、モールド成型する（ステップＳ１３）。
【００７６】モールド成型後、リードフレーム１２のア
ウターリード５にプリント基板との接着用の半田をメッ
キした後に（ステップＳ１４）、アウターリード５と吊
りピン１６とをベース部１４から切断すると共にタイバ
ー８を切断して各アウターリード５を電気的に独立さ
せ、また、同時にプリント基板へ実装するためにアウタ
ーリード５をパッケージの下面方向に約９０度曲げて、
第５の実施の形態の半導体装置の製造が完了する（ステ
ップＳ１５）。
【００７７】このように、第５の実施の形態によれば、
半導体素子を封止する樹脂封止型半導体装置、特に、リ
ードがタイバーによって連結されている構造を有する樹
脂封止型ＬＳＩパッケージにおいて、半導体チップを樹
脂で封止する際に、予定されているパッケージの位置に
対する出来上がりのパッケージの位置ずれ量を減ずるこ
とが可能となるために、リードフレーム設計段階でタイ
バーを樹脂封止領域に近接して配置しても、タイバーカ
ット時にバッケージが破損するのを防ぐことができ、安
定した歩留まりで半導体装置を生産することが可能とな
る。更に、タイバーと封止樹脂領域との距離が近接して
配置されているために、樹脂バリのはみ出し量をも滅ず
ることができるために、バリ除去の工程を省略でき、工
程短縮やコスト削減が可能となる。また、バリ除去の工
程が省略されることで、タイバーカットの前にリード半
田メッキを行うことができるので、タイバーカット、リ
ードカット、リードフォームのリードを加工する３つの
工程を一括して行うことが可能となり、更なる工程短
縮、コスト削減につながる。
【００７８】
【発明の効果】本発明によれば、半導体チップを境とし
て片方のモールド部の大きさが他方のモールド部の大き
さよりも小さく形成されることで、リードフレーム上で
予定されているパッケージの位置に対して出来上がりの
パッケージの位置ずれ量を減ずることが可能となる。よ
って、リードフレーム設計段階でタイバーを樹脂封止領
域に近接して配置しても、モールド成型終了後に、タイ
バーとモールド部との距離を常に一定距離確保できる。
このため、タイバーカット時にパッケージが破損するの
を防ぐことができ、安定した歩留まりで半導体装置を生
産する効果が得られる。更に、タイバーと封止樹脂領域
との距離が近接して配置されているために、樹脂バリの
はみ出し量をも滅ずることができるために、バリ除去の
工程が省略され、工程短縮やコスト削減といった効果も
得られる。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の樹脂封止前に
おける概略平面図である。
【図２】図１中の半導体装置のＩ一Ｉ’における樹脂封
止後の概略断面図である。
【図３】図１中の半導体装置のＩＩ一ＩＩ’における樹
脂封止後の概略断面図である。
【図４】本発明の樹脂封止型半導体装置の製造工程を工
程順に示す概略工程フローを示す図である。
【図５】本発明の樹脂封止型半導体装置の製造工程を説
明するための概略平面図である。
【図６】図５に引き続き、本発明の樹脂封止型半導体装
置の製造工程を説明するための概略平面図である。
【図７】図６に引き続き、本発明の樹脂封止型半導体装
置の製造工程を説明するための概略平面図である。
【図８】図７に引き続き、本発明の樹脂封止型半導体装
置の製造工程を説明するための概略平面図である。
【図９】図８に引き続き、本発明の樹脂封止型半導体装
置の製造工程を説明するための概略平面図である。
【図１０】図９に引き続き、本発明の樹脂封止型半導体
装置の製造工程を説明するための概略平面図である。
【図１１】図６中のＩ一Ｉ’に対応する概略断面図であ
る。
【図１２】図６中のＩ一Ｉ’に対応する概略断面図であ
る。
【図１３】図６中のＩ一Ｉ’に対応する概略断面図であ
る。
【図１４】図６中のＩ一Ｉ’に対応する概略断面図であ
る。
【図１５】本発明の別の樹脂封止型半導体装置の製造工
程を工程順に示す概略工程フローを示す図である。
【図１６】本発明の別の樹脂封止型半導体装置の樹脂封
止後における概略平面図である。
【図１７】図１６中の半導体装置のＩＩＩ−ＩＩＩ’に
おける樹脂封止後の概略断面図である。
【図１８】図１６中の半導体装置のＩＶ−ＩＶ’におけ
る樹脂封止後の概略断面図である。
【図１９】本発明の別の樹脂封止型半導体装置の樹脂封
止前における概略平面図である。
【図２０】図１９の半導体装置の樹脂封止後における概
略平面図である。
【図２１】図２０中の半導体装置のＶ−Ｖ’における樹
脂封止後の概略断面図である。
【図２２】従来の樹脂封止型半導体装置の概略平面図で
ある。
【図２３】従来の樹脂封止型半導体装置の製造工程を工
程順に示す概略工程フローを示す図である。
【図２４】タイバーカット時の図２２の樹脂封止型半導
体装置の樹脂封止部近傍の一部分を拡大した概略平面図
である。
【図２５】タイバーカット時の図２２の樹脂封止型半導
体装置の樹脂封止部近傍の一部分を拡大した概略断面図
である。
【図２６】半導体チップとボンディングワイヤを封止す
る工程を示す概略断面図である。
【図２７】図２６に引き続き、半導体チップとボンディ
ングワイヤを封止する工程を示す概略断面図である。
【図２８】図２７に引き続き、半導体チップとボンディ
ングワイヤを封止する工程を示す概略断面図である。
【図２９】図２８に引き続き、半導体チップとボンディ
ングワイヤを封止する工程を示す概略断面図である。
【符号の説明】
１ 半導体チップ ２ アイランド ３ ボンディングワイヤ ４ インナーリード ５ アウターリード ６ パッケージ上型部 ７ パッケージ下型部 ８ タイバー １３ ボンディングパッド １８ 封止樹脂部（モールド部） ２２ （封止樹脂用金型の）下型部 ２４ （封止樹脂用金型の）上型部 Ｌ１ パッケージ上型部と下型部との幅の差 Ｌ２ モールド部の端部からタイバーまでの距離
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ // Ｂ２９Ｌ 31:34

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、この半導体チップを封
    止するモールド部と、前記モールド部内において前記半
    導体チップの回路形成面と平行に延び前記モールド部の
    側面から外部に突出するインナーリードとを備えた半導
    体パッケージにおいて、 前記モールド部は、前記半導体チップの回路形成面を覆
    うパッケージ上型部と、前記半導体チップの反対の面を
    覆うパッケージ下型部とを備え、前記パッケージ上型部
    の幅と前記パッケージ下型部の同一方向の幅とが異なる
    ことを特徴とする樹脂封止型半導体装置。
  2. 【請求項２】 前記パッケージ上型部の幅が前記パッケ
    ージ下型部の同一方向の幅より大きいことを特徴とする
    請求項１に記載の樹脂封止型半導体装置。
  3. 【請求項３】 前記パッケージ上型部の幅が前記パッケ
    ージ下型部の同一方向の幅より小さいことを特徴とする
    請求項１に記載の樹脂封止型半導体装置。
  4. 【請求項４】 前記モールド部はほぼ直方体形状を有
    し、少なくとも１つの側面において、前記パッケージ上
    型部の端面と前記パッケージ下型部の端面のずれ量が０
    から５０μｍの範囲内にあることを特徴とする請求項１
    〜３のいずれか１項に記載の樹脂封止型半導体装置。
  5. 【請求項５】 前記パッケージ上型部の幅と前記パッケ
    ージ下型部の同一方向の幅との差は、同じ方向における
    前記半導体チップを樹脂にて封止する際に使用される金
    型の上型と下型との位置ずれ量以上であることを特徴と
    する請求項１〜４のいずれか１項に記載の樹脂封止型半
    導体装置。
  6. 【請求項６】 半導体チップと、この半導体チップを封
    止するモールド部と、前記モールド部内において前記半
    導体チップの回路形成面と平行に延び前記モールド部の
    側面から外部に突出するインナーリードとを備えた樹脂
    封止型半導体装置において、 少なくとも１本の前記インナーリードにおいて、ボンデ
    ィングワイヤが接着されている面の前記モールド部の端
    部から前記インナーリードに連接されているアウターリ
    ードの先端部までの距離Ｒ１が、反対の面の前記モール
    ド部の端部からアウターリードの先端部までの距離Ｒ２
    と異なることを特徴とする樹脂封止型半導体装置。
  7. 【請求項７】 前記距離Ｒ１が前記距離Ｒ２より大きい
    ことを特徴とする請求項６に記載の樹脂封止型半導体装
    置。
  8. 【請求項８】 前記距離Ｒ１が前記距離Ｒ２より小さい
    ことを特徴とする請求項６に記載の樹脂封止型半導体装
    置。
  9. 【請求項９】 前記距離Ｒ１と前記距離Ｒ２との差が０
    から５０μｍの範囲内にあることを特徴とする請求項６
    〜８のいずれか１項に記載の樹脂封止型半導体装置。
  10. 【請求項１０】 少なくとも１本の前記インナーリード
    に連接されているアウターリードにおいて、平行に配置
    された複数のアウターリードを連結していたタイバーが
    切断されて形成された凸部または凹部を、前記モールド
    部の側端面よりも外側に有することを特徴とする請求項
    １〜９のいずれか１項に記載の樹脂封止型半導体装置。
JP10073503A 1997-03-06 1998-03-06 樹脂封止型半導体装置 Pending JPH10308479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10073503A JPH10308479A (ja) 1997-03-06 1998-03-06 樹脂封止型半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-69149 1997-03-06
JP6914997 1997-03-06
JP10073503A JPH10308479A (ja) 1997-03-06 1998-03-06 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH10308479A true JPH10308479A (ja) 1998-11-17

Family

ID=26410335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10073503A Pending JPH10308479A (ja) 1997-03-06 1998-03-06 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH10308479A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752386A (zh) * 2013-12-25 2015-07-01 天水华天科技股份有限公司 高可靠性sop封装引线框架及封装件生产方法
CN114269540A (zh) * 2019-07-02 2022-04-01 科莱克特集团公司 电气或电子构件以及制造电气或电子构件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752386A (zh) * 2013-12-25 2015-07-01 天水华天科技股份有限公司 高可靠性sop封装引线框架及封装件生产方法
CN114269540A (zh) * 2019-07-02 2022-04-01 科莱克特集团公司 电气或电子构件以及制造电气或电子构件的方法

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
US5665651A (en) Process for encapsulating a semiconductor device and lead frame
US6319753B1 (en) Semiconductor device having lead terminals bent in J-shape
US6433421B2 (en) Semiconductor device
US6100598A (en) Sealed semiconductor device with positional deviation between upper and lower molds
KR100604198B1 (ko) 반도체 장치 및 그 제조방법
US20050110127A1 (en) Semiconductor device
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
KR100227120B1 (ko) 엘오씨(loc)리드와 표준형 리드가 복합된 구조를 갖는 반도체 칩 패키지
JPH10308479A (ja) 樹脂封止型半導体装置
JP3127104B2 (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
KR100478679B1 (ko) 고밀도실장용반도체패키지및이를성형하는반도체패키지제조금형
JPS6351542B2 (ja)
JPH0273663A (ja) 混成集積回路装置
JPH10242365A (ja) 底面配設端子を有する集積回路装置及びその製造方法
JPH10326855A (ja) リードフレーム及びそのリードフレームを用いた半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061121