JPH0964666A - 可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法 - Google Patents

可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法

Info

Publication number
JPH0964666A
JPH0964666A JP7217948A JP21794895A JPH0964666A JP H0964666 A JPH0964666 A JP H0964666A JP 7217948 A JP7217948 A JP 7217948A JP 21794895 A JP21794895 A JP 21794895A JP H0964666 A JPH0964666 A JP H0964666A
Authority
JP
Japan
Prior art keywords
signal
offset
amplifier circuit
circuit
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7217948A
Other languages
English (en)
Other versions
JP3425277B2 (ja
Inventor
Takafumi Yamaji
路 隆 文 山
Tetsuro Itakura
倉 哲 朗 板
Hiroshi Tsurumi
見 博 史 鶴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21794895A priority Critical patent/JP3425277B2/ja
Priority to US08/702,154 priority patent/US5867777A/en
Priority to KR1019960035341A priority patent/KR100207966B1/ko
Publication of JPH0964666A publication Critical patent/JPH0964666A/ja
Application granted granted Critical
Publication of JP3425277B2 publication Critical patent/JP3425277B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45622—Indexing scheme relating to differential amplifiers the IC comprising a voltage generating circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7215—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the input of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7221—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch at the output of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuits Of Receivers In General (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、利得切り替えに伴うオフセット変
動を少なくしたオフセット補正機能を有する可変利得増
幅回路と、ベースバンド部で発生するオフセットによる
通信品質劣化のない無線受信機とを提供する。 【解決手段】 オフセット検出モードにおいて可変利得
増幅回路の入力換算オフセット電圧をオフセット保持手
段に入力し、信号増幅モードにおいて、可変利得増幅回
路の入力部で入力信号からオフセット保持手段の出力を
減算しオフセット補正を行なう。また無線受信機のベー
スバンド部で発生するオフセットを可変利得増幅回路の
オフセット補正機能によって補正することで、オフセッ
トによる通信品質劣化を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は可変利得増幅回路，
可変利得増幅回路におけるオフセット制御方法，可変利
得増幅回路を備える無線受信機，及び可変利得増幅回路
を備える無線受信機における無線受信方法に係り、特
に、直流オフセット補正機能を有する可変利得増幅回
路，この回路における直流オフセット分を補正する方
法，直流オフセット補正機能を有する可変利得増幅回路
を備える無線受信機，及びこの受信機における直流オフ
セット分を補正しながら無線周波数信号を受信する無線
受信方法に関する。
【０００２】
【従来の技術】従来の可変利得増幅回路としては、例え
ば図２８に示すものが知られている。図において、可変
利得増幅回路は例えば無線周波数又は中間周波数信号等
の入力信号を正相入力として受け入れて増幅出力する演
算増幅回路１と、演算増幅回路１の出力に基づきその利
得に相当するを所望の可変減衰量を設定して演算増幅回
路１の逆相入力に供給する可変減衰回路２と、前記入力
信号を受け入れる入力端子６と、前記増幅出力を送出す
る出力端子７と、を備えている。
【０００３】この可変利得増幅回路において演算増幅回
路１の利得をｇ、可変減衰回路の伝達関数をｆとすると
回路全体の伝達関数Ａは次式（１）により表わされる。 Ａ＝ｇ／（１＋ｇｆ） ・・・・（１） 式（１）において、ｇｆが１より十分大きいものとする
とＡ＝１／ｆで近似できる。図２８の回路においては、
ｆの値を制御し、その逆数である利得Ａを可変とするこ
とができる。可変減衰回路２の具体的な構成としては、
後述する図１１および図１２に示される回路が知られて
いる。すなわち、可変減衰回路２における出力端子７側
の端子と、演算増幅回路１の逆相入力側の端子と、の間
の電位差の一定割合の電位が両端子の間に発生する。こ
の割合をスイッチによって選択することで可変減衰回路
として機能する。
【０００４】このような可変利得増幅回路は、演算増幅
回路１のオフセットが出力に現われるという問題があっ
た。また、オフセットは利得の切替えに伴ない変動す
る。例えば、演算増幅回路１の入力換算オフセット電圧
が２ｍＶで可変利得増幅回路の電圧利得が１０の場合、
出力には２０ｍＶの直流オフセット電圧が現われる。電
圧利得が１００の場合には２００ｍＶとなる。最近の通
信機器は、消費電力の低減化のために電源電圧を低めに
設定する傾向にあり、例えば、電源電圧を３Ｖとする
と、２００ｍＶのオフセット電圧は無視できない大きさ
である。
【０００５】また、従来の無線受信機としては、以下に
示すものが知られている。受信機は第１および第２中間
周波増幅回路において信号レベルの制御を行なう。この
場合直流オフセットの変動があっても、信号周波数が直
流から離れているため、容量結合回路などを用いること
によって容易に所望信号とオフセットを分離できる。し
かしながら、中間周波数の帯域通過フィルタ（ＢＰＦ）
など、半導体集積回路化が困難な部品が多く、小型の受
信機を実現するのには適さない。
【０００６】また、高周波信号を中間周波数信号を介さ
ずに直接ベースバンド信号に変換する直接変換方式の受
信機も提案されている。上記受信機に比べて、集積化が
困難な部品が少ないため、受信機の小形化に適した方式
である。しかしながら、中間周波数がないため、ベース
バンド部に大きな利得を持たせる必要があり、それだけ
オフセットも増幅される。また、適正なレベルの信号を
得るためにベースバンドで利得を制御する必要があるの
でオフセットの大きさが変動する。ベースバンド信号は
直流、もしくは直流に近い信号成分を含むので、デジタ
ル信号処理部から見ると、直流オフセットとその変動は
所望信号に重なる妨害波と同じであり、通信品質の劣化
の原因となる。
【０００７】
【発明が解決しようとする課題】本発明は上記の問題に
鑑みてなされたものであり、オフセット検出モードと信
号増幅モードとを切替可能とし、オフセット検出モード
において検出し保持した直流オフセットに相当する出力
を減算した信号を信号増幅モードに信号増幅手段に供給
することにより、適正なオフセット補正機能を発揮でき
る可変利得増幅回路及びこの回路を用いてオフセットを
補正して無線信号を受信することのできる無線受信機を
提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る可変利得増幅回路は、入力信号を増幅
する信号増幅手段と、この信号増幅手段の利得を制御す
る利得制御手段と、前記入力信号を所定の利得で増幅す
る信号増幅モードと前記信号増幅手段のオフセットを検
出するオフセット検出モードとを選択するモード選択手
段と、検出された前記信号増幅手段のオフセットを保持
するオフセット保持手段と、前記オフセット検出モード
においては前記信号増幅手段の入力換算オフセットを前
記オフセット保持手段に入力させ、前記信号増幅モード
において前記信号増幅手段に前記オフセット保持手段の
出力を減算した信号を入力させることにより、前記オフ
セットを補正するための制御信号を発生させるモード切
替制御手段と、を備えている。
【０００９】また、本発明に係る可変利得増幅回路にお
けるオフセット制御方法は、上記構成を備える可変利得
増幅回路におけるオフセット制御方法において、電源投
入後で、かつ、オフセット検出モードの場合に、信号増
幅手段のオフセット量の検出感度を最大とするように前
記利得制御手段の利得を制御するステップと、前記オフ
セット量が最適となるように制御された状態で前記信号
増幅手段のオフセット量を検出すると共に、このオフセ
ット量を前記オフセット保持手段により保持するステッ
プと、前記モード選択手段によりオフセット検出モード
から信号増幅モードにモード選択が切替えられた後、入
力信号の振幅に応じて前記利得制御手段の利得を制御す
るステップと、前記制御された利得に応じて前記信号増
幅手段により前記入力信号を増幅して出力するステップ
と、を備えている。
【００１０】さらに、本発明に係る無線受信機は、入力
された無線周波数信号を増幅する無線周波数増幅回路
と、前記信号を供給するか否かを選択する信号供給選択
回路と、前記信号の周波数を混合する周波数混合回路
と、上記構成を備える可変利得増幅回路と、を備え、前
記オフセット検出モードにおいては前記信号供給選択回
路が前記周波数混合回路へ入力される前記信号の供給停
止を選択し、前記オフセット保持手段が信号入力の供給
停止を選択された前記周波数混合回路から前記可変利得
増幅回路までの信号経路で発生する直流オフセットを保
持することを特徴としている。
【００１１】さらにまた、本発明に係る可変利得増幅回
路を備える無線受信機における無線受信方法は、上記構
成を有する無線受信機の無線受信方法において、前記無
線受信機が通信を行なっていないときに、前記モード選
択手段によりオフセット検出モードを選択して、前記オ
フセット保持手段が前記信号経路で発生する直流オフセ
ットを保持するステップと、前記無線受信機が通信を行
なっているときに、前記モード選択手段により増幅モー
ドを選択して前記信号増幅手段がオフセット補正された
増幅寝具を出力するステップと、を少なくとも備えるも
のである。
【００１２】上記構成を備える無線受信機において、時
分割多重方式を用いる通信では、通信開始前の受信信号
の有無を判定する場合は信号の全周波数成分を増幅する
必要はないので、その一部を増幅する帯域通過特性の増
幅回路を用いて信号を待ち受け、信号を検出した後、オ
フセットを補正した可変利得増幅回路を用いることによ
り、長時間にわたり受信待ちしていたるためにオフセッ
ト保持容量が放電してしまうような事態を避けることに
なる。
【００１３】また、無線受信機に本発明の可変利得増幅
回路と信号供給選択手段を備えた周波数混合回路を用い
ることにより、無線受信機の周波数変換回路から可変利
得増幅回路までの信号経路で発生する直流オフセットの
補正を行なうことになる。
【００１４】
【発明の実施の形態】この発明に係る可変利得増幅回路
及びこの回路を用いた無線受信機の好適な実施の形態に
ついて説明する前に、図１を用いて、この発明の基本概
念について説明する。
【００１５】図１において、可変利得増幅回路は、入力
信号を増幅する信号増幅手段１と、前記信号増幅手段１
の利得を制御する利得制御手段２と、前記入力信号を所
定の利得で増幅する信号増幅モードと前記信号増幅手段
１のオフセットを検出するオフセット検出モードとを選
択するモード選択手段３と、検出された前記信号増幅手
段１のオフセットを保持するオフセット保持手段４と、
前記オフセット検出モードにおいては前記信号増幅手段
１の入力換算オフセットを前記オフセット保持手段４に
入力し、前記信号増幅モードにおいては前記信号増幅手
段１に前記オフセット保持手段４の出力を減算した信号
を入力することにより、前記オフセットを補正するモー
ド切替制御手段５と、を備えている。なお、符号６は、
無線周波数又は中間周波数の入力信号を入力する入力端
子であり、また、符号７は信号増幅手段１により増幅さ
れた信号を出力する出力端子である。
【００１６】次に、この発明に係る可変利得増幅回路の
個々の好適な実施の形態について、添付図面を参照しな
がら詳細に説明する。
【００１７】図２は本発明の第１の実施の形態に係る可
変利得増幅回路を示すブロック図であり、この第１の実
施の形態は信号増幅手段として電圧制御電流源を用いた
例である。したがって、出力電圧は電圧制御電流源の相
互コンダクタンスと負荷のインピーダンスの積になり、
利得制御手段として可変抵抗回路を用いることにより可
変利得増幅回路を構成している。モード切り替え手段３
の各スイッチ３ａ及び３ｂはオフセット検出モードを示
しており、電圧制御電流源の出力電流が０になるまでオ
フセット保持手段４であるキャパシタＣoff に電流が流
れ込み、入力オフセット電圧に相当する電圧がＣoff に
充電される。各スイッチ３ａ及び３ｂを切替えると信号
増幅モードになる。利得制御手段２は、図２に示されて
いるように、直列に接続された抵抗Ｒ１，Ｒ２，Ｒ３と
これら抵抗の接続点に並列接続されたスイッチＳＷ１，
ＳＷ２，ＳＷ３により構成されている。
【００１８】なお、この第１の実施の形態においてはキ
ャパシタＣoff をオフセット保持手段４として用いてい
るが、Ａ／Ｄ変換器、Ｄ／Ａ変換器を用いてディジタル
的にオフセット電圧を保持することも可能である。
【００１９】次に、図３、図４、図５、図６は、本発明
の第２、第３、第４、第５の実施の形態に係る可変利得
増幅回路をそれぞれ示すブロック図であり、信号増幅手
段１として演算増幅回路を用いている点がそれぞれの実
施の形態に共通する構成である。図３及び図４にそれぞ
れ示される第２及び第３の実施の形態は、信号増幅手段
１として非反転増幅回路を用いており、図５及び図６に
それぞれ示される第４及び第５の実施の形態は、信号増
幅手段１として反転増幅回路を用いている。また、図３
と図５は演算増幅回路１の負入力端子にオフセット補正
容量４を挿入した例であり、図４と図６は演算増幅回路
１の正入力端子にオフセット補正容量４を挿入した例で
ある。
【００２０】図３ないし図６において、モード切替手段
３である各スイッチ３１及び３２の可動接点の状態はオ
フセット検出モードを選択している状態を示している。
説明の便宜のために、演算増幅回路１の入力換算オフセ
ット電圧をＶoff として図中に示した。このように演算
増幅回路１の負入力端子にフィードバックがかかる構成
にすると、演算増幅回路１は２つの入力端子の電位差が
小さくなるような電圧を出力する。その結果、オフセッ
ト保持容量Ｃoff には入力換算オフセット電圧Ｖoff が
かかる。このとき、利得制御手段２としての可変減衰回
路２０の減衰量を可能な限り小さくする方が、オフセッ
ト保持手段４としての保持容量Ｃoff に充電される電圧
の誤差が少なくなる。この状態から各スイッチ３１及び
３２を反転させると、オフセット保持容量４は演算増幅
回路１の負側入力端子に直列に接続されているので、可
変減衰回路２０の出力である帰還信号がオフセット保持
容量４を介して演算増幅回路１に入力される。その結
果、図３と図５の可変利得増幅回路においては、負入力
端子に入力換算オフセット電圧だけシフトした信号が入
力され、また正入力端子にも入力信号、もしくは基準電
位からＶoff だけシフトされた電圧が入力されるので、
演算増幅回路１の出力からは直流オフセット分がキャン
セルされる。また、図４及び図６の可変利得増幅回路に
おいては、保持容量Ｃoff が入力換算オフセット電圧Ｖ
off に直列に接続されているので、保持容量によりオフ
セット電圧が打ち消されることになる。
【００２１】なお、可変減衰回路２０の具体的な構成
は、後述する図９ないし図１２において説明するが、そ
の際の便宜のために出力端子７側の端子をａ、接地側の
端子をｂ、そして演算増幅回路１の負側入力端子側の端
子をｃとしておく。
【００２２】図７は、この発明に係る可変利得増幅回路
の異なる基本概念を示すブロック図であり、演算増幅回
路１を用いる図３ないし図６の実施の形態と図８の第６
の実施の形態との総括的な概念図である。図７におい
て、演算増幅回路１の出力は利得制御手段２に帰還され
ている。
【００２３】図８は、本発明に係る可変利得増幅回路の
第６の実施の形態を示すブロック図であり、図９は図８
の可変減衰回路２０の具体的な回路例を示す回路図であ
る。図８において、モード選択手段３を構成する各スイ
ッチ３６及び３７は利得増幅モードを示している。オフ
セット保持手段４の保持容量Ｃoff の電極における寄生
容量Ｃｐは、図９に示される可変減衰回路２０における
抵抗Ｒ２とＲ３の直列回路に並列に接続されることにな
り、周波数が高くなると寄生容量Ｃｐに電流が流れる。
このため、図１１又は図１２に示すように、抵抗だけか
らなる可変減衰回路を用いた場合には高い周波数で位相
が回転し、また抵抗の値によって決定している利得から
ずれてしまう。演算増幅回路の周波数特性によっては、
これが発振の原因となる場合もある。図９及び図１０に
示すように、抵抗回路と容量回路とを並列に接続するこ
とにより、減衰量や位相の変動を抑えることができる。
この場合、抵抗の比と容量の逆数の比が等しくできれば
平坦な周波数特性を得ることができる。寄生容量Ｃｐの
値を正確に見積もるのは困難であることから平坦な周波
数特性を得ることは難しいが、可変減衰回路に容量素子
を付加することにより、減衰量や位相の変動を少なくで
きるので、回路が不安定になって発振する虞れを無くす
ことができる。
【００２４】図１０は、寄生容量の影響を小さくするた
めの可変減衰回路２０の別の具体的回路例を示す回路図
である。大きな減衰量を取りたい場合は図９に比べ図１
０の回路の方が素子感度が小さく、誤差を小さくでき
る。
【００２５】図１１及び図１２は、図８の可変減衰回路
２０の更に別の具体的回路例をそれぞれ示す回路図であ
る。図１１は、端子ａ及びｂ間に直列接続された抵抗Ｒ
１，Ｒ２，Ｒ３と、端子ａと抵抗Ｒ１との接続点と端子
ｃとの間に設けられるスイッチＳＷ１と、このスイッチ
ＳＷ１に並列でかつと抵抗Ｒ１及びＲ２の接続点並びに
抵抗Ｒ２及びＲ３の接続点と端子ｃとの間にそれぞれ接
続されるスイッチＳＷ２及びＳＷ３と、を備える回路を
示している。また、図１２は、端子ａ及びｂ間に直列接
続された抵抗Ｒ１及びＲ２と、端子ａ及びｃ間に直列に
設けられたスイッチＳＷ１及び抵抗Ｒ３と、この直列体
に並列に設けられるスイッチＳＷ２及び抵抗Ｒ４並びに
スイッチＳＷ３及び抵抗Ｒ５の直列体と、スイッチＳＷ
３に並列に設けられるスイッチＳＷ４と、それぞれの直
列体の接続点に並列に接続されている抵抗Ｒ６，Ｒ７，
Ｒ８と、を備える回路を示している。
【００２６】上記それぞれの構成において、図１１及び
図１２の回路の端子ａ及びｃの間の電位差の一定の割合
の電位が、端子ｂ及びｃ間に発生する。この割合を複数
のスイッチの開閉により選択して可変減衰回路として機
能している。
【００２７】次に、以上の構成を備える可変利得増幅回
路におけるオフセット制御方法に関する第７の実施の形
態について、図１３に示すフローチャートに従い説明す
る。このオフセット制御方法に係る第７の実施の形態を
適用する可変利得増幅回路の具体的な構成は第１ないし
第６の実施の形態に示されているもののうち何れの回路
構成であっても良い。
【００２８】図１３において、ステップＳＴ１では電源
投入後であるか否かと、回路がオフセット検出モードで
あるか否かが判断される。この判断ステップＳＴ１にお
いて２つの条件が成立しているものと判断された場合に
は、ステップＳＴ２において信号増幅手段のオフセット
量が最適なものとなるように信号増幅手段の利得が制御
される。ステップＳＴ３においては、オフセット量が最
適なものとなるように利得が制御されている状態で、オ
フセット保持手段が信号増幅手段のオフセット量を検出
してこの値を保持する。
【００２９】次に、ステップＳＴ４において、可変利得
増幅回路のモードがオフセット検出モードから信号増幅
モードに切替えられたか否かが判断される。モードの切
替がなされず依然としてオフセット検出モードである場
合にはステップＳＴ２及びステップＳＴ３の動作が繰り
返され、モードが信号増幅モードに切り替わっているも
のと判断された場合には、次のステップＳＴ５において
入力信号の振幅に応じて利得を制御する。ステップＳＴ
６では、制御された利得に応じて入力信号を増幅して、
例えばアナログ／ディジタル（Ａ／Ｄ）コンバータ等の
後段の回路に供給される。
【００３０】次に、上記構成を有し、かつ、上記ステッ
プにより動作する本発明に係る可変利得増幅回路を備え
る無線受信機について、図１４ないし図２６を参照しな
がら詳細に説明する。
【００３１】図１４は、本発明に係る可変利得増幅回路
を備える無線受信機についての基本概念を示すブロック
図である。図において無線受信機１０は、アンテナ１１
を介して無線周波数信号を増幅する無線周波数増幅回路
１２と、入力信号を供給するか否かを選択する信号供給
選択回路１３と、局部信号発振回路１４より供給される
局部信号と信号供給選択回路１３を介して供給される入
力信号とを混合する周波数混合回路１５と、図１ないし
図１２に開示されたような構成を備える可変利得増幅回
路１６と、無線受信機１０の出力を送出する出力端子１
７と、を備えている。
【００３２】この発明に係る可変利得増幅回路を備える
無線受信機の具体例の１つとして直接変換（ダイレクト
コンバーション−Direct Conversion −）受信方式を用
いた受信機がある。
【００３３】この直接変換受信方式を用いた受信機の動
作について説明すると、この受信機はアンテナ部を介し
て受信された無線周波数信号の周波数とほぼ等しい周波
数の局部発信信号に基づき、その受信信号を周波数変換
することにより得られる基底帯域信号を復調して受信デ
ータを出力するものである。
【００３４】詳細に説明すると、アンテナ部で受信され
た高周波信号は高周波信号処理部により増幅され、高周
波フィルタで不要周波数成分を除去した後、２チャンネ
ルに分けられる。周波数変換部では局部発信器からの前
記受信高周波信号とほぼ等しい周波数の基準信号を用い
て周波数変換される。特に直交復調においては、周波数
変換部、信号処理部をＩチャネル、Ｑチャネルと２系統
準備し、局部発信器の出力信号をπ／２移相器を用いて
互いにπ／２シフトした第１、第２の基準信号Ｓ１，Ｓ
２を用いて、それぞれのチャネルの周波数変換部で周波
数変換を行なう。周波数変換された基底周波数信号は、
それぞれ基底周波数信号処理部において信号処理され
る。具体的には、図示されない低域通過フィルタにより
不要な高周波成分を除去した後、Ａ／Ｄ変換部によりデ
ジタル信号に変換される。その後、出力部により遅延検
波方式等の直交検波方式を用いてデジタル復調した後、
音声、画像等の情報信号が再生される。
【００３５】次に、図１５及び図１６を参照しながら、
直接変換方式の具体例としてのこの発明の第８及び第９
の実施の形態に係る無線受信機について説明する。図１
５において、第８の実施の形態に係る無線受信機４０Ａ
はアンテナ１１を介して入力された無線周波数信号を帯
域濾波するＢＰＦ４１と、その出力に含まれる高周波成
分を増幅する高周波増幅器５５と、局部信号を発振する
局部発信器５６と、局部信号の位相を９０度偏倚させる
９０度移相器５７と、高周波増幅器５５の出力と９０度
移相器５７の出力とに基づいて周波数を混合する周波数
混合器４３及び４７と、それぞれの混合機の出力の低周
波成分をそれぞれ通過させる低域通過フィルタ（Low-Pa
ss Filter―ＬＰＦ―）５８及び５９と、ＬＰＦ５８及
び５９の出力にそれぞれ基づいてオフセット補正を行な
いつつ信号出力を増幅する第１及び第２の可変利得増幅
回路１６Ａ及び１６Ｂと、より構成されている。この無
線受信機４０Ａには、それぞれの増幅回路１６Ａ及び１
６Ｂのアナログ出力をディジタル信号に変換するＡ／Ｄ
コンバータ５１Ａ及び５１Ｂと、コンバータ５１Ａ及び
５１Ｂの出力をディジタル信号処理するディジタル信号
処理回路５２と、スピーカ５３と、表示装置５４と、を
備えるディジタル信号処理部５０が接続されている。
【００３６】図１６において、第９の実施の形態に係る
無線受信機４０Ｂは、第８の実施の形態に係る無線受信
機４０Ａと比べて以下の構成が異なっている。すなわ
ち、第１及び第２可変利得増幅回路１６Ａ及び１６Ｂの
それぞれが、オフセット補正可変増幅手段６１及び６２
と、６３及び６４の並列接続された１対の構成になって
いる点で異なる。この更に詳細な構成が図１７に示され
ている。
【００３７】図１７は本発明の第１０の実施の形態に係
る可変利得増幅回路である。図５ないし図１２のように
構成された可変利得増幅回路を単独で受信機に用いる
と、オフセット検出モードの期間は受信できない。一方
でオフセット保持容量はスイッチの漏れ電流などによっ
て次第に放電してしまうので、一定時間経過すると再充
電する必要がある。そこで２つの可変利得増幅回路を用
い、交互に利得モードにすることによって、連続受信が
可能になる。
【００３８】図１７において、可変利得増幅回路１６Ａ
（１６Ｂ）は、入力端子６１を介して入力された信号を
それぞれ受け入れるオフセット補正可変利得増幅手段６
２及び６３と、この増幅手段６２及び６３のモードをオ
フセット検出モードと信号増幅モードとの間で切替え制
御するモード切替制御回路６４と、オフセット補正可変
利得増幅手段６２及び６３が検出モードにあるときに可
動端子を開き、動作モードにあるときに端子を閉とする
スイッチ６５及び６６と、動作モードにある側の増幅手
段６２又は６３のオフセット補正がされた増幅出力を後
段の回路に供給する出力端子６７と、を備えている。モ
ード切替制御回路６４は、増幅手段６２及びスイッチ６
５が動作状態で増幅手段６３及びスイッチ６６が検出状
態である第１のモードＭ１と、その逆の動作状態である
第２のモードＭ２と、の間で切り替え動作を行なう。し
たがって、図１７に示されている状態は、第１のモード
Ｍ１であり、オフセット補正可変利得増幅手段６２及び
スイッチ６５側の信号経路がオンとなり、増幅手段６３
及びスイッチ６６がオフセット検出モードとなってい
る。
【００３９】図１８は本発明の第１１の実施の形態に係
る可変利得増幅回路を示している。時分割多重通信方式
においては、通信を始める前には長時間の連続受信をし
て間欠的に発せられる信号を待ち受ける必要がある。例
えば、ディジタルコードレス電話における信号受信の場
合、図１９に示すように、通話時には５／1000秒（５ms
ec）毎に６２５／1000000 秒（μsec)秒の長さのフレー
ムにより構成される信号を受信する。受信機は直前のフ
レームを受信しているので、時間を計ることによって次
のフレームが始まる直前にオフセット検出モードから、
信号増幅モードに切り替えることができる。したがっ
て、信号増幅モードは６２５μsec （マイクロ秒）より
僅かに長い間維持するだけでよい。ところが、受信機の
電源投入直後には受信すべき信号がいつ始まるのか分か
らないので、長い時間連続受信して初めの信号を受信す
る必要がある。ディジタルコードレス電話の場合、親機
から送信される制御信号のフレームは最大で１５０ミリ
秒（msec）間隔になる。電源投入直後の受信機には、フ
レームの開始直前であるか、終了直後であるか判断でき
ないので、最初の信号を検出するまで受信を続ける必要
がある。しかし、信号の有無を判定するだけなら通話時
のようにエラーレートは問題にはならない。したがっ
て、全信号成分を正確に増幅する必要はなく、信号成分
の一部を捕らえることができればよい。
【００４０】特にフレームの始めには、図１９に示すよ
うに、クロック同期を取るための同期信号が含まれてい
るので、クロック同期信号の周波数成分を増幅できる増
幅回路であればよい。そこで直流オフセットを増幅しな
い高域通過特性、もしくは帯域通過特性の増幅回路によ
り無線信号を受信する体勢を整え、信号を検出した後、
オフセットを補正した平坦な周波数特性の増幅回路に切
り替えることで、オフセットの影響を受けない受信機を
構成できる。
【００４１】次に、本発明に係る可変利得増幅回路を備
える無線受信機で、図１８に於いて説明した時分割多重
通信に受信時の電源投入直後、受信信号に含まれている
同期信号を受信するまでのシーケンスについて説明す
る。
【００４２】図２０は無線受信方法の制御シーケンスを
示すフローチャートである。通常、受信機は親局から送
信されてくる同期信号を受信してから、システムとのク
ロック、フレーム同期を取る。従って、無線受信機では
電源投入直後はシステムとの同期が取れていないため、
受信信号がどの時間に到来するかを知ることが出来な
い。そこで、まず、受信信号の到来を知る必要がある。
まず、電源投入直後は可変利得増幅手段１６Ａ、１６Ｂ
は、帯域通過特性固定利得増幅手段６８が使用される状
態に設定され、到来信号待ちの受信状態となっている
（ＳＴ１７）。ここで帯域通過特性固定利得増幅手段６
８の利得は、信号が到来した場合には、後段のＡ／Ｄコ
ンバータ５１Ａがオーバーフローし、受信機の熱雑音で
はＡ／Ｄコンバータ５１Ａがオーバーフローしない様な
利得に設定されている。親局からの信号が到来すると、
帯域通過特性固定利得増幅手段６８の利得によって、受
信信号が増幅され、帯域通過特性固定利得増幅手段６８
の後段のＡ／Ｄコンバータ５１Ａがオーバーフローす
る。従って、このＡ／Ｄコンバータ５１Ａのオーバーフ
ローによって、受信機は親局からの信号の到来を知るこ
とになる（ＳＴ１８）。
【００４３】Ａ／Ｄコンバータ５１Ａがオーバーフロー
すると、可変利得増幅手段１６Ａ、１６Ｂは帯域通過特
性固定利得増幅手段６８からオフセット補正可変利得増
幅手段６２に切り替わり、オフセット補正可変利得増幅
手段６２の利得は最大利得に設定される。ここで、この
オフセット補正可変利得増幅手段６２の利得は、帯域通
過特性固定利得増幅手段６８の利得よりも低めに設定さ
れる。さらにタイマーが０にリセットされる（以上ＳＴ
１９）。到来した受信信号は、オフセット補正可変利得
増幅手段６２で増幅され、Ａ／Ｄコンバータ５１Ａでサ
ンプリングされて受信レベルが検出される（ＳＴ２
０）。ここで、所望の同期信号が検出できれば、シーケ
ンスは終了し、通話状態に入る（ＳＴ２１）。
【００４４】また、Ａ／Ｄコンバータ５１Ａがオーバー
フローした後（ＳＴ１８）、所定の時間が経過しても同
期信号が検出出来ない場合には（ＳＴ２２）、Ａ／Ｄコ
ンバータ５１Ａのオーバーフロー（ＳＴ１８）が誤検出
であったものとして、ＳＴ１７に戻り、再度到来信号持
ちの状態となる。ＳＴ２３では、オフセット補正可変利
得増幅手段６２で増幅した信号によってＡ／Ｄコンバー
タ５１Ａがオーバーフローするかどうかを検出する。こ
こで、もしＡ／Ｄコンバータ５１Ａがオーバーフローし
た場合には、オフセット補正可変利得増幅手段６２の利
得が高すぎるので、利得を所定の段数下げて再度受信信
号を増幅し受信する（ＳＴ２０）。尚、ＳＴ２７におけ
るオフセット補正可変利得増幅手段６２の利得を下げる
所定の段数は、段数が多いほど、早くＡ／Ｄコンバータ
５１Ａで生じるオーバーフロー（ＳＴ２３）を無くし、
本制御フローを収束させることができる。しかし、極端
に段数を下げ過ぎると、オフセット補正可変利得増幅手
段６２の利得が小さくなり過ぎ、ＳＴ２４での信号入力
レベルの検出時に検出誤差が多くなる。
【００４５】次にＳＴ２３でＡ／Ｄコンバータ５１Ａが
オーバーフローしない場合には、ＳＴ２４に進み、現在
設定されている利得で受信信号の最大レベルを検出す
る。この検出は、後のＳＴ２６でオフセット補正可変利
得増幅手段６２の利得を設定するためのものである。Ｓ
Ｔ２５では、Ａ／Ｄコンバータ５１Ａがオーバーフロー
が検出されなくなった時間が所定時間続いたかどうかが
判定される。これは、オフセット補正可変利得増幅手段
６２の利得が受信信号レベルに対して最適なものになっ
ているか否かを判定するためのステップである。すなわ
ち、この段階でＳＴ２３のＡ／Ｄコンバータ５１Ａがオ
ーバーフローが検出されなければ、オフセット補正可変
利得増幅手段６２の利得が最適な値に設定されているも
のとしてＳＴ２６に進み、最終的に利得を設定して、再
度受信信号をサンプリングする（ＳＴ２０）。また、Ｓ
Ｔ２５でＡ／Ｄコンバータ５１Ａがオーバーフローが検
出された場合には、現在設定されている利得で、再度受
信信号をサンプリングする動作に戻る（ＳＴ２９）。
【００４６】以上のシーケンスにより、オフセット補正
可変利得増幅手段６２の利得が最適値に設定され、ＳＴ
２１で受信信号に含まれている同期信号が検出できたこ
とを確認すると制御シーケンスは終了する。
【００４７】本シーケンスによれば、電源投入時にも受
信信号レベルに対応して可変利得増幅手段１６に最適な
利得を設定し、同期信号検出及びその後続の情報信号部
分の受信を良好に行なうことができる。
【００４８】図２１はスーパーヘテロダイン受信方式を
用いた第１２の実施の形態に係る受信機４０の構成を示
す図である。アンテナ部１１を介して受信された信号か
ら、高周波信号処理部で所望の周波数帯域の信号成分を
選択し、増幅して、第１周波数変換部で周波数変換を行
ない第１中間周波数信号を出力する。更に第２中間周波
数信号処理部で信号の不要周波数成分を除去し、増幅し
た後、第２中間周波数変換部で第２中間周波数信号に周
波数変換する。第２中間周波数信号は第２中間周波数処
理部においては、不要な周波数成分を除去し信号増幅し
た後、出力部において、デジタル信号処理を行なうこと
により音声、画像等の情報を出力する。
【００４９】この発明に係る可変利得増幅回路を備える
無線受信機の具体例としての第１２の実施の形態による
無線受信機を図２１を参照しながら説明する。図２１は
ダブルスーパー（Double Super) 方式による無線受信機
に本発明に係る可変利得増幅回路を組み込んだ構成を示
している。図２１において無線受信機４０は、アンテナ
１１に接続される帯域通過フィルタ（Band Pass Filter
―ＢＰＦ―）４１と、このＢＰＦ４１の信号出力と第１
局部発振回路の局部信号とを混合する周波数混合回路４
３と、ＢＰＦ４４と、第１中間周波増幅回路４５と、第
２局部発振回路４６と第１中間周波増幅回路４５との出
力を混合する第２周波数混合回路４７と、ＢＰＦ４８
と、第２中間周波増幅回路４９と、可変利得増幅回路１
６と、を備えている。この無線受信機４０の後段には、
信号処理部５０が設けられており、この信号処理部５０
はアナログ信号をディジタル信号に変換するＡ／Ｄコン
バータ５１と、変換されたディジタル信号に復調乃至は
復号等の処理を行ない所望の信号を得るディジタル信号
処理回路５２と、このディジタル信号処理回路５２の出
力に基づいて音声情報を出力するスピーカ５３と、文字
情報又は画像情報を出力表示する表示部５４と、を備え
ている。
【００５０】このような構成を備える図２１に示される
無線受信機は、可変利得増幅回路１６がオフセット検出
モードである場合には、周波数混合回路４３及び４７へ
の無線周波数又は中間周波数信号の供給が遮断され、信
号入力を遮断された周波数混合回路４３又は４７から可
変利得増幅回路１６に至る信号経路で発生する直流オフ
セットを回路１６に設けられたオフセット保持手段が保
持する。
【００５１】図２２、図２３は帯域通過特性を有する増
幅回路の例である。演算増幅回路１が理想演算増幅回路
であれば、図２２、図２３の回路は高域通過特性となる
が、実際の演算増幅回路は低域通過特性を有するので全
体としては帯域通過特性となる。
【００５２】図２４は本発明の第１３の実施の形態に係
る可変利得増幅回路を備える無線受信機を示している。
入力端子６１を介して供給される無線信号と局部発振信
号とを混合する周波数混合回路７１の出力を入力し必要
な周波数の信号のみを取り出し、適当なレベルに増幅す
る機能を有する受信機７０の一部である。図示の状態は
オフセット検出モードを示している。能動素子を用いて
構成されたアクティブ低域通過フィルタ７４は増幅回路
１と同様に出力にオフセットが現われる。図示のように
周波数混合回路７１からの入力をスイッチ７２により遮
断することによってオフセット保持容量にはフィルタ７
４の出力オフセット電圧と演算増幅回路１の入力換算オ
フセット電圧の和が充電される。利得増幅モードにおい
てはフィルタ７４と演算増幅回路１の両方のオフセット
を補正した信号を得ることができる。なお。符号７３及
び７５もスイッチである。
【００５３】図２５は本発明の第１４の実施の形態に係
る可変利得増幅回路を備える無線受信機を示している。
オフセット検出モードにおいて周波数混合回路７１の入
力をスイッチ７２により遮断することで、周波数混合回
路７１の出力オフセットと低域通過フィルタ７４のオフ
セットと演算増幅回路１の入力換算オフセットを補正す
ることができる。
【００５４】図２６は本発明の第１５の実施の形態に係
る可変利得増幅回路を備える無線受信機を示している。
前述のとおり、時分割多重方式においては、受信機の電
源投入直後などに、長時間信号待ち受け状態を維持する
必要があるため、信号検出用の帯域通過フィルタ（ＢＰ
Ｆ）８１と固定利得増幅回路８２を用いる。図の各スイ
ッチ８３及び８４は、待ち受け状態を示しており、可変
利得増幅回路８０はオフセット検出モードである。帯域
通過フィルタ８１は隣接するチャネルの信号を抑圧し、
オフセットを含む直流は通さず、かつ、クロック同期信
号を通過させる特性である。信号を検出した後、各スイ
ッチ８３及び８４を切り替えてオフセットを補正した低
域通過フィルタ７４と可変利得を増幅する演算増幅回路
１を用いて信号を受信する。
【００５５】次に、上記の基本的な構成を有する可変利
得増幅回路を備える無線受信機における無線受信方法に
ついて、図２７に従い詳細に説明する。図２７は本発明
の第１６の実施の形態に係る無線受信方法を示すフロー
チャートである。同図におけるステップＳＴ１１におい
て、上記何れかの構成を有する無線受信機が通信状態に
あるか否かが判断される。ステップＳＴ１１における判
断の結果、無線受信機が無線信号を受信していない状態
であるものと判断された場合、ステップＳＴ１２におい
て、可変利得増幅回路のモード選択手段がオフセット検
出モードを選択する。その後、ステップＳＴ１３におい
て、オフセット保持手段が信号経路における直流オフセ
ットを保持する。
【００５６】ステップＳＴ１１において無線受信機が信
号を受信しているものと判断された場合には、ステップ
ＳＴ１４において、モード選択手段が増幅モードを選択
し、ステップＳＴ１５において信号増幅手段がオフセッ
ト補正された増幅信号を出力する。その後、ステップＳ
Ｔ１６において、通信が終了したか否かが判断され、通
信が終了していないものと判断された場合にはステップ
ＳＴ１１以降の動作を繰り返すことになる。通信が終了
したものと判断された場合には、無線受信方法の処理ス
テップが終了することになる。
【００５７】
【発明の効果】本発明によれば、直流オフセットが補正
された可変利得増幅回路を実現することができる。ま
た、この可変利得増幅回路を無線受信機に用いると、周
波数変換回路やチャンネル選択フィルタで発生するオフ
セットも含めて直流オフセットを補正した信号を得るこ
とができ、無線受信機に信号遮断手段を設けることによ
り周波数混合回路やフィルタなどで発生するオフセット
も可変利得増幅回路の入力換算オフセットと同時に補正
することができる。
【００５８】さらに、時分割多重方式に適用される無線
受信機の場合は、受信信号を待ち受ける際に、帯域通過
特性の増幅回路を用い、信号を検出した後にオフセット
を補正した可変利得増幅回路を用いることで、長時間の
待ち受けのためにオフセット保持容量が放電してしまう
事態を避けることができる。
【図面の簡単な説明】
【図１】本発明に係る可変利得増幅回路の基本概念を示
す構成図。
【図２】本発明の第１の実施の形態に係る可変利得増幅
回路の概略構成を示すブロック構成図。
【図３】本発明の第２の実施の形態に係る可変利得増幅
回路の構成図。
【図４】本発明の第３の実施の形態に係る可変利得増幅
回路の構成図。
【図５】本発明の第４の実施の形態に係る可変利得増幅
回路の構成図。
【図６】本発明の第５の実施の形態に係る可変利得増幅
回路の構成図。
【図７】本発明に係る可変利得増幅回路の異なる基本概
念を示す構成図。
【図８】本発明の第６の実施の形態に係る可変利得増幅
回路を示す構成図。
【図９】本発明の第６の実施の形態に係る可変利得増幅
回路に適用される可変減衰回路の第１の具体例を示す回
路図。
【図１０】本発明の可変利得増幅回路に適用される可変
減衰回路の第２の具体例を示す回路図。
【図１１】本発明の可変利得増幅回路に適用される可変
減衰回路の愛３の具体例を示す回路図。
【図１２】本発明の可変利得減衰回路に適用される可変
減衰回路の第４の具体例を示す回路図。
【図１３】本発明の第７の実施の形態に係る可変利得増
幅回路におけるオフセット制御方法を示すフローチャー
ト。
【図１４】本発明に係る可変利得増幅回路を備える無線
受信機の基本概念を示すブロック図。
【図１５】本発明の第８の実施の形態に係る受信機の全
体構成を示すブロック図。
【図１６】本発明の第９の実施の形態に係る受信機の全
体構成を示すブロック図。
【図１７】本発明の第１０の実施の形態に係る無線受信
機の要部を示すブロック図。
【図１８】本発明の第１１の実施の形態に係る無線受信
機の要部を示すブロック図。
【図１９】図１８の無線受信機で受信される信号のフレ
ーム構成を示す図。
【図２０】図１８の無線受信機における時分割多重通信
の受信シーケンスを示すフローチャート。
【図２１】本発明の第１２の実施の形態に係る受信機の
全体構成を示すブロック図。
【図２２】本発明に係る無線受信機における帯域通過特
性を有する可変利得増幅回路の構成例を示すブロック
図。
【図２３】本発明に係る無線受信機における帯域通過特
性を有する可変利得増幅回路の異なる構成例を示すブロ
ック図。
【図２４】本発明の第１３の実施の形態に係る無線受信
機を示すブロック図。
【図２５】本発明の第１４の実施の形態に係る無線受信
機を示すブロック図。
【図２６】本発明の第１５の実施の形態に係る無線受信
機を示すブロック図。
【図２７】本発明に係る可変利得増幅回路を備える無線
受信機における無線受信方法の基本概念を説明するため
のフローチャート。
【図２８】従来の可変利得増幅回路を示すブロック図。
【符号の説明】
１ 信号増幅手段 ２ 利得制御手段 ３ モード選択手段 ４ オフセット保持手段 ５ モード切替制御手段 １２ 受信回路 １３ 信号遮断回路 １５，７１ 周波数混合回路 １６，１６Ａ，１６Ｂ，７０ 可変利得増幅回路

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】入力信号を増幅する信号増幅手段と、 前記信号増幅手段の利得を制御する利得制御手段と、 前記入力信号を所定の利得で増幅する信号増幅モードと
    前記信号増幅手段のオフセットを検出するオフセット検
    出モードとを選択するモード選択手段と、 前記信号増幅手段により検出されたオフセットを保持す
    るオフセット保持手段と、 前記オフセット検出モードにおいては前記信号増幅手段
    の入力換算オフセットを前記オフセット保持手段に入力
    させ、前記信号増幅モードにおいては前記信号増幅手段
    に前記オフセット保持手段の出力を減算した信号を入力
    させることにより、前記オフセットを補正するための制
    御信号を発生させるモード切替制御手段と、 を備えることを特徴とする可変利得増幅回路。
  2. 【請求項２】前記信号増幅手段は、正相入力及び逆相入
    力のうちの何れか一方に前記入力信号を入力し、前記利
    得制御手段の出力を何れか他方に入力する演算増幅器に
    より構成されていることを特徴とする請求項１に記載さ
    れた可変利得増幅回路。
  3. 【請求項３】前記利得制御手段は、所望の減衰量を設定
    して前記信号増幅回路の入力に供給する可変減衰回路に
    より構成されていることを特徴とする請求項１に記載さ
    れた可変利得増幅回路。
  4. 【請求項４】入力信号を増幅する信号増幅手段と、前記
    信号増幅手段の利得を制御する利得制御手段と、前記入
    力信号を所定の利得で増幅する信号増幅モードと前記信
    号増幅手段のオフセットを検出するオフセット検出モー
    ドとを選択するモード選択手段と、検出された前記信号
    増幅手段のオフセットを保持するオフセット保持手段
    と、前記オフセット検出モードにおいては前記信号増幅
    手段の入力換算オフセットを前記オフセット保持手段に
    入力させ、前記信号増幅モードにおいては前記信号増幅
    手段に前記オフセット保持手段の出力を減算した信号を
    入力させることにより、前記オフセットを補正するため
    の制御信号を発生させるモード切替制御手段と、を備え
    る可変利得増幅回路におけるオフセット制御方法におい
    て、 電源投入後で、かつ、オフセット検出モードの場合に、
    前記信号増幅手段のオフセット量の検出感度を最適とす
    るように前記利得制御手段の利得を制御するステップ
    と、 前記オフセット量の検出感度が最適となるように制御さ
    れた状態で前記信号増幅手段のオフセット量を検出する
    と共に、このオフセット量を前記オフセット保持手段に
    より保持するステップと、 前記モード選択手段により前記オフセット検出モードか
    ら信号増幅モードに切替えられた後、入力信号の振幅に
    応じて前記利得制御手段の利得を制御するステップと、 前記制御された利得に応じて前記信号増幅手段が前記入
    力信号を増幅して出力するステップと、 を備えることを特徴とする可変利得増幅回路のオフセッ
    ト制御方法。
  5. 【請求項５】無線周波数の入力信号を増幅する無線周波
    数増幅回路と；前記入力信号を供給するか否かを選択す
    る信号供給選択回路と；前記入力信号の周波数を混合す
    る周波数混合回路と；前記入力信号を増幅する信号増幅
    手段と、前記信号増幅手段の利得を制御する利得制御手
    段と、前記入力信号を所定の利得で増幅する信号増幅モ
    ードと信号増幅手段のオフセットを検出するオフセット
    検出モードとを選択するモード選択手段と、検出された
    前記信号増幅手段のオフセットを保持するオフセット保
    持手段と、前記オフセット検出モードにおける前記信号
    増幅手段の入力換算オフセットを前記オフセット保持手
    段に入力し、前記信号増幅モードにおける前記信号増幅
    手段に前記オフセット保持手段の出力を減算した信号を
    入力することにより、オフセットを補正するための制御
    信号を発生させるモード切替制御手段と、を備える可変
    利得増幅回路と；を備え：前記オフセット検出モードに
    おいては、前記信号遮断回路が前記周波数混合回路へ入
    力される前記入力信号を遮断し、前記オフセット保持手
    段が信号入力を遮断された前記周波数混合回路から前記
    可変利得増幅回路までの信号経路で発生する直流オフセ
    ットを保持することを特徴とする可変利得増幅回路を備
    える無線受信機。
  6. 【請求項６】前記可変利得増幅回路は、少なくとも２つ
    設けられ、一方の可変利得増幅回路がオフセット検出モ
    ードで動作しているときには他方の可変利得増幅回路が
    信号増幅モードで動作し、他方の可変利得増幅回路がオ
    フセット検出モードで動作しているときには一方の可変
    利得増幅回路が信号増幅モードで動作することにより、
    前記無線周波数増幅回路が受信した無線周波数信号を連
    続受信することを特徴とする請求項５に記載された可変
    利得増幅回路を備える無線受信機。
  7. 【請求項７】時分割多重無線通信方式に適用されると共
    に、 前記可変利得増幅回路に加えて、電源投入直後に少なく
    ともクロック同期信号の周波数成分を増幅する帯域通過
    特性を有する固定利得増幅回路と、この固定利得増幅回
    路への信号供給と前記可変利得増幅回路への信号供給と
    を切り替える切替回路と、を備え、 前記無線周波数増幅回路が前記無線周波数信号を受信し
    た後所定時間内は、前記固定利得増幅回路が信号を検出
    し、所定時間経過後に切替回路により信号供給を切り替
    えて、前記可変利得増幅回路がオフセットを補正した平
    坦な周波数特性の信号を出力するように構成したことを
    特徴とする請求項５に記載された可変利得増幅回路を備
    える無線受信機。
  8. 【請求項８】無線周波数信号を増幅する無線周波数増幅
    回路と；入力信号を供給するか否かを選択する信号供給
    選択回路と；前記入力信号の周波数を混合する周波数混
    合回路と；前記入力信号を増幅する信号増幅手段と、前
    記信号増幅手段の利得を制御する利得制御手段と、前記
    入力信号を所定の利得で増幅する信号増幅モードと信号
    増幅手段のオフセットを検出するオフセット検出モード
    とを選択するモード選択手段と、検出された前記信号増
    幅手段のオフセットを保持するオフセット保持手段と、
    前記オフセット検出モードにおける前記信号増幅手段の
    入力換算オフセットを前記オフセット保持手段に入力さ
    せ、前記信号増幅モードにおける前記信号増幅手段に前
    記オフセット保持手段の出力を減算した信号を入力させ
    ることにより、オフセットを補正するための制御信号を
    発生させるモード切替制御手段と、を備える可変利得増
    幅回路と；を備え：前記オフセット検出モードにおいて
    は、前記信号供給選択回路が前記入力信号を前記周波数
    混合回路へ供給しないように選択し、前記オフセット保
    持手段が信号入力を供給しないように選択された前記周
    波数混合回路から前記可変利得増幅回路までの信号経路
    で発生する直流オフセットを保持する可変利得増幅回路
    を備える無線受信機における無線受信方法において：前
    記無線受信機が通信を行なっていないときに、前記モー
    ド選択手段により前記オフセット検出モードを選択し
    て、前記オフセット保持手段が前記信号経路で発生する
    直流オフセットを保持するステップと、 前記無線受信機が通信を行なっているときに、前記モー
    ド選択手段により前記増幅モードを選択して前記信号増
    幅手段がオフセット補正された増幅信号を出力するステ
    ップと、 を少なくとも備えることを特徴とする可変利得増幅回路
    を備える無線受信機における無線受信方法。
JP21794895A 1995-08-25 1995-08-25 無線受信機 Expired - Fee Related JP3425277B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21794895A JP3425277B2 (ja) 1995-08-25 1995-08-25 無線受信機
US08/702,154 US5867777A (en) 1995-08-25 1996-08-23 Variable-gain amplifier circuit, offset control method in variable-gain amplifier circuit, radio receiver with variable-gain amplifier circuit, and radio receiving method in radio receiver with variable-gain amplifier
KR1019960035341A KR100207966B1 (ko) 1995-08-25 1996-08-24 가변이득증폭회로, 가변이득증폭회로에 있어서 오프세트 제어방 법, 가변이득증폭회로를 구비하는 무선수신기 및, 가변이득증폭 회로를 구비하는 무선수신기에 있어서 무선수신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21794895A JP3425277B2 (ja) 1995-08-25 1995-08-25 無線受信機

Publications (2)

Publication Number Publication Date
JPH0964666A true JPH0964666A (ja) 1997-03-07
JP3425277B2 JP3425277B2 (ja) 2003-07-14

Family

ID=16712224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21794895A Expired - Fee Related JP3425277B2 (ja) 1995-08-25 1995-08-25 無線受信機

Country Status (3)

Country Link
US (1) US5867777A (ja)
JP (1) JP3425277B2 (ja)
KR (1) KR100207966B1 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536585B1 (ko) * 1999-01-06 2005-12-14 삼성전자주식회사 통신 시스템의 오프-셋 보정 회로
JP2006135528A (ja) * 2004-11-04 2006-05-25 Nec Network & Sensor Systems Ltd 電力増幅器および電力増幅方法
KR100690792B1 (ko) * 2005-01-14 2007-03-09 엘지전자 주식회사 이동 통신 단말기의 파워 앰프 모듈 제어 장치
JP2007116493A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd オフセットキャンセル装置
US7233206B2 (en) 2002-06-06 2007-06-19 Renesas Technology Corp. Semiconductor integrated circuit device and wireless communication system
US7420410B2 (en) 2005-06-15 2008-09-02 Nec Electronics Corporation Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus
JP2008268473A (ja) * 2007-04-19 2008-11-06 Oki Electric Ind Co Ltd オフセットキャンセル装置、ｉｃチップ、及び駆動ｉｃ
JP2008278031A (ja) * 2007-04-26 2008-11-13 Advantest Corp 差動出力装置および任意波形発生装置
CN100444517C (zh) * 2004-10-19 2008-12-17 联发科技股份有限公司 直流偏移校正装置
US7554376B2 (en) 2003-07-14 2009-06-30 Yamaha Corporation Offset correcting method, offset correcting circuit, and electronic volume
JP2010114877A (ja) * 2008-10-06 2010-05-20 Panasonic Corp 演算増幅回路及び表示装置
JP2012134627A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 電力増幅器
JP2015002470A (ja) * 2013-06-17 2015-01-05 セイコーＮｐｃ株式会社 信号検出回路
WO2016113819A1 (ja) * 2015-01-14 2016-07-21 株式会社ソシオネクスト Ａｇｃ回路および無線受信機
WO2022124220A1 (ja) * 2020-12-11 2022-06-16 日置電機株式会社 増幅回路及び測定装置

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180682B2 (ja) * 1996-09-19 2001-06-25 日本電気株式会社 受信機
JP2993443B2 (ja) * 1996-10-31 1999-12-20 日本電気株式会社 通信装置
US6118829A (en) * 1997-10-01 2000-09-12 Integration Associates, Inc. Apparatus and method for automatic mode selection in a communications receiver
DE19904376A1 (de) * 1999-02-03 2000-08-17 Siemens Ag Verfahren und Schaltung zur Kompensationssteuerung von Offsetspannungen einer in einem Schaltungsbaustein integrierten Funkempfangsschaltung
US6316992B1 (en) 1999-07-29 2001-11-13 Tripath Technology, Inc. DC offset calibration for a digital switching amplifier
JP2001077767A (ja) * 1999-09-01 2001-03-23 Matsushita Electric Ind Co Ltd 受信装置及び基地局装置及び無線通信システム
US6826388B1 (en) 1999-11-15 2004-11-30 Renesas Technology Corp. Mobile communication apparatus including dividers in transmitter and receiver
JP3748371B2 (ja) 2000-09-14 2006-02-22 株式会社東芝 指数変換回路及びこれを用いた可変利得回路
JP3489621B2 (ja) * 2000-09-28 2004-01-26 日本電気株式会社 ダイレクトコンバージョン受信機のベースバンド回路
JP3585822B2 (ja) 2000-09-28 2004-11-04 株式会社東芝 可変利得増幅器を用いた無線通信装置
US6657487B2 (en) 2001-02-05 2003-12-02 Em(Us) Design, Inc Photodetector preamplifier circuit having a rotating input stage
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
AU2002252696A1 (en) 2001-04-24 2002-11-05 Tripath Technology Inc. An improved dc offset self-calibration system for a digital switching amplifier
US6690232B2 (en) 2001-09-27 2004-02-10 Kabushiki Kaisha Toshiba Variable gain amplifier
KR100468355B1 (ko) * 2002-11-25 2005-01-27 인티그런트 테크놀로지즈(주) 가변 이득 증폭기의 이득 파형의 기울기 및 오프셋 제어회로
US7026866B2 (en) * 2003-03-28 2006-04-11 Tripath Technology, Inc. DC offset self-calibration system for a switching amplifier
US7403760B1 (en) * 2003-12-31 2008-07-22 Conexant Systems, Inc. DC offset correction for direct-conversion receiver
KR101034621B1 (ko) 2004-08-10 2011-05-12 엘지전자 주식회사 다중밴드 이동통신 단말기
TWI261444B (en) * 2004-10-08 2006-09-01 Mediatek Inc DC offset calibration apparatus
US7142047B2 (en) * 2004-11-29 2006-11-28 Tripath Technology, Inc. Offset cancellation in a switching amplifier
KR100698332B1 (ko) * 2005-02-04 2007-03-23 삼성전자주식회사 이득제어 증폭기
US7386280B2 (en) * 2005-09-20 2008-06-10 Broadcom Corporation Gain insensitive high-pass VGA
WO2007142568A1 (en) * 2006-06-09 2007-12-13 Telefonaktiebolaget Lm Ericsson (Publ) High efficiency linear power amplifiers with load compensation
KR100818499B1 (ko) * 2006-10-31 2008-03-31 삼성전기주식회사 선형성이 향상된 무선 수신기
US7668526B2 (en) * 2007-01-16 2010-02-23 Harris Corporation Frequency mixer using current feedback amplifiers
US7711342B2 (en) * 2007-02-27 2010-05-04 Pine Valley Investments, Inc. Signal adjustment techniques
EP1995874B1 (en) * 2007-05-17 2010-02-03 Denso Corporation A/D converter circuit and A/D conversion method
JP5075605B2 (ja) * 2007-12-13 2012-11-21 株式会社東芝 受信装置
US7656227B1 (en) 2008-02-26 2010-02-02 Pmc-Sierra, Inc. Techniques to control amplifier gain over process, voltage, and/or temperature (PVT) variations
US8515366B2 (en) * 2011-07-07 2013-08-20 Provigent Ltd. Accurate transmit power measurement
KR101369147B1 (ko) * 2012-08-22 2014-03-06 (주)위더스비젼 오피 앰프의 구동 오프셋 제거 장치
US9264093B1 (en) * 2013-05-15 2016-02-16 Juniper Networks, Inc. Apparatus and method for bypassing amplifiers used to amplify signals received by wireless communication systems
US11018630B2 (en) 2019-06-03 2021-05-25 Hamilton Sunstrand Corporation Disabled mode error reduction for high-voltage bilateral operational amplifier current source
CN112713868B (zh) * 2021-01-07 2023-09-22 湖北华中电力科技开发有限责任公司 一种网络监管系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404525A (en) * 1981-03-03 1983-09-13 American Microsystems, Inc. Switched capacitor gain stage with offset and switch feedthrough cancellation scheme
US4479253A (en) * 1982-01-18 1984-10-23 Rca Corporation Phaselock receiver with input signal measuring capability
US4565971A (en) * 1985-01-28 1986-01-21 Motorola, Inc. Parasitic insensitive auto-zeroed operational amplifier
US5124663A (en) * 1991-03-04 1992-06-23 Motorola, Inc. Offset compensation CMOS operational amplifier
US5264804A (en) * 1992-02-05 1993-11-23 Kabushiki Kaisha Toshiba Lowpass filter with improved D.C. offset performance
JP2948054B2 (ja) * 1993-05-21 1999-09-13 アルプス電気株式会社 送受信機

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536585B1 (ko) * 1999-01-06 2005-12-14 삼성전자주식회사 통신 시스템의 오프-셋 보정 회로
US7233206B2 (en) 2002-06-06 2007-06-19 Renesas Technology Corp. Semiconductor integrated circuit device and wireless communication system
US7554376B2 (en) 2003-07-14 2009-06-30 Yamaha Corporation Offset correcting method, offset correcting circuit, and electronic volume
CN100444517C (zh) * 2004-10-19 2008-12-17 联发科技股份有限公司 直流偏移校正装置
JP4572103B2 (ja) * 2004-11-04 2010-10-27 Ｎｅｃネットワーク・センサ株式会社 電力増幅器および電力増幅方法
JP2006135528A (ja) * 2004-11-04 2006-05-25 Nec Network & Sensor Systems Ltd 電力増幅器および電力増幅方法
KR100690792B1 (ko) * 2005-01-14 2007-03-09 엘지전자 주식회사 이동 통신 단말기의 파워 앰프 모듈 제어 장치
US7420410B2 (en) 2005-06-15 2008-09-02 Nec Electronics Corporation Variable gain amplifier circuit, method of correcting DC offset of the variable gain amplifying circuit, and radio receiving apparatus
JP2007116493A (ja) * 2005-10-21 2007-05-10 Oki Electric Ind Co Ltd オフセットキャンセル装置
JP2008268473A (ja) * 2007-04-19 2008-11-06 Oki Electric Ind Co Ltd オフセットキャンセル装置、ｉｃチップ、及び駆動ｉｃ
JP2008278031A (ja) * 2007-04-26 2008-11-13 Advantest Corp 差動出力装置および任意波形発生装置
JP2010114877A (ja) * 2008-10-06 2010-05-20 Panasonic Corp 演算増幅回路及び表示装置
JP2012134627A (ja) * 2010-12-20 2012-07-12 Mitsubishi Electric Corp 電力増幅器
JP2015002470A (ja) * 2013-06-17 2015-01-05 セイコーＮｐｃ株式会社 信号検出回路
WO2016113819A1 (ja) * 2015-01-14 2016-07-21 株式会社ソシオネクスト Ａｇｃ回路および無線受信機
US10097224B2 (en) 2015-01-14 2018-10-09 Socionext Inc. AGC circuit and radio receiver
WO2022124220A1 (ja) * 2020-12-11 2022-06-16 日置電機株式会社 増幅回路及び測定装置

Also Published As

Publication number Publication date
KR100207966B1 (ko) 1999-07-15
US5867777A (en) 1999-02-02
JP3425277B2 (ja) 2003-07-14
KR970013823A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
JP3425277B2 (ja) 無線受信機
EP1201029B1 (en) Automatic gain control and offset correction
KR100210320B1 (ko) Dc 오프셋 정정 회로
US6753727B2 (en) Sequential DC offset correction for amplifier chain
JP3769191B2 (ja) 平均ｄｃオフセットをチャンネル・フィルタにプレロードする無線受信機と方法
EP1083668A1 (en) Radio terminal unit
US20050258989A1 (en) Hybrid DC offset cancellation scheme for wireless receiver
JP2007533266A (ja) 直流オフセット補正システム及び方法
JP3866290B2 (ja) 信号のオフセット電圧を低減させる方法および回路装置
JP2007534220A (ja) マルチモードレシーバー
JPH09284162A (ja) 受信機
JP2001245007A (ja) 直流オフセット補正機能付受信機及び受信機における直流オフセット補正方法
US20030215034A1 (en) Wireless terminal device
JP3589886B2 (ja) 放送受信機
JP3640159B2 (ja) 受信回路および無線端末
JP3479839B2 (ja) 受信ａｇｃ回路
JP2605526B2 (ja) 携帯電話機の受信装置
JP2005142867A (ja) 無線通信装置
KR100724223B1 (ko) 무선 전화기로 겸용할 수 있는 이동 단말기 및 이동단말기의 송수신 방법
JP2003179830A (ja) 映像受信装置
JP3738546B2 (ja) 通信装置
KR20000044461A (ko) 무선단말기의 라디오 수신 장치 및 방법
JP2001245006A (ja) 無線受信装置及び方法
JP2005136513A (ja) 無線通信受信回路
JPH0964765A (ja) 無線受信装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees