KR100536585B1 - 통신 시스템의 오프-셋 보정 회로 - Google Patents

통신 시스템의 오프-셋 보정 회로 Download PDF

Info

Publication number
KR100536585B1
KR100536585B1 KR10-1999-0000111A KR19990000111A KR100536585B1 KR 100536585 B1 KR100536585 B1 KR 100536585B1 KR 19990000111 A KR19990000111 A KR 19990000111A KR 100536585 B1 KR100536585 B1 KR 100536585B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
filter
analog
voltage
Prior art date
Application number
KR10-1999-0000111A
Other languages
English (en)
Other versions
KR20000050329A (ko
Inventor
금동진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1999-0000111A priority Critical patent/KR100536585B1/ko
Publication of KR20000050329A publication Critical patent/KR20000050329A/ko
Application granted granted Critical
Publication of KR100536585B1 publication Critical patent/KR100536585B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques

Abstract

본 발명에 따른 통신 시스템은 입력 처리 회로, 이득 조절 회로, 베이스 밴드 아날로그 회로 및 디지털 모뎀 회로를 포함한다. 상기 베이스 밴드 아날로그 회로는 발진기, 분주기, 제 1 스위치 회로, 믹서, 기준 전압 발생기, 제 2 스위치 회로, 필터, 오프-셋 보정 회로 그리고 아날로그-디지털 변환기를 포함한다. 상기 제 1 스위치 회로는 전원이 인가된 후, 오프-셋 보정 동작 동안에, 상기 분주기로부터의 분주 신호들을 합한 직류 전압을 상기 믹서로 공급한다. 상기 제 2 스위치 회로는 상기 오프-셋 보정 동작 동안에, 상기 스위치 제어 신호의 제어에 의해 상기 기준 전압 발생기로부터의 기준 전압을 상기 필터로 공급한다. 상기 필터는 상기 믹서로부터의 상기 믹싱 신호들 및 상기 제 2 스위치 회로로부터의 상기 기준 전압을 받아들여서 필터링된 제 1 및 제 2 믹싱 신호들을 출력한다. 상기 오프-셋 보정 회로는 상기 오프-셋 보정 동작 동안에, 상기 필터로부터의 상기 제 1 믹싱 신호의 전압 레벨이 상기 제 2 믹싱 신호의 전압 레벨보다 높아질 때까지 상기 필터의 DC 오프-셋 전압을 보정하기 위한 오프-셋 보정 신호를 상기 필터로 공급한다. 이로써, 상기 오프-셋 보정 회로가 상기 오프-셋 보정 동작 동안에, 상기 필터의 DC 오프-셋 전압을 상기 디지털 모뎀 회로에서 보정할 수 있는 범위 내로 보정함으로써, 종래의 테스트로 인해 발생되는 테스트 시간을 줄이고 그리고 전원, 온도 등의 외부 환경의 변화에 의해 추가적으로 발생되는 DC 오프-셋 전압을 보정할 수 있다.

Description

통신 시스템의 오프-셋 보정 회로{OFFSET COMPENSATE CIRCUIT OF COMMUNICATION SYSTEM}
본 발명은 통신 시스템(communication system)에 관한 것으로서, 구체적으로는 통신 시스템의 오프-셋 보정 회로(offset compensate circuit)에 관한 것이다.
현대에는 정보 통신의 시대라고 말할 수 있을 정도로 많은 정보들이 교환된다. 통신 수단은 정보를 제공하는 발신자와 정보를 받고자 하는 수신자의 사이를 연결하는 정보 통신 시대의 중요한 도구로 대두되고 있다. 통신 수단들 중 컴퓨터를 통해 통신을 가능하게 하는 모뎀이나 음성을 전달하는 전화기 등은 이제 사용자들에게 있어서 필수 불가결한 요소가 되어 있다. 특히, 음성 정보나 영상 정보들을 송/수신하는 방법은 전송 라인(transmission line)을 통해 상기 정보들을 송/수신하는 유선 통신(cable communication)과 무선 주파수(radio frequency)를 이용하여 상기 정보들을 송/수신하는 무선 통신(radio communication)으로 구분된다.
상기 무선 통신에 사용되는 통신용 시스템들 중에서 모뎀이나 음성 수신 장치들은 베이스 밴드 아날로그 회로(base band analog circuit)를 내장하고 있다. 상기 베이스 밴드 아날로그 회로는 일반적으로 아날로그(analog) 부분과 디지털(digital)부분으로 구분된다. 일반적으로 상기 아날로그 부분은 베이스 밴드 아날로그(baseband analog; BBA)라 정의되고 그리고 상기 디지털 부분은 이동국 모뎀(mobile station modem; MSM, 이하 디지털 모뎀 회로라 칭함)이라고 정의된다.
도 1을 참조하면, 종래의 기술에 따른 통신 시스템은 입력 처리 회로(20), 이득 조절 회로(30), 베이스 밴드 아날로그 회로(40), 디지털 모뎀 회로(50)로 구성된다. 상기 입력 처리 회로(20)는 안테나(10)를 통해 수신되는 무선 주파수 대역의 아날로그 신호(radio frequency analog; RF)를 받아들여서 상기 아날로그 신호(RF)에 포함되어 있는 전송 주파수를 제거한 중간 주파수 대역의 아날로그 신호(intermediate frequency analog; IF1)를 출력한다. 상기 이득 조절 회로(30)는 상기 아날로그 신호(IF1)의 전압 이득(voltage gain)을 조절한 아날로그 신호들(IF2, )을 출력한다. 상기 베이스 밴드 아날로그 회로(40)는 상기 아날로그 신호들(IF2, )을 송신하기 이전의 주파수 대역인 기저 대역(baseband)의 디지털 신호(baseband digital signal; BBD)로 변환하여 출력한다. 상기 디지털 모뎀 회로(50)는 상기 디지털 신호(BBD1)를 음성 대역(voice grade)으로 복조(demodulation)한 디지털 신호(BBD2)와 상기 베이스 밴드 아날로그 회로(40)에서 발생되는 DC 오프-셋 전압(off-set voltage; OV)을 보정하기 위한 제 2 오프-셋 보정 신호(off-set compensation signal; OCS2)를 출력한다.
상기 베이스 밴드 아날로그 회로(40)는 발진기(41), 분주기(42), 믹서(43), 필터(44), 오프-셋 보정 회로(45) 그리고 아날로그-디지털 변환기(46)로 구성된다. 상기 발진기(41)는 소정의 주기를 가지는 발진 신호(Vosc)를 발생한다. 상기 분주기(42)는 상기 발진기(41)로부터의 상기 발진 신호(Vosc)를 소정의 분주율로 분주한 분주 신호들(Vdiv, )을 상기 믹서(43)로 공급한다. 상기 믹서(43)는 상기 아날로그 신호들(IF2, )과 상기 분주기(42)로부터의 상기 분주 신호들(Vdiv, )을 믹싱한 기저 대역의 아날로그 신호들(BBA1, )을 출력한다. 상기 필터(44)는 상기 믹서(43)로부터의 상기 아날로그 신호들(BBA1, )에 포함되어 있는 잡음(noise)을 제거한 아날로그 신호들(BBA2, )을 출력한다. 상기 아날로그 신호(BBA1)에는 상기 필터(44)에 구비된 복수개의 연산기들의 특성에 의해 발생되는 상기 DC 오프-셋 전압(OV)이 포함되어 있다. 상기 오프-셋 보정 회로(45)는 테스트 동작 동안에 상기 필터(44)에서 발생되는 상기 DC 오프-셋 전압(OV)을 보정하기 위한 제 2 오프-셋 보정 아날로그 신호(OCS2)를 상기 필터(320)로 공급한다. 상기 아날로그-디지털 변환기(46)는 상기 아날로그 신호들(BBA2, )을 디지털 신호(BBD)로 변환하여 출력한다.
상기 베이스 밴드 아날로그 회로(40)에서 발생되는 상기 DC 오프-셋 전압(OV)은 상기 디지털 모뎀 회로(50)에서 보정할 수 있는 범위를 초과한다. 상기 디지털 모뎀 회로(50)에서 출력되는 상기 제 1 오프-셋 보정 아날로그 신호(OCS1)는 상기 아날로그-디지털 변환기(46)의 풀 스케일(full scale) 범위의 '50'∼'100' 퍼센트(%)의 범위 내에서 결정된다. 실제로, 상기 베이스 밴드 아날로그 회로(40)는 집적 회로(integrated circuit ; IC)로 구성되기 때문에 상기 필터(320)에서 발생하는 DC 오프-셋 전압(OV)의 범위는 상기 아날로그-디지털 변환기(46)의 상기 풀 스케일의 범위를 초과하게 된다. 종래의 기술에 따른 통신 시스템은 상기 오프-셋 보정 회로(45)를 통해 상기 DC 오프-셋 전압(OV)을 테스트 동작시 미리 보정한다.
상기 오프-셋 보정 회로(45)는 상기 테스트 동작 동안에, 상기 DC 오프-셋 전압(OV)을 상기 풀 스케일의 범위 내로 조절한다. 상기 오프-셋 보정 회로(45)의 퓨징 회로(45a)는 상기 테스트 동작 동안에, 테스트 장비(도시되지 않음)로부터의 상기 DC 오프-셋 전압(OV)을 보정하기 위한 데이터(DATA)를 디지털-아날로그 변환기(45b)로 전달한다. 상기 디지털-아날로그 변환기(45b)는 상기 퓨징 회로(45a)를 통해 공급되는 상기 데이터(DATA)를 아날로그 전압으로 변환한 상기 제 1 오프-셋 보정 아날로그 신호(OCS1)를 상기 필터(44)로 공급한다. 그리고 상기 디지털 모뎀 회로(50)는 상기 테스트 동작이 종료된 후, 상기 아날로그 신호(RF)가 입력되면 항상 상기 DC 오프-셋 전압(OV)을 보정한다.
그러나, 상기 테스트 동작이 종료된 후, 상기 오프-셋 보정 회로(45)의 상기 퓨징 회로(45a)는 상기 필터(44)의 DC 오프-셋 전압(OV)이 상기 디지털 모뎀 회로(50)에서 보정할 수 있는 범위 내로 조절된 후, 상기 테스트 장비에 의해 퓨징되므로 이에 따른 테스트 시간이 증가된다. 그리고, 특정 전원 전압 하에서 상기 퓨징 회로(45a)의 퓨징이 수행되므로, 상기 통신 시스템에 인가되는 전원 전압이 가변되거나, 온도 등의 환경 변화에 의해 발생되는 추가적인 오프-셋은 전혀 보정할 수 없다. 이로인해, 상기 송/수신 동작 동안에 추가적으로 발생되는 DC 오프-셋 전압(OV)이 디지털 모뎀 회로(50)에서 보정할 수 있는 범위를 초과하게 되면, 잘못된 음성 정보가 출력되는 문제가 발생된다.
따라서 본 발명의 목적은 전원이 인가될 때, DC 오프-셋 전압을 조절할 수 있는 통신 시스템의 오프-셋 보정 회로를 제공하는 것이다.
(구성)
상술한 바와 같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 수신되는 아날로그 신호를 중간 주파수를 가지는 아날로그 신호로 처리하는 입력 처리 회로와, 상기 중간 주파수를 가지는 아날로그 신호를 기저 주파수를 가지는 아날로그 신호로 변환하는 베이스 밴드 아날로그 회로를 구비하는 통신 시스템의 베이스 밴드 아날로그 회로는 소정의 주기를 가지는 발진 신호를 발생하는 발진기와; 상기 발진 신호를 소정의 분주율로 분주한 제 1 및 제 2 분주 신호들을 출력하는 분주기와; 전원이 인가된 후 오프-셋 보정 동작 동안에, 스위치 제어 신호에 응답해서 상기 제 1 및 제 2 분주 신호들을 합한 직류 전압을 출력하는 제 1 스위치 회로와; 상기 오프-셋 보정 동작 동안에, 상기 직류 전압을 받아들여서 제 1 및 제 2 믹싱 신호들을 출력하는 믹서와; 상기 오프-셋 보정 동작 동안에, 상기 제 1 및 제 2 믹싱 신호들을 필터링하는 필터와; 소정의 전압 레벨을 가지는 기준 전압을 발생하는 기준 전압 발생기와; 상기 오프-셋 보정 동작 동안에, 상기 스위치 제어 신호에 응답해서 상기 기준 전압을 상기 필터로 전달하는 제 2 스위치 회로와; 상기 필터로부터의 아날로그 신호를 상기 기저 주파수를 가지는 디지털 신호로 변환하는 아날로그-디지털 변환기와; 송/수신 동작 동안에, 상기 아날로그 디지털 변환기의 출력에 포함된 오프-셋 전압에 상응하는 상기 제 2 오프-셋 보정 신호를 발생하는 디지털 모뎀 회로 및; 상기 오프-셋 보정 동작 동안에, 외부로부터의 클럭 신호 및 리셋 신호에 응답해서 상기 필터에서 발생되는 오프-셋 전압을 검출하여 제 1 오프-셋 보정 신호를 발생하여 상기 필터의 오프-셋 전압을 보정하는 수단을 포함한다.
이 실시예에 있어서, 상기 오프-셋 보정 수단은 상기 오프셋 보정 동작 동안에, 상기 필터에 의해서 필터링된 상기 제 1 및 제 2 믹싱 신호들을 비교하여 비교 결과로서, 비교 신호를 출력하는 비교기와, 외부로부터의 상기 클럭 신호, 상기 리셋 신호 및 상기 비교 신호에 응답해서 카운터 제어 신호 및 스위치 제어 신호를 출력하는 제어 회로와, 상기 카운터 제어 신호에 응답해서 카운팅 동작을 수행하여 카운팅 데이터를 출력하는 카운터 및, 상기 카운터로부터의 상기 카운팅 데이터를 아날로그 신호로 변환하여 상기 제 1 오프-셋 보정 신호로서 상기 필터로 공급하는 디지털-아날로그 변환기를 포함한다.
(작용)
이와 같은 장치에 의해서, 전원이 인가될 때, 발생되는 DC 오프-셋 전압을 디지털 모뎀 회로에서 보정할 수 있는 범위 내로 보정할 수 있다.
(실시예)
이하 본 발명의 실시예에 따른 참조도면 도 2 및 도 3에 의거하여 상세히 설명한다.
도 2를 참조하면, 본 발명의 신규한 통신 시스템은 입력 처리 회로(200), 이득 조절 회로(300), 베이스 밴드 아날로그 회로(400) 및 디지털 모뎀 회로(500)를 포함한다. 상기 베이스 밴드 아날로그 회로(400)는 발진기(410), 분주기(420), 제 1 스위치 회로(430), 믹서(440), 기준 전압 발생기(450), 제 2 스위치 회로(460), 필터(470), 오프-셋 보정 회로(480) 그리고 아날로그-디지털 변환기(490)를 포함한다. 상기 제 1 스위치 회로(430)는 전원이 인가된 후, 오프-셋 보정 동작 동안에, 상기 분주기(420)로부터의 분주 신호들(Vdiv,)을 합한 직류 전압(Vdc)을 상기 믹서(440)로 공급한다. 상기 제 2 스위치 회로(460)는 상기 오프-셋 보정 동작 동안에, 상기 스위치 제어 신호(SCON)의 제어에 의해 상기 기준 전압 발생기(450)로부터의 기준 전압(Vref)을 상기 필터(470)로 공급한다.
상기 필터(470)는 상기 믹서(440)로부터의 상기 믹싱 신호들(Vf, ) 및 상기 제 2 스위치 회로(460)로부터의 상기 기준 전압(Vref)을 받아들여서 필터링된 상기 믹싱 신호들(Vf', ')을 출력한다. 상기 오프-셋 보정 회로(480)는 상기 오프-셋 동작 동안에, 상기 필터(470)로부터의 상기 믹싱 신호(')의 전압 레벨이 상기 믹싱 신호(Vf')의 전압 레벨보다 높아질 때까지 상기 필터(470)의 DC 오프-셋 전압(OV)을 보정하기 위한 오프-셋 보정 신호(OCS1)를 상기 필터(470)로 공급한다. 이로써, 상기 오프-셋 보정 회로(480)가 상기 오프-셋 보정 동작 동안에, 상기 필터(470)의 DC 오프-셋 전압(OV)을 상기 디지털 모뎀 회로(500)에서 보정할 수 있는 범위 내로 보정함으로써, 종래의 테스트로 인해 발생되는 테스트 시간을 줄이고 그리고 전원, 온도, 습도 등의 외부 환경의 변화에 의해 추가적으로 발생되는 DC 오프-셋 전압(OV)을 보정할 수 있다.
도 2를 참조하면, 본 발명에 따른 통신 시스템은 입력 처리 회로(200), 이득 조절 회로(300), 베이스 밴드 아날로그 회로(400) 및 디지털 모뎀 회로(500)를 포함한다. 상기 입력 처리 회로(200)는 안테나(100)를 통해 수신되는 무선 주파수 대역의 아날로그 신호(RF)를 받아들여서 상기 아날로그 신호(RF)에 포함되어 있는 전송 주파수를 제거한 중간 주파수 대역의 아날로그 신호(IF1)를 출력한다. 상기 이득 조절 회로(300)는 상기 아날로그 신호(IF1)의 전압 이득을 조절한 아날로그 신호들(IF2, )을 출력한다. 상기 베이스 밴드 아날로그 회로(400)는 상기 아날로그 신호들(IF2, )을 기저 대역의 디지털 신호(BBD)로 변환하여 출력한다. 상기 디지털 모뎀 회로(50)는 상기 디지털 신호(BBD)를 음성 대역으로 복조한 디지털 신호와 상기 베이스 밴드 아날로그 회로(400)에서 발생되는 DC 오프-셋 전압(OV)을 보정하기 위한 제 2 오프-셋 보정 신호(OCS2)를 출력한다.
상기 베이스 밴드 아날로그 회로(400)는 발진기(410), 분주기(420), 제 1 스위치 회로(430), 믹서(440), 기준 전압 발생기(450), 제 2 스위치 회로(460), 필터(470), 오프-셋 보정 회로(480) 그리고 아날로그-디지털 변환기(490)를 포함한다. 상기 발진기(410)는 소정의 주파수를 가지는 발진 신호(Vosc)를 출력한다. 상기 분주기(420)는 상기 발진기(410)로부터의 상기 발진 신호(Vosc)를 소정의 분주율로 분주한 분주 신호들(Vdiv,)을 출력한다. 상기 제 1 스위치 회로(430)는 전원이 인가된 후, 오프-셋 보정 동작 동안에, 상기 오프-셋 보정 회로(480)로부터의 스위치 제어 신호(SCON)의 제어에 의해 상기 분주기(420)로부터의 상기 분주 신호들(Vdiv,)을 합한 직류 전압(direct voltage; Vdc)을 상기 믹서(440)로 공급하고 그리고 상기 오프-셋 보정 동작이 종료된 후 송/수신 동작 동안에, 상기 분주기(420)로부터의 상기 분주 신호들(Vdiv,)을 상기 믹서(440)로 공급한다.
상기 믹서(440)는 상기 오프-셋 보정 동작 동안에, 상기 제 1 스위치 회로(430)로부터의 상기 직류 전압(Vdc)을 받아들여서 임의의 직류 전압 레벨들을 가지는 믹싱 신호들(Vf, )을 상기 필터(470)로 공급하고 그리고 상기 송/수신 동작 동안에, 상기 믹서(440)로부터의 상기 믹싱 신호들(Vf, ) 및 상기 제 1 스위치 회로(430)를 통해 공급되는 상기 분주 신호들(Vdiv,)을 믹싱한 기저 대역을 가지는 아날로그 신호들(BBA1, )을 출력한다. 상기 제 2 스위치 회로(460)는 상기 오프-셋 보정 동작 동안에, 상기 스위치 제어 신호(SCON)의 제어에 의해 상기 기준 전압 발생기(450)로부터의 기준 전압(Vref)을 상기 필터(470)로 공급하고 그리고 상기 송/수신 동작 동안에, 상기 디지털 모뎀 회로(500)로부터의 상기 제 2 오프-셋 보정 신호(OCS2)를 상기 필터(470)로 공급한다.
상기 필터(470)는 상기 오프-셋 보정 동작 동안에, 상기 믹서(440)로부터의 상기 믹싱 신호들(Vf, ) 및 상기 제 2 스위치 회로(460)로부터의 상기 기준 전압(Vref)을 받아들여서 필터링된 상기 믹싱 신호들(Vf', ')을 출력하고 그리고 상기 송/수신 동작 동안에, 상기 믹서(440)로부터의 기저 대역의 상기 아날로그 신호들(BBA1, )의 잡음 성분을 제거한 아날로그 신호들(BBA2, )을 출력한다.
상기 오프-셋 보정 회로(480)는 제어 회로(481), 카운터(482), 디지털-아날로그 변환기(483) 및 비교기(484)를 포함한다. 상기 제어 회로(481)는 전원이 인가된 후, 외부로부터 입력되는 로우 레벨의 리셋 신호(RST)의 제어에 의해 초기화된다. 그리고, 상기 리셋 신호(RST)가 하이 레벨로 천이되고 클럭 신호(CLK0)가 입력되면, 상기 제어 회로(481)는 상기 카운터(482)를 제어하는 클럭 신호(CLK1)와 상기 제 1 및 제 2 스위치 회로들(430, 460)을 제어하는 스위치 제어 신호(SCON)를 출력한다. 상기 카운터(482)는 로우 레벨의 상기 리셋 신호(RST)의 제어에 의해 초기화된다. 그리고, 상기 리셋 신호(RST)가 하이 레벨로 천이되고 상기 제어 회로(481)로부터의 상기 클럭 신호(CLK1)가 입력되면, 상기 카운터(482)는 업-카운팅 동작을 수행하여 카운팅 데이터(CD)를 상기 디지털-아날로그 변환기(483)로 공급한다.
상기 디지털-아날로그 변환기(483)는 상기 카운터(482)로부터의 상기 카운팅 데이터(CD)에 상응하는 전압 레벨을 가지는 제 1 오프-셋 보정 신호(OCS1)를 상기 필터(470)로 공급한다. 상기 필터(470)는 상기 제어 회로(481) 및 상기 카운터(482)가 초기화될 때, 상기 디지털-아날로그 변환기(483)로부터의 상기 오프-셋 보정 신호(OCS1)의 제어에 의해 소정의 전압 레벨을 가지는 상기 믹싱 신호(')와 상기 믹싱 신호(')보다 낮은 전압 레벨을 가지는 상기 믹싱 신호(Vf')를 출력한다. 상기 비교기(484)는 상기 오프-셋 보정 동작 동안에, 상기 필터(470)로부터 출력되는 필터링된 상기 믹싱 신호들(Vf', ')의 전압 차를 비교하여, 상기 믹싱 신호(')의 전압 레벨이 상기 믹싱 신호(Vf')의 전압 레벨보다 높으면, 로우 레벨의 비교 신호(COM)를 출력하고 그리고 상기 믹싱 신호(')의 전압 레벨이 상기 믹싱 신호(Vf')의 전압 레벨보다 낮으면, 하이 레벨의 비교 신호(COM)를 출력한다. 상기 아날로그-디지털 변환기(46)는 상기 아날로그 신호들(BBA2, )을 디지털 신호(BBD)로 변환하여 출력한다.
이하 도 2 및 도 3을 참조하여, 본 발명에 따른 오프-셋 보정 회로의 동작이 설명된다.
도 2 및 도 3을 참조하면, 본 발명에 따른 베이스 밴드 아날로그 회로(400)의 오프-셋 보정 회로(480)는 상기 통신 시스템에 소정의 전압 레벨(예를 들어, 3.3V)을 가지는 전원이 인가된 후, 오프-셋 보정 동작 동안에, 상기 필터(470)에서 발생되는 DC 오프-셋 전압(OV)을 상기 디지털 모뎀 회로(500)에서 보정할 수 있는 범위 내로 줄이는 것을 특징으로 한다. 상기 전원이 인가된 후, 외부로부터 리셋 신호(RST)가 상기 오프-셋 보정 회로(480)내의 상기 제어 회로(481) 및 상기 카운터(482)로 공급되면, 상기 제어 회로(481) 및 상기 카운터(482)는 상기 리셋 신호(RST)에 의해 초기화된다. 그리고 상기 카운터(482)는 상기 리셋 신호(RST)의 제어에 의해 초기 카운팅 데이터(CD0)를 상기 디지털-아날로그 변환기(483)로 공급한다.
상기 디지털-아날로그 변환기(483)는 상기 카운터(482)로부터의 상기 초기 카운팅 데이터(CD0)를 아날로그 전압으로 변환한 상기 제 1 오프-셋 보정 신호(OCS1)를 상기 필터(470)로 공급한다. 상기 필터(470)는 상기 제 1 오프-셋 보정 신호(OCS1)의 제어에 의해 소정의 전압 레벨을 가지는 상기 믹싱 신호(')와 상기 믹싱 신호(')보다 낮은 전압 레벨을 가지는 상기 믹싱 신호(Vf')를 출력한다. 이때, 상기 믹싱 신호(')의 전압 레벨이 상기 믹싱 신호(Vf')의 전압 레벨보다 높으므로, 상기 비교기(484)는 상기 필터(470)로부터의 상기 믹싱 신호(Vf', ')들을 비교하여 비교 결과로서, 로우 레벨의 상기 비교 신호(COM)를 상기 제어 회로(481)로 공급한다.
상기 비교 신호(COM)가 상기 제어 회로(481)로 공급된 후, 상기 리셋 신호(RST)가 하이 레벨로 천이되고 그리고 외부로부터의 클럭 신호(CLK0)가 상기 제어 회로(481)로 공급되면, 상기 제어 회로(481)는 상기 카운터(482)를 제어하는 상기 클럭 신호(CLK1)와 상기 제 1 및 제 2 스위치 회로들(430, 460)을 제어하는 스위치 제어 신호(SCON)를 출력한다. 상기 카운터(482)는 상기 클럭 신호(CLK) 및 상기 리셋 신호(RST)의 제어에 의해 업 카운팅 동작을 수행하여 순차적으로 증가되는 카운팅 데이터(CD)를 상기 디지털-아날로그 변환기(483)로 공급한다. 상기 디지털 아날로그 변환기(483)는 상기 카운터(482)로부터의 상기 카운팅 데이터(CD)에 상응하는 전압 레벨을 가지는 상기 제 1 오프-셋 보정 신호(OCS1)를 상기 필터(470)로 공급한다.
이때, 상기 제 1 스위치 회로(430)는 상기 제어 회로(481)로부터의 상기 스위치 신호(SCON)의 제어에 의해 상기 분주기(420)로부터의 상기 분주 신호들(Vdiv,)을 전달하는 라인들을 쇼트(short)시켜서 상기 믹서(440)의 양 단자로 상기 직류 전압(Vdc)을 공급한다. 상기 믹서(440)는 상기 직류 전압(Vdc)의 제어에 의해 직류 전압 특성을 가지는 상기 믹싱 신호들(Vf, )을 상기 필터(470)로 공급한다. 그리고, 상기 제 2 스위치 회로(460)는 상기 스위치 제어 신호(SCON)의 제어에 의해 상기 기준 전압 발생 회로(450)로부터의 상기 기준 전압(Vref)을 상기 필터(470)로 공급한다. 상기 필터(470)는 상기 믹싱 신호들(Vf, ) 및 상기 기준 전압(Vref)을 받아들이고, 상기 제 1 오프-셋 보정 신호(OCS1)의 제어에 의해 도 3과 같이, 점차적으로 좁아지는 간격을 가지는 두 믹싱 신호들(Vf', ')을 출력한다. 상기 오프-셋 보정 회로(480)는 상기 믹싱 전압(Vf)의 전압 레벨이 상기 믹싱 전압()의 전압 레벨보다 높아질 때까지 상기 필터(470)의 DC 오프-셋 전압(OV)을 보정하는 동작을 반복적으로 수행한다.
상기 필터(470)로부터의 상기 믹싱 전압(Vf')의 전압 레벨이 상기 믹싱 전압(')의 전압 레벨보다 높아지면, 상기 비교 회로(484)는 하이 레벨의 상기 비교 신호(COM)를 출력한다. 상기 비교 신호(COM)가 하이 레벨로 천이되면, 상기 제어 회로(481)는 상기 클럭 신호(CLK1)의 발생을 중단하고 그리고 상기 스위치 제어 신호(SCON)의 전압 레벨을 천이(예를 들어, 하이 레벨에서 로우 레벨로)시킨다. 이로써, 상기 제 1 스위치 회로(430)는 상기 스위치 제어 신호(SCON)의 제어에 의해 상기 분주기(420)로부터의 상기 분주 신호들(Vdiv,)을 상기 믹서(440)로 전달한다.
그리고 상기 제 2 스위치 회로(460)는 상기 스위치 제어 신호(SCON)의 제어에 의해 상기 디지털 모뎀 회로(500)로부터의 상기 제 2 오프-셋 보정 신호(OCS2)를 상기 필터(470)로 전달한다. 이로써, 상기 믹서(440)는 상기 이득 조절 회로(300)로부터의 상기 아날로그 신호들(IF2, )과 상기 분주 신호들(Vdiv,)을 믹싱한 상기 아날로그 신호들(BBA1, )을 상기 필터(470)로 공급한다. 상기 베이스 밴드 아날로그 회로(400)의 오프셋 보정 동작이 종료된 후, 상기 필터(470)에서 발생되는 작은 크기의 DC 오프-셋 전압(OV)은 송/수신 동작 동안에, 상기 디지털 모뎀 회로(500)로부터의 상기 제 2 오프-셋 보정 신호(OCS2)에 의해 보정된다.
상기한 바와 같이, 전원이 인가된 후, 오프셋 보정 동작 동안에, 상기 베이스 밴드 아날로그 회로(400)내의 상기 필터(470)에서 발생되는 DC 오프-셋 전압(OV)을 상기 디지털 모뎀 회로(500)에서 보정할 수 있는 범위 내로 보정함으로써, 테스트 동작시 상기 DC 오프-셋 전압(OV)을 보정할 경우에 발생되는 테스트 시간을 줄이고 그리고 외부의 환경의 변화에 의해 추가적으로 발생되는 오프-셋에 의한 오동작을 방지할 수 있다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상기한 바와 같이, 전원이 인가된 후, 오프셋 보정 동작 동안에, DC 오프-셋 전압을 디지털 모뎀 회로에서 보정할 수 있는 범위 내로 보정함으로써, 테스트 동작시 상기 DC 오프-셋 전압을 보정할 경우에 발생되는 테스트 시간을 줄이고 그리고 외부의 환경의 변화에 의해 추가적으로 발생되는 DC 오프-셋 전압에 의한 통신 시스템의 오동작을 방지할 수 있다.
도 1은 종래의 기술에 따른 통신 시스템을 보여주는 블록도;
도 2는 본 발명에 따른 통신 시스템을 보여주는 블록도 및;
도 3은 도 2의 오프-셋 보정 회로의 동작을 보여주는 동작 타이밍도이다.
*도면의 주요 부분에 대한 부호 설명
200 : 입력 처리 회로300 : 이득 조절 회로
400 : 베이스 밴드 아날로그 회로450 : 오프-셋 보정 회로
500 : 디지털 모뎀 회로

Claims (2)

  1. 수신되는 아날로그 신호를 중간 주파수를 가지는 아날로그 신호로 처리하는 입력 처리 회로와, 상기 중간 주파수를 가지는 아날로그 신호를 기저 주파수를 가지는 아날로그 신호로 변환하는 베이스 밴드 아날로그 회로를 구비하는 통신 시스템에 있어서:
    소정의 주기를 가지는 발진 신호를 발생하는 발진기와;
    상기 발진 신호를 소정의 분주율로 분주한 제 1 및 제 2 분주 신호들을 출력하는 분주기와;
    전원이 인가된 후 오프-셋 보정 동작 동안에, 스위치 제어 신호에 응답해서 상기 제 1 및 제 2 분주 신호들을 합한 직류 전압을 출력하는 제 1 스위치 회로와;
    상기 오프-셋 보정 동작 동안에, 상기 직류 전압을 받아들여서 제 1 및 제 2 믹싱 신호들을 출력하는 믹서와;
    상기 오프-셋 보정 동작 동안에, 상기 제 1 및 제 2 믹싱 신호들을 필터링하는 필터와;
    소정의 전압 레벨을 가지는 기준 전압을 발생하는 기준 전압 발생기와;
    상기 오프-셋 보정 동작 동안에, 상기 스위치 제어 신호에 응답해서 상기 기준 전압을 상기 필터로 전달하는 제 2 스위치 회로와;
    상기 필터로부터의 아날로그 신호를 상기 기저 주파수를 가지는 디지털 신호로 변환하는 아날로그-디지털 변환기와;
    송/수신 동작 동안에, 상기 아날로그 디지털 변환기의 출력에 포함된 오프-셋 전압에 상응하는 상기 제 2 오프-셋 보정 신호를 발생하는 디지털 모뎀 회로 및;
    상기 오프-셋 보정 동작 동안에, 외부로부터의 클럭 신호 및 리셋 신호에 응답해서 상기 필터에서 발생되는 오프-셋 전압을 검출하여 제 1 오프-셋 보정 신호를 발생하여 상기 필터의 오프-셋 전압을 보정하는 수단을 포함하는 통신시스템.
  2. 제 1항에 있어서,
    상기 오프-셋 보정 수단은,
    상기 오프셋 보정 동작 동안에, 상기 필터에 의해서 필터링된 상기 제 1 및 제 2 믹싱 신호들을 비교하여 비교 결과로서, 비교 신호를 출력하는 비교기와,
    외부로부터의 상기 클럭 신호, 상기 리셋 신호 및 상기 비교 신호에 응답해서 카운터 제어 신호 및 스위치 제어 신호를 출력하는 제어 회로와,
    상기 카운터 제어 신호에 응답해서 카운팅 동작을 수행하여 카운팅 데이터를 출력하는 카운터 및,
    상기 카운터로부터의 상기 카운팅 데이터를 아날로그 신호로 변환하여 상기 제 1 오프-셋 보정 신호로서 상기 필터로 공급하는 디지털-아날로그 변환기를 포함하는 통신 시스템.
KR10-1999-0000111A 1999-01-06 1999-01-06 통신 시스템의 오프-셋 보정 회로 KR100536585B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0000111A KR100536585B1 (ko) 1999-01-06 1999-01-06 통신 시스템의 오프-셋 보정 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0000111A KR100536585B1 (ko) 1999-01-06 1999-01-06 통신 시스템의 오프-셋 보정 회로

Publications (2)

Publication Number Publication Date
KR20000050329A KR20000050329A (ko) 2000-08-05
KR100536585B1 true KR100536585B1 (ko) 2005-12-14

Family

ID=19570738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0000111A KR100536585B1 (ko) 1999-01-06 1999-01-06 통신 시스템의 오프-셋 보정 회로

Country Status (1)

Country Link
KR (1) KR100536585B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101724568B1 (ko) * 2015-09-17 2017-04-07 최진관 외부 공조기능이 구비된 자동차

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019050A1 (en) * 1994-12-15 1996-06-20 Stanford Telecommunications, Inc. Network entry channel for cdma systems
JPH0964666A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法
KR970056086A (ko) * 1995-12-14 1997-07-31 이진주 디지탈 이동 통신 시스템의 주파수 오프셋 측정 장치 및 그 측정방법
JPH10336258A (ja) * 1997-05-30 1998-12-18 Nec Corp 直交変復調回路を用いた無線通信装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996019050A1 (en) * 1994-12-15 1996-06-20 Stanford Telecommunications, Inc. Network entry channel for cdma systems
JPH0964666A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法
KR970056086A (ko) * 1995-12-14 1997-07-31 이진주 디지탈 이동 통신 시스템의 주파수 오프셋 측정 장치 및 그 측정방법
JPH10336258A (ja) * 1997-05-30 1998-12-18 Nec Corp 直交変復調回路を用いた無線通信装置

Also Published As

Publication number Publication date
KR20000050329A (ko) 2000-08-05

Similar Documents

Publication Publication Date Title
EP1722484B1 (en) Mobile communication apparatus
AU713270B2 (en) Digital calibration of a transceiver
US7499692B2 (en) Receiving circuit, and receiving apparatus and transmitting/receiving apparatus using the receiving circuit
JPH04297115A (ja) 可変利得制御回路
US7319852B2 (en) Apparatus and method for DC offset compensation in a direct conversion receiver
JP3624161B2 (ja) ディジタルｇｍｓｋフィルタ
JP3921086B2 (ja) Ｇｐｓ受信器および共通クロック源を備えた個人用通信装置
US10985769B2 (en) Transceiver with in-phase and quadrature-phase coupling correction
US7502435B2 (en) Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement
KR100268449B1 (ko) 향상된 베이스 밴드 아날로그 회로를 구비하는시스템
US20110142113A1 (en) Communication apparatus
KR100536585B1 (ko) 통신 시스템의 오프-셋 보정 회로
EP1035691A2 (en) DC offset correction using successive approximation
JP3125717B2 (ja) 直交変復調回路を用いた無線通信装置
KR100602192B1 (ko) 위상 오차를 보정하기 위한 링 오실레이터 및 위상 오차 보정 방법
EP1504527B1 (en) Digital automatic gain control for transceiver devices
US7778620B2 (en) Controlling phase locked loop in a mobile station
CN114866108B (zh) 一种用于半双工通信中快速恢复偏置电压的接收机
US6819273B2 (en) Digital-analog-conversion circuit having function of automatic offset adjustment
CN102986140A (zh) 用于无线通信装置的计时方案
US20050084047A1 (en) Clock signal correcting circuit and communicating apparatus
US20090156133A1 (en) Method and System for Dynamically Adjusting Intermediate Frequency (IF) and Filtering for Microwave Circuits
KR101801079B1 (ko) 루프-백 스위치를 구비한 송수신기 및 송수신기의 캐리어 누설 보정 방법
JP2005311657A (ja) 無線受信装置
US20070238433A1 (en) Circuit and method for clock correction in telecommunication system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091113

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee