JP2004072645A - 受信回路およびこれを用いた無線通信装置 - Google Patents
受信回路およびこれを用いた無線通信装置 Download PDFInfo
- Publication number
- JP2004072645A JP2004072645A JP2002232323A JP2002232323A JP2004072645A JP 2004072645 A JP2004072645 A JP 2004072645A JP 2002232323 A JP2002232323 A JP 2002232323A JP 2002232323 A JP2002232323 A JP 2002232323A JP 2004072645 A JP2004072645 A JP 2004072645A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- variable gain
- digital
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
【課題】ＡＧＣのセットアップを行いながら同期獲得を行った場合、ＡＧＣのセットアップタイムが長くなると、タイミング同期の獲得にも時間がかかる。
【解決手段】アナログＡＧＣループとディジタルＡＧＣループとを併用した構成を採る受信回路において、アナログ可変利得増幅器１９ｉ，１９ｑの他にアナログ固定利得増幅器２０ｉ，２０ｑを設け、ＡＧＣ初期状態ではアナログ固定利得増幅器２０ｉ，２０ｑを経た信号を基に同期獲得を行うとともに、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルに応じたＡＧＣのセットアップを同期獲得と並行して行い、タイミング同期の獲得に要する時間を短縮する。
【選択図】 図１
【解決手段】アナログＡＧＣループとディジタルＡＧＣループとを併用した構成を採る受信回路において、アナログ可変利得増幅器１９ｉ，１９ｑの他にアナログ固定利得増幅器２０ｉ，２０ｑを設け、ＡＧＣ初期状態ではアナログ固定利得増幅器２０ｉ，２０ｑを経た信号を基に同期獲得を行うとともに、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルに応じたＡＧＣのセットアップを同期獲得と並行して行い、タイミング同期の獲得に要する時間を短縮する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、無線ＬＡＮ、携帯電話など無線通信システムの受信回路およびこれを用いた無線通信装置に関し、特にＩＥＥＥ８０２．１１ａなど、高速のＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路が必要なシステムに用いて好適なダイレクトコンバージョン方式の受信回路およびこれを用いた無線通信装置に関する。
【０００２】
【従来の技術】
無線通信システムにおける受信方式は、受信した高周波信号を中間周波数に周波数変換して処理するスーパーヘテロダイン方式と、受信した高周波信号を直接ベースバンド信号に周波数変換して処理するダイレクトコンバージョン方式とに大別される。これらの受信方式のうち、ダイレクトコンバージョン方式の受信機（以下、ダイレクトコンバージョン受信機と記す）は、スーパーヘテロダイン方式の受信機に比較して、ＩＦ（中間周波）段が不要な分だけ外付け部品が少ないため低コストであり、また回路構成が比較的簡易であるためマルチバンド、マルチモード受信機などに適している。これらの理由から、最近、多くの無線通信システムにダイレクトコンバージョン受信機が用いられている。
【０００３】
従来例（第１従来例）に係るダイレクトコンバージョン受信機の構成を図３に示す。同図において、アンテナ１０１Ａ，１０１Ｂで受信された高周波信号は、切替スイッチ１０２によっていずれか一方が選択され、バンドパスフィルタ１０３および低雑音増幅器１０４を経由してミキサ回路１０５ｉ，１０５ｑに各一方の入力として与えられる。ミキサ回路１０５ｉ，１０５ｑには各他方の入力として、ローカル発振器１０６から出力されるローカル信号が直接（位相差０°）、あるいは９０°移相器１０７を介して（位相差９０°）供給される。
【０００４】
ミキサ回路１０５ｉは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドの同相成分Ｉ（以下、Ｉ信号と記す）を得る。ミキサ回路１０５ｑは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンドの直交成分Ｑ（以下、Ｑ信号と記す）を得る。Ｉ，Ｑ信号は、アナログローパスフィルタ（以下、アナログＬＰＦと記す）１０８ｉ，１０８ｑに供給される。アナログＬＰＦ１０８ｉ，１０８ｑは、受信された信号から希望帯域の信号のみを取り出す役割を有している。
【０００５】
アナログＬＰＦ１０８ｉ，１０８ｑで取り出された希望帯域の信号は、アナログ可変利得増幅器１０９ｉ，１０９ｑで信号振幅が調整された後ＡＧＣ部１１０に直接供給され、さらにＡＤ（アナログ−ディジタル）変換器１１１ｉ，１１１ｑでディジタル信号に変換されて復調部（図示せず）を含むディジタル部１１２に供給される。
【０００６】
ＡＧＣ部１１０では、ＡＤ変換器１１１ｉ，１１１ｑの入力信号を最適かつ安定したレベルに保つために、アナログ可変利得増幅器１０９ｉ，１０９ｑに対する自動利得制御（ＡＧＣ）が行われる。ＡＧＣ部１１０は、検波・ＬＰＦ回路１１３ｉ，１１３ｑ、ＡＤＣ１１４ｉ，１１４ｑ、ディジタル部１１２内の制御ロジック回路１１５、ＤＡ（ディジタル−アナログ）変換器１１６ｉ，１１６ｑおよびコントロール回路１１７ｉ，１１７ｑを有する構成となっている。
【０００７】
ところで、近年、信号の伝送速度の増加および周波数資源の逼迫に伴って、信号の帯域幅が増大し、チャネル間隔が狭くなる傾向にある。このように、信号の帯域幅が増大することにより、アナログＬＰＦ１０８ｉ，１０８ｑには高いカットオフ周波数が要求される。また、チャネル間隔が狭くなることにより、アナログＬＰＦ１０８ｉ，１０８ｑとして、シャープ（急峻）でかつ線形歪（振幅歪と位相歪）の小さな特性のものが必要とされる。しかしながら、広帯域に遮断特性がシャープでかつ線形歪が小さい特性のアナログＬＰＦ１０８ｉ，１０８ｑを、低消費電力で実現することは難しく。また、低雑音、高リニアリティ特性を同時に得ることも難しい。
【０００８】
このアナログＬＰＦ１０８ｉ，１０８ｑの広帯域化の問題に対する改善策として、図４に示す従来例（第２従来例）がある。図４中、図３と同等部分には同一符号を付して示している。
【０００９】
この第２従来例に係るダイレクトコンバージョン受信機では、ディジタル部１１２内であって、ＡＤ変換器１１１ｉ，１１１ｑの後段に、ディジタルローパスフィルタ（以下、ディジタルＬＰＦと記す）２０１ｉ，２０１ｑ、ディジタル可変利得増幅器２０２ｉ，２０２ｑを設けた構成を採っている。アナログＬＰＦ１０８ｉ，１０８ｑとディジタルＬＰＦ２０２ｉ，２０２ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得ている。
【００１０】
希望チャネルに隣接するチャネルに干渉となる信号（以下、隣接チャネル信号と記す）が存在する場合、アナログＬＰＦ１０８ｉ，１０８ｑの遮断特性が不十分であるために、ＡＤ変換器１１１ｉ，１１１ｑの入力信号には隣接チャネル信号が残っている。したがって、ディジタルＬＰＦ２０２ｉ，２０２ｑでその隣接チャネル信号を所望のレベルまで落とす。そして、復調部入力レベルが最適かつ安定になるように、ＡＧＣ部１１０による可変利得増幅器１０９ｉ，１０９ｑの自動利得制御に加えて、ディジタル可変利得増幅器２０２ｉ，２０２ｑの出力レベルを検波回路２３０ｉ，２０３ｑで検出し、その検出レベルに基づいて制御ロジック部１１５で生成された設定値によりディジタル可変利得増幅器２０２ｉ，２０２ｑの利得を調整する。
【００１１】
【発明が解決しようとする課題】
上述したように、第２従来例に係るダイレクトコンバージョン受信機では、アナログＬＰＦ１０８ｉ，１０８ｑの広帯域化の問題を解決するために、ＡＤ変換器１１１ｉ，１１１ｑの後段に、ディジタルＬＰＦ２０１ｉ，２０１ｑおよびディジタル可変利得増幅器２０２ｉ，２０２ｑを設けて、再度ディジタルＡＧＣをかけるようにしている。しかしながら、ディジタルフィルタは一般的に遅延時間が大きく、例えばＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ；有限長インパルス応答）フィルタで構成した場合には数μｓｅｃ 〜数十μｓｅｃ 程度の遅延時間が生じるため、隣接チャネルに干渉信号が存在する場合、その群遅延特性によって最適な利得値を得るためのＡＧＣセットアップタイムが長くなる。
【００１２】
このように、ＡＧＣセットアップタイムが増加することは、例えば、無線ＬＡＮ仕様であるＩＥＥＥ８０２．１１ａのようなパケットモードの通信では、受信品質の劣化となる。図５に、ＩＥＥＥ８０２．１１ａのトレーニングシンボルの構成を示す。パケットのはじめの８μｓｅｃ の期間がショートプリアンブルと呼ばれ、このショートプリアンブル期間内に、信号検波、ＡＧＣのセットアップ、ダイバーシティ選択、搬送波同期、タイミング同期を行う必要がある。
【００１３】
８μｓｅｃ のショートプリアンブル期間内にＡＧＣのセットアップが正確に行われない場合には、信号のレベルを正しく設定することができないため、パケットエラーになることがある。さらに、ＩＥＥＥ８０２．１１ａの場合には、ショートプリアンブル期間内にＡＧＣのセットアップを行いながら、タイミング同期の獲得（以下、単に同期獲得と記す場合もある）を行う必要がある。ところが、ＡＧＣを行っているときは、信号の位相情報が変化する可能性があるため、同期獲得の精度を劣化させることがある。したがって、ＡＧＣのセットアップが完了した後でなければ同期獲得を正確に行えないことになる。
【００１４】
上述したことから明らかなように、アナログＡＧＣとディジタルＡＧＣとを併用する構成を採る受信回路では、ＡＧＣのセットアップが完了した後でなければ同期獲得を正確に行えないため、ディジタルＬＰＦ２０１ｉ，２０１ｑの遅延特性によってＡＧＣのセットアップタイムが長くなると、その分だけ同期獲得にも時間がかかるという課題がある。
【００１５】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、アナログＡＧＣとディジタルＡＧＣとを併用する構成を採った場合において、ＡＧＣのセットアップタイムが長くなったとしても、タイミング同期の獲得に要する時間を短縮することが可能な受信回路およびこれを用いた無線通信装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による受信回路は、受信信号を周波数変換して得られる信号から希望チャネルの信号を取り出すアナログフィルタ手段と、このフィルタ手段で取り出された信号の振幅を調整するアナログ可変利得増幅手段と、この可変利得増幅手段の出力信号のレベルに応じて当該可変利得増幅手段の利得値を調整するアナログ利得制御手段と、アナログフィルタ手段で取り出された信号の振幅を増幅するアナログ固定利得増幅手段と、アナログ固定利得増幅手段の出力信号またはアナログ可変利得増幅手段の出力信号を選択して出力する選択手段と、この選択手段の出力信号をディジタル信号に変換するＡＤ変換手段と、このＡＤ変換手段の出力信号から希望チャネルの信号を取り出すディジタルフィルタ手段と、このフィルタ手段で取り出された信号の振幅を調整するディジタル可変利得増幅手段と、この可変利得増幅手段の出力信号のレベルに応じて当該可変利得増幅手段の利得値を調整するディジタル利得制御手段と、ディジタル可変利得増幅手段を経た受信信号を基に同期獲得したときに同期獲得信号を出力する同期手段と、この同期手段から同期獲得信号が出力されるまではアナログ固定利得増幅手段の出力信号を選択し、当該同期獲得信号の出力以降はアナログ可変利得増幅手段の出力信号を選択するように選択手段を制御する制御手段とを備えた構成となっている。この受信回路は、ダイレクトコンバージョン受信機などの無線通信装置において、受信した高周波信号を周波数変換して得られる信号を処理する信号処理部、例えばベースバンド部として用いられる。
【００１７】
上記構成の受信回路またはこれを用いた無線通信装置において、ディジタルフィルタ手段はアナログフィルタ手段との組み合わせで、希望チャネルを選択するために必要な遮断特性を得るとともに、希望チャネルに隣接するチャネルの信号を所望のレベルまで落とす作用をなす。ここで、ＡＧＣを行っているときは、アナログ可変利得増幅手段の利得値がまだ安定していないため、当該可変利得増幅手段を経た信号の位相情報が変化する可能性がある。一方、アナログ固定利得増幅手段を経た信号については、当該固定利得増幅手段の利得値が固定であるため位相情報が変化することはない。そこで、ＡＧＣの初期状態では、アナログ固定利得増幅手段を経た信号を選択し、当該信号を基に同期手段によってタイミング同期の獲得を行う。これにより、タイミング同期の獲得が迅速に行われ、同期獲得に要する時間の短縮が可能になる。また、同期獲得と並行して、アナログ可変利得増幅手段を経た信号のレベルに基づくＡＧＣが行われる。そして、同期手段から同期獲得信号が出力されたら、アナログ固定利得増幅手段側からアナログ可変利得増幅手段側に信号の選択を切り替える。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る受信回路を用いた無線通信装置、例えばダイレクトコンバージョン受信機の構成例を示すブロック図である。本実施形態に係るダイレクトコンバージョン受信機は、フェージングによる品質劣化を防止して高受信感度を実現するために、複数本（本例では、２本）のアンテナで伝搬経路の異なる信号を受信するダイバーシティ受信方式を採用している。ただし、本発明は、ダイバーシティ受信方式の受信機への適用に限られるものではない。
【００２０】
図１において、２本のアンテナ１１Ａ，１１Ｂで受信された高周波信号は、切替スイッチ１２によっていずれか一方が選択される。選択された高周波信号は、バンドパスフィルタ１３および低雑音増幅器１４を経由してミキサ回路１５ｉ，１５ｑに各一方の入力として与えられる。一方、ローカル発振器１６から出力されるローカル信号は、９０°移相器１７で位相差０°のローカル信号と位相差９０°のローカル信号に移相された後、周波数変換器であるミキサ回路１５ｉ，１５ｑに各他方の入力として与えられる。
【００２１】
ミキサ回路１５ｉは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドのＩ（同相）信号を得る。ミキサ回路１５ｑは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンドのＱ（直交）信号を得る。Ｉ，Ｑ信号は、アナログＬＰＦ１８ｉ，１８ｑで希望帯域の信号成分のみが取り出され、アナログ可変利得増幅器１９ｉ，１９ｑおよびアナログ固定利得増幅器２０ｉ，２０ｑにそれぞれ供給される。
【００２２】
アナログ可変利得増幅器１９ｉ，１９ｑは、後述するアナログＡＧＣのフィードバック制御によって利得値が変化することにより、Ｉ，Ｑ信号の振幅を調整する。このアナログ可変利得増幅器１９ｉ，１９ｑを経たＩ，Ｑ信号は選択回路２１ｉ，２１ｑおよびＡＧＣ回路２２に供給される。アナログ固定利得増幅器２０ｉ，２０ｑは、その利得値がアナログ可変利得増幅器１９ｉ，１９ｑの最大利得値とほぼ同程度の大きな値に固定されており、その固定利得値にてＩ，Ｑ信号の振幅を増幅する。このアナログ固定利得増幅器２０ｉ，２０ｑを経たＩ，Ｑ信号は選択回路２１ｉ，２１ｑに供給される。
【００２３】
選択回路２１ｉ，２１ｑは各々、互いに連動するスイッチＳＷ１ｉ，ＳＷ１ｑおよびスイッチＳＷ２ｉ，ＳＷ２ｑから構成されている。スイッチＳＷ１ｉ，ＳＷ１ｑは、各可動接点がアナログ可変利得増幅器１９ｉ，１９ｑの各出力端にそれぞれ接続され、各一方の固定接点が抵抗Ｒｉ，Ｒｑを介して基準電位点、例えばグランドにそれぞれ接続されている。スイッチＳＷ２ｉ，ＳＷ２ｑは、各固定接点がアナログ固定利得増幅器２０ｉ，２０ｑの各出力端にそれぞれ接続されている。スイッチＳＷ１ｉ，ＳＷ１ｑの各他方の固定接点とスイッチＳＷ２ｉ，ＳＷ２ｑの各可動接点とはそれぞれ共通に接続され、選択回路２１ｉ，２１ｑの各選択出力端となる。
【００２４】
選択回路２１ｉ，２１ｑのスイッチＳＷ１ｉ，ＳＷ１ｑおよびスイッチＳＷ２ｉ，ＳＷ２ｑは、制御回路２３ｉ，２３ｑによって切り替え制御が行われる。この切り替え制御の下に選択回路２１ｉ，２１ｑによって選択された信号、即ちアナログ可変利得増幅器１９ｉ，１９ｑを経たＩ，Ｑ信号、またはアナログ固定利得増幅器２０ｉ，２０ｑを経たＩ，Ｑ信号は、ＡＤ変換器２４ｉ，２４ｑでディジタル信号に変換されてディジタル部２５に供給される。
【００２５】
ＡＧＣ部２２においては、ＡＤ変換器２４ｉ，２４ｑの入力信号を最適かつ安定したレベルに保つために、アナログ可変利得増幅器１９ｉ，１９ｑに対する自動利得制御（ＡＧＣ）が行われる。ＡＧＣ部２２は、検波回路２６ｉ，２６ｑ、ＡＤ変換器２７ｉ，２７ｑ、ディジタル部２５内の制御ロジック回路２８、ＤＡ変換器２９ｉ，２９ｑおよびコントロール回路３０ｉ，３０ｑを有する構成となっている。
【００２６】
検波回路２６ｉ，２６ｑは、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号をレベル検波する。ＡＤ変換器２７ｉ，２７ｑは、検波回路２６ｉ，２６ｑで得られた検波レベルをディジタル信号に変換して制御ロジック回路２８に供給する。制御ロジック回路２８は、ＡＤ変換器２７ｉ，２７ｑから与えられる検波レベル、即ちアナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルに対応した利得データを設定する。ＤＡ変換器２９ｉ，２９ｑは、制御ロジック回路２８で設定された利得データをアナログ信号に変換する。コントロール回路３０ｉ，３０ｑは、ＤＡ変換器２９ｉ，２９ｑから与えられる利得データに応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を調整する。
【００２７】
上述したアナログ可変利得増幅器１９ｉ，１９ｑ→検波回路２６ｉ，２６ｑ→ＡＤ変換器２７ｉ，２７ｑ→制御ロジック回路２８→ＤＡ変換器２９ｉ，２９ｑ→コントロール回路３０ｉ，３０ｑ→アナログ可変利得増幅器１９ｉ，１９ｑの系は、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号のレベルに応じて当該可変利得増幅器１９ｉ，１９ｑの利得値を設定するフィードバックのアナログＡＧＣループを形成している。
【００２８】
ディジタル部２５内には、ＡＧＣ部２２の一部を構成する制御ロジック回路２８の他に、受信信号を復調する復調部３１と、ＡＤ変換器２４ｉ，２４ｑと復調部３１との間に縦続接続されたディジタルＬＰＦ３２ｉ，３２ｑおよびディジタル可変利得増幅器３３ｉ，３３ｑと、検波回路３４ｉ，３４ｑとが設けられている。ディジタルＬＰＦ３２ｉ，３２ｑは、アナログＬＰＦ１８ｉ，１８ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得るとともに、隣接チャネル信号を所望のレベルまで落とす作用をなす。
【００２９】
検波回路３４ｉ，３４ｑは、ディジタル可変利得増幅器３３ｉ，３３ｑの各出力信号をレベル検波し、その検波結果を制御ロジック回路２８に与える。制御ロジック回路２８は、検波回路３４ｉ，３４ｑの検波結果に応じてディジタル可変利得増幅器３３ｉ，３３ｑの利得値を調整する。このディジタル可変利得増幅器３３ｉ，３３ｑ→検波回路３４ｉ，３４ｑ→制御ロジック回路２８→ディジタル可変利得増幅器３３ｉ，３３ｑの系は、ディジタル可変利得増幅器３３ｉ，３３ｑの出力信号のレベルに応じて当該可変利得増幅器３３ｉ，３３ｑの利得値を設定するフィードバックのディジタルＡＧＣループを形成している。
【００３０】
復調部３１内には、信号検波回路３５および同期回路３６が設けられている。信号検波回路３５は、ディジタル可変利得増幅器３３ｉ，３３ｑの出力信号から受信信号の検出を行い、受信信号を検出したときに検出信号を出力する。この検出信号は、先述したＡＧＣの開始を指示するＡＧＣ開始信号ＡＧＣ＿ＳＴとして制御ロジック回路２８に与えられるとともに、同期回路３６にも同期信号の獲得を指示する信号として与えられる。同期回路３６はこの信号を受けて、受信信号を基にタイミング同期の獲得を開始し、獲得したら同期獲得信号Ｓｙｎｃ＿Ａｃｔを先述した制御回路２３ｉ，２３ｑに与える。
【００３１】
上記構成の第１実施形態に係る受信回路においては、アナログＡＧＣループによるフィードバック制御により、検波回路２６ｉ，２６ｑでの各検波レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの各利得値が設定され、またディジタルＡＧＣループによるフィードバック制御により、検波回路３２ｉ，３２ｑの各検波レベルに応じてディジタル可変利得増幅器３３ｉ，３３ｑの各利得値が設定される。
【００３２】
このように、アナログＡＧＣループとディジタルＡＧＣループとを併用した構成を採ることにより、信号の帯域幅が増加することに伴ってアナログＬＰＦ１８ｉ，１８ｑのカットオフ周波数が高くなったとしても、アナログＬＰＦ１８ｉ，１８ｑとディジタルＬＰＦ３２ｉ，３２ｑとのそれぞれの組み合わせでチャネルセレクトのために必要な遮断特性を得ることができるため、広帯域に遮断特性がシャープでかつ線形歪（振幅歪と位相歪）が小さい特性を、低消費電力で実現でき、また低雑音、高リニアリティ特性を同時に得ることが可能になる。
【００３３】
また、本実施形態に係る受信回路においては、制御回路２３ｉ，２３ｑによる制御の下に、アナログ可変利得増幅器１９ｉ，１９ｑと、高利得値のアナログ固定利得増幅器２０ｉ，２０ｑとを適宜切り替えて用いる構成を採ることで、同期獲得に要する時間を短縮することができる。その作用について、以下により具体的に説明する。
【００３４】
ＡＧＣ初期状態では、制御回路２３ｉ，２３ｑは、選択回路２１ｉ，２１ｑの各スイッチを、アナログ固定利得増幅器２０ｉ，２０ｑの出力信号を選択する状態に設定する。このとき、スイッチＳＷ１ｉ，ＳＷ１ｑの可動接点が抵抗Ｒｉ，Ｒｑ側に切り替わった状態となり、これによりアナログ可変利得増幅器１９ｉ，１９ｑの各出力端が抵抗Ｒｉ，Ｒｑを介して接地される。また、スイッチＳＷ２ｉ，ＳＷ２ｑがオン（閉）状態となるため、アナログ固定利得増幅器２０ｉ，２０ｑの出力信号がＡＤ変換器２４ｉ，２４ｑを介してディジタル部２５に供給される。
【００３５】
この初期状態から、アンテナ１１Ａ／１１Ｂで受信された高周波信号が、低雑音増幅器１４を経てミキサ回路１５ｉ，１５ｑで適切なレベルのベースバンド信号（Ｉ，Ｑ信号）に周波数変換された後、アナログＬＰＦ１８ｉ，１８ｑで希望チャネル（希望帯域）以外の信号成分が除去され、その後アナログ固定利得増幅器２０ｉ，２０ｑ、選択回路２１ｉ，２１ｑおよびＡＤ変換器２４ｉ，２４ｑを経由してディジタル部２５に入力する。そして、希望帯域の受信信号の検出が信号検波回路３５で行われる。
【００３６】
ここで、受信信号は、例えばＩＥＥＥ８０２．１１ａのようなパケットモードの通信では、図５に示すようなデータ構成となっている。パケットのはじめの８μｓｅｃ期間はショートプリアンブルと呼ばれ、当該ショートプリアンブル内のデータは、ＡＧＣのセットアップやタイミング同期の獲得などに用いられる。ＩＥＥＥ８０２．１１ａの場合には、ショートプリアンブル内のデータとして既知のデータが使われており、またショートプリアンブルのデータの変調方式としてＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）が使われている。
【００３７】
信号検波回路３５は、希望帯域の信号の受信を検出すると、その検出信号を制御ロジック回路２８にＡＧＣの開始を指示するＡＧＣ開始信号ＡＧＣ＿ＳＴとして与えるとともに、同期回路３６に同期獲得を指示する信号として与える。これにより、同期回路３６では、アナログ固定利得増幅器２０ｉ，２０ｑを経た信号を基に同期獲得がスタートする。ここで、同期獲得に使用されるショートプリアンブルのデータの変調方式がＢＰＳＫであることから、同期獲得の際に固定利得増幅器２０ｉ，２０ｑを経由した信号を用いても、同期獲得特性が劣化することはない。
【００３８】
同期獲得の開始と同時に、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号のレベルに応じて当該可変利得増幅器１９ｉ，１９ｑの各利得値を調整するＡＧＣがスタートする。具体的には、制御ロジック回路２８は、信号検波回路３５から与えられるＡＧＣ開始信号ＡＧＣ＿ＳＴを受けて、信号検波回路３５でアナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルを検波して得られる検波レベルから利得設定値を算出し、ＤＡ変換器２９ｉ，２９ｑおよびコントロール回路３０ｉ，３０ｑを介してアナログ可変利得増幅器１９ｉ，１９ｑの利得値を調整する。
【００３９】
同期回路３６は同期獲得が完了すると、選択回路２１ｉ，２１ｑを切り替え制御する制御回路２３ｉ，２３ｑに対して同期獲得信号Ｓｙｎｃ＿Ａｃｔを送出する。制御回路２３ｉ，２３ｑはこの同期獲得信号Ｓｙｎｃ＿Ａｃｔを受けて、選択回路２１ｉ，２１ｑの各スイッチの選択状態を、アナログ固定利得増幅器２０ｉ，２０ｑ側からアナログ可変利得増幅器１９ｉ，１９ｑ側に切り替える。これにより、スイッチＳＷ１ｉ，ＳＷ１ｑの可動接点がＡＤ変換器２４ｉ，２４ｑが切り替わり、またスイッチＳＷ２ｉ，ＳＷ２ｑがオフ（開）状態となるため、アナログ固定利得増幅器２０ｉ，２０ｑの出力信号に代えて、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号がＡＤ変換器２４ｉ，２４ｑを介してディジタル部２５に供給される。
【００４０】
上述したように、第１実施形態に係る受信回路では、アナログ可変利得増幅器１９ｉ，１９ｑの他に、当該可変利得増幅器１９ｉ，１９ｑの最大利得値とほぼ同程度の大きな利得値（固定値）を持つアナログ固定利得増幅器２０ｉ，２０ｑを設け、ＡＧＣ初期状態ではアナログ固定利得増幅器２０ｉ，２０ｑを経た信号を基に同期獲得を行うとともに、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルに応じたＡＧＣのセットアップを同期獲得と並行して行い、同期獲得後はアナログ可変利得増幅器１９ｉ，１９ｑを経た信号を選択することで、ＡＧＣのセットアップ前であっても位相情報の安定した信号を基に同期獲得を迅速に行うことができるため、ＡＧＣのセットアップに時間がかかったとしても、その影響を受けることなく同期獲得に要する時間を短縮できる。
【００４１】
［第２実施形態］
図３は、本発明の第２実施形態に係る受信回路を用いた無線通信装置、例えばダイレクトコンバージョン受信機の構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。
【００４２】
先述した第１実施形態に係る受信回路では、アナログＡＧＣループにおいて、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号を検波回路２６ｉ，２６ｑに入力し、その出力信号のレベル検波を行う構成となっていた。これに対して、本実施形態に係る受信回路では、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号と、対数増幅器３７ｉ，３７ｑを経たアナログ可変利得増幅器１９ｉ，１９ｑの入力信号とをスイッチＳＷ３ｉ，ＳＷ３ｑで選択して検波回路２６ｉ，２６ｑに入力し、その選択した信号のレベル検波を行う構成を採っている。対数増幅器３７ｉ，３７ｑは、入力信号の対数に比例した出力信号を与える。
【００４３】
スイッチＳＷ３ｉ，ＳＷ３ｑの切り替え制御は、例えば制御ロジック回路２８によって行われる。具体的には、制御ロジック回路２８は、ＡＧＣ初期状態では対数増幅器３７ｉ，３７ｑを経たアナログ可変利得増幅器１９ｉ，１９ｑの入力信号を選択し、当該入力信号の信号レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの初期利得値を設定し、その初期利得値の設定後は当該可変利得増幅器１９ｉ，１９ｑの出力信号を選択するように、スイッチＳＷ３ｉ，ＳＷ３ｑの切り替え制御を行う。
【００４４】
アナログＡＧＣループにおいては、受信信号の信号レベルが大きい場合には、アナログ可変利得増幅器１９ｉ，１９ｑが飽和してしまい、正しいレベルを検波できなくなるため、ＡＧＣ初期状態で正しい利得値を設定するのが難しく、したがってＡＧＣのセットアップに時間がかかる場合がある。この点に鑑み、本実施形態に係る受信回路においては、ＡＧＣ初期状態では対数増幅器３７ｉ，３７ｑを経たアナログ可変利得増幅器１９ｉ，１９ｑの入力信号を選択し、当該入力信号の信号レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を設定するようにしている。
【００４５】
このように、初期状態ではアナログ可変利得増幅器１９ｉ，１９ｑの入力信号を、対数増幅器３７ｉ，３７ｑを通して検波回路２６ｉ，２６ｑに入力し、その信号レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を設定することで、対数増幅器３７ｉ，３７ｑが入力信号の対数に比例した出力信号を検波回路２６ｉ，２６ｑに与えるため、受信信号の信号レベルが大きい場合であっても、当該対数増幅器３７ｉ，３７ｑを通すことによって検波回路２６ｉ，２６ｑでは信号レベルを正しく検波できる。これにより、信号レベルに応じた正しい利得値を迅速に設定できるため、ＡＧＣのセットアップに要する時間を短縮することができる。
【００４６】
なお、上記各実施形態では、選択回路２１ｉ，２１ｑにスイッチＳＷ２ｉ，ＳＷ２ｑを設け、このスイッチＳＷ２ｉ，ＳＷ２ｑをオン／オフ制御することによってアナログ固定利得増幅器２０ｉ，２０ｑを経た信号の選択／非選択を切り替える構成としたが、スイッチＳＷ２ｉ，ＳＷ２ｑを省略し、アナログ固定利得増幅器２０ｉ，２０ｑの電源をオン／オフ制御することによって当該固定利得増幅器２０ｉ，２０ｑを経た信号の選択／非選択を切り替える構成を採ることも可能である。
【００４７】
また、上記各実施形態においては、ダイレクトコンバージョン方式の受信回路に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、受信した高周波信号を低ＩＦ（中間周波数）に周波数変換して処理する低ＩＦ方式の受信回路にも同様に適用可能である。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、アナログＡＧＣループとディジタルＡＧＣループとを併用した構成を採る受信回路において、アナログ可変利得増幅手段の他に、アナログ固定利得増幅手段を設け、ＡＧＣ初期状態ではアナログ固定利得増幅手段を経た信号を基にタイミング同期の獲得を行うとともに、アナログ可変利得増幅手段の出力信号レベルに応じたＡＧＣのセットアップを同期獲得と並行して行うことにより、ＡＧＣのセットアップ前であっても位相情報の安定した信号を基に同期獲得を行うことができるため、同期獲得に要する時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る受信回路を用いたダイレクトコンバージョン受信機の構成例を示すブロック図である。
【図２】本発明の第２実施形態に係る受信回路を用いたダイレクトコンバージョン受信機の構成例を示すブロック図である。
【図３】第１従来例に係るダイレクトコンバージョン受信機の構成を示すブロック図である。
【図４】第２従来例に係るダイレクトコンバージョン受信機の構成を示すブロック図である。
【図５】ＩＥＥＥ８０２．１１ａのトレーニングシンボルの構成を示す図である。
【符号の説明】
１８ｉ，１８ｑ…アナログＬＰＦ（ローパスフィルタ）、１９ｉ，１９ｑ…アナログ可変利得増幅器、２０ｉ，２０ｑ…アナログ固定利得増幅器、２１ｉ，２１ｑ…選択回路、２２…ＡＧＣ部、２３ｉ，２３ｑ…制御回路、２５…ディジタル部、２６ｉ，２６ｑ，３４ｉ，３４ｑ…検波回路、２８…制御ロジック回路、３０ｉ，３０ｑ…コントロール回路、３１…復調部、３２ｉ，３２ｑ…ディジタルＬＰＦ、３３ｉ，３３ｑ…ディジタル可変利得増幅器、３５…信号検波回路、３６…同期回路、３７ｉ，３７ｑ…対数増幅器
【発明の属する技術分野】
本発明は、無線ＬＡＮ、携帯電話など無線通信システムの受信回路およびこれを用いた無線通信装置に関し、特にＩＥＥＥ８０２．１１ａなど、高速のＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路が必要なシステムに用いて好適なダイレクトコンバージョン方式の受信回路およびこれを用いた無線通信装置に関する。
【０００２】
【従来の技術】
無線通信システムにおける受信方式は、受信した高周波信号を中間周波数に周波数変換して処理するスーパーヘテロダイン方式と、受信した高周波信号を直接ベースバンド信号に周波数変換して処理するダイレクトコンバージョン方式とに大別される。これらの受信方式のうち、ダイレクトコンバージョン方式の受信機（以下、ダイレクトコンバージョン受信機と記す）は、スーパーヘテロダイン方式の受信機に比較して、ＩＦ（中間周波）段が不要な分だけ外付け部品が少ないため低コストであり、また回路構成が比較的簡易であるためマルチバンド、マルチモード受信機などに適している。これらの理由から、最近、多くの無線通信システムにダイレクトコンバージョン受信機が用いられている。
【０００３】
従来例（第１従来例）に係るダイレクトコンバージョン受信機の構成を図３に示す。同図において、アンテナ１０１Ａ，１０１Ｂで受信された高周波信号は、切替スイッチ１０２によっていずれか一方が選択され、バンドパスフィルタ１０３および低雑音増幅器１０４を経由してミキサ回路１０５ｉ，１０５ｑに各一方の入力として与えられる。ミキサ回路１０５ｉ，１０５ｑには各他方の入力として、ローカル発振器１０６から出力されるローカル信号が直接（位相差０°）、あるいは９０°移相器１０７を介して（位相差９０°）供給される。
【０００４】
ミキサ回路１０５ｉは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドの同相成分Ｉ（以下、Ｉ信号と記す）を得る。ミキサ回路１０５ｑは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンドの直交成分Ｑ（以下、Ｑ信号と記す）を得る。Ｉ，Ｑ信号は、アナログローパスフィルタ（以下、アナログＬＰＦと記す）１０８ｉ，１０８ｑに供給される。アナログＬＰＦ１０８ｉ，１０８ｑは、受信された信号から希望帯域の信号のみを取り出す役割を有している。
【０００５】
アナログＬＰＦ１０８ｉ，１０８ｑで取り出された希望帯域の信号は、アナログ可変利得増幅器１０９ｉ，１０９ｑで信号振幅が調整された後ＡＧＣ部１１０に直接供給され、さらにＡＤ（アナログ−ディジタル）変換器１１１ｉ，１１１ｑでディジタル信号に変換されて復調部（図示せず）を含むディジタル部１１２に供給される。
【０００６】
ＡＧＣ部１１０では、ＡＤ変換器１１１ｉ，１１１ｑの入力信号を最適かつ安定したレベルに保つために、アナログ可変利得増幅器１０９ｉ，１０９ｑに対する自動利得制御（ＡＧＣ）が行われる。ＡＧＣ部１１０は、検波・ＬＰＦ回路１１３ｉ，１１３ｑ、ＡＤＣ１１４ｉ，１１４ｑ、ディジタル部１１２内の制御ロジック回路１１５、ＤＡ（ディジタル−アナログ）変換器１１６ｉ，１１６ｑおよびコントロール回路１１７ｉ，１１７ｑを有する構成となっている。
【０００７】
ところで、近年、信号の伝送速度の増加および周波数資源の逼迫に伴って、信号の帯域幅が増大し、チャネル間隔が狭くなる傾向にある。このように、信号の帯域幅が増大することにより、アナログＬＰＦ１０８ｉ，１０８ｑには高いカットオフ周波数が要求される。また、チャネル間隔が狭くなることにより、アナログＬＰＦ１０８ｉ，１０８ｑとして、シャープ（急峻）でかつ線形歪（振幅歪と位相歪）の小さな特性のものが必要とされる。しかしながら、広帯域に遮断特性がシャープでかつ線形歪が小さい特性のアナログＬＰＦ１０８ｉ，１０８ｑを、低消費電力で実現することは難しく。また、低雑音、高リニアリティ特性を同時に得ることも難しい。
【０００８】
このアナログＬＰＦ１０８ｉ，１０８ｑの広帯域化の問題に対する改善策として、図４に示す従来例（第２従来例）がある。図４中、図３と同等部分には同一符号を付して示している。
【０００９】
この第２従来例に係るダイレクトコンバージョン受信機では、ディジタル部１１２内であって、ＡＤ変換器１１１ｉ，１１１ｑの後段に、ディジタルローパスフィルタ（以下、ディジタルＬＰＦと記す）２０１ｉ，２０１ｑ、ディジタル可変利得増幅器２０２ｉ，２０２ｑを設けた構成を採っている。アナログＬＰＦ１０８ｉ，１０８ｑとディジタルＬＰＦ２０２ｉ，２０２ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得ている。
【００１０】
希望チャネルに隣接するチャネルに干渉となる信号（以下、隣接チャネル信号と記す）が存在する場合、アナログＬＰＦ１０８ｉ，１０８ｑの遮断特性が不十分であるために、ＡＤ変換器１１１ｉ，１１１ｑの入力信号には隣接チャネル信号が残っている。したがって、ディジタルＬＰＦ２０２ｉ，２０２ｑでその隣接チャネル信号を所望のレベルまで落とす。そして、復調部入力レベルが最適かつ安定になるように、ＡＧＣ部１１０による可変利得増幅器１０９ｉ，１０９ｑの自動利得制御に加えて、ディジタル可変利得増幅器２０２ｉ，２０２ｑの出力レベルを検波回路２３０ｉ，２０３ｑで検出し、その検出レベルに基づいて制御ロジック部１１５で生成された設定値によりディジタル可変利得増幅器２０２ｉ，２０２ｑの利得を調整する。
【００１１】
【発明が解決しようとする課題】
上述したように、第２従来例に係るダイレクトコンバージョン受信機では、アナログＬＰＦ１０８ｉ，１０８ｑの広帯域化の問題を解決するために、ＡＤ変換器１１１ｉ，１１１ｑの後段に、ディジタルＬＰＦ２０１ｉ，２０１ｑおよびディジタル可変利得増幅器２０２ｉ，２０２ｑを設けて、再度ディジタルＡＧＣをかけるようにしている。しかしながら、ディジタルフィルタは一般的に遅延時間が大きく、例えばＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ；有限長インパルス応答）フィルタで構成した場合には数μｓｅｃ 〜数十μｓｅｃ 程度の遅延時間が生じるため、隣接チャネルに干渉信号が存在する場合、その群遅延特性によって最適な利得値を得るためのＡＧＣセットアップタイムが長くなる。
【００１２】
このように、ＡＧＣセットアップタイムが増加することは、例えば、無線ＬＡＮ仕様であるＩＥＥＥ８０２．１１ａのようなパケットモードの通信では、受信品質の劣化となる。図５に、ＩＥＥＥ８０２．１１ａのトレーニングシンボルの構成を示す。パケットのはじめの８μｓｅｃ の期間がショートプリアンブルと呼ばれ、このショートプリアンブル期間内に、信号検波、ＡＧＣのセットアップ、ダイバーシティ選択、搬送波同期、タイミング同期を行う必要がある。
【００１３】
８μｓｅｃ のショートプリアンブル期間内にＡＧＣのセットアップが正確に行われない場合には、信号のレベルを正しく設定することができないため、パケットエラーになることがある。さらに、ＩＥＥＥ８０２．１１ａの場合には、ショートプリアンブル期間内にＡＧＣのセットアップを行いながら、タイミング同期の獲得（以下、単に同期獲得と記す場合もある）を行う必要がある。ところが、ＡＧＣを行っているときは、信号の位相情報が変化する可能性があるため、同期獲得の精度を劣化させることがある。したがって、ＡＧＣのセットアップが完了した後でなければ同期獲得を正確に行えないことになる。
【００１４】
上述したことから明らかなように、アナログＡＧＣとディジタルＡＧＣとを併用する構成を採る受信回路では、ＡＧＣのセットアップが完了した後でなければ同期獲得を正確に行えないため、ディジタルＬＰＦ２０１ｉ，２０１ｑの遅延特性によってＡＧＣのセットアップタイムが長くなると、その分だけ同期獲得にも時間がかかるという課題がある。
【００１５】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、アナログＡＧＣとディジタルＡＧＣとを併用する構成を採った場合において、ＡＧＣのセットアップタイムが長くなったとしても、タイミング同期の獲得に要する時間を短縮することが可能な受信回路およびこれを用いた無線通信装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による受信回路は、受信信号を周波数変換して得られる信号から希望チャネルの信号を取り出すアナログフィルタ手段と、このフィルタ手段で取り出された信号の振幅を調整するアナログ可変利得増幅手段と、この可変利得増幅手段の出力信号のレベルに応じて当該可変利得増幅手段の利得値を調整するアナログ利得制御手段と、アナログフィルタ手段で取り出された信号の振幅を増幅するアナログ固定利得増幅手段と、アナログ固定利得増幅手段の出力信号またはアナログ可変利得増幅手段の出力信号を選択して出力する選択手段と、この選択手段の出力信号をディジタル信号に変換するＡＤ変換手段と、このＡＤ変換手段の出力信号から希望チャネルの信号を取り出すディジタルフィルタ手段と、このフィルタ手段で取り出された信号の振幅を調整するディジタル可変利得増幅手段と、この可変利得増幅手段の出力信号のレベルに応じて当該可変利得増幅手段の利得値を調整するディジタル利得制御手段と、ディジタル可変利得増幅手段を経た受信信号を基に同期獲得したときに同期獲得信号を出力する同期手段と、この同期手段から同期獲得信号が出力されるまではアナログ固定利得増幅手段の出力信号を選択し、当該同期獲得信号の出力以降はアナログ可変利得増幅手段の出力信号を選択するように選択手段を制御する制御手段とを備えた構成となっている。この受信回路は、ダイレクトコンバージョン受信機などの無線通信装置において、受信した高周波信号を周波数変換して得られる信号を処理する信号処理部、例えばベースバンド部として用いられる。
【００１７】
上記構成の受信回路またはこれを用いた無線通信装置において、ディジタルフィルタ手段はアナログフィルタ手段との組み合わせで、希望チャネルを選択するために必要な遮断特性を得るとともに、希望チャネルに隣接するチャネルの信号を所望のレベルまで落とす作用をなす。ここで、ＡＧＣを行っているときは、アナログ可変利得増幅手段の利得値がまだ安定していないため、当該可変利得増幅手段を経た信号の位相情報が変化する可能性がある。一方、アナログ固定利得増幅手段を経た信号については、当該固定利得増幅手段の利得値が固定であるため位相情報が変化することはない。そこで、ＡＧＣの初期状態では、アナログ固定利得増幅手段を経た信号を選択し、当該信号を基に同期手段によってタイミング同期の獲得を行う。これにより、タイミング同期の獲得が迅速に行われ、同期獲得に要する時間の短縮が可能になる。また、同期獲得と並行して、アナログ可変利得増幅手段を経た信号のレベルに基づくＡＧＣが行われる。そして、同期手段から同期獲得信号が出力されたら、アナログ固定利得増幅手段側からアナログ可変利得増幅手段側に信号の選択を切り替える。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る受信回路を用いた無線通信装置、例えばダイレクトコンバージョン受信機の構成例を示すブロック図である。本実施形態に係るダイレクトコンバージョン受信機は、フェージングによる品質劣化を防止して高受信感度を実現するために、複数本（本例では、２本）のアンテナで伝搬経路の異なる信号を受信するダイバーシティ受信方式を採用している。ただし、本発明は、ダイバーシティ受信方式の受信機への適用に限られるものではない。
【００２０】
図１において、２本のアンテナ１１Ａ，１１Ｂで受信された高周波信号は、切替スイッチ１２によっていずれか一方が選択される。選択された高周波信号は、バンドパスフィルタ１３および低雑音増幅器１４を経由してミキサ回路１５ｉ，１５ｑに各一方の入力として与えられる。一方、ローカル発振器１６から出力されるローカル信号は、９０°移相器１７で位相差０°のローカル信号と位相差９０°のローカル信号に移相された後、周波数変換器であるミキサ回路１５ｉ，１５ｑに各他方の入力として与えられる。
【００２１】
ミキサ回路１５ｉは、入力される高周波信号に対して位相差０°のローカル信号を混合することによってベースバンドのＩ（同相）信号を得る。ミキサ回路１５ｑは、入力される高周波信号に対して位相差９０°のローカル信号を混合することによってベースバンドのＱ（直交）信号を得る。Ｉ，Ｑ信号は、アナログＬＰＦ１８ｉ，１８ｑで希望帯域の信号成分のみが取り出され、アナログ可変利得増幅器１９ｉ，１９ｑおよびアナログ固定利得増幅器２０ｉ，２０ｑにそれぞれ供給される。
【００２２】
アナログ可変利得増幅器１９ｉ，１９ｑは、後述するアナログＡＧＣのフィードバック制御によって利得値が変化することにより、Ｉ，Ｑ信号の振幅を調整する。このアナログ可変利得増幅器１９ｉ，１９ｑを経たＩ，Ｑ信号は選択回路２１ｉ，２１ｑおよびＡＧＣ回路２２に供給される。アナログ固定利得増幅器２０ｉ，２０ｑは、その利得値がアナログ可変利得増幅器１９ｉ，１９ｑの最大利得値とほぼ同程度の大きな値に固定されており、その固定利得値にてＩ，Ｑ信号の振幅を増幅する。このアナログ固定利得増幅器２０ｉ，２０ｑを経たＩ，Ｑ信号は選択回路２１ｉ，２１ｑに供給される。
【００２３】
選択回路２１ｉ，２１ｑは各々、互いに連動するスイッチＳＷ１ｉ，ＳＷ１ｑおよびスイッチＳＷ２ｉ，ＳＷ２ｑから構成されている。スイッチＳＷ１ｉ，ＳＷ１ｑは、各可動接点がアナログ可変利得増幅器１９ｉ，１９ｑの各出力端にそれぞれ接続され、各一方の固定接点が抵抗Ｒｉ，Ｒｑを介して基準電位点、例えばグランドにそれぞれ接続されている。スイッチＳＷ２ｉ，ＳＷ２ｑは、各固定接点がアナログ固定利得増幅器２０ｉ，２０ｑの各出力端にそれぞれ接続されている。スイッチＳＷ１ｉ，ＳＷ１ｑの各他方の固定接点とスイッチＳＷ２ｉ，ＳＷ２ｑの各可動接点とはそれぞれ共通に接続され、選択回路２１ｉ，２１ｑの各選択出力端となる。
【００２４】
選択回路２１ｉ，２１ｑのスイッチＳＷ１ｉ，ＳＷ１ｑおよびスイッチＳＷ２ｉ，ＳＷ２ｑは、制御回路２３ｉ，２３ｑによって切り替え制御が行われる。この切り替え制御の下に選択回路２１ｉ，２１ｑによって選択された信号、即ちアナログ可変利得増幅器１９ｉ，１９ｑを経たＩ，Ｑ信号、またはアナログ固定利得増幅器２０ｉ，２０ｑを経たＩ，Ｑ信号は、ＡＤ変換器２４ｉ，２４ｑでディジタル信号に変換されてディジタル部２５に供給される。
【００２５】
ＡＧＣ部２２においては、ＡＤ変換器２４ｉ，２４ｑの入力信号を最適かつ安定したレベルに保つために、アナログ可変利得増幅器１９ｉ，１９ｑに対する自動利得制御（ＡＧＣ）が行われる。ＡＧＣ部２２は、検波回路２６ｉ，２６ｑ、ＡＤ変換器２７ｉ，２７ｑ、ディジタル部２５内の制御ロジック回路２８、ＤＡ変換器２９ｉ，２９ｑおよびコントロール回路３０ｉ，３０ｑを有する構成となっている。
【００２６】
検波回路２６ｉ，２６ｑは、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号をレベル検波する。ＡＤ変換器２７ｉ，２７ｑは、検波回路２６ｉ，２６ｑで得られた検波レベルをディジタル信号に変換して制御ロジック回路２８に供給する。制御ロジック回路２８は、ＡＤ変換器２７ｉ，２７ｑから与えられる検波レベル、即ちアナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルに対応した利得データを設定する。ＤＡ変換器２９ｉ，２９ｑは、制御ロジック回路２８で設定された利得データをアナログ信号に変換する。コントロール回路３０ｉ，３０ｑは、ＤＡ変換器２９ｉ，２９ｑから与えられる利得データに応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を調整する。
【００２７】
上述したアナログ可変利得増幅器１９ｉ，１９ｑ→検波回路２６ｉ，２６ｑ→ＡＤ変換器２７ｉ，２７ｑ→制御ロジック回路２８→ＤＡ変換器２９ｉ，２９ｑ→コントロール回路３０ｉ，３０ｑ→アナログ可変利得増幅器１９ｉ，１９ｑの系は、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号のレベルに応じて当該可変利得増幅器１９ｉ，１９ｑの利得値を設定するフィードバックのアナログＡＧＣループを形成している。
【００２８】
ディジタル部２５内には、ＡＧＣ部２２の一部を構成する制御ロジック回路２８の他に、受信信号を復調する復調部３１と、ＡＤ変換器２４ｉ，２４ｑと復調部３１との間に縦続接続されたディジタルＬＰＦ３２ｉ，３２ｑおよびディジタル可変利得増幅器３３ｉ，３３ｑと、検波回路３４ｉ，３４ｑとが設けられている。ディジタルＬＰＦ３２ｉ，３２ｑは、アナログＬＰＦ１８ｉ，１８ｑとのそれぞれの組み合わせで、チャネルセレクトのために必要な遮断特性を得るとともに、隣接チャネル信号を所望のレベルまで落とす作用をなす。
【００２９】
検波回路３４ｉ，３４ｑは、ディジタル可変利得増幅器３３ｉ，３３ｑの各出力信号をレベル検波し、その検波結果を制御ロジック回路２８に与える。制御ロジック回路２８は、検波回路３４ｉ，３４ｑの検波結果に応じてディジタル可変利得増幅器３３ｉ，３３ｑの利得値を調整する。このディジタル可変利得増幅器３３ｉ，３３ｑ→検波回路３４ｉ，３４ｑ→制御ロジック回路２８→ディジタル可変利得増幅器３３ｉ，３３ｑの系は、ディジタル可変利得増幅器３３ｉ，３３ｑの出力信号のレベルに応じて当該可変利得増幅器３３ｉ，３３ｑの利得値を設定するフィードバックのディジタルＡＧＣループを形成している。
【００３０】
復調部３１内には、信号検波回路３５および同期回路３６が設けられている。信号検波回路３５は、ディジタル可変利得増幅器３３ｉ，３３ｑの出力信号から受信信号の検出を行い、受信信号を検出したときに検出信号を出力する。この検出信号は、先述したＡＧＣの開始を指示するＡＧＣ開始信号ＡＧＣ＿ＳＴとして制御ロジック回路２８に与えられるとともに、同期回路３６にも同期信号の獲得を指示する信号として与えられる。同期回路３６はこの信号を受けて、受信信号を基にタイミング同期の獲得を開始し、獲得したら同期獲得信号Ｓｙｎｃ＿Ａｃｔを先述した制御回路２３ｉ，２３ｑに与える。
【００３１】
上記構成の第１実施形態に係る受信回路においては、アナログＡＧＣループによるフィードバック制御により、検波回路２６ｉ，２６ｑでの各検波レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの各利得値が設定され、またディジタルＡＧＣループによるフィードバック制御により、検波回路３２ｉ，３２ｑの各検波レベルに応じてディジタル可変利得増幅器３３ｉ，３３ｑの各利得値が設定される。
【００３２】
このように、アナログＡＧＣループとディジタルＡＧＣループとを併用した構成を採ることにより、信号の帯域幅が増加することに伴ってアナログＬＰＦ１８ｉ，１８ｑのカットオフ周波数が高くなったとしても、アナログＬＰＦ１８ｉ，１８ｑとディジタルＬＰＦ３２ｉ，３２ｑとのそれぞれの組み合わせでチャネルセレクトのために必要な遮断特性を得ることができるため、広帯域に遮断特性がシャープでかつ線形歪（振幅歪と位相歪）が小さい特性を、低消費電力で実現でき、また低雑音、高リニアリティ特性を同時に得ることが可能になる。
【００３３】
また、本実施形態に係る受信回路においては、制御回路２３ｉ，２３ｑによる制御の下に、アナログ可変利得増幅器１９ｉ，１９ｑと、高利得値のアナログ固定利得増幅器２０ｉ，２０ｑとを適宜切り替えて用いる構成を採ることで、同期獲得に要する時間を短縮することができる。その作用について、以下により具体的に説明する。
【００３４】
ＡＧＣ初期状態では、制御回路２３ｉ，２３ｑは、選択回路２１ｉ，２１ｑの各スイッチを、アナログ固定利得増幅器２０ｉ，２０ｑの出力信号を選択する状態に設定する。このとき、スイッチＳＷ１ｉ，ＳＷ１ｑの可動接点が抵抗Ｒｉ，Ｒｑ側に切り替わった状態となり、これによりアナログ可変利得増幅器１９ｉ，１９ｑの各出力端が抵抗Ｒｉ，Ｒｑを介して接地される。また、スイッチＳＷ２ｉ，ＳＷ２ｑがオン（閉）状態となるため、アナログ固定利得増幅器２０ｉ，２０ｑの出力信号がＡＤ変換器２４ｉ，２４ｑを介してディジタル部２５に供給される。
【００３５】
この初期状態から、アンテナ１１Ａ／１１Ｂで受信された高周波信号が、低雑音増幅器１４を経てミキサ回路１５ｉ，１５ｑで適切なレベルのベースバンド信号（Ｉ，Ｑ信号）に周波数変換された後、アナログＬＰＦ１８ｉ，１８ｑで希望チャネル（希望帯域）以外の信号成分が除去され、その後アナログ固定利得増幅器２０ｉ，２０ｑ、選択回路２１ｉ，２１ｑおよびＡＤ変換器２４ｉ，２４ｑを経由してディジタル部２５に入力する。そして、希望帯域の受信信号の検出が信号検波回路３５で行われる。
【００３６】
ここで、受信信号は、例えばＩＥＥＥ８０２．１１ａのようなパケットモードの通信では、図５に示すようなデータ構成となっている。パケットのはじめの８μｓｅｃ期間はショートプリアンブルと呼ばれ、当該ショートプリアンブル内のデータは、ＡＧＣのセットアップやタイミング同期の獲得などに用いられる。ＩＥＥＥ８０２．１１ａの場合には、ショートプリアンブル内のデータとして既知のデータが使われており、またショートプリアンブルのデータの変調方式としてＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）が使われている。
【００３７】
信号検波回路３５は、希望帯域の信号の受信を検出すると、その検出信号を制御ロジック回路２８にＡＧＣの開始を指示するＡＧＣ開始信号ＡＧＣ＿ＳＴとして与えるとともに、同期回路３６に同期獲得を指示する信号として与える。これにより、同期回路３６では、アナログ固定利得増幅器２０ｉ，２０ｑを経た信号を基に同期獲得がスタートする。ここで、同期獲得に使用されるショートプリアンブルのデータの変調方式がＢＰＳＫであることから、同期獲得の際に固定利得増幅器２０ｉ，２０ｑを経由した信号を用いても、同期獲得特性が劣化することはない。
【００３８】
同期獲得の開始と同時に、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号のレベルに応じて当該可変利得増幅器１９ｉ，１９ｑの各利得値を調整するＡＧＣがスタートする。具体的には、制御ロジック回路２８は、信号検波回路３５から与えられるＡＧＣ開始信号ＡＧＣ＿ＳＴを受けて、信号検波回路３５でアナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルを検波して得られる検波レベルから利得設定値を算出し、ＤＡ変換器２９ｉ，２９ｑおよびコントロール回路３０ｉ，３０ｑを介してアナログ可変利得増幅器１９ｉ，１９ｑの利得値を調整する。
【００３９】
同期回路３６は同期獲得が完了すると、選択回路２１ｉ，２１ｑを切り替え制御する制御回路２３ｉ，２３ｑに対して同期獲得信号Ｓｙｎｃ＿Ａｃｔを送出する。制御回路２３ｉ，２３ｑはこの同期獲得信号Ｓｙｎｃ＿Ａｃｔを受けて、選択回路２１ｉ，２１ｑの各スイッチの選択状態を、アナログ固定利得増幅器２０ｉ，２０ｑ側からアナログ可変利得増幅器１９ｉ，１９ｑ側に切り替える。これにより、スイッチＳＷ１ｉ，ＳＷ１ｑの可動接点がＡＤ変換器２４ｉ，２４ｑが切り替わり、またスイッチＳＷ２ｉ，ＳＷ２ｑがオフ（開）状態となるため、アナログ固定利得増幅器２０ｉ，２０ｑの出力信号に代えて、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号がＡＤ変換器２４ｉ，２４ｑを介してディジタル部２５に供給される。
【００４０】
上述したように、第１実施形態に係る受信回路では、アナログ可変利得増幅器１９ｉ，１９ｑの他に、当該可変利得増幅器１９ｉ，１９ｑの最大利得値とほぼ同程度の大きな利得値（固定値）を持つアナログ固定利得増幅器２０ｉ，２０ｑを設け、ＡＧＣ初期状態ではアナログ固定利得増幅器２０ｉ，２０ｑを経た信号を基に同期獲得を行うとともに、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号レベルに応じたＡＧＣのセットアップを同期獲得と並行して行い、同期獲得後はアナログ可変利得増幅器１９ｉ，１９ｑを経た信号を選択することで、ＡＧＣのセットアップ前であっても位相情報の安定した信号を基に同期獲得を迅速に行うことができるため、ＡＧＣのセットアップに時間がかかったとしても、その影響を受けることなく同期獲得に要する時間を短縮できる。
【００４１】
［第２実施形態］
図３は、本発明の第２実施形態に係る受信回路を用いた無線通信装置、例えばダイレクトコンバージョン受信機の構成例を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。
【００４２】
先述した第１実施形態に係る受信回路では、アナログＡＧＣループにおいて、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号を検波回路２６ｉ，２６ｑに入力し、その出力信号のレベル検波を行う構成となっていた。これに対して、本実施形態に係る受信回路では、アナログ可変利得増幅器１９ｉ，１９ｑの出力信号と、対数増幅器３７ｉ，３７ｑを経たアナログ可変利得増幅器１９ｉ，１９ｑの入力信号とをスイッチＳＷ３ｉ，ＳＷ３ｑで選択して検波回路２６ｉ，２６ｑに入力し、その選択した信号のレベル検波を行う構成を採っている。対数増幅器３７ｉ，３７ｑは、入力信号の対数に比例した出力信号を与える。
【００４３】
スイッチＳＷ３ｉ，ＳＷ３ｑの切り替え制御は、例えば制御ロジック回路２８によって行われる。具体的には、制御ロジック回路２８は、ＡＧＣ初期状態では対数増幅器３７ｉ，３７ｑを経たアナログ可変利得増幅器１９ｉ，１９ｑの入力信号を選択し、当該入力信号の信号レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの初期利得値を設定し、その初期利得値の設定後は当該可変利得増幅器１９ｉ，１９ｑの出力信号を選択するように、スイッチＳＷ３ｉ，ＳＷ３ｑの切り替え制御を行う。
【００４４】
アナログＡＧＣループにおいては、受信信号の信号レベルが大きい場合には、アナログ可変利得増幅器１９ｉ，１９ｑが飽和してしまい、正しいレベルを検波できなくなるため、ＡＧＣ初期状態で正しい利得値を設定するのが難しく、したがってＡＧＣのセットアップに時間がかかる場合がある。この点に鑑み、本実施形態に係る受信回路においては、ＡＧＣ初期状態では対数増幅器３７ｉ，３７ｑを経たアナログ可変利得増幅器１９ｉ，１９ｑの入力信号を選択し、当該入力信号の信号レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を設定するようにしている。
【００４５】
このように、初期状態ではアナログ可変利得増幅器１９ｉ，１９ｑの入力信号を、対数増幅器３７ｉ，３７ｑを通して検波回路２６ｉ，２６ｑに入力し、その信号レベルに応じてアナログ可変利得増幅器１９ｉ，１９ｑの利得値を設定することで、対数増幅器３７ｉ，３７ｑが入力信号の対数に比例した出力信号を検波回路２６ｉ，２６ｑに与えるため、受信信号の信号レベルが大きい場合であっても、当該対数増幅器３７ｉ，３７ｑを通すことによって検波回路２６ｉ，２６ｑでは信号レベルを正しく検波できる。これにより、信号レベルに応じた正しい利得値を迅速に設定できるため、ＡＧＣのセットアップに要する時間を短縮することができる。
【００４６】
なお、上記各実施形態では、選択回路２１ｉ，２１ｑにスイッチＳＷ２ｉ，ＳＷ２ｑを設け、このスイッチＳＷ２ｉ，ＳＷ２ｑをオン／オフ制御することによってアナログ固定利得増幅器２０ｉ，２０ｑを経た信号の選択／非選択を切り替える構成としたが、スイッチＳＷ２ｉ，ＳＷ２ｑを省略し、アナログ固定利得増幅器２０ｉ，２０ｑの電源をオン／オフ制御することによって当該固定利得増幅器２０ｉ，２０ｑを経た信号の選択／非選択を切り替える構成を採ることも可能である。
【００４７】
また、上記各実施形態においては、ダイレクトコンバージョン方式の受信回路に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、受信した高周波信号を低ＩＦ（中間周波数）に周波数変換して処理する低ＩＦ方式の受信回路にも同様に適用可能である。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、アナログＡＧＣループとディジタルＡＧＣループとを併用した構成を採る受信回路において、アナログ可変利得増幅手段の他に、アナログ固定利得増幅手段を設け、ＡＧＣ初期状態ではアナログ固定利得増幅手段を経た信号を基にタイミング同期の獲得を行うとともに、アナログ可変利得増幅手段の出力信号レベルに応じたＡＧＣのセットアップを同期獲得と並行して行うことにより、ＡＧＣのセットアップ前であっても位相情報の安定した信号を基に同期獲得を行うことができるため、同期獲得に要する時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る受信回路を用いたダイレクトコンバージョン受信機の構成例を示すブロック図である。
【図２】本発明の第２実施形態に係る受信回路を用いたダイレクトコンバージョン受信機の構成例を示すブロック図である。
【図３】第１従来例に係るダイレクトコンバージョン受信機の構成を示すブロック図である。
【図４】第２従来例に係るダイレクトコンバージョン受信機の構成を示すブロック図である。
【図５】ＩＥＥＥ８０２．１１ａのトレーニングシンボルの構成を示す図である。
【符号の説明】
１８ｉ，１８ｑ…アナログＬＰＦ（ローパスフィルタ）、１９ｉ，１９ｑ…アナログ可変利得増幅器、２０ｉ，２０ｑ…アナログ固定利得増幅器、２１ｉ，２１ｑ…選択回路、２２…ＡＧＣ部、２３ｉ，２３ｑ…制御回路、２５…ディジタル部、２６ｉ，２６ｑ，３４ｉ，３４ｑ…検波回路、２８…制御ロジック回路、３０ｉ，３０ｑ…コントロール回路、３１…復調部、３２ｉ，３２ｑ…ディジタルＬＰＦ、３３ｉ，３３ｑ…ディジタル可変利得増幅器、３５…信号検波回路、３６…同期回路、３７ｉ，３７ｑ…対数増幅器
Claims (6)
- 受信信号を周波数変換して得られる信号から希望チャネルの信号を取り出すアナログフィルタ手段と、
前記アナログフィルタ手段で取り出された信号の振幅を調整するアナログ可変利得増幅手段と、
前記アナログ可変利得増幅手段の出力信号のレベルに応じて当該アナログ可変利得増幅手段の利得値を調整するアナログ利得制御手段と、
前記アナログフィルタ手段で取り出された信号の振幅を増幅するアナログ固定利得増幅手段と、
前記アナログ固定利得増幅手段の出力信号または前記アナログ可変利得増幅手段の出力信号を選択して出力する選択手段と、
前記選択手段の出力信号をディジタル信号に変換するＡＤ変換手段と、
前記ＡＤ変換手段の出力信号から希望チャネルの信号を取り出すディジタルフィルタ手段と、
前記ディジタルフィルタ手段で取り出された信号の振幅を調整するディジタル可変利得増幅手段と、
前記ディジタル可変利得増幅手段の出力信号のレベルに応じて当該ディジタル可変利得増幅手段の利得値を調整するディジタル利得制御手段と、
前記ディジタル可変利得増幅手段を経た受信信号を基に同期獲得したときに同期獲得信号を出力する同期手段と、
前記同期手段から前記同期獲得信号が出力されるまでは前記アナログ固定利得増幅手段の出力信号を選択し、当該同期獲得信号の出力以降は前記アナログ可変利得増幅手段の出力信号を選択するように前記選択手段を制御する制御手段と
を備えたことを特徴とする受信回路。 - 前記選択手段は、前記同期手段から前記同期獲得信号が出力されるまでは前記アナログ固定利得増幅手段の電源をオン状態にし、当該同期獲得信号の出力以降は前記アナログ固定利得増幅手段の電源をオフ状態にする
ことを特徴とする請求項１記載の受信回路。 - 前記アナログ制御手段は、前記アナログ可変利得増幅手段の入力信号の対数に比例した出力信号を与える対数増幅器を有し、初期状態では前記対数増幅器の出力信号のレベルに応じて利得値を設定し、その設定後は前記アナログ可変利得増幅手段の出力信号に応じて利得値を調整する
ことを特徴とする請求項１記載の受信回路。 - アンテナで受信された高周波信号の周波数変換を行う周波数変換手段と、
前記周波数変換手段で周波数変換された信号を処理する信号処理部と、
前記信号処理部で処理された信号を復調する復調手段とを備え、
前記信号処理部は、
前記周波数変換手段で周波数変換された信号から希望チャネルの信号を取り出すアナログフィルタ手段と、
前記アナログフィルタ手段で取り出された信号の振幅を調整するアナログ可変利得増幅手段と、
前記アナログ可変利得増幅手段の出力信号のレベルに応じて当該アナログ可変利得増幅手段の利得値を調整するアナログ利得制御手段と、
前記アナログフィルタ手段で取り出された信号の振幅を増幅するアナログ固定利得増幅手段と、
前記アナログ固定利得増幅手段の出力信号または前記アナログ可変利得増幅手段の出力信号を選択して出力する選択手段と、
前記選択手段の出力信号をディジタル信号に変換するＡＤ変換手段と、
前記ＡＤ変換手段の出力信号から希望チャネルの信号を取り出すディジタルフィルタ手段と、
前記ディジタルフィルタ手段で取り出された信号の振幅を調整するディジタル可変利得増幅手段と、
前記ディジタル可変利得増幅手段の出力信号のレベルに応じて当該ディジタル可変利得増幅手段の利得値を調整するディジタル利得制御手段と、
前記ディジタル可変利得増幅手段を経た受信信号を基に同期獲得したときに同期獲得信号を出力する同期手段と、
前記同期手段から前記同期獲得信号が出力されるまでは前記アナログ固定利得増幅手段の出力信号を選択し、当該同期獲得信号の出力以降は前記アナログ可変利得増幅手段の出力信号を選択するように前記選択手段を制御する制御手段とを有する
ことを特徴とする無線通信装置。 - 前記選択手段は、前記同期手段から前記同期獲得信号が出力されるまでは前記アナログ固定利得増幅手段の電源をオン状態にし、当該同期獲得信号の出力以降は前記アナログ固定利得増幅手段の電源をオフ状態にする
ことを特徴とする請求項４記載の無線通信装置。 - 前記アナログ制御手段は、前記アナログ可変利得増幅手段の入力信号の対数に比例した出力信号を与える対数増幅器を有し、初期状態では前記対数増幅器の出力信号のレベルに応じて利得値を設定し、その設定後は前記アナログ可変利得増幅手段の出力信号に応じて利得値を調整する
ことを特徴とする請求項４記載の無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002232323A JP4039169B2 (ja) | 2002-08-09 | 2002-08-09 | 受信回路およびこれを用いた無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002232323A JP4039169B2 (ja) | 2002-08-09 | 2002-08-09 | 受信回路およびこれを用いた無線通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004072645A true JP2004072645A (ja) | 2004-03-04 |
| JP4039169B2 JP4039169B2 (ja) | 2008-01-30 |
Family
ID=32017770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002232323A Expired - Fee Related JP4039169B2 (ja) | 2002-08-09 | 2002-08-09 | 受信回路およびこれを用いた無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4039169B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010004638A1 (ja) * | 2008-07-10 | 2010-01-14 | 富士通株式会社 | 移動端末局、同期制御方法および同期制御プログラム |
| JP2012050021A (ja) * | 2010-08-30 | 2012-03-08 | Hitachi Kokusai Electric Inc | 無線機 |
| JP2015053657A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | 受信装置 |
-
2002
- 2002-08-09 JP JP2002232323A patent/JP4039169B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010004638A1 (ja) * | 2008-07-10 | 2010-01-14 | 富士通株式会社 | 移動端末局、同期制御方法および同期制御プログラム |
| US8660509B2 (en) | 2008-07-10 | 2014-02-25 | Fujitsu Limited | Mobile terminal station and synchronous control method |
| JP2012050021A (ja) * | 2010-08-30 | 2012-03-08 | Hitachi Kokusai Electric Inc | 無線機 |
| JP2015053657A (ja) * | 2013-09-09 | 2015-03-19 | 株式会社東芝 | 受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4039169B2 (ja) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7603094B2 (en) | DC offset correction for direct conversion receivers | |
| US7092676B2 (en) | Shared functional block multi-mode multi-band communication transceivers | |
| US20050147192A1 (en) | High frequency signal receiver and semiconductor integrated circuit | |
| US20040218576A1 (en) | Receiver and communication terminal | |
| US8331895B2 (en) | Receiving circuit | |
| WO2000051253A1 (fr) | Unite de poste de radio | |
| WO2004049580A2 (en) | An amps receiver system using a zero-if architecture | |
| JPH1065749A (ja) | 受信回路 | |
| JP2002118483A (ja) | 無線回路装置及び無線回路装置の制御方法 | |
| US8050639B2 (en) | Multi-antenna communication apparatus | |
| WO2005086362A1 (ja) | 受信回路と、それを用いた受信装置および送受信装置 | |
| JP4287855B2 (ja) | モバイルのテレビジョン受信機用集積回路 | |
| JP2004048581A (ja) | 受信装置及び利得制御システム | |
| JP3816356B2 (ja) | 無線送信機 | |
| WO2007052717A1 (ja) | イメージ抑圧受信機 | |
| KR101053136B1 (ko) | 공유 기능 블록 멀티 모드 멀티 밴드 통신 트랜시버 | |
| JP2008011027A (ja) | 受信装置 | |
| JP4039169B2 (ja) | 受信回路およびこれを用いた無線通信装置 | |
| EP1083673A1 (en) | Radio device and transmitting/receiving method | |
| JP2004080455A (ja) | 受信回路およびこれを用いた無線通信装置 | |
| JP2007228342A (ja) | 受信装置およびそれを用いた送受信装置 | |
| JP2001244861A (ja) | 無線受信装置及び方法 | |
| JP4039168B2 (ja) | 受信回路およびこれを用いた無線通信装置 | |
| JP5438599B2 (ja) | 無線通信受信機 | |
| JP2002290254A (ja) | ダイレクトコンバージョン受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050608 |
|
| A977 | Report on retrieval |
Effective date: 20070706 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071016 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |