JP2015002470A - 信号検出回路 - Google Patents

信号検出回路 Download PDF

Info

Publication number
JP2015002470A
JP2015002470A JP2013126718A JP2013126718A JP2015002470A JP 2015002470 A JP2015002470 A JP 2015002470A JP 2013126718 A JP2013126718 A JP 2013126718A JP 2013126718 A JP2013126718 A JP 2013126718A JP 2015002470 A JP2015002470 A JP 2015002470A
Authority
JP
Japan
Prior art keywords
circuit
output
voltage
offset
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013126718A
Other languages
English (en)
Other versions
JP6380882B2 (ja
Inventor
新之助 加納
Shinnosuke Kano
新之助 加納
秀輝 生田
Hideki Ikuta
秀輝 生田
俊 小島
Shun Kojima
俊 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2013126718A priority Critical patent/JP6380882B2/ja
Publication of JP2015002470A publication Critical patent/JP2015002470A/ja
Application granted granted Critical
Publication of JP6380882B2 publication Critical patent/JP6380882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】 発生したオフセット電圧を効率的に取り除くオフセットキャンセル回路を備えた信号検出回路を提供する。
【解決手段】 リセットスイッチ31を有する電流電圧変換回路1と、この回路1の出力を増幅する増幅回路2と、増幅回路2の出力電圧を基に電流電圧変換回路1のオフセット電圧と増幅回路2のオフセット電圧とオフセットキャンセル回路3のオフセット電圧とを同時にキャンセルするオフセットキャンセル回路3とを有する。電流電圧変換回路1のリセット期間にキャンセル容量C1に電流電圧変換回路1及び増幅回路2のオフセット電圧を保持し、増幅回路2の出力にオフセット電圧を加算して出力する。
【選択図】 図1

Description

本発明は、オフセットキャンセル回路を有する信号検出回路に関するものである。
従来、フォトダイオードによって生成された光電流をオペアンプと積分容量によって構成された電荷アンプ(電流電圧変換回路)による光電変換回路を用いて検出することが知られている。光電変換回路は、入射した光量に応じた電圧を生成し、その電圧を後段の増幅回路によって増幅して出力電圧を得ている。この電荷アンプは、その入出力間を短絡するリセットスイッチを有しており、都度スイッチをオンし、積分容量に蓄積された電荷をリセットすることで入射光の検出時間を制御している。
特許文献1には、光電変換素子と第1の積分回路と第2の積分回路とを具備し、光電変換素子と第1の積分回路とが接続され、第1の積分回路と、第2の積分回路とが接続容量成分を介して接続され、第1の積分回路及び第2の積分回路は、演算増幅器の一方の入力側と出力側とに積分容量とスイッチとが並列に接続されて構成されている。このため、従来のように積分回路の容量成分を低減させることなく当該回路の出力電圧を上げることができ、積分容量を低減することによって生じるスイッチングノイズが生じず、また、当該回路を複数用いた場合の各回路の感度のバラツキを抑止しつつ、当該回路の感度を向上させている。
特許文献2には、入力されたアナログ電位と同じ電位を出力する出力回路が開示されている。このアナログ出力回路では、差動増幅器と、第1および第2のキャパシタと、差動増幅器の第1の入力端子に参照電位を与えるとともに出力端子と第2の入力端子とを接続し、参照電位に差動増幅器のオフセット電圧を加算した電位を差動増幅器に出力させるための第1の切換回路と、差動増幅器から出力された参照電位にオフセット電圧を加算した電位を第1のキャパシタの一方電極に与えるとともにその他方電極に参照電位を与えて充電させるための第2の切換回路と、第1および第2の切換回路を用いて充電された第1のキャパシタの一方電極および他方電極をそれぞれ差動増幅器の第2の入力端子および出力端子に接続するとともに、第2のキャパシタに保持されたアナログ電位を差動増幅器の第1の入力端子に与えて、アナログ電位と同じ電位を差動増幅器に出力させるための第3の切換回路とが設けられる。したがって、第1および第2のキャパシタの容量値に関係なくオフセット電圧を完全にキャンセルできる。よって、第2のキャパシタの容量値すなわち電極面積が小さくて済み、レイアウト面積が小さくて済むようにしている。
特開平6−235658号公報 特開2001−326545号公報
従来の電流電圧変換回路及び増幅回路は、製造工程などに起因するオフセット電圧を有しており、入出力電圧の関係が個々の製品によりばらつきが生じる。従って、このオフセット電圧を回路的にキャンセルすることが必要であるという問題があった。また、例えば、電流電圧変換回路によって生じるオフセット電圧が回路の出力に影響を無視できる大きさであったとしても、このオフセット電圧は、次段の増幅回路において増幅されて、回路の動作に大きな影響を与えるという問題があった。
本発明は、このような事情によりなされたものであり、発生したオフセット電圧を効率的に取り除くオフセットキャンセル回路を備えた信号検出回路を提供する。
本発明の信号検出回路の一態様は、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路と、当該電流電圧変換回路の出力電圧をリセット状態にする第1スイッチと、前記出力電圧を増幅する増幅回路と、反転入力端子と出力端子間に充放電可能な容量を有し、前記増幅回路により増幅された前記出力電圧を非反転入力端子に入力する非反転増幅器からなるオフセットキャンセル回路とを具備し、前記電流電圧変換回路と前記増幅回路と前記オフセットキャンセル回路によって生じる全てのオフセット電圧を前記電流電圧変換回路の前記リセット状態において前記容量に保持し、前記リセット状態後に前記オフセットキャンセル回路の出力に前記容量に保持された電圧を合わせ込み出力することを特徴とする。
前記オフセットキャンセル回路は、前記リセット状態において、前記容量の一方の電極に前記非反転増幅器の前記出力端子と接続し、他方の電極に基準電圧を接続するための一対の第2スイッチと、前記容量の他方の電極に前記非反転増幅器の前記出力端子を接続するための第3スイッチをさらに具備するようにしても良い。前記第1スイッチおよび前記一対の第2スイッチが開放かつ前記第3スイッチが短絡の状態から、前記第1スイッチを短絡して前記電流電圧変換回路を前記リセット状態にし、その後、前記一対の第2スイッチを短絡かつ前記第3スイッチを開放にして前記容量に前記全てのオフセット電圧を保持し、その後、前記一対の第2スイッチを開放かつ前記第3スイッチを短絡した後、前記第1スイッチを開放して前記オフセットキャンセル回路の出力に前記容量に保持された電圧を合わせ込み出力するようにしても良い。前記オフセットキャンセル回路の出力に対して蓄積および出力を相補的に行うサンプルホールド回路をさらに有するようにしても良い。
本発明の信号検出回路は、オフセットキャンセル回路により、電流電圧変換回路および増幅回路で生じるオフセット電圧とオフセットキャンセル回路自体で生じるオフセット電圧を纏めてキャンセルすることができるので、オフセットキャンセルを効率的に行うことが出来る。
実施例1に係る信号検出回路を説明する回路図。 図1の信号検出回路の動作を説明するタイミングチャート図。 図1の信号検出回路の期間A、期間E(図2)での光信号検出状態を説明する回路図。 図1の信号検出回路の期間B、期間D(図2)を説明する回路図。 図1の信号検出回路の期間C(図2)でのオフセット電圧保持状態を説明する回路図。 実施例2に係る信号検出回路を説明する回路図。 図6の信号検出回路の動作を説明するタイミングチャート図。
以下、実施例を参照して発明の実施の形態を説明する。
図1乃至図5を参照して実施例1を説明する。この実施例の信号検出回路は、例えば、光検出手段により検出された光電流を入射した光量に応じた電圧に変換する光電変換回路に適用される。即ち、この信号検出回路は、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路(この実施例では、I−Vアンプを用いる)1と、電流電圧変換回路1をリセット状態にする第1スイッチ31と、前記出力電圧を増幅する増幅回路2と、反転入力端子と出力端子間に充放電可能な容量を有し、増幅回路2により増幅された前記出力電圧を非反転入力端子に入力する非反転増幅器からなるオフセットキャンセル回路3と、フォトダイオード等の光信号検出手段4と、出力端子(OUT)5とを備えている。
電流電圧変換回路(I−Vアンプ)1は、第1入力端(+)11a、第2入力端(−)11bおよび出力端11cを有するオペアンプ11、第2入力端11bおよび出力端11cに両端が接続された抵抗R1、および抵抗R1に並列接続されたリセットスイッチ(第1スイッチ31)を有し、オペアンプ11の第1入力端11aには基準電圧Vrefが入力し、第2入力端11bには光信号検出手段4の出力が入力する。
増幅回路2は、第1入力端(+)12a、第2入力端(−)12bおよび出力端12cを有するオペアンプ12、オペアンプ11の出力端11cとオペアンプ12の第2入力端12bとの間に接続された抵抗R2、およびオペアンプ12の第2入力端12bおよび出力端12cの間に接続された抵抗R3から構成され、オペアンプ12の第1入力端12aには基準電圧Vrefが入力し、第2入力端12bにはオペアンプ11の出力が抵抗R2を介して入力する。
オフセットキャンセル回路3は、第1入力端(+)13a、第2入力端(−)13bおよび出力端13cを有するオペアンプ13と、キャンセル容量C1と、一対の第2スイッチ32、33と、第3スイッチ34とを備えている。オペアンプ13の第1入力端13aは、オペアンプ12の出力端12cに接続される。キャンセル容量C1は、一方の電極がオペアンプ13の第2入力端13bおよび一対の第2スイッチ32の一端に接続され、他方の電極が一対の第2スイッチ33の一端および第3スイッチ34の一端に接続され、一対の第2スイッチ32の他端は、第3スイッチ34の他端およびオペアンプ13の出力端13cに接続され、一対の第2スイッチ33の他端は、基準電圧Vrefに接続されている。
信号検出回路は、図2のタイミングチャートに基づくスイッチ31乃至34のオンオフ制御によって動作する。図2に示すように、スイッチ31の最初のオフ(off)期間からオン(on)期間を経て、次のオフ期間までを1サイクルとして、このサイクルが繰り返される。なお、スイッチのオフ状態を開放、オン状態を短絡と表現する。
期間Aおよび期間Eは、光信号検出期間であり、この期間では、リセットスイッチ(第1スイッチ31)および1対の第2スイッチ32、33を開放にし、第3スイッチ34を短絡にする。(図3に示される状態である。)この状態において、フォトダイオードなどの光信号検出手段4によって検出された光電流が、電流電圧変換回路1によって電圧変換され、増幅回路2で増幅される。そして、増幅回路2で増幅された電圧はオフセットキャンセル回路3に入力され、キャンセル容量C1に保持された電圧と合わせ込まれて出力端子(OUT)5から出力される。
期間Bは、期間Aから期間Cへの移行期間であり、この期間では、期間Aの光信号検出期間から、リセットスイッチ(第1スイッチ31)をオンし、1対の第2スイッチ32、33及び第3スイッチ34は図3に示す状態を維持する。(図4に示される状態である。)
期間Cは、オフセット電圧保持期間であり、この期間では、期間Bの状態から、第1スイッチ31を短絡の状態に維持したまま、第3スイッチ34を開放し、ついで、第2スイッチ32、33を短絡にする。(図5に示される状態である。)これにより、電流電圧変換回路1は、入出力が短絡しているので、電流電圧変換を行わず、電流電圧変換回路1のオフセット電圧のみを出力する。この出力は、次段の増幅回路2に入力され、電流電圧変換回路1と増幅回路2のオフセット電圧が増幅されて、増幅回路2の出力に付加される。さらに、増幅回路2の出力は、オフセットキャンセル回路3に入力される。オフセットキャンセル回路3の出力には電流電圧変換回路1、増幅回路2及びオフセットキャンセル回路3自体のオフセット電圧が付加される。これらオフセット電圧は、キャンセル容量C1に蓄積される。
期間Dは、期間Cから期間Eへの移行期間であり、この期間では、期間Cのオフセット電圧保持期間から、第1スイッチ31は短絡を維持したまま、1対の第2スイッチ32、33を開放にし、ついで、第3スイッチ34を短絡にする。(図4に示される状態である。)
なお、リセットスイッチ(第1スイッチ31)が短絡している期間(期間Bから期間Dまでの期間)を、リセット期間という。
次に、この実施例に係る信号検出回路の動作を図3乃至図5にしたがって説明する。
まず、図3は、第1スイッチ31及び一対の第2スイッチ32、33が開放且つ第3スイッチ34が短絡の状態にあって、光信号検出状態(期間A)にある。その後、図4に示すように、第1スイッチ31を短絡して電流電圧変換回路1をリセット状態(期間B)にする。その後、図5に示すように、一対の第2スイッチ32、33を短絡し、且つ第3スイッチ34を開放にして、オフセットキャンセル回路3のキャンセル容量C1に全てのオフセット電圧Vofを保持する(期間C)。
オフセット電圧Vofは、電流電圧変換回路1のオペアンプ11で生じるオフセット電圧Vof11、増幅回路2のオペアンプ12で生じるオフセット電圧Vof12及びオフセットキャンセル回路3のオペアンプ13で生じるオフセット電圧Vof13を足し込んでなる。増幅回路ではオフセット電圧は、増幅されるので、キャンセル容量C1に保持されるオフセット電圧Vofは、―(R3/R2)・Vof11+(1+R3/R2)・Vof12+Vof13で表わされる。
その後、図4に示すように、一対の第2スイッチ32、33を開放し且つ第3スイッチ34を短絡する(期間D)。その後、図3に示すように、第1スイッチ31を開放してオフセットキャンセル回路3の出力にキャンセル容量C1に保持された電圧Vofを合わせ込むことで、それらのオフセット電圧がキャンセルされ、増幅回路2で増幅された光検出信号のみが出力端子5に出力される(期間E)。
以上、この実施例によれば、電流電圧変換回路のリセット期間と同時に、信号検出回路を構成する電流電圧変換回路、増幅回路およびオフセットキャンセル回路に起因する全てのオフセット電圧を纏めてキャンセル容量に保持し、光信号検出期間にて、それらのオフセット電圧をオフセットキャンセル回路の出力に合わせ込むことでオフセットキャンセルをすることができ、効率的かつ簡単な構成でオフセットキャンセルを行うことが可能になる。なお、増幅回路は反転増幅回路を用いたが、非反転増幅回路を用いることも出来る。
つぎに、図6および図7を参照して実施例2を説明する。
この実施例の信号検出回路は、実施例1と同様に、光検出手段により検出された光電流を入射した光量に応じた電圧に変換する光電変換回路に適用される。即ち、この信号検出回路は、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路(この実施例では、電荷アンプを用いる)1と、電流電圧変換回路1をリセット状態にする第1スイッチ41と、前記出力電圧を増幅する増幅回路2と、反転入力端子と出力端子間に充放電可能な容量を有し、増幅回路2により増幅された前記出力電圧を非反転入力端子に入力する非反転増幅器からなるオフセットキャンセル回路3と、オフセットキャンセル回路3の出力に対して蓄積および出力を相補的に行うサンプルホールド回路6と、フォトダイオードなどの光信号検出手段4と、出力端子(OUT)5とを備えている。
電流電圧変換回路(電荷アンプ)1は、第1入力端(+)21a、第2入力端(−)21bおよび出力端21cを有するオペアンプ21、第2入力端21bおよび出力端21cに両端が接続された容量C2、及び容量C2に並列接続されたリセットスイッチ(第1スイッチ41)を有し、オペアンプ21の第1入力端21aには基準電圧Vrefが入力し、第2入力端21bには光信号検出手段4の出力が入力する。
増幅回路2は、第1入力端(+)22a、第2入力端(−)22bおよび出力端22cを有するオペアンプ22、オペアンプ21の出力端21cとオペアンプ22の第2入力端22bとの間に接続された抵抗R4、及びオペアンプ22の第2入力端22b及び出力端22cの間に接続された抵抗R5から構成され、オペアンプ22の第1入力端22aには基準電圧Vrefが入力し、第2入力端22bにはオペアンプ21の出力が抵抗R4を介して入力する。
オフセットキャンセル回路3は、第1入力端(+)23a、第2入力端(−)23b及び出力端23cを有するオペアンプ23と、キャンセル容量C3と、一対の第2スイッチ42、43と、第3スイッチ44とを備えている。オペアンプ23の第1入力端23aは、オペアンプ22の出力端22cに接続される。キャンセル容量C3は、一方の電極がオペアンプ23の第2入力端23b及び第2スイッチ42の一端に接続され、他方の電極が第3スイッチ44の一端及び第2スイッチ43の一端に接続され、第2スイッチ42の他端は、第3スイッチ44の他端及びオペアンプ23の出力端23cに接続され、第2スイッチ43の他端は、基準電圧Vrefに接続されている。
サンプルホールド回路6は、一対の回路からなり、オフセットキャンセル回路3の出力に対して蓄積・出力を相補的に行う。その入力は、オフセットキャンセル回路6の出力に接続され、当該出力は、出力アンプ7を介して信号検出回路の出力端子(OUT)5に接続されている。一対の回路は、並列接続された第1回路と第2回路からなる。第1の回路は、一方の電極が接地され、他方の電極が入力側(オフセットキャンセル回路3の出力に接続される)にスイッチ45と接続し、出力側(出力アンプ7に接続される)にスイッチ46と接続する第1容量C4を有し、第2の回路は、一方の電極が接地され、他方の電極が入力側(オフセットキャンセル回路3の出力に接続される)にスイッチ47と接続し、出力側(出力アンプ7に接続される)にスイッチ48と接続する第2容量C5を有する。
出力アンプ27は、第1入力端(+)27a、第2入力端(−)27bおよび出力端27cを有するオペアンプ27からなり、第1入力端27aは、サンプルホールド回路6の出力と接続され、第2入力端27bは、出力端27cに接続されている。
つぎに、この実施例に係る信号検出回路の動作を説明する。
図6に示す信号検出回路は、まず、第1スイッチ41及び一対の第2スイッチ42、43を開放且つ第3スイッチ44を短絡の状態にする。これは光信号検出状態である。その後、第1スイッチ41を短絡して電流電圧変換回路1をリセット状態にする。その後、一対の第2スイッチ42、43を短絡し、且つ第3スイッチ44を開放にして、オフセットキャンセル回路3のキャンセル容量C3に全てのオフセット電圧を保持する。
保持された全てのオフセット電圧は、電流電圧変換回路1のオペアンプ21で生じるオフセット電圧、増幅回路2のオペアンプ22で生じるオフセット電圧及びオフセットキャンセル回路3のオペアンプ23で生じるオフセット電圧を足し込んでなる。その後、一対の第2スイッチ42、43を開放し且つ第3スイッチ44を短絡する。その後、第1スイッチ41を開放してオフセットキャンセル回路3の出力にキャンセル容量C3に保持された電圧を合わせ込んで出力する。
このオフセットキャンセル回路3の出力は、サンプルホールド回路6に入力する。サンプルホールド回路6の第1の回路のスイッチ45、46及び第2の回路のスイッチ47、48は、開放と短絡を互いに繰り返す(図7参照)。したがって、サンプルホールド回路6の一対の回路(第1の回路および第2の回路)からは、交互に蓄積・出力が行われ、その信号が離散的に出力端子5から出力することができる。
以上の実施例は、電流電圧変換回路として電荷アンプを用い、オフセットキャンセル回路の出力をサンプルホールド回路と接続し、増幅された光検出信号を離散的に出力端子5から出力する信号検出回路である。実施例1と同様、電流電圧変換回路のリセット期間と同時に、信号検出回路を構成する電流電圧変換回路、増幅回路およびオフセットキャンセル回路に起因する全てのオフセット電圧を纏めてキャンセル容量に保持し、光信号検出期間にて、それらのオフセット電圧をオフセットキャンセル回路の出力に合わせ込むことでオフセットキャンセルをすることができ、効率的かつ簡単な構成でオフセットキャンセルを行うことが可能になる。なお、増幅回路は反転増幅回路を用いたが、非反転増幅回路を用いることも出来る。
1・・・電流電圧変換回路
2・・・増幅回路
3・・・オフセットキャンセル回路
4・・・光信号検出手段
5・・・出力端子(OUT)
6・・・サンプルホールド回路
7・・・出力アンプ
11−13、21−23、27・・・オペアンプ
31−33、41−48・・・スイッチ

Claims (4)

  1. 検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路と、当該電流電圧変換回路の出力電圧をリセット状態にする第1スイッチと、前記出力電圧を増幅する増幅回路と、反転入力端子と出力端子間に充放電可能な容量を有し、前記増幅回路により増幅された前記出力電圧を非反転入力端子に入力する非反転増幅器からなるオフセットキャンセル回路とを具備し、前記電流電圧変換回路と前記増幅回路と前記オフセットキャンセル回路によって生じる全てのオフセット電圧を、前記電流電圧変換回路の前記リセット状態において前記容量に保持して、前記リセット状態後に前記オフセットキャンセル回路の出力に前記容量に保持された電圧を合わせ込み出力することを特徴とする信号検出回路。
  2. 前記オフセットキャンセル回路は、前記リセット状態において、前記容量の一方の電極に前記非反転増幅器の前記出力端子と接続し、他方の電極に基準電圧を接続するための一対の第2スイッチと、前記容量の他方の電極に前記非反転増幅器の前記出力端子を接続するための第3スイッチをさらに具備したことを特徴とする請求項1に記載の信号検出回路。
  3. 前記第1スイッチおよび前記一対の第2スイッチが開放かつ前記第3スイッチが短絡の状態から、前記第1スイッチを短絡して前記電流電圧変換回路を前記リセット状態にし、その後、前記一対の第2スイッチを短絡かつ前記第3スイッチを開放にして前記容量に前記全てのオフセット電圧を保持し、その後、前記一対の第2スイッチを開放かつ前記第3スイッチを短絡した後、前記第1スイッチを開放して前記オフセットキャンセル回路の出力に前記容量に保持された電圧を合わせ込み出力することを特徴とする請求項2に記載の信号検出回路。
  4. 前記オフセットキャンセル回路の出力に対して蓄積および出力を相補的に行うサンプルホールド回路をさらに有することを特徴とする請求項1乃至3のいずれか1項に記載の信号検出回路。

JP2013126718A 2013-06-17 2013-06-17 信号検出回路 Active JP6380882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013126718A JP6380882B2 (ja) 2013-06-17 2013-06-17 信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013126718A JP6380882B2 (ja) 2013-06-17 2013-06-17 信号検出回路

Publications (2)

Publication Number Publication Date
JP2015002470A true JP2015002470A (ja) 2015-01-05
JP6380882B2 JP6380882B2 (ja) 2018-08-29

Family

ID=52296739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126718A Active JP6380882B2 (ja) 2013-06-17 2013-06-17 信号検出回路

Country Status (1)

Country Link
JP (1) JP6380882B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149713A (ja) * 2015-02-13 2016-08-18 セイコーNpc株式会社 イメージセンサ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306196A (en) * 1980-01-14 1981-12-15 Bell Telephone Laboratories, Incorporated Operational amplifier with offset compensation
JPS616775U (ja) * 1984-06-18 1986-01-16 株式会社アドバンテスト 電流−電圧変換回路
JPH04337933A (ja) * 1991-05-15 1992-11-25 Mitsubishi Rayon Co Ltd 受光増幅装置
JPH05103246A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 自動合焦装置
JPH0964666A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法
JP2003060458A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd アナログ制御方法、アナログ制御装置、及びagc
JP2006505975A (ja) * 2002-11-07 2006-02-16 キセニクス・ナムローゼ・フェンノートシャップ 赤外検出器用読出し回路
JP2010019784A (ja) * 2008-07-14 2010-01-28 Nippon Ceramic Co Ltd 赤外線センサの信号処理装置
WO2010032727A1 (ja) * 2008-09-17 2010-03-25 日本電気株式会社 サンプルホールド回路およびその制御方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306196A (en) * 1980-01-14 1981-12-15 Bell Telephone Laboratories, Incorporated Operational amplifier with offset compensation
JPS616775U (ja) * 1984-06-18 1986-01-16 株式会社アドバンテスト 電流−電圧変換回路
JPH04337933A (ja) * 1991-05-15 1992-11-25 Mitsubishi Rayon Co Ltd 受光増幅装置
JPH05103246A (ja) * 1991-10-03 1993-04-23 Hitachi Ltd 自動合焦装置
JPH0964666A (ja) * 1995-08-25 1997-03-07 Toshiba Corp 可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法
JP2003060458A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd アナログ制御方法、アナログ制御装置、及びagc
JP2006505975A (ja) * 2002-11-07 2006-02-16 キセニクス・ナムローゼ・フェンノートシャップ 赤外検出器用読出し回路
JP2010019784A (ja) * 2008-07-14 2010-01-28 Nippon Ceramic Co Ltd 赤外線センサの信号処理装置
WO2010032727A1 (ja) * 2008-09-17 2010-03-25 日本電気株式会社 サンプルホールド回路およびその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016149713A (ja) * 2015-02-13 2016-08-18 セイコーNpc株式会社 イメージセンサ

Also Published As

Publication number Publication date
JP6380882B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
US9635298B2 (en) Comparator circuit, imaging apparatus using the same, and method of controlling comparator circuit
US8723597B2 (en) Switched capacitor circuit
US9270905B2 (en) Readout circuit, solid-state imaging apparatus, and method for driving readout circuit
US20100108862A1 (en) Photodetector
KR101554096B1 (ko) 고체 촬상 장치
CN108064446B (zh) 模拟读取电路及影像传感模块
JP6175355B2 (ja) 固体撮像素子
US8324968B2 (en) Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device
JP2010213097A5 (ja)
JP2010004025A5 (ja)
TWI581167B (zh) 雜訊抑制電路
TWI490458B (zh) Integral circuit and light detection device
US20090201373A1 (en) Signal detection method and apparatus, and radiation image signal detection method and system
US20170272674A1 (en) Inverting amplifier, integrator, sample hold circuit, ad converter, image sensor, and imaging apparatus
US10190890B2 (en) Capacitance-to-voltage conversion circuit
JP6380882B2 (ja) 信号検出回路
JP2002374153A (ja) 電圧比較回路
JP2003163843A (ja) 画像読取信号処理装置
KR101997519B1 (ko) 디스플레이 패널로부터의 노이즈에 의한 영향 및 공정편차에 따른 에러를 제거하는 터치감지칩
JP2014175930A (ja) アナログデジタル変換器
US20140320172A1 (en) Current-to-voltage converter and electronic apparatus thereof
JP2017026347A (ja) 半導体装置、電池監視装置および電池セルの電圧検出方法
JP2010040981A5 (ja)
JP6179718B2 (ja) サンプルホールド回路
JP6241989B2 (ja) オフセットキャンセル回路及びこの回路を用いた信号検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170628

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180720

R150 Certificate of patent or registration of utility model

Ref document number: 6380882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250