JP2015002470A - 信号検出回路 - Google Patents
信号検出回路 Download PDFInfo
- Publication number
- JP2015002470A JP2015002470A JP2013126718A JP2013126718A JP2015002470A JP 2015002470 A JP2015002470 A JP 2015002470A JP 2013126718 A JP2013126718 A JP 2013126718A JP 2013126718 A JP2013126718 A JP 2013126718A JP 2015002470 A JP2015002470 A JP 2015002470A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- offset
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 46
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 230000003321 amplification Effects 0.000 claims abstract description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 13
- 238000007599 discharging Methods 0.000 claims 1
- 230000003287 optical effect Effects 0.000 description 11
- 230000010354 integration Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】 リセットスイッチ31を有する電流電圧変換回路1と、この回路1の出力を増幅する増幅回路2と、増幅回路2の出力電圧を基に電流電圧変換回路1のオフセット電圧と増幅回路2のオフセット電圧とオフセットキャンセル回路3のオフセット電圧とを同時にキャンセルするオフセットキャンセル回路3とを有する。電流電圧変換回路1のリセット期間にキャンセル容量C1に電流電圧変換回路1及び増幅回路2のオフセット電圧を保持し、増幅回路2の出力にオフセット電圧を加算して出力する。
【選択図】 図1
Description
本発明は、このような事情によりなされたものであり、発生したオフセット電圧を効率的に取り除くオフセットキャンセル回路を備えた信号検出回路を提供する。
電流電圧変換回路(I−Vアンプ)1は、第1入力端(+)11a、第2入力端(−)11bおよび出力端11cを有するオペアンプ11、第2入力端11bおよび出力端11cに両端が接続された抵抗R1、および抵抗R1に並列接続されたリセットスイッチ(第1スイッチ31)を有し、オペアンプ11の第1入力端11aには基準電圧Vrefが入力し、第2入力端11bには光信号検出手段4の出力が入力する。
期間Aおよび期間Eは、光信号検出期間であり、この期間では、リセットスイッチ(第1スイッチ31)および1対の第2スイッチ32、33を開放にし、第3スイッチ34を短絡にする。(図3に示される状態である。)この状態において、フォトダイオードなどの光信号検出手段4によって検出された光電流が、電流電圧変換回路1によって電圧変換され、増幅回路2で増幅される。そして、増幅回路2で増幅された電圧はオフセットキャンセル回路3に入力され、キャンセル容量C1に保持された電圧と合わせ込まれて出力端子(OUT)5から出力される。
期間Bは、期間Aから期間Cへの移行期間であり、この期間では、期間Aの光信号検出期間から、リセットスイッチ(第1スイッチ31)をオンし、1対の第2スイッチ32、33及び第3スイッチ34は図3に示す状態を維持する。(図4に示される状態である。)
期間Dは、期間Cから期間Eへの移行期間であり、この期間では、期間Cのオフセット電圧保持期間から、第1スイッチ31は短絡を維持したまま、1対の第2スイッチ32、33を開放にし、ついで、第3スイッチ34を短絡にする。(図4に示される状態である。)
なお、リセットスイッチ(第1スイッチ31)が短絡している期間(期間Bから期間Dまでの期間)を、リセット期間という。
まず、図3は、第1スイッチ31及び一対の第2スイッチ32、33が開放且つ第3スイッチ34が短絡の状態にあって、光信号検出状態(期間A)にある。その後、図4に示すように、第1スイッチ31を短絡して電流電圧変換回路1をリセット状態(期間B)にする。その後、図5に示すように、一対の第2スイッチ32、33を短絡し、且つ第3スイッチ34を開放にして、オフセットキャンセル回路3のキャンセル容量C1に全てのオフセット電圧Vofを保持する(期間C)。
その後、図4に示すように、一対の第2スイッチ32、33を開放し且つ第3スイッチ34を短絡する(期間D)。その後、図3に示すように、第1スイッチ31を開放してオフセットキャンセル回路3の出力にキャンセル容量C1に保持された電圧Vofを合わせ込むことで、それらのオフセット電圧がキャンセルされ、増幅回路2で増幅された光検出信号のみが出力端子5に出力される(期間E)。
この実施例の信号検出回路は、実施例1と同様に、光検出手段により検出された光電流を入射した光量に応じた電圧に変換する光電変換回路に適用される。即ち、この信号検出回路は、検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路(この実施例では、電荷アンプを用いる)1と、電流電圧変換回路1をリセット状態にする第1スイッチ41と、前記出力電圧を増幅する増幅回路2と、反転入力端子と出力端子間に充放電可能な容量を有し、増幅回路2により増幅された前記出力電圧を非反転入力端子に入力する非反転増幅器からなるオフセットキャンセル回路3と、オフセットキャンセル回路3の出力に対して蓄積および出力を相補的に行うサンプルホールド回路6と、フォトダイオードなどの光信号検出手段4と、出力端子(OUT)5とを備えている。
増幅回路2は、第1入力端(+)22a、第2入力端(−)22bおよび出力端22cを有するオペアンプ22、オペアンプ21の出力端21cとオペアンプ22の第2入力端22bとの間に接続された抵抗R4、及びオペアンプ22の第2入力端22b及び出力端22cの間に接続された抵抗R5から構成され、オペアンプ22の第1入力端22aには基準電圧Vrefが入力し、第2入力端22bにはオペアンプ21の出力が抵抗R4を介して入力する。
図6に示す信号検出回路は、まず、第1スイッチ41及び一対の第2スイッチ42、43を開放且つ第3スイッチ44を短絡の状態にする。これは光信号検出状態である。その後、第1スイッチ41を短絡して電流電圧変換回路1をリセット状態にする。その後、一対の第2スイッチ42、43を短絡し、且つ第3スイッチ44を開放にして、オフセットキャンセル回路3のキャンセル容量C3に全てのオフセット電圧を保持する。
以上の実施例は、電流電圧変換回路として電荷アンプを用い、オフセットキャンセル回路の出力をサンプルホールド回路と接続し、増幅された光検出信号を離散的に出力端子5から出力する信号検出回路である。実施例1と同様、電流電圧変換回路のリセット期間と同時に、信号検出回路を構成する電流電圧変換回路、増幅回路およびオフセットキャンセル回路に起因する全てのオフセット電圧を纏めてキャンセル容量に保持し、光信号検出期間にて、それらのオフセット電圧をオフセットキャンセル回路の出力に合わせ込むことでオフセットキャンセルをすることができ、効率的かつ簡単な構成でオフセットキャンセルを行うことが可能になる。なお、増幅回路は反転増幅回路を用いたが、非反転増幅回路を用いることも出来る。
2・・・増幅回路
3・・・オフセットキャンセル回路
4・・・光信号検出手段
5・・・出力端子(OUT)
6・・・サンプルホールド回路
7・・・出力アンプ
11−13、21−23、27・・・オペアンプ
31−33、41−48・・・スイッチ
Claims (4)
- 検出した信号に応じて生成された電流を電圧に変換する電流電圧変換回路と、当該電流電圧変換回路の出力電圧をリセット状態にする第1スイッチと、前記出力電圧を増幅する増幅回路と、反転入力端子と出力端子間に充放電可能な容量を有し、前記増幅回路により増幅された前記出力電圧を非反転入力端子に入力する非反転増幅器からなるオフセットキャンセル回路とを具備し、前記電流電圧変換回路と前記増幅回路と前記オフセットキャンセル回路によって生じる全てのオフセット電圧を、前記電流電圧変換回路の前記リセット状態において前記容量に保持して、前記リセット状態後に前記オフセットキャンセル回路の出力に前記容量に保持された電圧を合わせ込み出力することを特徴とする信号検出回路。
- 前記オフセットキャンセル回路は、前記リセット状態において、前記容量の一方の電極に前記非反転増幅器の前記出力端子と接続し、他方の電極に基準電圧を接続するための一対の第2スイッチと、前記容量の他方の電極に前記非反転増幅器の前記出力端子を接続するための第3スイッチをさらに具備したことを特徴とする請求項1に記載の信号検出回路。
- 前記第1スイッチおよび前記一対の第2スイッチが開放かつ前記第3スイッチが短絡の状態から、前記第1スイッチを短絡して前記電流電圧変換回路を前記リセット状態にし、その後、前記一対の第2スイッチを短絡かつ前記第3スイッチを開放にして前記容量に前記全てのオフセット電圧を保持し、その後、前記一対の第2スイッチを開放かつ前記第3スイッチを短絡した後、前記第1スイッチを開放して前記オフセットキャンセル回路の出力に前記容量に保持された電圧を合わせ込み出力することを特徴とする請求項2に記載の信号検出回路。
- 前記オフセットキャンセル回路の出力に対して蓄積および出力を相補的に行うサンプルホールド回路をさらに有することを特徴とする請求項1乃至3のいずれか1項に記載の信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013126718A JP6380882B2 (ja) | 2013-06-17 | 2013-06-17 | 信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013126718A JP6380882B2 (ja) | 2013-06-17 | 2013-06-17 | 信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015002470A true JP2015002470A (ja) | 2015-01-05 |
JP6380882B2 JP6380882B2 (ja) | 2018-08-29 |
Family
ID=52296739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013126718A Active JP6380882B2 (ja) | 2013-06-17 | 2013-06-17 | 信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6380882B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016149713A (ja) * | 2015-02-13 | 2016-08-18 | セイコーNpc株式会社 | イメージセンサ |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4306196A (en) * | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
JPS616775U (ja) * | 1984-06-18 | 1986-01-16 | 株式会社アドバンテスト | 電流−電圧変換回路 |
JPH04337933A (ja) * | 1991-05-15 | 1992-11-25 | Mitsubishi Rayon Co Ltd | 受光増幅装置 |
JPH05103246A (ja) * | 1991-10-03 | 1993-04-23 | Hitachi Ltd | 自動合焦装置 |
JPH0964666A (ja) * | 1995-08-25 | 1997-03-07 | Toshiba Corp | 可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法 |
JP2003060458A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | アナログ制御方法、アナログ制御装置、及びagc |
JP2006505975A (ja) * | 2002-11-07 | 2006-02-16 | キセニクス・ナムローゼ・フェンノートシャップ | 赤外検出器用読出し回路 |
JP2010019784A (ja) * | 2008-07-14 | 2010-01-28 | Nippon Ceramic Co Ltd | 赤外線センサの信号処理装置 |
WO2010032727A1 (ja) * | 2008-09-17 | 2010-03-25 | 日本電気株式会社 | サンプルホールド回路およびその制御方法 |
-
2013
- 2013-06-17 JP JP2013126718A patent/JP6380882B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4306196A (en) * | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
JPS616775U (ja) * | 1984-06-18 | 1986-01-16 | 株式会社アドバンテスト | 電流−電圧変換回路 |
JPH04337933A (ja) * | 1991-05-15 | 1992-11-25 | Mitsubishi Rayon Co Ltd | 受光増幅装置 |
JPH05103246A (ja) * | 1991-10-03 | 1993-04-23 | Hitachi Ltd | 自動合焦装置 |
JPH0964666A (ja) * | 1995-08-25 | 1997-03-07 | Toshiba Corp | 可変利得増幅回路、可変利得増幅回路におけるオフセット制御方法、可変利得増幅回路を備える無線受信機、及び可変利得増幅回路を備える無線受信機における無線受信方法 |
JP2003060458A (ja) * | 2001-08-10 | 2003-02-28 | Fujitsu Ltd | アナログ制御方法、アナログ制御装置、及びagc |
JP2006505975A (ja) * | 2002-11-07 | 2006-02-16 | キセニクス・ナムローゼ・フェンノートシャップ | 赤外検出器用読出し回路 |
JP2010019784A (ja) * | 2008-07-14 | 2010-01-28 | Nippon Ceramic Co Ltd | 赤外線センサの信号処理装置 |
WO2010032727A1 (ja) * | 2008-09-17 | 2010-03-25 | 日本電気株式会社 | サンプルホールド回路およびその制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016149713A (ja) * | 2015-02-13 | 2016-08-18 | セイコーNpc株式会社 | イメージセンサ |
Also Published As
Publication number | Publication date |
---|---|
JP6380882B2 (ja) | 2018-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9635298B2 (en) | Comparator circuit, imaging apparatus using the same, and method of controlling comparator circuit | |
US8723597B2 (en) | Switched capacitor circuit | |
US9270905B2 (en) | Readout circuit, solid-state imaging apparatus, and method for driving readout circuit | |
US20100108862A1 (en) | Photodetector | |
KR101554096B1 (ko) | 고체 촬상 장치 | |
CN108064446B (zh) | 模拟读取电路及影像传感模块 | |
JP6175355B2 (ja) | 固体撮像素子 | |
US8324968B2 (en) | Amplifier circuit, signal processor circuit, and semiconductor integrated circuit device | |
JP2010213097A5 (ja) | ||
JP2010004025A5 (ja) | ||
TWI581167B (zh) | 雜訊抑制電路 | |
TWI490458B (zh) | Integral circuit and light detection device | |
US20090201373A1 (en) | Signal detection method and apparatus, and radiation image signal detection method and system | |
US20170272674A1 (en) | Inverting amplifier, integrator, sample hold circuit, ad converter, image sensor, and imaging apparatus | |
US10190890B2 (en) | Capacitance-to-voltage conversion circuit | |
JP6380882B2 (ja) | 信号検出回路 | |
JP2002374153A (ja) | 電圧比較回路 | |
JP2003163843A (ja) | 画像読取信号処理装置 | |
KR101997519B1 (ko) | 디스플레이 패널로부터의 노이즈에 의한 영향 및 공정편차에 따른 에러를 제거하는 터치감지칩 | |
JP2014175930A (ja) | アナログデジタル変換器 | |
US20140320172A1 (en) | Current-to-voltage converter and electronic apparatus thereof | |
JP2017026347A (ja) | 半導体装置、電池監視装置および電池セルの電圧検出方法 | |
JP2010040981A5 (ja) | ||
JP6179718B2 (ja) | サンプルホールド回路 | |
JP6241989B2 (ja) | オフセットキャンセル回路及びこの回路を用いた信号検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170628 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6380882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |