JPH0916151A - オンスクリーンディスプレイのフォントrom制御回路 - Google Patents
オンスクリーンディスプレイのフォントrom制御回路Info
- Publication number
- JPH0916151A JPH0916151A JP7163428A JP16342895A JPH0916151A JP H0916151 A JPH0916151 A JP H0916151A JP 7163428 A JP7163428 A JP 7163428A JP 16342895 A JP16342895 A JP 16342895A JP H0916151 A JPH0916151 A JP H0916151A
- Authority
- JP
- Japan
- Prior art keywords
- address
- character
- selection signal
- output
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
率を向上し得る、OSDのフォントROM制御回路を提
供する。 【構成】 複数のアドレスROM12に予め表示すべき
各文字の文字アドレスおよび文字カラーデータを貯蔵し
た後選択的に出力してOSDRAM11に記録し、該O
SDRAM11にデータを記録する過程をROM化さ
せ、応用プログラムを簡単にして中央処理装置のロード
を減らすようにOSDのフォントROM制御回路を構成
する。
Description
プレイ(On Screen Disply)の回路に関するものであ
り、詳しくは、複数のアドレスROMに表示すべき文字
のアドレスおよびカラーデータを予め貯蔵し、テレビジ
ョンの高度機能化に応ずるOSDRAMの容量増加を解
決し、応用プログラムを簡単にして中央処理装置のロー
ドを減らし、効率を向上し得るオンスクリーンディスプ
レイのフォントROM制御回路に関するものである。
Screen Disply:以下「OSD」と略称する)のフォン
ト制御回路においては、図4に示したように、データを
読むための判読アドレス信号(ADDR)を出力するア
ドレス信号発生部1と、中央処理装置CPUから出力す
る記録アドレス信号ADDWおよび記録すべきデータに
より文字アドレスCAおよび文字カラーデータをそれぞ
れ貯蔵した後、前記アドレス信号発生部1から出力する
記録アドレス信号ADDRによりそれら貯蔵された文字
アドレスCAおよび文字カラーデータCCDをそれぞれ
出力するOSDRAM2と、該OSDRAM2から出力
する文字アドレスの信号CAによりコラム選択信号CS
1−CSnを出力するコラム選択信号発生部3と、水平
周期信号をカウントしロー選択信号RS1−RSnを出
力するロー選択信号発生部4と、表示すべき文字のフォ
ント(font)データFDを貯蔵した後、前記コラム選択
信号発生部3から出力するコラム選択信号CS1−CS
nおよび前記ロー選択信号発生部4から出力するロー選
択信号RS1−RSnにより指定されるフォントデータ
FDを出力するフォントROM5と、を備え、該フォン
トROM5の出力フォントデータFDおよび前記OSD
RAM2の出力文字カラーデータCCDはそれぞれ出力
制御回路に入力されるように構成されていた。
DのフォントROM制御回路の作用を説明すると、次の
ようであった。
するための文字データおよび記録アドレス信号ADDW
がOSDRAM2に出力され、該OSDRAM2には文
字データの文字アドレスCAと文字カラーデータCCD
とがそれぞれ貯蔵される。次いで、アドレス信号発生部
1から所定順序に判読アドレス信号ADDRが前記OS
DRAM2に出力されると、該OSDRAM2からはそ
れら貯蔵された文字カラーデータCCDおよび文字アド
レスCAがそれぞれ出力され、コラム選択信号発生部3
と出力制御回路とに印加される。
文字アドレスCAのコラム選択信号CS1−CSnが発
生してフォントROM5に印加され、ロー選択信号発生
部からは水平周期信号カウントによりロー選択信号RS
1−RSnが前記フォントROM5に印加される。
プログラムにより貯蔵された文字のフォントデータFD
中、それらコラム選択信号発生部3の出力コラム選択信
号CS1−CSnおよびロー選択信号発生部4の出力ロ
ー選択信号RS1−RSnにより指定されたフォントデ
ータがそれぞれ出力制御回路に出力される。その後、該
出力制御回路に印加されたそれらフォントROM5のフ
ォントデータFDおよび前記OSDRAM2の文字カラ
ーデータCCDはそれぞれテレビジョンのCRTに表示
され、画面の文字データとして表示される。
うな従来のOSDのフォントROM制御回路において
は、1つのOSDRAMに表示すべきすべての文字カラ
ーデータおよび文字アドレスを貯蔵するようになってい
るため、テレビジョンの機能が高度化して表示すべき文
字の数が増加する場合、OSDRAMに記録する時間と
応用プログラムとが増加され、応用プログラムと中央処
理装置との効率をテレビジョン機能の高度化に応じて向
上させることができなくなるという不都合な点があっ
た。
複数のアドレスROMに予め表示すべき各文字の文字ア
ドレスおよび文字カラーデータを貯蔵した後、選択的に
出力してOSDRAMに記録し、該OSDRAMにデー
タを記録する過程をROM化させて応用プログラムを簡
単にし、テレビジョンの高機能化に応じて効率を向上し
得るOSDのフォントROM制御回路を提供することに
ある。
ンスクリーンディスプレイのフォントROM制御回路
は、判読アドレス信号を出力するアドレス信号発生部
と、中央処理装置CPUから出力する記録アドレス信号
により各文字データの文字アドレスおよび文字カラーデ
ータを貯蔵し、アドレス信号発生部からの出力判読アド
レス信号により既貯蔵された文字アドレスおよび文字カ
ラーデータを出力するOSDRAMと、アドレス信号発
生部から出力する判読アドレス信号により予めコーティ
ング形態に貯蔵された文字アドレスおよび文字カラーデ
ータを出力するアドレスROMと、文字アドレスを選択
するためのメモリ選択信号および文字カラーデータを選
択するためのカラーメモリ選択信号を出力するメモリ選
択レジスタと、該メモリ選択レジスタから出力するメモ
リ選択信号およびカラーメモリ選択信号によりOSDR
AMおよびアドレスROMからそれぞれ出力する文字ア
ドレスおよび文字カラーデータを選択し、コラム選択信
号発生部と出力制御回路とにそれぞれ出力するマルチプ
レックサーと、該マルチプレックサーの出力文字アドレ
スによりコラム選択信号を出力するコラム選択信号発生
部と、ローアドレス信号によりロー選択信号を出力する
ロー選択信号発生部と、それらコラム選択信号発生部の
出力コラム選択信号およびロー選択信号発生部の出力ロ
ー選択信号により指定されたフォントデータを出力制御
回路に出力するフォントROMと、を備えている。
スプレイのフォントROM制御回路は、請求項1の発明
において、アドレスROMは、各OSD画面を構成する
ための文字アドレスおよび文字カラーデータの貯蔵され
た複数個のアドレスROMからなる。
スプレイのフォントROM制御回路は、請求項1の発明
において、メモリ選択レジスタは、文字アドレスを選択
するためのメモリ選択信号が貯蔵される7個のビット
(MS0−MS6)と、文字カラーデータを選択するた
めのカラーメモリ選択信号が貯蔵される1個のビットC
MSと、を備えた8個のビットでなる。
スプレイのフォントROM制御回路は、請求項1の発明
において、マルチプレックサーは、メモリ選択レジスタ
から出力するメモリ選択信号により外部からの入力文字
アドレスを選択して出力する第1マルチプレックサー
と、該メモリ選択レジスタから出力するカラーメモリ選
択信号により外部からの入力文字カラーデータを選択し
て出力する第2マルチプレックサーと、を備えている。
の文字アドレスおよび文字カラーデータは、アドレスR
OMに貯蔵され、それら文字アドレスおよび文字カラー
データは、OSDRAMに記録された後、マルチプレッ
クサーに印加され、メモリ選択信号およびカラーメモリ
選択信号の出力により文字カラーデータおよび文字アド
レスが選択され、コラム選択信号発生部および出力制御
回路にそれぞれ出力される。
号により指定されたフォントデータが、前記出力制御回
路に出力され、該フォントデータと前記マルチプレック
サーからの出力文字カラーデータとがそれぞれテレビジ
ョンのCRTに表示され、画面の文字データとして表示
される。
説明する。
のフォントROM制御回路においては、判読すべきアド
レス信号を出力するアドレス信号発生部10と、中央処
理装置CPUから出力する記録アドレス信号ADDWに
より各文字データを貯蔵した後、前記アドレス信号発生
部10から出力する判読アドレス信号ADDRにより前
記貯蔵データの文字カラーデータCCD0および文字ア
ドレスCA0をそれぞれ出力するOSDRAM11と、
予め表示すべき各文字の文字アドレスCAおよび文字カ
ラーデータCCDをコーティングした形態に貯蔵した
後、前記アドレス信号発生部10からの出力判読アドレ
ス信号によりそれら表示すべき各文字の文字アドレスC
A1−CAnおよび文字カラーデータCCD1−CCD
nをそれぞれ出力するアドレスROM12と、前記中央
処理装置CPUに記録された文字アドレスCAを選択す
るためのメモリ選択信号MSと文字カラーデータCCD
を選択するためのカラーメモリ選択信号CMSとをそれ
ぞれ出力するメモリ選択レジスタ13と、該メモリ選択
レジスタ13から出力するメモリ選択信号MSにより前
記OSDRAM11の出力文字アドレスCA0および前
記アドレスROM12の出力文字アドレスCA1−CA
nを選択してカラー選択信号発生部15に出力し、前記
メモリ選択レジスタ13から出力するカラーメモリ選択
信号CMSにより前記OSDRAM11の出力文字カラ
ーデータCCD0および前記アドレスROM12の出力
文字カラーデータCCD1−CCDnを選択して出力制
御回路に出力するマルチプレックサー14と、該マルチ
プレックサー14から出力する文字アドレスCAにより
コラム選択信号CS1−CSnを出力するコラム選択信
号発生部15と、水平周期信号をカウントしローアドレ
ス信号RAによりロー選択信号RS1−RSnを出力す
るロー選択信号発生部16と、表示すべき各文字のフォ
ントデータを貯蔵した後それらコラム選択信号発生部1
5からのデータコラム選択信号CS1−CSnおよびロ
ー選択信号発生部16からの出力ロー選択信号RS1−
RSnにより指定されたフォントデータFDを出力制御
回路に出力するフォントROM17と、を備えている。
は、各OCD画面を形成するための文字アドレスCAと
文字カラーデータCCDとがそれぞれ貯蔵されたn個の
アドレスROM1−nにてなり、それらn個のアドレス
ROM1−nはすべて前記OSDRAM11と同様なメ
モリの大きさとアドレスとを有している。
ては、図2に示したように、文字アドレスCAを選択す
るためのメモリ選択信号MSが貯蔵される6個のビット
MS0−MS6と、文字カラーデータCCDを選択する
ためのカラーメモリ選択信号CMSが貯蔵される1個の
ビットCMSと、を備えた8個のビットMS0−MS
6、CMSにて構成される。
いては、図3に示したように、前記メモリ選択レジスタ
13から出力するメモリ選択信号MSにより外部からの
入力文字アドレスCA0−CAnを選択して出力する第
1マルチプレックサーと、前記メモリ選択レジスタ13
から出力するカラーメモリ選択信号CMSにより外部か
らの入力文字カラーデータCCD0−CCDnを選択し
て出力する第2マルチプレックサーと、を備えている。
のフォントROM制御回路の作用を説明すると、次のよ
うである。
き画面データとして画面を構成するための文字アドレス
CAおよび文字カラーデータCCDがソースプログラム
により貯蔵される。
表示すべき文字データが中央処理装置CPUからOSD
RAM11に出力され、該OSDRAM11には記録ア
ドレス信号ADDWにより画面を構成するための前記文
字データの文字アドレスCAおよび文字カラーデータC
CDが記録される。その後、それらOSDRAM11お
よびアドレスROM12にアドレス信号発生部10から
所定順序に判読アドレス信号ADDが印加すると、前記
OSDRAM11からは貯蔵中の文字カラーデータCC
D0および文字アドレスCA0がそれぞれ出力してマル
チプレックサー14に印加され、前記アドレスROM1
2からは貯蔵中の各文字アドレスCA1−CAnおよび
文字カラーデータにCCD1−CCDnがそれぞれ出力
してマルチプレックサー14に印加される。その後、該
マルチプレックサー14にはメモリ選択レジスタ13か
ら文字アドレスCA0−CAnを選択するためのメモリ
選択信号MSと文字カラーデータCCD1−CCDnを
選択するためのカラーメモリ選択信号CMSとがそれぞ
れ印加される。
は、前記OSDRAM11およびアドレスROM12か
ら出力する各文字アドレスCA0−CAnと文字カラー
データCCD0−CCDnとの中で、前記メモリ選択レ
ジスタ13の出力メモリ選択信号MSおよびカラーメモ
リ選択信号CMSにより選択された文字カラーデータC
CDと文字アドレスCAとがそれぞれコラム選択信号発
生部15および出力制御回路に出力される。その後、該
コラム選択信号発生部15では入力文字アドレスCAに
よりコラム選択信号CS1−CSnを発生してフォント
ROM17に印加され、該フォントROM17にはロー
選択信号発生部16から水平同期信号のカウントにより
発生したロー選択信号RS1−RSnが印加される。
ログラムにより表示すべき各文字のフォントデータFD
を貯蔵した後、前記コラム選択信号発生部15から出力
するコラム選択信号CS1−CSnと前記ロー選択信号
発生部16から出力するロー選択信号RS1−RSnと
により指定されたフォントデータFDを前記出力制御回
路に出力する。その後、該出力制御回路に印加されたそ
れらフォントROMのフォントデータFDおよびマルチ
プレックサー14の文字カラーデータCCDは、それぞ
れテレビジョンのCRTに表示され、画面の文字データ
として表示される。
DのフォントROM制御回路においては、複数のアドレ
スROMに予め表示すべき各文字の文字アドレスおよび
文字カラーデータを貯蔵した後選択的に出力してOSD
RAMに記録し、該OSDRAMにデータを記録する過
程をROM化させているため、応用プログラムを簡単に
して中央処理装置のロードを減らし、テレビジョンの高
機能化に応じて効率を向上し得るという効果がある。
のブロック図である。
ック図である。
ック図である。
ック図である。
Claims (4)
- 【請求項1】 オンスクリーンディスプレイのフォント
ROM制御回路であって、 判読アドレス信号を出力するアドレス信号発生部と、 中央処理装置CPUから出力する記録アドレス信号によ
り各文字データの文字アドレスおよび文字カラーデータ
を貯蔵し、前記アドレス信号発生部からの出力判読アド
レス信号により既貯蔵された文字アドレスおよび文字カ
ラーデータを出力するOSDRAMと、 前記アドレス信号発生部から出力する判読アドレス信号
により予めコーティング形態に貯蔵された文字アドレス
および文字カラーデータを出力するアドレスROMと、 前記文字アドレスを選択するためのメモリ選択信号およ
び前記文字カラーデータを選択するためのカラーメモリ
選択信号を出力するメモリ選択レジスタと、 該メモリ選択レジスタから出力するメモリ選択信号およ
びカラーメモリ選択信号により前記OSDRAMおよび
アドレスROMからそれぞれ出力する文字アドレスおよ
び文字カラーデータを選択し、コラム選択信号発生部と
出力制御回路とにそれぞれ出力するマルチプレックサー
と、 該マルチプレックサーの出力文字アドレスによりコラム
選択信号を出力するコラム選択信号発生部と、ローアド
レス信号によりロー選択信号を出力するロー選択信号発
生部と、それらコラム選択信号発生部の出力コラム選択
信号およびロー選択信号発生部の出力ロー選択信号によ
り指定されたフォントデータを出力制御回路に出力する
フォントROMと、を備えたオンスクリーンディスプレ
イのフォントROM制御回路。 - 【請求項2】 前記アドレスROMは、各OSD画面を
構成するための文字アドレスおよび文字カラーデータの
貯蔵された複数個のアドレスROMからなる、請求項1
記載のオンスクリーンディスプレイのフォントROM制
御回路。 - 【請求項3】 前記メモリ選択レジスタは、 前記文字アドレスを選択するためのメモリ選択信号が貯
蔵される7個のビット(MS0−MS6)と、 前記文字カラーデータを選択するためのカラーメモリ選
択信号が貯蔵される1個のビットCMSと、を備えた8
個のビットでなる、請求項1記載のオンスクリーンディ
スプレイのフォントROM制御回路。 - 【請求項4】 前記マルチプレックサーは、 前記メモリ選択レジスタから出力するメモリ選択信号に
より外部からの入力文字アドレスを選択して出力する第
1マルチプレックサーと、 該メモリ選択レジスタから出力するカラーメモリ選択信
号により外部からの入力文字カラーデータを選択して出
力する第2マルチプレックサーと、を備えた、請求項1
記載のオンスクリーンディスプレイのフォントROM制
御回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/495,876 US5721568A (en) | 1995-06-28 | 1995-06-28 | Font ROM control circuit for on-screen display |
JP7163428A JP2986716B2 (ja) | 1995-06-28 | 1995-06-29 | オンスクリーンディスプレイのフォントrom制御回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/495,876 US5721568A (en) | 1995-06-28 | 1995-06-28 | Font ROM control circuit for on-screen display |
JP7163428A JP2986716B2 (ja) | 1995-06-28 | 1995-06-29 | オンスクリーンディスプレイのフォントrom制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0916151A true JPH0916151A (ja) | 1997-01-17 |
JP2986716B2 JP2986716B2 (ja) | 1999-12-06 |
Family
ID=26488870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7163428A Expired - Fee Related JP2986716B2 (ja) | 1995-06-28 | 1995-06-29 | オンスクリーンディスプレイのフォントrom制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5721568A (ja) |
JP (1) | JP2986716B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10129918B4 (de) * | 2001-06-21 | 2006-05-11 | Micronas Gmbh | Verfahren zum Auswählen von Pixeldaten |
JP2004221673A (ja) * | 2003-01-09 | 2004-08-05 | Matsushita Electric Ind Co Ltd | オンスクリーン表示装置 |
JP3816882B2 (ja) * | 2003-03-05 | 2006-08-30 | 株式会社東芝 | 表示用フォントメモリ |
JP2005114960A (ja) * | 2003-10-07 | 2005-04-28 | Canon Inc | 表示ユニットおよび表示機能付き装置 |
JP4570025B2 (ja) * | 2004-02-06 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | コントローラドライバ及び表示パネル駆動方法 |
CN101006421A (zh) * | 2004-08-23 | 2007-07-25 | 三星电子株式会社 | 提供屏幕选单显示的设备和方法 |
US8885628B2 (en) * | 2005-08-08 | 2014-11-11 | Qualcomm Incorporated | Code division multiplexing in a single-carrier frequency division multiple access system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5654484A (en) * | 1979-10-11 | 1981-05-14 | Nippon Electric Co | Character display unit |
JPS5774781A (en) * | 1980-10-29 | 1982-05-11 | Ando Electric | Multiple division character indicating method |
JPS5917585A (ja) * | 1982-07-21 | 1984-01-28 | 株式会社日立製作所 | キヤラクタ・ゼネレ−タの読出し方式 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4595996A (en) * | 1983-04-25 | 1986-06-17 | Sperry Corporation | Programmable video display character control circuit using multi-purpose RAM for display attributes, character generator, and refresh memory |
IT1159596B (it) * | 1983-08-29 | 1987-03-04 | Olivetti & Co Spa | Apparecchiatura di elaborazione di dati avente un controllore per almeno una periferica di uscita |
US4954979A (en) * | 1985-08-22 | 1990-09-04 | Unisys Corporation | Personal computer with multiple independent CRT displays of ideographic and/or ASCII characters having loadable font memory for storing digital representations of subset or special characters |
JPS6363088A (ja) * | 1986-09-04 | 1988-03-19 | ミノルタ株式会社 | プロポ−シヨナルスペ−シング表示方法及び装置 |
JPH03155592A (ja) * | 1989-08-18 | 1991-07-03 | Nec Corp | 文字表示データ発生回路 |
JP2761335B2 (ja) * | 1992-10-21 | 1998-06-04 | 三菱電機株式会社 | 画面表示装置 |
-
1995
- 1995-06-28 US US08/495,876 patent/US5721568A/en not_active Expired - Lifetime
- 1995-06-29 JP JP7163428A patent/JP2986716B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5654484A (en) * | 1979-10-11 | 1981-05-14 | Nippon Electric Co | Character display unit |
JPS5774781A (en) * | 1980-10-29 | 1982-05-11 | Ando Electric | Multiple division character indicating method |
JPS5917585A (ja) * | 1982-07-21 | 1984-01-28 | 株式会社日立製作所 | キヤラクタ・ゼネレ−タの読出し方式 |
Also Published As
Publication number | Publication date |
---|---|
JP2986716B2 (ja) | 1999-12-06 |
US5721568A (en) | 1998-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0185294B1 (en) | Display apparatus | |
US5570320A (en) | Dual bank memory system with output multiplexing and methods using the same | |
JPH06100897B2 (ja) | 電子装置 | |
US4816812A (en) | Method and system for displaying images in adjacent display areas | |
JP3271151B2 (ja) | デジタルビデオデータの記憶装置 | |
JPH0916151A (ja) | オンスクリーンディスプレイのフォントrom制御回路 | |
US4417318A (en) | Arrangement for control of the operation of a random access memory in a data processing system | |
JP2827361B2 (ja) | 半導体メモリ装置 | |
JPH11250660A (ja) | メモリデバイスおよび該メモリデバイスのアドレッシング方法 | |
KR100262841B1 (ko) | 반도체 기억장치 | |
JPS6236312B2 (ja) | ||
JP3081946B2 (ja) | キャラクタジェネレータ及び映像表示装置 | |
US5812829A (en) | Image display control system and memory control capable of freely forming display images in various desired display modes | |
KR100217277B1 (ko) | Pdp-tv의 sdram 인터페이스. | |
JPH0711915B2 (ja) | 半導体記憶装置 | |
JP2002101376A (ja) | ラインメモリ | |
US7477210B2 (en) | Address data processing device and method for plasma display panel, and recording medium for storing the method | |
JPH02192096A (ja) | 選択的リフレツシユ制御装置 | |
KR100217281B1 (ko) | Sdram 인터페이스 장치를 이용한 pdp-tv. | |
JPH10162131A (ja) | 画像処理装置 | |
JPH09237077A (ja) | 画像捕捉システムのアドレス発生及びマッピング装置 | |
JPH0546159A (ja) | 画像表示装置 | |
JP2000235381A (ja) | 表示制御装置 | |
JPH0553549A (ja) | 画像表示装置 | |
JPH09244607A (ja) | 映像表示回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |