JPH09237077A - 画像捕捉システムのアドレス発生及びマッピング装置 - Google Patents
画像捕捉システムのアドレス発生及びマッピング装置Info
- Publication number
- JPH09237077A JPH09237077A JP8358729A JP35872996A JPH09237077A JP H09237077 A JPH09237077 A JP H09237077A JP 8358729 A JP8358729 A JP 8358729A JP 35872996 A JP35872996 A JP 35872996A JP H09237077 A JPH09237077 A JP H09237077A
- Authority
- JP
- Japan
- Prior art keywords
- address
- signal
- mode
- memory
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Input (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成の画像捕捉システムのアドレス発
生及びマッピング装置を提供する。 【解決手段】 画像信号を捕捉してデータバンクを備え
たメモリ（１５０）に格納し，そのメモリ（１５０）か
らデータの読み出しが可能な画像捕捉システムのアドレ
ス発生及びマッピング装置において，内蔵カウンタ，ア
ドレスポート，カウンタポートとを備えたマイクロプロ
セッサ（１００）と；画像信号の格納時に必要なアドレ
スを発生するアドレス発生モード，マイクロプロセッサ
のメモリアクセス時に必要なアドレスをマッピングする
アドレスマッピングモードを選択するモード選択信号に
応じて動作するカウンタ（１１０）と；それらのモード
に応じて所定のアドレスを出力するマルチプレクサ（１
２０，１４０）と；それらのモードに応じてバンク選択
信号を出力するバンク選択部（１３０）とを含み，モー
ド切替により画像捕捉システムに必要なアドレス発生及
びマッピング装置を簡単に構成することができる。
生及びマッピング装置を提供する。 【解決手段】 画像信号を捕捉してデータバンクを備え
たメモリ（１５０）に格納し，そのメモリ（１５０）か
らデータの読み出しが可能な画像捕捉システムのアドレ
ス発生及びマッピング装置において，内蔵カウンタ，ア
ドレスポート，カウンタポートとを備えたマイクロプロ
セッサ（１００）と；画像信号の格納時に必要なアドレ
スを発生するアドレス発生モード，マイクロプロセッサ
のメモリアクセス時に必要なアドレスをマッピングする
アドレスマッピングモードを選択するモード選択信号に
応じて動作するカウンタ（１１０）と；それらのモード
に応じて所定のアドレスを出力するマルチプレクサ（１
２０，１４０）と；それらのモードに応じてバンク選択
信号を出力するバンク選択部（１３０）とを含み，モー
ド切替により画像捕捉システムに必要なアドレス発生及
びマッピング装置を簡単に構成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は，画像捕捉システム
に係り，特に画像信号を捕捉してメモリに格納する際に
アドレスを生成し，マイクロプロセッサとメモリ間のア
ドレスをマッピングする画像捕捉システムのアドレス発
生及びマッピング装置に関する。
に係り，特に画像信号を捕捉してメモリに格納する際に
アドレスを生成し，マイクロプロセッサとメモリ間のア
ドレスをマッピングする画像捕捉システムのアドレス発
生及びマッピング装置に関する。
【０００２】
【従来の技術】一般に，画像捕捉システムの目的は，Ｎ
ＴＳＣ（National Television SystemCommittee），又
はＰＡＬ（Phase Alternation by Line）方式で画面上
に出力される画像信号の一画面を捕捉してメモリに格納
した後，マイクロプロセッサ（ＣＰＵ）によりメモリに
格納されたデータを適切に変形加工して，プリンタに出
力することである。
ＴＳＣ（National Television SystemCommittee），又
はＰＡＬ（Phase Alternation by Line）方式で画面上
に出力される画像信号の一画面を捕捉してメモリに格納
した後，マイクロプロセッサ（ＣＰＵ）によりメモリに
格納されたデータを適切に変形加工して，プリンタに出
力することである。
【０００３】ＮＴＳＣ（又はＰＡＬ）信号を捕捉するた
めには，まず複合画像信号から同期信号を分離し，色信
号を取り除いた後，アナログ／ディジタル変換器（Ａ／
Ｄコンバータ）によりディジタル信号に変換して，メモ
リに格納させる。
めには，まず複合画像信号から同期信号を分離し，色信
号を取り除いた後，アナログ／ディジタル変換器（Ａ／
Ｄコンバータ）によりディジタル信号に変換して，メモ
リに格納させる。
【０００４】ここで，ディジタル信号をメモリに格納す
るためには，ディジタル信号を格納するメモリアドレス
を生成するためのカウンタ回路が必要である。そして，
捕捉された画像データを，適当なアルゴリズムを用いて
変換することにより，捕捉された画像データを多様な形
態で出力することができる。また，生成されたメモリの
アドレスをＣＰＵに認識させるためには，メモリとＣＰ
Ｕ間のアドレスマッピングのためのアドレスマッピング
回路が必要である。
るためには，ディジタル信号を格納するメモリアドレス
を生成するためのカウンタ回路が必要である。そして，
捕捉された画像データを，適当なアルゴリズムを用いて
変換することにより，捕捉された画像データを多様な形
態で出力することができる。また，生成されたメモリの
アドレスをＣＰＵに認識させるためには，メモリとＣＰ
Ｕ間のアドレスマッピングのためのアドレスマッピング
回路が必要である。
【０００５】
【発明が解決しようとする課題】本発明は，従来の画像
捕捉システムが有する上記問題点に鑑みて成されたもの
であり，画像信号を捕捉し，捕捉された画像信号をメモ
リに格納する際に，必要なメモリのアドレスを生成し，
ＣＰＵがメモリにアクセスする時に，必要なアドレスを
ＣＰＵに供給するための新規かつ改良された，アドレス
発生及びマッピング装置を提供することを目的としてい
る。
捕捉システムが有する上記問題点に鑑みて成されたもの
であり，画像信号を捕捉し，捕捉された画像信号をメモ
リに格納する際に，必要なメモリのアドレスを生成し，
ＣＰＵがメモリにアクセスする時に，必要なアドレスを
ＣＰＵに供給するための新規かつ改良された，アドレス
発生及びマッピング装置を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に，本発明によれば，画像信号を捕捉して所定のデータ
バンクからなるメモリ（１５０）に格納し，そのメモリ
（１５０）からデータの読み出しが可能な画像捕捉シス
テムのアドレス発生及びマッピング装置が提供される。
そして，このアドレス発生及びマッピング装置は，請求
項１によれば，画像信号の水平同期信号に同期してカウ
ントされる内蔵カウンタと，メモリ（１５０）の読出時
に用いるアドレスを出力するアドレスポートと，内蔵カ
ウンタの出力中に所定の上位ビットを前記メモリのデー
タバンクを選択するバンク選択信号として用い，カウン
タ値とバンク選択信号を出力するカウンタポートとを備
えたマイクロプロセッサ（１００）と；画像信号の格納
時に必要なアドレスを発生するモードをアドレス発生モ
ードとし，マイクロプロセッサ（１００）のメモリアク
セス時に必要なアドレスをマッピングするモードをアド
レスマッピングモードとした場合に，それらのモードを
選択するモード選択信号に応じて所定の動作を行うカウ
ンタ（１１０）と；モード選択信号がアドレス発生モー
ドである場合には，マイクロプロセッサ（１００）から
のカウント値をメモリ（１５０）の上位アドレスとして
出力し，モード選択信号がアドレスマッピングモードで
ある場合には，マイクロプロセッサ（１００）から出力
されるアドレスをメモリ（１５０）の上位アドレスとし
て出力するマルチプレクサ（１２０，１４０）と；モー
ド選択信号がアドレスマッピングモードである場合に
は，マイクロプロセッサ（１００）に内蔵された内蔵カ
ウンタから出力される信号のうち上位ビットを用いて，
メモリのデータバンクを選択する信号として出力するバ
ンク選択部（１３０）と；を含み，カウンタ（１１０）
は，アドレス発生モード時に，画像信号の水平ラインを
構成するピクセル数に相応する数をカウントして，メモ
リ（１５０）の下位アドレスとして出力し，画像信号の
水平同期信号の周波数と同一の周波数を有するクリア信
号によりクリアされ，アドレスマッピングモード時に，
マイクロプロセッサ（１００）から出力されるアドレス
ラインをメモリ（１５０）の下位アドレスラインと連結
させるように構成されていることを特徴としている。
に，本発明によれば，画像信号を捕捉して所定のデータ
バンクからなるメモリ（１５０）に格納し，そのメモリ
（１５０）からデータの読み出しが可能な画像捕捉シス
テムのアドレス発生及びマッピング装置が提供される。
そして，このアドレス発生及びマッピング装置は，請求
項１によれば，画像信号の水平同期信号に同期してカウ
ントされる内蔵カウンタと，メモリ（１５０）の読出時
に用いるアドレスを出力するアドレスポートと，内蔵カ
ウンタの出力中に所定の上位ビットを前記メモリのデー
タバンクを選択するバンク選択信号として用い，カウン
タ値とバンク選択信号を出力するカウンタポートとを備
えたマイクロプロセッサ（１００）と；画像信号の格納
時に必要なアドレスを発生するモードをアドレス発生モ
ードとし，マイクロプロセッサ（１００）のメモリアク
セス時に必要なアドレスをマッピングするモードをアド
レスマッピングモードとした場合に，それらのモードを
選択するモード選択信号に応じて所定の動作を行うカウ
ンタ（１１０）と；モード選択信号がアドレス発生モー
ドである場合には，マイクロプロセッサ（１００）から
のカウント値をメモリ（１５０）の上位アドレスとして
出力し，モード選択信号がアドレスマッピングモードで
ある場合には，マイクロプロセッサ（１００）から出力
されるアドレスをメモリ（１５０）の上位アドレスとし
て出力するマルチプレクサ（１２０，１４０）と；モー
ド選択信号がアドレスマッピングモードである場合に
は，マイクロプロセッサ（１００）に内蔵された内蔵カ
ウンタから出力される信号のうち上位ビットを用いて，
メモリのデータバンクを選択する信号として出力するバ
ンク選択部（１３０）と；を含み，カウンタ（１１０）
は，アドレス発生モード時に，画像信号の水平ラインを
構成するピクセル数に相応する数をカウントして，メモ
リ（１５０）の下位アドレスとして出力し，画像信号の
水平同期信号の周波数と同一の周波数を有するクリア信
号によりクリアされ，アドレスマッピングモード時に，
マイクロプロセッサ（１００）から出力されるアドレス
ラインをメモリ（１５０）の下位アドレスラインと連結
させるように構成されていることを特徴としている。
【０００７】さらに請求項２によれば，上記画像捕捉シ
ステムのアドレス発生及びマッピング装置において，マ
イクロプロセッサ（１００）の内蔵カウンタは，８ビッ
トカウンタであり，画像信号の水平同期信号が入力され
るごとに割込を発生して２５６個までの水平ラインをカ
ウントするものとして構成され，マイクロプロセッサ
（１００）のアドレスポートは，二つのポートＰ０，Ｐ
２からなり，両ポートＰ０，Ｐ２を通じてアドレスＡ
［１５．．０］を出力するものとして構成され，マイク
ロプロセッサ（１００）のカウンタポートは，８ビット
カウンタ出力ＶＡ［１６．．９］及びメモリ（１５０）
のデータバンクを選択する信号ＶＡ［１６．．１４］を
生成して出力するものとして構成され，カウンタ（１１
０）は，アドレス発生モード時には，５１２個のピクセ
ルをカウントして，メモリ（１５０）の下位９ビットア
ドレスＶＤＡ［８．．０］として出力し，アドレスマッ
ピングモード時には，マイクロプロセッサ（１００）か
らのアドレスＡ［１５．．０］のうち下位９ビットアド
レスＡ［８．．０］をメモリ（１５０）の下位９ビット
アドレスＶＤＡ［８．．０］として出力するものとして
構成することが可能である。
ステムのアドレス発生及びマッピング装置において，マ
イクロプロセッサ（１００）の内蔵カウンタは，８ビッ
トカウンタであり，画像信号の水平同期信号が入力され
るごとに割込を発生して２５６個までの水平ラインをカ
ウントするものとして構成され，マイクロプロセッサ
（１００）のアドレスポートは，二つのポートＰ０，Ｐ
２からなり，両ポートＰ０，Ｐ２を通じてアドレスＡ
［１５．．０］を出力するものとして構成され，マイク
ロプロセッサ（１００）のカウンタポートは，８ビット
カウンタ出力ＶＡ［１６．．９］及びメモリ（１５０）
のデータバンクを選択する信号ＶＡ［１６．．１４］を
生成して出力するものとして構成され，カウンタ（１１
０）は，アドレス発生モード時には，５１２個のピクセ
ルをカウントして，メモリ（１５０）の下位９ビットア
ドレスＶＤＡ［８．．０］として出力し，アドレスマッ
ピングモード時には，マイクロプロセッサ（１００）か
らのアドレスＡ［１５．．０］のうち下位９ビットアド
レスＡ［８．．０］をメモリ（１５０）の下位９ビット
アドレスＶＤＡ［８．．０］として出力するものとして
構成することが可能である。
【０００８】さらに，請求項３によれば，上記画像捕捉
システムのアドレス発生及びマッピング装置において，
マルチプレクサ（１２０，１４０）は，アドレス発生モ
ード時には，マイクロプロセッサ（１００）の８ビット
カウンタから出力される下位４ビットＶＡ［１２．．
９］をメモリ（１５０）のアドレスＶＤＡ［１２．．
９］として出力し，アドレスマッピングモード時には，
マイクロプロセッサ（１００）からの４ビットアドレス
Ａ［１２．．９］をメモリ（１５０）のアドレスＶＤＡ
［１２．．９］として出力するものとして構成すること
が可能である。
システムのアドレス発生及びマッピング装置において，
マルチプレクサ（１２０，１４０）は，アドレス発生モ
ード時には，マイクロプロセッサ（１００）の８ビット
カウンタから出力される下位４ビットＶＡ［１２．．
９］をメモリ（１５０）のアドレスＶＤＡ［１２．．
９］として出力し，アドレスマッピングモード時には，
マイクロプロセッサ（１００）からの４ビットアドレス
Ａ［１２．．９］をメモリ（１５０）のアドレスＶＤＡ
［１２．．９］として出力するものとして構成すること
が可能である。
【０００９】さらに請求項４によれば，上記画像捕捉シ
ステムのアドレス発生及びマッピング装置において，バ
ンク選択部（１３０）は，アドレス発生モード時には，
マイクロプロセッサ（１００）のカウンタから出力され
るアドレスＶＡ［１６．．１３］をメモリ（１５０）の
アドレスＶＤＡ［１６．．１３］として出力し，アドレ
スマッピングモード時には，マイクロプロセッサ（１０
０）からのデータバンク選択信号ＶＡ［１６．．１４］
とアドレスＡ［１３］をメモリ（１５０）のアドレスＶ
ＤＡ［１６．．１３］として出力するものとして構成す
ることが可能である。
ステムのアドレス発生及びマッピング装置において，バ
ンク選択部（１３０）は，アドレス発生モード時には，
マイクロプロセッサ（１００）のカウンタから出力され
るアドレスＶＡ［１６．．１３］をメモリ（１５０）の
アドレスＶＤＡ［１６．．１３］として出力し，アドレ
スマッピングモード時には，マイクロプロセッサ（１０
０）からのデータバンク選択信号ＶＡ［１６．．１４］
とアドレスＡ［１３］をメモリ（１５０）のアドレスＶ
ＤＡ［１６．．１３］として出力するものとして構成す
ることが可能である。
【００１０】さらに，請求項５によれば，上記画像捕捉
システムのアドレス発生及びマッピング装置において，
メモリ（１５０）は，少なくとも８つの１６ＫＢ容量の
データバンクから構成されることが好ましい。
システムのアドレス発生及びマッピング装置において，
メモリ（１５０）は，少なくとも８つの１６ＫＢ容量の
データバンクから構成されることが好ましい。
【００１１】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる画像捕捉システムのアドレス発生及びマ
ッピング装置の好適な実施形態について詳細に説明す
る。なお，図１は，本発明に基づいて構成された，ＮＴ
ＳＣ（又はＰＡＬ）画像信号を捕捉してメモリに格納す
る，画像捕捉システムのアドレス発生及びマッピング装
置の実施の一形態の概略的なブロック図である。
本発明にかかる画像捕捉システムのアドレス発生及びマ
ッピング装置の好適な実施形態について詳細に説明す
る。なお，図１は，本発明に基づいて構成された，ＮＴ
ＳＣ（又はＰＡＬ）画像信号を捕捉してメモリに格納す
る，画像捕捉システムのアドレス発生及びマッピング装
置の実施の一形態の概略的なブロック図である。
【００１２】マイクロプロセッサ１００は，内部に８ビ
ットカウンタを内蔵している。この８ビットカウンタ
は，画像信号の水平同期信号が入力される度に割込信号
を発生して，２５６個までの水平ラインをカウントす
る。さらに，マイクロプロセッサ１００は，三つのポー
トＰ０，Ｐ１，Ｐ２を有している。さらに，各ポートＰ
０，Ｐ１，Ｐ２は，それぞれ，８ビットのアドレス又は
データラインを有し，三つのポートのうち二つのポート
Ｐ０，Ｐ２を通じてアドレスＡ［１５．．０］を生成し
て出力し，ポートのうち残りの一つポートＰ１を通じて
８ビットカウンタ出力及びメモリ１５０のデータバンク
を選択する信号ＶＡ［１６．．１４］を生成して出力す
る。
ットカウンタを内蔵している。この８ビットカウンタ
は，画像信号の水平同期信号が入力される度に割込信号
を発生して，２５６個までの水平ラインをカウントす
る。さらに，マイクロプロセッサ１００は，三つのポー
トＰ０，Ｐ１，Ｐ２を有している。さらに，各ポートＰ
０，Ｐ１，Ｐ２は，それぞれ，８ビットのアドレス又は
データラインを有し，三つのポートのうち二つのポート
Ｐ０，Ｐ２を通じてアドレスＡ［１５．．０］を生成し
て出力し，ポートのうち残りの一つポートＰ１を通じて
８ビットカウンタ出力及びメモリ１５０のデータバンク
を選択する信号ＶＡ［１６．．１４］を生成して出力す
る。
【００１３】カウンタ１１０は，マイクロプロセッサ１
００に内蔵された８ビットカウンタで用いられるクロッ
ク信号と同一のクロック信号（ｃｌｏｃｋ）を入力とし
て，水平周波数と同一の周期を有するクリア信号（ｈｓ
＿ｃｌｒｎ）によりクリアされる。また，カウンタ１１
０は，アドレス発生モードとアドレスマッピングモード
を選択するモード選択信号（ｃｏｖ）を入力として受け
入れ，アドレス発生モードの場合には，５１２個のピク
セルをカウントして，メモリ１５０の下位９ビットアド
レスＶＤＡ［８．．０］として出力し，アドレスマッピ
ングモードの場合には，マイクロプロセッサ１００から
のアドレスＡ［１５．．０］のうち下位９ビットアドレ
スＡ［８．．０］を，メモリ１５０の下位９ビットアド
レスＶＤＡ［８．．０］として出力する。
００に内蔵された８ビットカウンタで用いられるクロッ
ク信号と同一のクロック信号（ｃｌｏｃｋ）を入力とし
て，水平周波数と同一の周期を有するクリア信号（ｈｓ
＿ｃｌｒｎ）によりクリアされる。また，カウンタ１１
０は，アドレス発生モードとアドレスマッピングモード
を選択するモード選択信号（ｃｏｖ）を入力として受け
入れ，アドレス発生モードの場合には，５１２個のピク
セルをカウントして，メモリ１５０の下位９ビットアド
レスＶＤＡ［８．．０］として出力し，アドレスマッピ
ングモードの場合には，マイクロプロセッサ１００から
のアドレスＡ［１５．．０］のうち下位９ビットアドレ
スＡ［８．．０］を，メモリ１５０の下位９ビットアド
レスＶＤＡ［８．．０］として出力する。
【００１４】また，マルチプレクサ１２０，１４０は，
マイクロプロセッサ１００に内蔵された８ビットカウン
タから出力される８ビットアドレスＶＡ［１６．．９］
のうち下位４ビットＶＡ［１２．．９］，及びマイクロ
プロセッサ１００からのアドレスＡ［１５．．０］のう
ち４ビットのアドレスＡ［１２．．９］を入力とする。
そして，マルチプレクサ１２０，１４０は，アドレス発
生モードとアドレスマッピングモードを選択するモード
選択信号（ｃｏｖ）を入力として受け入れ，アドレス発
生モードの場合には，アドレスＶＡ［１２．．９］をメ
モリ１５０のアドレスＶＤＡ［１２．．９］として出力
し，アドレスマッピングモードの場合には，アドレスＡ
［１２．．９］をメモリ１５０のアドレスＶＤＡ［１
２．．９］として出力する。
マイクロプロセッサ１００に内蔵された８ビットカウン
タから出力される８ビットアドレスＶＡ［１６．．９］
のうち下位４ビットＶＡ［１２．．９］，及びマイクロ
プロセッサ１００からのアドレスＡ［１５．．０］のう
ち４ビットのアドレスＡ［１２．．９］を入力とする。
そして，マルチプレクサ１２０，１４０は，アドレス発
生モードとアドレスマッピングモードを選択するモード
選択信号（ｃｏｖ）を入力として受け入れ，アドレス発
生モードの場合には，アドレスＶＡ［１２．．９］をメ
モリ１５０のアドレスＶＤＡ［１２．．９］として出力
し，アドレスマッピングモードの場合には，アドレスＡ
［１２．．９］をメモリ１５０のアドレスＶＤＡ［１
２．．９］として出力する。
【００１５】さらに，バンク選択部１３０は，マイクロ
プロセッサ１００に内蔵されたカウンタから出力される
８ビットアドレスＶＡ［１６．．９］のうちアドレスＶ
Ａ［１６．．１３］，マイクロプロセッサ１００のアド
レスＡ［１５．．１３］，及びアドレス発生モードとア
ドレスマッピングモードを選択するモード選択信号（ｃ
ｏｖ）を入力として受け入れる。そして，バンク選択部
１３０は，モード選択信号（ｃｏｖ）がアドレス発生モ
ードを示す時には，マイクロプロセッサ１００に内蔵さ
れた８ビットカウンタから出力される８ビットアドレス
ＶＡ［１６．．９］のうちアドレスＶＡ［１６．．１
３］をメモリ１５０のアドレスＶＤＡ［１６．．１３］
として出力する。これに対して，バンク選択部１３０
は，モード選択信号（ｃｏｖ）がアドレスマッピングモ
ードを示す時には，マイクロプロセッサ１００からのデ
ータバンク選択信号ＶＡ［１６．．１４］とアドレスＡ
［１３］をメモリ１５０のアドレスＶＤＡ［１６．．１
３］として出力する。
プロセッサ１００に内蔵されたカウンタから出力される
８ビットアドレスＶＡ［１６．．９］のうちアドレスＶ
Ａ［１６．．１３］，マイクロプロセッサ１００のアド
レスＡ［１５．．１３］，及びアドレス発生モードとア
ドレスマッピングモードを選択するモード選択信号（ｃ
ｏｖ）を入力として受け入れる。そして，バンク選択部
１３０は，モード選択信号（ｃｏｖ）がアドレス発生モ
ードを示す時には，マイクロプロセッサ１００に内蔵さ
れた８ビットカウンタから出力される８ビットアドレス
ＶＡ［１６．．９］のうちアドレスＶＡ［１６．．１
３］をメモリ１５０のアドレスＶＤＡ［１６．．１３］
として出力する。これに対して，バンク選択部１３０
は，モード選択信号（ｃｏｖ）がアドレスマッピングモ
ードを示す時には，マイクロプロセッサ１００からのデ
ータバンク選択信号ＶＡ［１６．．１４］とアドレスＡ
［１３］をメモリ１５０のアドレスＶＤＡ［１６．．１
３］として出力する。
【００１６】メモリ１５０は，カウンタ１１０，マルチ
プレクサ１２０，１４０，バンク選択部１３０の出力信
号を入力として受け入れるとともに，八つの１６ＫＢ容
量のデータバンクから構成され，マイクロプロセッサ１
００からのアドレスＶＡ［１６．．１４］に応じて八つ
のバンクのうち何れか一つが選択されるように構成され
ている。
プレクサ１２０，１４０，バンク選択部１３０の出力信
号を入力として受け入れるとともに，八つの１６ＫＢ容
量のデータバンクから構成され，マイクロプロセッサ１
００からのアドレスＶＡ［１６．．１４］に応じて八つ
のバンクのうち何れか一つが選択されるように構成され
ている。
【００１７】次に，上記のように構成された画像捕捉シ
ステムのアドレス発生及びマッピング装置の動作につい
て説明する。
ステムのアドレス発生及びマッピング装置の動作につい
て説明する。
【００１８】まず，入力画像信号がアナログ／ディジタ
ル（Ａ／Ｄ）変換器（図示せず）の入力端子に入力され
ると，そのＡ／Ｄ変換器によりディジタル信号に変換さ
れる。そして，変換されたディジタル信号がメモリ１５
０に記録されることにより，画像データが捕捉される。
なお，画像データをメモリに記録するためには，記録さ
れるメモリのアドレスが生成される必要があり，一般
に，アドレスはカウンタを動作させることにより生成さ
れる。
ル（Ａ／Ｄ）変換器（図示せず）の入力端子に入力され
ると，そのＡ／Ｄ変換器によりディジタル信号に変換さ
れる。そして，変換されたディジタル信号がメモリ１５
０に記録されることにより，画像データが捕捉される。
なお，画像データをメモリに記録するためには，記録さ
れるメモリのアドレスが生成される必要があり，一般
に，アドレスはカウンタを動作させることにより生成さ
れる。
【００１９】本実施形態にかかる装置では，ディジタル
信号を記録するメモリ１５０として１２８ＫＢ容量のＳ
ＲＡＭを用いているので，１７ビットのカウンタを用い
る必要がある。そして，本実施形態にかかる装置では，
別途のカウンタを用いずに，マイクロプロセッサ１００
に内蔵されているカウンタを用いて上位８ビットをカウ
ントし，残りの下位９ビットは別途のカウンタを用いて
カウントする構成を採用している。
信号を記録するメモリ１５０として１２８ＫＢ容量のＳ
ＲＡＭを用いているので，１７ビットのカウンタを用い
る必要がある。そして，本実施形態にかかる装置では，
別途のカウンタを用いずに，マイクロプロセッサ１００
に内蔵されているカウンタを用いて上位８ビットをカウ
ントし，残りの下位９ビットは別途のカウンタを用いて
カウントする構成を採用している。
【００２０】さらに，マイクロプロセッサ１００に内蔵
されている上位８ビットを決定するカウンタは，水平同
期（Ｈ−ｓｙｎｃ）信号が入力される度に割込を発生
し，一つずつ増分して２の８乗，即ち２５６本までの水
平ラインをカウントする。そして，下位９ビットを決定
するカウンタ１１０は２の９乗，即ち５１２個までのピ
クセルをカウントする。また，カウンタ１１０に入力さ
れるクリア信号（ｈｓ＿ｃｌｒｎ）は，水平周波数と同
一の周期を有する。なおクリア信号（ｈｓ＿ｃｌｒｎ）
パルス幅を縮めた信号である。そして，クリア信号（ｈ
ｓ＿ｃｌｒｎ）がカウンタ１１０に入力されると，即ち
一本のラインに相当するデータが入力される場合に，カ
ウンタ１１０がクリアされる。
されている上位８ビットを決定するカウンタは，水平同
期（Ｈ−ｓｙｎｃ）信号が入力される度に割込を発生
し，一つずつ増分して２の８乗，即ち２５６本までの水
平ラインをカウントする。そして，下位９ビットを決定
するカウンタ１１０は２の９乗，即ち５１２個までのピ
クセルをカウントする。また，カウンタ１１０に入力さ
れるクリア信号（ｈｓ＿ｃｌｒｎ）は，水平周波数と同
一の周期を有する。なおクリア信号（ｈｓ＿ｃｌｒｎ）
パルス幅を縮めた信号である。そして，クリア信号（ｈ
ｓ＿ｃｌｒｎ）がカウンタ１１０に入力されると，即ち
一本のラインに相当するデータが入力される場合に，カ
ウンタ１１０がクリアされる。
【００２１】アドレスの生成は，入力画像信号がディジ
タル信号に変換される時に行われるが，この際に，モー
ド選択信号（ｃｏｖ）はハイ状態となる。モード選択信
号がハイ状態になると，カウンタ１１０を動作させて，
メモリ１５０の下位アドレス９ビットのＶＤＡ［８．．
０］を生成する。上位アドレス８ビットＶＤＡ［１
６．．９］は，マイクロプロセッサ１００のＰ１ポート
から出力されたＶＡ［１６．．９］を再びマッピングす
ることにより決定される。そして，マルチプレクサ１２
０は，ＶＡ［１１．．９］をＶＤＡ［１１．．９］とし
て割り当て，マルチプレクサ１４０は，ＶＡ１２をＶＤ
Ａ１２として割り当てる。さらに，マルチプレクサ１４
０は，読み取り信号（ｒｄｎ），書き込み信号（ｗｒ
ｎ），モード選択信号（ｃｏｖ）信号を用いてメモリの
ＣＳ，／ＯＥ，／ＷＥ信号を出力する。
タル信号に変換される時に行われるが，この際に，モー
ド選択信号（ｃｏｖ）はハイ状態となる。モード選択信
号がハイ状態になると，カウンタ１１０を動作させて，
メモリ１５０の下位アドレス９ビットのＶＤＡ［８．．
０］を生成する。上位アドレス８ビットＶＤＡ［１
６．．９］は，マイクロプロセッサ１００のＰ１ポート
から出力されたＶＡ［１６．．９］を再びマッピングす
ることにより決定される。そして，マルチプレクサ１２
０は，ＶＡ［１１．．９］をＶＤＡ［１１．．９］とし
て割り当て，マルチプレクサ１４０は，ＶＡ１２をＶＤ
Ａ１２として割り当てる。さらに，マルチプレクサ１４
０は，読み取り信号（ｒｄｎ），書き込み信号（ｗｒ
ｎ），モード選択信号（ｃｏｖ）信号を用いてメモリの
ＣＳ，／ＯＥ，／ＷＥ信号を出力する。
【００２２】一方，アドレス生成が完了された後には，
メモリ１５０とマイクロプロセッサ１００間のアドレス
マッピングが行われる必要がある。ここで，１２８ＫＢ
のメモリと６４ＫＢのメモリのアドレスが指定できるマ
イクロプロセッサ間のアドレスをマッピングさせるため
には，上位３ビットのＶＡ［１６．．１４］がページ
（バンク）選択信号として用いられ，ＶＡ［１３．．
０］は１６ＫＢのそれぞれのバンク（ページ）内のアド
レスを指定する信号として用いられる。
メモリ１５０とマイクロプロセッサ１００間のアドレス
マッピングが行われる必要がある。ここで，１２８ＫＢ
のメモリと６４ＫＢのメモリのアドレスが指定できるマ
イクロプロセッサ間のアドレスをマッピングさせるため
には，上位３ビットのＶＡ［１６．．１４］がページ
（バンク）選択信号として用いられ，ＶＡ［１３．．
０］は１６ＫＢのそれぞれのバンク（ページ）内のアド
レスを指定する信号として用いられる。
【００２３】そして，入力画像信号がアナログ／ディジ
タル変換器によりディジタル信号に変換されると，即ち
モード選択信号（ｃｏｖ）がロー状態になると，メモリ
アドレスＶＤＡ［１６．．０］をマイクロプロセッサ１
００のアドレスＡ［１５．．０］にマッピングさせる。
この際，ＶＤＡ［１３．．０］は，そのままＡ［１
３．．０］にマッピングされる。ところが，ＶＤＡ［１
６．．１４］は，ページ（バンク）選択機能を行うが，
各バンクはソフトウェアで各バンクのアドレスをポート
Ｐ１（ＶＡ［１６．．９］）に割り当てることにより選
択される。
タル変換器によりディジタル信号に変換されると，即ち
モード選択信号（ｃｏｖ）がロー状態になると，メモリ
アドレスＶＤＡ［１６．．０］をマイクロプロセッサ１
００のアドレスＡ［１５．．０］にマッピングさせる。
この際，ＶＤＡ［１３．．０］は，そのままＡ［１
３．．０］にマッピングされる。ところが，ＶＤＡ［１
６．．１４］は，ページ（バンク）選択機能を行うが，
各バンクはソフトウェアで各バンクのアドレスをポート
Ｐ１（ＶＡ［１６．．９］）に割り当てることにより選
択される。
【００２４】モード選択信号がロー状態になると，カウ
ンタ１００は，Ａ［８．．０］とＶＤＡ［８．．０］を
マッピングさせる。そして，マルチプレクサ１２０は，
ＶＤＡ［１１．．９］をＡ［１１．．９］にマッピング
させ，マルチプレクサ１４０は，ＶＤＡ１２をＡ１２に
マッピングさせる。さらに，バンク選択部１３０は，Ｖ
ＤＡ１３をＡ１３にマッピングさせる。ここで，Ａ１４
＝１であり，読取り信号（ｒｄｎ）及び書込み信号（ｗ
ｒｎ）が存在しない時に，バンク選択機能を果たすため
には，前記条件が整ったときに，ＶＡ［１６．．１４］
をＶＤＡ［１６．．１４］として出力させる。
ンタ１００は，Ａ［８．．０］とＶＤＡ［８．．０］を
マッピングさせる。そして，マルチプレクサ１２０は，
ＶＤＡ［１１．．９］をＡ［１１．．９］にマッピング
させ，マルチプレクサ１４０は，ＶＤＡ１２をＡ１２に
マッピングさせる。さらに，バンク選択部１３０は，Ｖ
ＤＡ１３をＡ１３にマッピングさせる。ここで，Ａ１４
＝１であり，読取り信号（ｒｄｎ）及び書込み信号（ｗ
ｒｎ）が存在しない時に，バンク選択機能を果たすため
には，前記条件が整ったときに，ＶＡ［１６．．１４］
をＶＤＡ［１６．．１４］として出力させる。
【００２５】さらに読み取り信号（ｒｄｎ）又は書き込
み信号（ｗｒｎ）が使用許可されると，マイクロプロセ
ッサ１００がメモリ１５０の最後のページ（バンク）を
用いることができるように，マイクロプロセッサ１００
はバンク選択部１３０がバンク７を選択するように作動
する。（ＶＤＡ［１６．．１４］＝１１１）。
み信号（ｗｒｎ）が使用許可されると，マイクロプロセ
ッサ１００がメモリ１５０の最後のページ（バンク）を
用いることができるように，マイクロプロセッサ１００
はバンク選択部１３０がバンク７を選択するように作動
する。（ＶＤＡ［１６．．１４］＝１１１）。
【００２６】以上のようにして，メモリ１５０に格納さ
れたデータは，所定のソフトウェアにより寸法や濃度な
どが調整されて，プリンタに出力される。
れたデータは，所定のソフトウェアにより寸法や濃度な
どが調整されて，プリンタに出力される。
【００２７】以上，添付図面を参照しながら，本発明に
基づいて構成された画像捕捉システムのアドレス発生及
びマッピング装置の好適な実施形態について説明した
が，本発明はかかる例に限定されない。当業者であれ
ば，特許請求の範囲に記載された技術的思想の範疇内に
おいて，各種の変更例及び修正例に想到し得ることは明
らかであり，それらについても当然に本発明の技術的範
囲に属するものと了解される。
基づいて構成された画像捕捉システムのアドレス発生及
びマッピング装置の好適な実施形態について説明した
が，本発明はかかる例に限定されない。当業者であれ
ば，特許請求の範囲に記載された技術的思想の範疇内に
おいて，各種の変更例及び修正例に想到し得ることは明
らかであり，それらについても当然に本発明の技術的範
囲に属するものと了解される。
【００２８】
【発明の効果】本発明にかかる画像捕捉システムは上記
のように構成されているので，本発明によれば，モード
選択信号を用いることにより，画像捕捉システムから画
像を捕捉した後，これをメモリに記録するためのアドレ
ス生成及びマッピング回路を更に簡単に実現することが
できる。
のように構成されているので，本発明によれば，モード
選択信号を用いることにより，画像捕捉システムから画
像を捕捉した後，これをメモリに記録するためのアドレ
ス生成及びマッピング回路を更に簡単に実現することが
できる。
【図１】画像信号を捕捉してメモリに格納する画像捕捉
システムのアドレス発生及びマッピング装置の一実施例
に対するブロック図である。
システムのアドレス発生及びマッピング装置の一実施例
に対するブロック図である。
１００ マイクロプロセッサ １１０ カウンタ １２０ マルチプレクサ １３０ バンク選択部 １４０ マルチプレクサ １５０ メモリ
Claims (5)
- 【請求項１】 画像信号を捕捉して所定のデータバンク
からなるメモリに格納し，前記メモリからデータの読み
出しが可能な画像捕捉システムのアドレス発生及びマッ
ピング装置において：前記画像信号の水平同期信号に同
期してカウントされる内蔵カウンタと，前記メモリの読
出時に用いるアドレスを出力するアドレスポートと，前
記内蔵カウンタの出力中に所定の上位ビットを前記メモ
リのデータバンクを選択するバンク選択信号として用
い，前記カウンタ値とバンク選択信号を出力するカウン
タポートとを備えたマイクロプロセッサと；前記画像信
号の格納時に必要なアドレスを発生するモードをアドレ
ス発生モードとし，前記マイクロプロセッサの前記メモ
リアクセス時に必要なアドレスをマッピングするモード
をアドレスマッピングモードとした場合に，前記モード
を選択するモード選択信号に応じて所定の動作を行うカ
ウンタと；前記モード選択信号がアドレス発生モードで
ある場合には，前記マイクロプロセッサからのカウント
値を前記メモリの上位アドレスとして出力し，前記モー
ド選択信号がアドレスマッピングモードである場合に
は，前記マイクロプロセッサから出力されるアドレスを
前記メモリの上位アドレスとして出力するマルチプレク
サと；前記モード選択信号がアドレスマッピングモード
である場合には，前記マイクロプロセッサに内蔵された
前記内蔵カウンタから出力される信号のうち上位ビット
を用いて，前記メモリのデータバンクを選択する信号と
して出力するバンク選択部と；を含み，前記カウンタ
は，前記アドレス発生モード時に，前記画像信号の水平
ラインを構成するピクセル数に相応する数をカウントし
て，前記メモリの下位アドレスとして出力し，前記画像
信号の水平同期信号の周波数と同一の周波数を有するク
リア信号によりクリアされ，前記アドレスマッピングモ
ード時に，前記マイクロプロセッサから出力されるアド
レスラインを前記メモリの下位アドレスラインと連結さ
せるように構成されていることを特徴とする，画像捕捉
システムのアドレス発生及びマッピング装置。 - 【請求項２】 前記マイクロプロセッサの前記内蔵カウ
ンタは，８ビットカウンタであり，画像信号の水平同期
信号が入力されるごとに割込を発生して２５６個までの
水平ラインをカウントするものであり；前記マイクロプ
ロセッサの前記アドレスポートは，二つのポートＰ０，
Ｐ２からなり，前記両ポートＰ０，Ｐ２を通じてアドレ
スＡ［１５．．０］を出力するものであり；前記マイク
ロプロセッサの前記カウンタポートは，８ビットカウン
タ出力ＶＡ［１６．．９］及び前記メモリのデータバン
クを選択する信号ＶＡ［１６．．１４］を生成して出力
するものであり；前記カウンタは，前記アドレス発生モ
ード時には，５１２個のピクセルをカウントして，前記
メモリの下位９ビットアドレスＶＤＡ［８．．０］とし
て出力し，前記アドレスマッピングモード時には，前記
マイクロプロセッサからのアドレスＡ［１５．．０］の
うち下位９ビットアドレスＡ［８．．０］を前記メモリ
の下位９ビットアドレスＶＤＡ［８．．０］として出力
するものである；ことを特徴とする，請求項１に記載の
画像捕捉システムのアドレス発生及びマッピング装置。 - 【請求項３】 前記マルチプレクサは，アドレス発生モ
ード時には，前記マイクロプロセッサの８ビットカウン
タから出力される下位４ビットＶＡ［１２．．９］を前
記メモリのアドレスＶＤＡ［１２．．９］として出力
し，アドレスマッピングモード時には，前記マイクロプ
ロセッサからの４ビットアドレスＡ［１２．．９］を前
記メモリのアドレスＶＤＡ［１２．．９］として出力す
ることを特徴とする，請求項１又は２に記載の画像捕捉
システムのアドレス発生及びマッピング装置。 - 【請求項４】 前記バンク選択部は，アドレス発生モー
ド時には，前記マイクロプロセッサのカウンタから出力
されるアドレスＶＡ［１６．．１３］を前記メモリのア
ドレスＶＤＡ［１６．．１３］として出力し，アドレス
マッピングモード時には，前記マイクロプロセッサから
のデータバンク選択信号ＶＡ［１６．．１４］とアドレ
スＡ［１３］を前記メモリのアドレスＶＤＡ［１６．．
１３］として出力することを特徴とする，請求項１，２
又は３のいずれかに記載の画像捕捉システムのアドレス
発生及びマッピング装置。 - 【請求項５】 前記メモリは，少なくとも８つの１６Ｋ
Ｂ容量のデータバンクから構成されることを特徴とす
る，請求項１，２，３又は４のいずれかに記載の画像捕
捉システムのアドレス発生及びマッピング装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066825A KR100363153B1 (ko) | 1995-12-29 | 1995-12-29 | 영상포착시스템의어드레스발생및매핑장치 |
| KR1995P66825 | 1995-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237077A true JPH09237077A (ja) | 1997-09-09 |
Family
ID=19447465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8358729A Pending JPH09237077A (ja) | 1995-12-29 | 1996-12-27 | 画像捕捉システムのアドレス発生及びマッピング装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6111615A (ja) |
| JP (1) | JPH09237077A (ja) |
| KR (1) | KR100363153B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7116718B2 (en) * | 2002-09-11 | 2006-10-03 | Njr Corporation | Unified memory address generation system and method for fetching and storing MPEG video data |
| US7152072B2 (en) * | 2003-01-08 | 2006-12-19 | Fisher-Rosemount Systems Inc. | Methods and apparatus for importing device data into a database system used in a process plant |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4654804A (en) * | 1984-07-23 | 1987-03-31 | Texas Instruments Incorporated | Video system with XY addressing capabilities |
| US5226136A (en) * | 1986-05-06 | 1993-07-06 | Nintendo Company Limited | Memory cartridge bank selecting apparatus |
| US4903197A (en) * | 1987-02-27 | 1990-02-20 | Bull Hn Information Systems Inc. | Memory bank selection arrangement generating first bits identifying a bank of memory and second bits addressing identified bank |
| US5291262A (en) * | 1989-03-27 | 1994-03-01 | Dunne Jeremy G | Laser surveying instrument |
| GB2256989B (en) * | 1991-06-21 | 1995-02-08 | Sony Broadcast & Communication | Video image capture apparatus |
| JPH08129647A (ja) * | 1994-10-28 | 1996-05-21 | Yamaha Corp | グラフィック装置 |
-
1995
- 1995-12-29 KR KR1019950066825A patent/KR100363153B1/ko not_active IP Right Cessation
-
1996
- 1996-12-27 JP JP8358729A patent/JPH09237077A/ja active Pending
- 1996-12-30 US US08/777,128 patent/US6111615A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970058030A (ko) | 1997-07-31 |
| KR100363153B1 (ko) | 2003-03-04 |
| US6111615A (en) | 2000-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418926A (en) | System and method for indicating whether a block size in a detachable memory device corresponds to a predetermined broadcasting system standard | |
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| JPH09307832A (ja) | 画面比変換装置及び方法 | |
| JPH09237077A (ja) | 画像捕捉システムのアドレス発生及びマッピング装置 | |
| JPH0916151A (ja) | オンスクリーンディスプレイのフォントｒｏｍ制御回路 | |
| JP3453864B2 (ja) | 画像データ転送制御装置 | |
| JP2989376B2 (ja) | 画像処理装置 | |
| JPH1166289A (ja) | 画像信号処理回路 | |
| JPS592076A (ja) | 画像表示装置 | |
| JP2712146B2 (ja) | 画像表示装置 | |
| JP3241769B2 (ja) | ラスター表示装置 | |
| JP3118285B2 (ja) | 複数モニタのフレームずれ表示装置 | |
| JPH10162131A (ja) | 画像処理装置 | |
| KR100256498B1 (ko) | 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 프레임버퍼 제어장치. | |
| JP2943546B2 (ja) | 画像記憶回路及びこれを用いた映像処理装置 | |
| JPS62288888A (ja) | Ｃｄ−ｒｏｍ用画像表示装置 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JP3303979B2 (ja) | 画像再生装置 | |
| KR100222788B1 (ko) | 정지화상 기록장치 | |
| JPH09135460A (ja) | 半導体画像メモリ装置 | |
| JPH0469908B2 (ja) | ||
| JPH09244595A (ja) | 表示制御方法および装置ならびに表示システム | |
| JPH0548667B2 (ja) | ||
| JPH096319A (ja) | 画像表示装置 | |
| JPH05341753A (ja) | ビデオメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |