JPH09139479A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09139479A JPH09139479A JP7319663A JP31966395A JPH09139479A JP H09139479 A JPH09139479 A JP H09139479A JP 7319663 A JP7319663 A JP 7319663A JP 31966395 A JP31966395 A JP 31966395A JP H09139479 A JPH09139479 A JP H09139479A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- film
- electrode
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 容量の上部、下部電極間のリーク電流防止の
ために付加される工程を、MOSFET等の他の素子の
形成に影響を与えることなく行う。 【解決手段】 MOSFETのゲート電極と共通の製造
工程で形成される下部電極を有する容量の製造方法にお
いて、上部電極層106を形成後、絶縁膜107を形成
し、フォトリソグラフィによって、容量の上部電極とな
る所定の領域以外の容量絶縁膜、上部電極層、上部電極
上絶縁膜を除去する。上部電極の絶縁膜による側壁は、
MOSFETのサイドウォール形成と同時に行い、容量
の上部、下部電極間のリークは防止される。また、リー
ク防止のために形成した上部電極上絶縁膜がMOSFE
Tのゲート電極上に残らないので、絶縁膜の影響を受け
ることなく、制御性良くMOSFETのゲート電極形成
が可能である。
ために付加される工程を、MOSFET等の他の素子の
形成に影響を与えることなく行う。 【解決手段】 MOSFETのゲート電極と共通の製造
工程で形成される下部電極を有する容量の製造方法にお
いて、上部電極層106を形成後、絶縁膜107を形成
し、フォトリソグラフィによって、容量の上部電極とな
る所定の領域以外の容量絶縁膜、上部電極層、上部電極
上絶縁膜を除去する。上部電極の絶縁膜による側壁は、
MOSFETのサイドウォール形成と同時に行い、容量
の上部、下部電極間のリークは防止される。また、リー
ク防止のために形成した上部電極上絶縁膜がMOSFE
Tのゲート電極上に残らないので、絶縁膜の影響を受け
ることなく、制御性良くMOSFETのゲート電極形成
が可能である。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に容量の製造方法に関する。
方法に関し、特に容量の製造方法に関する。
【0002】
【従来の技術】半導体基板上に形成される容量の製造方
法において、従来一般に行われてきた容量の製造方法に
関し、第1の従来例として例えば特開平1−22535
2に示されているダイナミック型メモリ(DRAM)セ
ル内の容量の製造方法について、図5(a)(b)、図
6(c)(d)及び図7(e)を参照して説明する。ま
ず、図5(a)に示すように半導体基板201上にフィ
ールド酸化膜202を形成後、少なくとも一層以上の耐
酸化性膜を含んだ容量絶縁膜203を成長し、さらに、
3000Å〜6000Åの膜厚を有する多結晶シリコン
膜を成長させ、フォトリソグラフィによりパターニング
を行い、容量部対向電極204を形成する。
法において、従来一般に行われてきた容量の製造方法に
関し、第1の従来例として例えば特開平1−22535
2に示されているダイナミック型メモリ(DRAM)セ
ル内の容量の製造方法について、図5(a)(b)、図
6(c)(d)及び図7(e)を参照して説明する。ま
ず、図5(a)に示すように半導体基板201上にフィ
ールド酸化膜202を形成後、少なくとも一層以上の耐
酸化性膜を含んだ容量絶縁膜203を成長し、さらに、
3000Å〜6000Åの膜厚を有する多結晶シリコン
膜を成長させ、フォトリソグラフィによりパターニング
を行い、容量部対向電極204を形成する。
【0003】次に、図5(b)に示すように、多結晶シ
リコン膜により形成した容量部対向電極204を前記耐
酸化性膜を含んだ容量絶縁膜203をマスクとして、選
択的に酸化することで、シリコン酸化膜205を容量部
対向電極204上の表面に形成する。次に、図6(c)
に示すように、500Å程度の膜厚で多結晶シリコン膜
206を成長する。次に図6(d)に示すように、異方
性のドライエッチングを行うことで、容量部対向電極2
04の側壁に多結晶シリコン膜によるサイドウォール2
07を形成する。
リコン膜により形成した容量部対向電極204を前記耐
酸化性膜を含んだ容量絶縁膜203をマスクとして、選
択的に酸化することで、シリコン酸化膜205を容量部
対向電極204上の表面に形成する。次に、図6(c)
に示すように、500Å程度の膜厚で多結晶シリコン膜
206を成長する。次に図6(d)に示すように、異方
性のドライエッチングを行うことで、容量部対向電極2
04の側壁に多結晶シリコン膜によるサイドウォール2
07を形成する。
【0004】次に、図7(e)に示すように、容量部対
向電極204の側壁に形成した多結晶シリコン膜207
を酸化し、容量部対向電極204側壁の酸化膜厚の補強
を行う。上記に示した第1の従来例の方法で、容量を形
成することにより、ゲート電極と容量部対向電極との耐
圧の劣化を防止でき、さらに、ゲート電極を異方性のド
ライエッチングで形成する際、容量部対向電極が基板と
の間で形成する段差部に多結晶シリコン等で形成される
ゲート電極材がサイドウォールとして残りゲート電極間
のショートを引き起こすという現象が防止できるもので
ある。
向電極204の側壁に形成した多結晶シリコン膜207
を酸化し、容量部対向電極204側壁の酸化膜厚の補強
を行う。上記に示した第1の従来例の方法で、容量を形
成することにより、ゲート電極と容量部対向電極との耐
圧の劣化を防止でき、さらに、ゲート電極を異方性のド
ライエッチングで形成する際、容量部対向電極が基板と
の間で形成する段差部に多結晶シリコン等で形成される
ゲート電極材がサイドウォールとして残りゲート電極間
のショートを引き起こすという現象が防止できるもので
ある。
【0005】また、第2の従来例の容量の製造方法に関
して、図8(a)(b)、図9(c)(d)及び図10
(e)(f)を用いて説明する。図8(a)は、半導体
基板301上にフィールド酸化膜302を形成後、半導
体基板301上にシリコン酸化膜等の絶縁膜を数100
Åの厚さで形成し、MOSFETのゲート絶縁膜303
を成長させ、さらにMOSFETのゲート電極形成のた
め、多結晶シリコン膜304を1000Å〜2000Å
の膜厚で成長させたものである。この時、ゲート電極3
04は、多結晶シリコン単層ではなく、タングステン等
の高融点金属とシリコンとの化合物であるシリサイドと
の積層構造によって形成される場合もある。
して、図8(a)(b)、図9(c)(d)及び図10
(e)(f)を用いて説明する。図8(a)は、半導体
基板301上にフィールド酸化膜302を形成後、半導
体基板301上にシリコン酸化膜等の絶縁膜を数100
Åの厚さで形成し、MOSFETのゲート絶縁膜303
を成長させ、さらにMOSFETのゲート電極形成のた
め、多結晶シリコン膜304を1000Å〜2000Å
の膜厚で成長させたものである。この時、ゲート電極3
04は、多結晶シリコン単層ではなく、タングステン等
の高融点金属とシリコンとの化合物であるシリサイドと
の積層構造によって形成される場合もある。
【0006】次に、図8(b)に示すように、ゲート電
極上にシリコン酸化膜等の絶縁膜をCVD法により10
0〜500Å程度成長させ、容量絶縁膜305を形成
し、さらにタングステンなどの高融点金属とシリコンと
の化合物であるシリサイドを1000Å〜2000Åの
厚さでスパッタする。次に、図9(c)に示すように、
フォトリソグラフィによって、シリサイド層306をパ
ターニングし、容量の上部電極を形成する。次に、図9
(d)に示すように、シリコン酸化膜307を上部電極
上に1000Å程度成長することで上部電極306をシ
リコン酸化膜で覆う。
極上にシリコン酸化膜等の絶縁膜をCVD法により10
0〜500Å程度成長させ、容量絶縁膜305を形成
し、さらにタングステンなどの高融点金属とシリコンと
の化合物であるシリサイドを1000Å〜2000Åの
厚さでスパッタする。次に、図9(c)に示すように、
フォトリソグラフィによって、シリサイド層306をパ
ターニングし、容量の上部電極を形成する。次に、図9
(d)に示すように、シリコン酸化膜307を上部電極
上に1000Å程度成長することで上部電極306をシ
リコン酸化膜で覆う。
【0007】次に、図10(e)に示すように、フォト
リソグラフィによって、MOSFETのゲート電極及び
容量の下部電極を同時に形成する。次に、図10(f)
に示すように、MOSFETの拡散層領域にLDD等の
低濃度拡散層を形成後、シリコン酸化膜等の絶縁膜を1
000〜2000Å程度成長し、異方性のドライエッチ
ングを行うことで、MOSFETのゲート電極及び容量
の下部及び上部電極側面に絶縁膜によるサイドウォール
308を形成する。この時、容量の上部電極上には、図
9(d)に示したように、予め1000Å程度の絶縁膜
が形成されているので、サイドウォール形成時の異方性
のドライエッチングを行っても容量の上部電極上には絶
縁膜が残り、上部電極と下部電極間のリークを防止する
ことができるものである。
リソグラフィによって、MOSFETのゲート電極及び
容量の下部電極を同時に形成する。次に、図10(f)
に示すように、MOSFETの拡散層領域にLDD等の
低濃度拡散層を形成後、シリコン酸化膜等の絶縁膜を1
000〜2000Å程度成長し、異方性のドライエッチ
ングを行うことで、MOSFETのゲート電極及び容量
の下部及び上部電極側面に絶縁膜によるサイドウォール
308を形成する。この時、容量の上部電極上には、図
9(d)に示したように、予め1000Å程度の絶縁膜
が形成されているので、サイドウォール形成時の異方性
のドライエッチングを行っても容量の上部電極上には絶
縁膜が残り、上部電極と下部電極間のリークを防止する
ことができるものである。
【0008】
【発明が解決しようとする課題】上記従来技術で説明し
たように、第2の従来例の容量の形成方法によると、容
量の上部、下部電極間のリーク防止のために成長した容
量上部電極を覆うシリコン酸化膜は、ゲート電極及び下
部電極形成時のフォトリソグラフィ工程時にもゲート電
極上に残ったままである。したがって、MOSFETの
ゲート電極のパターニング及び容量の下部電極のパター
ンニング時のレジストの寸法は、ゲート電極上に残った
酸化膜の膜厚の影響を受け、高精度の寸法管理が妨げら
れるという問題点があった。また、第1の従来例で説明
した容量の構造及び製造方法では、下部電極として、半
導体基板が使用されており、電極に電圧を印加した際、
容量値が半導体基板内に伸びる空乏層の影響を受け、変
動するという問題点があった。
たように、第2の従来例の容量の形成方法によると、容
量の上部、下部電極間のリーク防止のために成長した容
量上部電極を覆うシリコン酸化膜は、ゲート電極及び下
部電極形成時のフォトリソグラフィ工程時にもゲート電
極上に残ったままである。したがって、MOSFETの
ゲート電極のパターニング及び容量の下部電極のパター
ンニング時のレジストの寸法は、ゲート電極上に残った
酸化膜の膜厚の影響を受け、高精度の寸法管理が妨げら
れるという問題点があった。また、第1の従来例で説明
した容量の構造及び製造方法では、下部電極として、半
導体基板が使用されており、電極に電圧を印加した際、
容量値が半導体基板内に伸びる空乏層の影響を受け、変
動するという問題点があった。
【0009】
【課題を解決するための手段】本発明は、半導体基板上
に第1の導電性膜を形成する工程と、前記第1の導電性
膜上に第1の絶縁膜を形成する工程と、前記第1の絶縁
膜上に第2の導電性膜を形成する工程と、前記第2の導
電性膜上に、第2の絶縁膜を形成する工程と、第1の絶
縁膜と第2の導電性膜、及び第2の絶縁膜を1回のフォ
トリソグラフィ工程でパターニンし、第1の導電性膜と
第2の導電性膜を電極とし、第1の絶縁膜を容量絶縁膜
とする容量の製造を含むことを特徴とする半導体装置の
製造方法である。
に第1の導電性膜を形成する工程と、前記第1の導電性
膜上に第1の絶縁膜を形成する工程と、前記第1の絶縁
膜上に第2の導電性膜を形成する工程と、前記第2の導
電性膜上に、第2の絶縁膜を形成する工程と、第1の絶
縁膜と第2の導電性膜、及び第2の絶縁膜を1回のフォ
トリソグラフィ工程でパターニンし、第1の導電性膜と
第2の導電性膜を電極とし、第1の絶縁膜を容量絶縁膜
とする容量の製造を含むことを特徴とする半導体装置の
製造方法である。
【0010】また本発明は、上記の半導体装置の製造方
法において、前記第1の導電性膜が、MOSFETのゲ
ート電極と同一の導電性膜で形成されることを特徴とす
るものである。また本発明は、上記の半導体装置の製造
方法において、前記第1の導電性膜のパターニングが、
MOSFETのゲート電極のパターニングと同時に行わ
れることを特徴とするものである。
法において、前記第1の導電性膜が、MOSFETのゲ
ート電極と同一の導電性膜で形成されることを特徴とす
るものである。また本発明は、上記の半導体装置の製造
方法において、前記第1の導電性膜のパターニングが、
MOSFETのゲート電極のパターニングと同時に行わ
れることを特徴とするものである。
【0011】
【作用】本発明いにおいては、容量の上部、下部電極間
の絶縁膜、例えばシリコン酸化膜またはシリコン窒化膜
等の絶縁膜が、ゲート電極上に残らないのでゲート電極
形成時のフォトレジストの寸法ばらつきを最小限に抑え
られる。また、上部、下部電極を、例えばシリサイド層
で形成することで電極中に空乏層が伸びることがなく、
印加電圧による容量値の変動もないものである。
の絶縁膜、例えばシリコン酸化膜またはシリコン窒化膜
等の絶縁膜が、ゲート電極上に残らないのでゲート電極
形成時のフォトレジストの寸法ばらつきを最小限に抑え
られる。また、上部、下部電極を、例えばシリサイド層
で形成することで電極中に空乏層が伸びることがなく、
印加電圧による容量値の変動もないものである。
【0012】
【発明の実施の形態】本発明の半導体装置の製造方法に
おける容量の製造について実施例を図面を参照して説明
する。
おける容量の製造について実施例を図面を参照して説明
する。
【0013】
【実施例】本発明の実施例を図1(a)(b)、図2
(c)(d)、図3(e)(f)及び図4(g)(h)
で説明する。図1(a)から図4(h)は、本発明の実
施例である容量の製造方法を示す断面図である。図1
(a)に示すように、半導体基板101上に4000Å
〜6000Åの厚さのシリコン酸化膜102を、例えば
LOCOS法による選択的酸化により成長し、フィール
ドを形成し、さらに、数100Åのゲート酸化膜103
を成長する。なお、本実施例では、容量をフィールド上
に形成する場合について示す。
(c)(d)、図3(e)(f)及び図4(g)(h)
で説明する。図1(a)から図4(h)は、本発明の実
施例である容量の製造方法を示す断面図である。図1
(a)に示すように、半導体基板101上に4000Å
〜6000Åの厚さのシリコン酸化膜102を、例えば
LOCOS法による選択的酸化により成長し、フィール
ドを形成し、さらに、数100Åのゲート酸化膜103
を成長する。なお、本実施例では、容量をフィールド上
に形成する場合について示す。
【0014】次に、図1(b)に示すように、半導体基
板101上にゲート電極及び容量の下部電極の共通の導
電性膜である多結晶シリコン104を成長する。多結晶
シリコン104は、例えばリン等のN型不純物を熱拡散
により高濃度に導入したり、一層の低抵抗化のために、
多結晶シリコン導入後にタングステン等の高融点金属を
用いたシリサイド層をスパッタ法によって堆積させ、多
結晶シリコンとシリサイドとの積層構造としてもよい。
次に、図2(c)に示したように、多結晶シリコン10
4上に容量絶縁膜として、シリコン酸化膜またはシリコ
ン窒化膜等の絶縁膜105をCVD法によって数100
Å成長する。容量絶縁膜105の膜厚は、必要とされる
単位値、または使用される電源電圧から要求される耐圧
等から決定される。
板101上にゲート電極及び容量の下部電極の共通の導
電性膜である多結晶シリコン104を成長する。多結晶
シリコン104は、例えばリン等のN型不純物を熱拡散
により高濃度に導入したり、一層の低抵抗化のために、
多結晶シリコン導入後にタングステン等の高融点金属を
用いたシリサイド層をスパッタ法によって堆積させ、多
結晶シリコンとシリサイドとの積層構造としてもよい。
次に、図2(c)に示したように、多結晶シリコン10
4上に容量絶縁膜として、シリコン酸化膜またはシリコ
ン窒化膜等の絶縁膜105をCVD法によって数100
Å成長する。容量絶縁膜105の膜厚は、必要とされる
単位値、または使用される電源電圧から要求される耐圧
等から決定される。
【0015】次に、図2(d)に示すように、上部電極
形成のため容量絶縁膜105上に例えばタングステンシ
リサイドなどの高融点金属シリサイド層をスパッタし
て、容量の上部電極層106を形成する。さらに、図3
(e)に示すように、容量上部電極106にシリコン酸
化膜等の絶縁膜107をCVD法によって1000Å程
度成長させる。次に、図3(f)に示すように、容量の
上部電極を形成するために、フォトレジストをマスクと
して、所定の領域以外の絶縁膜107、シリサイド層1
06、容量絶縁膜105を異方性のドライエッチングに
よって除去する。これによって、エッチング後の段階
で、ゲート電極となる多結晶シリコン104上の酸化膜
は、完全に除去される。
形成のため容量絶縁膜105上に例えばタングステンシ
リサイドなどの高融点金属シリサイド層をスパッタし
て、容量の上部電極層106を形成する。さらに、図3
(e)に示すように、容量上部電極106にシリコン酸
化膜等の絶縁膜107をCVD法によって1000Å程
度成長させる。次に、図3(f)に示すように、容量の
上部電極を形成するために、フォトレジストをマスクと
して、所定の領域以外の絶縁膜107、シリサイド層1
06、容量絶縁膜105を異方性のドライエッチングに
よって除去する。これによって、エッチング後の段階
で、ゲート電極となる多結晶シリコン104上の酸化膜
は、完全に除去される。
【0016】次に、図4(g)に示すように、ゲート電
極及びゲート電極と共通の導電性膜で形成される容量の
下部電極を形成するために、フォトレジストを塗布し、
露光、現像により所定のパターンでフォトレジストマス
クを形成する。この時、多結晶シリコン104上のシリ
コン酸化膜等の絶縁膜は、完全に除去されているので、
露光時の寸法ばらつきは、最低限に抑えられ、結晶シリ
コン104上に酸化膜等の絶縁膜が存在する場合に比べ
て、高精度なパターニングが可能である。このフォトレ
ジストをマスクとして異方性のドライエッチングを行っ
て、多結晶シリコン104をパターニングし、ゲート電
極及び容量下部電極を形成する。
極及びゲート電極と共通の導電性膜で形成される容量の
下部電極を形成するために、フォトレジストを塗布し、
露光、現像により所定のパターンでフォトレジストマス
クを形成する。この時、多結晶シリコン104上のシリ
コン酸化膜等の絶縁膜は、完全に除去されているので、
露光時の寸法ばらつきは、最低限に抑えられ、結晶シリ
コン104上に酸化膜等の絶縁膜が存在する場合に比べ
て、高精度なパターニングが可能である。このフォトレ
ジストをマスクとして異方性のドライエッチングを行っ
て、多結晶シリコン104をパターニングし、ゲート電
極及び容量下部電極を形成する。
【0017】次に、図4(h)に示すように、エッチン
グ後、フォトレジストを除去し、MOSFETのLDD
拡散層等を形成した後、シリコン酸化膜等の絶縁膜を数
1000〜2000Å成長し、異方性のドライエッチン
グを施すことで、ゲート電極及び容量の上部及び下部電
極に絶縁膜による側壁(サイドウォール)108を形成
する。この時、容量の上部電極106上には、図3
(e)に示したように、絶縁膜107が形成されている
ので、側壁形成のために、ドライエッチングを施して
も、容量の上部電極上には絶縁膜が除去されずに残る。
したがって、容量の上部電極106は、電極上部及び側
面が絶縁膜によって完全に覆われることになる。
グ後、フォトレジストを除去し、MOSFETのLDD
拡散層等を形成した後、シリコン酸化膜等の絶縁膜を数
1000〜2000Å成長し、異方性のドライエッチン
グを施すことで、ゲート電極及び容量の上部及び下部電
極に絶縁膜による側壁(サイドウォール)108を形成
する。この時、容量の上部電極106上には、図3
(e)に示したように、絶縁膜107が形成されている
ので、側壁形成のために、ドライエッチングを施して
も、容量の上部電極上には絶縁膜が除去されずに残る。
したがって、容量の上部電極106は、電極上部及び側
面が絶縁膜によって完全に覆われることになる。
【0018】
【発明の効果】以上説明したように、本発明によれば、
容量の上部、下部電極間のリーク防止のために形成した
シリコン酸化膜等の絶縁膜が、ゲート電極上に残らない
ため、ゲート電極形成時のフォトレジストの寸法ばらつ
きを最小限に抑えることができるという効果を有する。
また、上部、下部電極ともに、シリサイド層で形成する
ことで、電極中に空乏層が伸びることが無く、印加電圧
による容量値の変動もないという効果を奏するるもので
ある。
容量の上部、下部電極間のリーク防止のために形成した
シリコン酸化膜等の絶縁膜が、ゲート電極上に残らない
ため、ゲート電極形成時のフォトレジストの寸法ばらつ
きを最小限に抑えることができるという効果を有する。
また、上部、下部電極ともに、シリサイド層で形成する
ことで、電極中に空乏層が伸びることが無く、印加電圧
による容量値の変動もないという効果を奏するるもので
ある。
【図1】本発明の実施例の製造方法を示す断面図
【図2】本発明の実施例の製造方法を示すもので図1に
続く断面図
続く断面図
【図3】本発明の実施例の製造方法を示すもので図2に
続く断面図
続く断面図
【図4】本発明の実施例の製造方法を示すもので図3に
続く断面図
続く断面図
【図5】第1の従来例の容量の製造方法を示す断面図
【図6】第1の従来例の容量の製造方法の図5に続く断
面図
面図
【図7】第1の従来例の容量の製造方法の図6に続く断
面図
面図
【図8】第2の従来例の容量の製造方法を示す断面図
【図9】第2の従来例の容量の製造方法の図8に続く断
面図
面図
【図10】第2の従来例の容量の製造方法の図9に続く
断面図
断面図
101、201、301 半導体基板 102、202、202 フィールド酸化膜 301、302、303 ゲート酸化膜 104、204、304 多結晶シリコン 105、305 CVD絶縁膜(容量膜) 205 熱酸化膜 106、206、306 多結晶シリコン 107、307 CVD絶縁膜 207 多結晶シリコンによるサイドウォール 108、308 ゲートサイドウォール
Claims (3)
- 【請求項1】 半導体基板上に第1の導電性膜を形成す
る工程と、前記第1の導電性膜上に第1の絶縁膜を形成
する工程と、前記第1の絶縁膜上に第2の導電性膜を形
成する工程と、前記第2の導電性膜上に、第2の絶縁膜
を形成する工程と、第1の絶縁膜と第2の導電性膜、及
び第2の絶縁膜を1回のフォトリソグラフィ工程でパタ
ーニンし、第1の導電性膜と第2の導電性膜を電極と
し、第1の絶縁膜を容量絶縁膜とする容量の製造を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項2】 前記第1の導電性膜が、MOSFETの
ゲート電極と同一の導電性膜で形成されることを特徴と
する請求項1に記載の半導体装置の製造方法。 - 【請求項3】 前記第1の導電性膜のパターニングが、
MOSFETのゲート電極のパターニングと同時に行わ
れることを特徴とする請求項1または2に記載の半導体
装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7319663A JP2874620B2 (ja) | 1995-11-14 | 1995-11-14 | 半導体装置の製造方法 |
US08/748,636 US5683931A (en) | 1995-11-14 | 1996-11-13 | Method of forming a capacitor over a semiconductor substrate |
KR1019960054770A KR100255064B1 (ko) | 1995-11-14 | 1996-11-14 | 반도체 기판상에 캐패시터를 형성하는 방법 |
CN96123395A CN1079993C (zh) | 1995-11-14 | 1996-11-14 | 在半导体衬底上制造电容器的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7319663A JP2874620B2 (ja) | 1995-11-14 | 1995-11-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09139479A true JPH09139479A (ja) | 1997-05-27 |
JP2874620B2 JP2874620B2 (ja) | 1999-03-24 |
Family
ID=18112817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7319663A Expired - Fee Related JP2874620B2 (ja) | 1995-11-14 | 1995-11-14 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5683931A (ja) |
JP (1) | JP2874620B2 (ja) |
KR (1) | KR100255064B1 (ja) |
CN (1) | CN1079993C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100289490B1 (ko) * | 1998-07-01 | 2001-11-22 | 박종섭 | 단차성 절연막을 가지는 반도체 장치의 형성 방법 |
KR100319621B1 (ko) * | 1999-05-14 | 2002-01-05 | 김영환 | 혼성신호 반도체 소자의 제조방법 |
JP2004104126A (ja) * | 2002-09-11 | 2004-04-02 | Samsung Electronics Co Ltd | Mosトランジスタの製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3415712B2 (ja) | 1995-09-19 | 2003-06-09 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
KR100198663B1 (ko) * | 1997-03-17 | 1999-06-15 | 구본준 | 통신용 아이씨(ic) 제조 방법 |
US5920786A (en) * | 1998-04-15 | 1999-07-06 | Advanced Micro Devices | Method for fabricating shallow isolation trenches using angular photoresist profiles to create sloped isolation trench walls |
KR100486109B1 (ko) * | 1998-09-18 | 2005-08-01 | 매그나칩 반도체 유한회사 | 아날로그 반도체소자의 제조방법 |
US6228703B1 (en) * | 1998-12-10 | 2001-05-08 | United Microelectronics, Corp. | Method of fabricating mixed-mode semiconductor device having a capacitor and a gate |
EP1020920B1 (en) * | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a driver TFT and a pixel TFT on a common substrate |
TW503568B (en) * | 1999-04-07 | 2002-09-21 | Taiwan Semiconductor Mfg | Manufacture method of capacitor with low voltage coefficient |
US7060584B1 (en) * | 1999-07-12 | 2006-06-13 | Zilog, Inc. | Process to improve high performance capacitor properties in integrated MOS technology |
KR20020030420A (ko) * | 2000-10-17 | 2002-04-25 | 박종섭 | 반도체 소자 및 그의 제조방법 |
CN100403499C (zh) * | 2004-11-29 | 2008-07-16 | 晶强电子股份有限公司 | 晶片与软片接合的软片式承载器的定位孔及其激光贯孔方法 |
US7851861B2 (en) * | 2007-01-22 | 2010-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor and metal gate transistor |
CN101452887B (zh) * | 2007-11-30 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | Dram中电容层的制作方法 |
CN104659031B (zh) * | 2013-11-20 | 2018-02-06 | 上海华虹宏力半导体制造有限公司 | Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03104274A (ja) * | 1989-09-08 | 1991-05-01 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
JPH05121690A (ja) * | 1990-10-02 | 1993-05-18 | Ramtron Corp | 集積回路用トレンチキヤパシタ |
JPH05152537A (ja) * | 1990-07-30 | 1993-06-18 | Ramtron Corp | セルフアラインコンタクト領域の製造方法およびその方法を用いるスタツクトキヤパシタ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01225352A (ja) * | 1988-03-04 | 1989-09-08 | Nec Corp | 半導体装置の製造方法 |
US5173437A (en) * | 1991-08-01 | 1992-12-22 | Chartered Semiconductor Manufacturing Pte Ltd | Double polysilicon capacitor formation compatable with submicron processing |
US5397729A (en) * | 1992-06-15 | 1995-03-14 | Asahi Kasei Microsystems Co., Ltd. | Method for fabrication of semiconductor device having polycrystalline silicon and metal silicides |
JP2705476B2 (ja) * | 1992-08-07 | 1998-01-28 | ヤマハ株式会社 | 半導体装置の製造方法 |
US5434098A (en) * | 1993-01-04 | 1995-07-18 | Vlsi Techology, Inc. | Double poly process with independently adjustable interpoly dielectric thickness |
US5489547A (en) * | 1994-05-23 | 1996-02-06 | Texas Instruments Incorporated | Method of fabricating semiconductor device having polysilicon resistor with low temperature coefficient |
US5554558A (en) * | 1995-02-13 | 1996-09-10 | Taiwan Semiconductor Manufacturing Company | Method of making high precision w-polycide-to-poly capacitors in digital/analog process |
-
1995
- 1995-11-14 JP JP7319663A patent/JP2874620B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-13 US US08/748,636 patent/US5683931A/en not_active Expired - Fee Related
- 1996-11-14 CN CN96123395A patent/CN1079993C/zh not_active Expired - Fee Related
- 1996-11-14 KR KR1019960054770A patent/KR100255064B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03104274A (ja) * | 1989-09-08 | 1991-05-01 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
JPH05152537A (ja) * | 1990-07-30 | 1993-06-18 | Ramtron Corp | セルフアラインコンタクト領域の製造方法およびその方法を用いるスタツクトキヤパシタ |
JPH05121690A (ja) * | 1990-10-02 | 1993-05-18 | Ramtron Corp | 集積回路用トレンチキヤパシタ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100289490B1 (ko) * | 1998-07-01 | 2001-11-22 | 박종섭 | 단차성 절연막을 가지는 반도체 장치의 형성 방법 |
KR100319621B1 (ko) * | 1999-05-14 | 2002-01-05 | 김영환 | 혼성신호 반도체 소자의 제조방법 |
JP2004104126A (ja) * | 2002-09-11 | 2004-04-02 | Samsung Electronics Co Ltd | Mosトランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1079993C (zh) | 2002-02-27 |
KR100255064B1 (ko) | 2000-05-01 |
JP2874620B2 (ja) | 1999-03-24 |
CN1161567A (zh) | 1997-10-08 |
KR970030843A (ko) | 1997-06-26 |
US5683931A (en) | 1997-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09139479A (ja) | 半導体装置の製造方法 | |
EP1060510B1 (en) | Method of forming dual field isolation structures | |
US6699758B2 (en) | Semiconductor device and method for manufacturing the same | |
TW451310B (en) | Method of manufacturing semiconductor device which can reduce manufacturing cost without dropping performance of logic mixed DRAM | |
US5314836A (en) | Method of making a single electrode level CCD | |
JPH10125864A (ja) | 半導体装置の製造方法 | |
KR100268776B1 (ko) | 반도체 소자 제조방법 | |
JPH0621369A (ja) | Mos集積回路の製造方法 | |
JP2669399B2 (ja) | 半導体装置及びその製造方法 | |
JPH06169082A (ja) | 半導体装置及びその製造方法 | |
JPH09307115A (ja) | 薄膜トランジスタ | |
KR0185636B1 (ko) | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 | |
JP3669200B2 (ja) | 半導体装置の製造方法 | |
JPH08293595A (ja) | 半導体装置の製造方法 | |
JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH02206130A (ja) | Mos型電界効果トランジスタの製造方法 | |
JPH05110103A (ja) | 半導体装置 | |
JPS63296277A (ja) | 半導体集積回路装置 | |
JPS62216345A (ja) | 半導体装置 | |
JPH07326660A (ja) | 半導体装置の製造方法 | |
JP2000031294A (ja) | 半導体装置とその製造方法 | |
JPS61244069A (ja) | 半導体装置の製造方法 | |
JPH09167840A (ja) | 半導体装置の製造方法 | |
JPH07176691A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |