JPH09135461A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JPH09135461A JPH09135461A JP8261957A JP26195796A JPH09135461A JP H09135461 A JPH09135461 A JP H09135461A JP 8261957 A JP8261957 A JP 8261957A JP 26195796 A JP26195796 A JP 26195796A JP H09135461 A JPH09135461 A JP H09135461A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- burst
- input
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 入力ビデオ信号に正確に同期したクロック信
号が発生することができる回路構成が簡単なクロック発
生回路を提供する。 【解決手段】 入力複合ビデオ信号から水平同期信号を
分離する同期分離器２１と、該分離された水平同期信号
が入力され、位相エラーを検出することにより前の１Ｈ
期間の間の位相エラー信号を出力する位相エラー検出器
２２と、入力複合ビデオ信号からカラーバースト信号を
分離するバースト分離器２３と、該分離されたカラーバ
ースト信号が入力され、カラーバースト信号の位相変化
を検出して現在の１Ｈ期間の位相変化信号を出力するバ
ースト位相変化検出器２４と、位相エラー信号と位相変
化信号とを加算し、該加算された値を利用して入力複合
ビデオ信号に同期したクロック信号を発生するクロック
信号発生器２６とから構成される。
号が発生することができる回路構成が簡単なクロック発
生回路を提供する。 【解決手段】 入力複合ビデオ信号から水平同期信号を
分離する同期分離器２１と、該分離された水平同期信号
が入力され、位相エラーを検出することにより前の１Ｈ
期間の間の位相エラー信号を出力する位相エラー検出器
２２と、入力複合ビデオ信号からカラーバースト信号を
分離するバースト分離器２３と、該分離されたカラーバ
ースト信号が入力され、カラーバースト信号の位相変化
を検出して現在の１Ｈ期間の位相変化信号を出力するバ
ースト位相変化検出器２４と、位相エラー信号と位相変
化信号とを加算し、該加算された値を利用して入力複合
ビデオ信号に同期したクロック信号を発生するクロック
信号発生器２６とから構成される。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルテレビジ
ョン受信機、ビデオテープレコーダ等に使用するクロッ
ク発生回路に関し、特に水平同期信号発生回路および信
号処理回路に使用するクロック発生回路に関するもので
ある。
ョン受信機、ビデオテープレコーダ等に使用するクロッ
ク発生回路に関し、特に水平同期信号発生回路および信
号処理回路に使用するクロック発生回路に関するもので
ある。
【０００２】
【従来の技術】図３および図４は、それぞれ従来のクロ
ック発生回路を示しているブロック図である。同図にお
いて、符号１はビデオ信号入力端子、２はライン・ロッ
ク（line lock）・クロック発生回路、３は入力ビデオ
信号に含まれた水平同期信号と同時に発生されるライン
・ロック・クロック信号、４はバースト・ロック・クロ
ック発生回路、５はビデオ信号に含まれたカラーバース
ト信号と同時に発生されるバースト・ロック・クロック
信号、９は同期信号発生回路、１０は信号処理回路、１
１は同期信号出力端子、１２はビデオ信号出力端子を、
それぞれ示している。
ック発生回路を示しているブロック図である。同図にお
いて、符号１はビデオ信号入力端子、２はライン・ロッ
ク（line lock）・クロック発生回路、３は入力ビデオ
信号に含まれた水平同期信号と同時に発生されるライン
・ロック・クロック信号、４はバースト・ロック・クロ
ック発生回路、５はビデオ信号に含まれたカラーバース
ト信号と同時に発生されるバースト・ロック・クロック
信号、９は同期信号発生回路、１０は信号処理回路、１
１は同期信号出力端子、１２はビデオ信号出力端子を、
それぞれ示している。
【０００３】図３に示したバースト・ロック・クロック
発生回路４は、ビデオ信号入力端子１から入力されるビ
デオ信号に含まれるカラーバースト信号と同時に水晶発
振器（不図示）の使用によって安定したバースト・ロッ
ク・クロック信号５を発生する。前記入力ビデオ信号
は、標準テレビジョン放送システムによる信号（以下、
標準信号と呼ぶ）である。ＮＴＳＣシステムにおいて、
標準信号に含まれたカラーバースト信号の周波数ｆscと
水平同期信号の周波数ｆHとの関係は次の関係式によっ
て表わすことができる。
発生回路４は、ビデオ信号入力端子１から入力されるビ
デオ信号に含まれるカラーバースト信号と同時に水晶発
振器（不図示）の使用によって安定したバースト・ロッ
ク・クロック信号５を発生する。前記入力ビデオ信号
は、標準テレビジョン放送システムによる信号（以下、
標準信号と呼ぶ）である。ＮＴＳＣシステムにおいて、
標準信号に含まれたカラーバースト信号の周波数ｆscと
水平同期信号の周波数ｆHとの関係は次の関係式によっ
て表わすことができる。
【０００４】ｆsc＝（ｆH／２）×４５５ ……（１） 同期信号発生回路９は、バースト・ロック・クロック発
生回路４から供給されるバースト・ロック・クロック信
号５が入力され、前記の式（１）によって表わされた関
係を利用することによって同期信号を発生する。
生回路４から供給されるバースト・ロック・クロック信
号５が入力され、前記の式（１）によって表わされた関
係を利用することによって同期信号を発生する。
【０００５】信号処理回路１０は、ビデオ信号入力端子
１を通じて供給されるビデオ信号と、バースト・ロック
・クロック発生回路４から供給されるバースト・ロック
・クロック信号５が入力され、前記の式（１）によって
表わされた関係を利用することによって、ビデオ信号を
処理し、ビデオ信号の画質を改善する。このビデオ信号
の画質を改善する回路の例は、日本国特開昭６２−２６
８２７４号に開示されている。
１を通じて供給されるビデオ信号と、バースト・ロック
・クロック発生回路４から供給されるバースト・ロック
・クロック信号５が入力され、前記の式（１）によって
表わされた関係を利用することによって、ビデオ信号を
処理し、ビデオ信号の画質を改善する。このビデオ信号
の画質を改善する回路の例は、日本国特開昭６２−２６
８２７４号に開示されている。
【０００６】図４に示したライン・ロック・クロック発
生回路２は、ビデオ信号入力端子１を介して供給される
ビデオ信号に含まれる水平同期信号と同時に、ライン・
ロック・クロック信号３を発生する。
生回路２は、ビデオ信号入力端子１を介して供給される
ビデオ信号に含まれる水平同期信号と同時に、ライン・
ロック・クロック信号３を発生する。
【０００７】同期信号発生回路９は、ライン・ロック・
クロック発生回路２から供給されるライン・ロック・ク
ロック信号３が入力され、同期信号を発生する。
クロック発生回路２から供給されるライン・ロック・ク
ロック信号３が入力され、同期信号を発生する。
【０００８】信号処理回路１０は、ビデオ信号入力端子
１から供給されるビデオ信号とライン・ロック・クロッ
ク発生回路２から供給されるライン・ロック・クロック
信号３が入力され、ビデオ信号の処理を行う。図４に示
した回路は日本国特開昭６３−１９３７８３号に開示さ
れている。
１から供給されるビデオ信号とライン・ロック・クロッ
ク発生回路２から供給されるライン・ロック・クロック
信号３が入力され、ビデオ信号の処理を行う。図４に示
した回路は日本国特開昭６３−１９３７８３号に開示さ
れている。
【０００９】上述の従来技術のうち図３に示したバース
ト・ロック方式を利用したクロック発生回路は入力ビデ
オ信号が標準信号である場合には、非常に安定した同期
信号を発生することができ、更に、画質が改善できると
いう長所を有する。しかし、入力ビデオ信号が上記式
（１）により表わされた関係を満足しない非標準信号、
例えばビデオテープレコーダで再生された信号の場合
は、入力ビデオ信号とクロック信号が正確に同期化され
ないので、画質を改善することができない。
ト・ロック方式を利用したクロック発生回路は入力ビデ
オ信号が標準信号である場合には、非常に安定した同期
信号を発生することができ、更に、画質が改善できると
いう長所を有する。しかし、入力ビデオ信号が上記式
（１）により表わされた関係を満足しない非標準信号、
例えばビデオテープレコーダで再生された信号の場合
は、入力ビデオ信号とクロック信号が正確に同期化され
ないので、画質を改善することができない。
【００１０】図４に示したライン・ロック方式のクロッ
ク発生回路は、入力ビデオ信号の水平同期信号を検出し
て入力ビデオ信号と同期されるクロックを生成するの
で、前記の式（１）の関係が成り立たない非標準ビデオ
信号に対してもビデオ信号とクロック信号との間の同期
化を行って画質の向上を期待することができる。しか
し、上記式を満さない標準信号が入力される場合には、
図４に示されたような回路の入力ビデオ信号とクロック
信号の同期化の正確度が図３に示した回路の入力ビデオ
信号とクロック信号の正確度より劣るので、画質が十分
改善されない。
ク発生回路は、入力ビデオ信号の水平同期信号を検出し
て入力ビデオ信号と同期されるクロックを生成するの
で、前記の式（１）の関係が成り立たない非標準ビデオ
信号に対してもビデオ信号とクロック信号との間の同期
化を行って画質の向上を期待することができる。しか
し、上記式を満さない標準信号が入力される場合には、
図４に示されたような回路の入力ビデオ信号とクロック
信号の同期化の正確度が図３に示した回路の入力ビデオ
信号とクロック信号の正確度より劣るので、画質が十分
改善されない。
【００１１】図５は、図３及び図４に示した回路の問題
点を解決する従来のクロック発生回路のブロック図であ
る。同図において、符号１はビデオ信号入力端子、２は
ライン・ロック・クロック発生回路、３はライン・ロッ
ク・クロック信号、４はバースト・ロック・クロック発
生回路、５はバースト・ロック・クロック信号、６は標
準／非標準信号検出回路、７は位相比較器、８ａおよび
８ｂはスイッチ、９は同期信号発生回路、１０は信号処
理回路、１１は同期信号出力端子、１２はビデオ信号出
力端子、１８は同期分離／位相比較器、１９は電圧制御
発振器、そして１７は加算器をそれぞれ示している。
点を解決する従来のクロック発生回路のブロック図であ
る。同図において、符号１はビデオ信号入力端子、２は
ライン・ロック・クロック発生回路、３はライン・ロッ
ク・クロック信号、４はバースト・ロック・クロック発
生回路、５はバースト・ロック・クロック信号、６は標
準／非標準信号検出回路、７は位相比較器、８ａおよび
８ｂはスイッチ、９は同期信号発生回路、１０は信号処
理回路、１１は同期信号出力端子、１２はビデオ信号出
力端子、１８は同期分離／位相比較器、１９は電圧制御
発振器、そして１７は加算器をそれぞれ示している。
【００１２】ビデオ信号は、ビデオ信号入力端子１を介
してライン・ロック・クロック発生回路２、バースト・
ロック・クロック発生回路４、および標準／非標準信号
検出回路６に供給される。ライン・ロック・クロック発
生回路２は、ビデオ信号に含まれる水平同期信号を分離
し、同期分離／位相比較器１８、加算器１７、および電
圧制御発振器１９から構成される位相同期ループを使用
することによって水平同期信号の周波数ｆH より１８２
０倍程度高い周波数をもつライン・ロック・クロック信
号３を発生する。
してライン・ロック・クロック発生回路２、バースト・
ロック・クロック発生回路４、および標準／非標準信号
検出回路６に供給される。ライン・ロック・クロック発
生回路２は、ビデオ信号に含まれる水平同期信号を分離
し、同期分離／位相比較器１８、加算器１７、および電
圧制御発振器１９から構成される位相同期ループを使用
することによって水平同期信号の周波数ｆH より１８２
０倍程度高い周波数をもつライン・ロック・クロック信
号３を発生する。
【００１３】一方、バースト・ロック・クロック発生回
路４は、ビデオ信号に含まれるカラーバースト信号を取
り出して、バースト・ロック・クロック発生回路４に提
供される水晶発振器（不図示）を使用することによっ
て、カラーバースト信号の周波数ｆscより８倍程度高い
周波数をもつバースト・ロック・クロック信号５を発生
する。このバースト・ロック・クロック信号５は上述の
ように水晶発振器によって発生される。バースト・ロッ
ク・クロック信号は、極めて安定している。
路４は、ビデオ信号に含まれるカラーバースト信号を取
り出して、バースト・ロック・クロック発生回路４に提
供される水晶発振器（不図示）を使用することによっ
て、カラーバースト信号の周波数ｆscより８倍程度高い
周波数をもつバースト・ロック・クロック信号５を発生
する。このバースト・ロック・クロック信号５は上述の
ように水晶発振器によって発生される。バースト・ロッ
ク・クロック信号は、極めて安定している。
【００１４】同期信号発生回路９は、ライン・ロック・
クロック信号３が入力され、クロック信号３の周波数を
下げることによって入力ビデオ信号の水平同期信号を発
生し、同期信号出力端子１１を介して出力する。
クロック信号３が入力され、クロック信号３の周波数を
下げることによって入力ビデオ信号の水平同期信号を発
生し、同期信号出力端子１１を介して出力する。
【００１５】標準／非標準信号検出回路６は、入力ビデ
オ信号に含まれる水平同期信号の周波数ｆHとカラーバ
ースト信号の周波数ｆscとが、前記の式（１）によって
表現される関係を満足するか否かを判断する。もし、前
記の式（１）によって表わされた関係を満足するとすれ
ば、回路は入力ビデオ信号が標準信号であると判断す
る。もし、前記の式（１）によって表わされた関係を満
足していないとすれば、回路は入力ビデオ信号が非標準
信号であると判断する。
オ信号に含まれる水平同期信号の周波数ｆHとカラーバ
ースト信号の周波数ｆscとが、前記の式（１）によって
表現される関係を満足するか否かを判断する。もし、前
記の式（１）によって表わされた関係を満足するとすれ
ば、回路は入力ビデオ信号が標準信号であると判断す
る。もし、前記の式（１）によって表わされた関係を満
足していないとすれば、回路は入力ビデオ信号が非標準
信号であると判断する。
【００１６】スイッチ８ａには、標準／非標準信号検出
回路６から供給される検出信号が入力される。スイッチ
８ａは、入力ビデオ信号が非標準信号である場合には、
図面において点線で示されているライン・ロック・クロ
ック（Ｌ）側に閉じられ、入力ビデオ信号が標準信号で
ある場合には、図面において実線で示されているバース
ト・ロック・クロック（Ｂ）側に閉じられる。これによ
って、ライン・ロック・クロック信号３又はバースト・
ロック・クロック信号５の選択されたいずれか一方が、
信号処理回路１０に供給される。信号処理回路１０は、
ビデオ信号入力端子１からビデオ信号が入力され、画質
の改善のためにスイッチ８ａを通して供給されるクロッ
ク信号を使用することによってディジタル信号処理を行
う。信号処理されたビデオ信号は、ビデオ信号出力端子
１２を通して出力される。
回路６から供給される検出信号が入力される。スイッチ
８ａは、入力ビデオ信号が非標準信号である場合には、
図面において点線で示されているライン・ロック・クロ
ック（Ｌ）側に閉じられ、入力ビデオ信号が標準信号で
ある場合には、図面において実線で示されているバース
ト・ロック・クロック（Ｂ）側に閉じられる。これによ
って、ライン・ロック・クロック信号３又はバースト・
ロック・クロック信号５の選択されたいずれか一方が、
信号処理回路１０に供給される。信号処理回路１０は、
ビデオ信号入力端子１からビデオ信号が入力され、画質
の改善のためにスイッチ８ａを通して供給されるクロッ
ク信号を使用することによってディジタル信号処理を行
う。信号処理されたビデオ信号は、ビデオ信号出力端子
１２を通して出力される。
【００１７】位相比較器７は、ライン・ロック・クロッ
ク信号３とバースト・ロック・クロック信号５が入力さ
れ、この二つの信号を比較し、ライン・ロック・クロッ
ク信号３とバースト・ロック・クロック信号５の位相差
に対応する信号を、スイッチ８ａと連結されたスイッチ
８ｂに供給する。スイッチ８ａと同様に、スイッチ８ｂ
の動作は、標準／非標準信号検出回路６により発生され
る検出信号によって制御される。すなわち、スイッチ８
ｂは、入力ビデオ信号が標準信号である場合には、実線
で表示されているＣ側に閉じられ、ビデオ信号が非標準
信号である場合には、点線で表示されているＯ側に閉じ
られる。したがって、スイッチ８ｂは、入力ビデオ信号
が標準信号であるとき、位相比較器７の出力信号をライ
ン・ロック・クロック発生回路２に供給するようにす
る。
ク信号３とバースト・ロック・クロック信号５が入力さ
れ、この二つの信号を比較し、ライン・ロック・クロッ
ク信号３とバースト・ロック・クロック信号５の位相差
に対応する信号を、スイッチ８ａと連結されたスイッチ
８ｂに供給する。スイッチ８ａと同様に、スイッチ８ｂ
の動作は、標準／非標準信号検出回路６により発生され
る検出信号によって制御される。すなわち、スイッチ８
ｂは、入力ビデオ信号が標準信号である場合には、実線
で表示されているＣ側に閉じられ、ビデオ信号が非標準
信号である場合には、点線で表示されているＯ側に閉じ
られる。したがって、スイッチ８ｂは、入力ビデオ信号
が標準信号であるとき、位相比較器７の出力信号をライ
ン・ロック・クロック発生回路２に供給するようにす
る。
【００１８】
【発明が解決しようとする課題】図５に示したような構
成をもつ従来のクロック発生回路は、米国特許公報第
５,０２５,３１０号に開示されているもので、ライン・
ロック方式とバースト・ロック方式のいずれか一方のみ
を採用した図３又は図４に示した回路の短所を取り除く
ことはできる。しかし、入力されるビデオ信号が標準ビ
デオ信号から非標準ビデオ信号に、または、非標準ビデ
オ信号から標準ビデオ信号に変換するときには、スイッ
チ８ａによってライン・ロック・クロック信号とバース
ト・ロック・クロック信号がスイッチングされる瞬間に
ノイズが発生する可能性が高く、また、標準／非標準信
号検出回路およびスイッチの追加などによって回路構成
が複雑になるという短所を持っている。
成をもつ従来のクロック発生回路は、米国特許公報第
５,０２５,３１０号に開示されているもので、ライン・
ロック方式とバースト・ロック方式のいずれか一方のみ
を採用した図３又は図４に示した回路の短所を取り除く
ことはできる。しかし、入力されるビデオ信号が標準ビ
デオ信号から非標準ビデオ信号に、または、非標準ビデ
オ信号から標準ビデオ信号に変換するときには、スイッ
チ８ａによってライン・ロック・クロック信号とバース
ト・ロック・クロック信号がスイッチングされる瞬間に
ノイズが発生する可能性が高く、また、標準／非標準信
号検出回路およびスイッチの追加などによって回路構成
が複雑になるという短所を持っている。
【００１９】本発明の目的は、ライン・ロック方式とバ
ースト・ロック方式とを結合して入力ビデオ信号に正確
に同期したクロック信号を発生することができるクロッ
ク発生回路を提供することにある。
ースト・ロック方式とを結合して入力ビデオ信号に正確
に同期したクロック信号を発生することができるクロッ
ク発生回路を提供することにある。
【００２０】また、本発明の他の目的は、回路構成が簡
単なクロック発生回路を提供することにある。
単なクロック発生回路を提供することにある。
【００２１】
【課題を解決するための手段】本発明に係るクロック発
生回路は、入力複合ビデオ信号から水平同期信号を分離
する同期分離手段と、該分離された水平同期信号が入力
されて位相エラーを検出することにより以前の１Ｈ期間
の間の位相エラー信号を出力する位相エラー検出手段
と、前記入力複合ビデオ信号からカラーバースト信号を
分離するバースト分離手段と、該分離されたカラーバー
スト信号が入力されてカラーバースト信号の位相変化を
検出して現在の１Ｈ期間の間の位相変化信号を出力する
バースト位相変化検出手段と、前記位相エラー信号と前
記位相変化信号とを加算し、該加算された値を利用して
前記入力複合ビデオ信号に同期したクロック信号を発生
するクロック発生手段とを備えることを特徴とする。
生回路は、入力複合ビデオ信号から水平同期信号を分離
する同期分離手段と、該分離された水平同期信号が入力
されて位相エラーを検出することにより以前の１Ｈ期間
の間の位相エラー信号を出力する位相エラー検出手段
と、前記入力複合ビデオ信号からカラーバースト信号を
分離するバースト分離手段と、該分離されたカラーバー
スト信号が入力されてカラーバースト信号の位相変化を
検出して現在の１Ｈ期間の間の位相変化信号を出力する
バースト位相変化検出手段と、前記位相エラー信号と前
記位相変化信号とを加算し、該加算された値を利用して
前記入力複合ビデオ信号に同期したクロック信号を発生
するクロック発生手段とを備えることを特徴とする。
【００２２】
【発明の実施の形態】以下、添附の図面を参照して本発
明によるクロック発生回路について説明する。
明によるクロック発生回路について説明する。
【００２３】図１は、本発明によるクロック発生回路の
ブロック図である。同図に示すように、本発明によるク
ロック発生回路は、同期分離器２１、位相エラー検出器
２２、バースト分離器２３、バースト位相変化検出器２
４、加算器２５、およびクロック信号発生器２６とから
構成されている。
ブロック図である。同図に示すように、本発明によるク
ロック発生回路は、同期分離器２１、位相エラー検出器
２２、バースト分離器２３、バースト位相変化検出器２
４、加算器２５、およびクロック信号発生器２６とから
構成されている。
【００２４】同期分離器２１は、ビデオ信号入力端子２
０を通して入力される複合ビデオ信号から水平同期信号
２７を分離する。位相エラー検出器２２は、水平同期信
号２７が入力され、入力複合ビデオ信号と標準ビデオ信
号の位相差を検出する。バースト分離器２３は、ビデオ
信号入力端子２０を通して入力される複合ビデオ信号か
らカラーバースト信号２８を分離する。バースト位相変
化検出器２４は、カラーバースト信号２８の位相の変化
を検出する。
０を通して入力される複合ビデオ信号から水平同期信号
２７を分離する。位相エラー検出器２２は、水平同期信
号２７が入力され、入力複合ビデオ信号と標準ビデオ信
号の位相差を検出する。バースト分離器２３は、ビデオ
信号入力端子２０を通して入力される複合ビデオ信号か
らカラーバースト信号２８を分離する。バースト位相変
化検出器２４は、カラーバースト信号２８の位相の変化
を検出する。
【００２５】カラーバースト信号の位相の変化を検出す
る理由は次のとおりである。入力複合ビデオ信号が非標
準ビデオ信号である場合には、各種の原因によるノイズ
によってラインの周期の長さが不規則に変化する。した
がって、前記の式（１）が成立しなくなる。カラーバー
スト信号は入力複合ビデオ信号の一つのラインにおいて
前方に存在するので、カラーバースト信号の始め部分と
終り部分との位相差を感知すると、入力複合ビデオ信号
の続きの部分に対して周期の増減が予測できるようにな
る。即ち、入力複合ビデオ信号がライン毎にライン周期
の長さが増加または減少するときには、入力複合ビデオ
信号のライン毎に載せられているカラーバースト信号も
やはり増加または減少することは明らかであり、入力複
合ビデオ信号の一つのラインにおいて前方部にカラーバ
ーストが載せられているので、カラーバースト信号の位
相変化を感知することによって、これからの入力複合ビ
デオ信号の周期変化が予測可能になる。
る理由は次のとおりである。入力複合ビデオ信号が非標
準ビデオ信号である場合には、各種の原因によるノイズ
によってラインの周期の長さが不規則に変化する。した
がって、前記の式（１）が成立しなくなる。カラーバー
スト信号は入力複合ビデオ信号の一つのラインにおいて
前方に存在するので、カラーバースト信号の始め部分と
終り部分との位相差を感知すると、入力複合ビデオ信号
の続きの部分に対して周期の増減が予測できるようにな
る。即ち、入力複合ビデオ信号がライン毎にライン周期
の長さが増加または減少するときには、入力複合ビデオ
信号のライン毎に載せられているカラーバースト信号も
やはり増加または減少することは明らかであり、入力複
合ビデオ信号の一つのラインにおいて前方部にカラーバ
ーストが載せられているので、カラーバースト信号の位
相変化を感知することによって、これからの入力複合ビ
デオ信号の周期変化が予測可能になる。
【００２６】位相エラー検出器２２は、水平同期信号２
７を用いて、入力が完了された複合ビデオ信号と標準ビ
デオ信号との位相の差を検出する。加算器２５は、既に
入力が完了されたビデオ信号から検出された位相エラー
信号２９と現在入力されているビデオ信号から検出され
たカラーバースト信号の位相変化信号３０とを加算す
る。また、クロック信号発生器２６は、加算器２５の出
力信号が入力され、入力されるビデオ信号に同期したク
ロック信号を発生する。
７を用いて、入力が完了された複合ビデオ信号と標準ビ
デオ信号との位相の差を検出する。加算器２５は、既に
入力が完了されたビデオ信号から検出された位相エラー
信号２９と現在入力されているビデオ信号から検出され
たカラーバースト信号の位相変化信号３０とを加算す
る。また、クロック信号発生器２６は、加算器２５の出
力信号が入力され、入力されるビデオ信号に同期したク
ロック信号を発生する。
【００２７】図２は、図１に示した入力端子２０を介し
て入力される複合ビデオ信号を示している。同図におい
て符号４０は既に入力された１水平ライン信号であり、
４１は現在入力されている１水平ライン信号である。４
２、４５は各１水平ライン信号ごとに含まれているカラ
ーバースト信号を示しており、４３は各１水平ライン信
号毎に含まれているアクティブビデオ領域を示してい
る。実際の画面に表示されるデータはアクティブビデオ
領域４３に収められている。そして、符号４４は各１水
平ライン信号ごとに載せられている水平同期信号であ
る。
て入力される複合ビデオ信号を示している。同図におい
て符号４０は既に入力された１水平ライン信号であり、
４１は現在入力されている１水平ライン信号である。４
２、４５は各１水平ライン信号ごとに含まれているカラ
ーバースト信号を示しており、４３は各１水平ライン信
号毎に含まれているアクティブビデオ領域を示してい
る。実際の画面に表示されるデータはアクティブビデオ
領域４３に収められている。そして、符号４４は各１水
平ライン信号ごとに載せられている水平同期信号であ
る。
【００２８】次に、図２を参照して図１に示した回路の
動作を説明する。
動作を説明する。
【００２９】同期分離器２１は、入力が完了した複合ビ
デオ信号から水平同期信号を分離する。バースト分離器
２３は、入力複合ビデオ信号のカラーバースト信号４５
を分離する。位相エラー検出器２２は、水平同期信号よ
り次の水平同期信号までの位相エラーを以前の１Ｈ期間
の位相エラーとして検出し、位相エラー信号を水平同期
信号が分離された時点に加算器２５に出力する。バース
ト位相変化検出器２４は、カラーバースト信号４５が入
力された後、カラーバースト信号の始め部分と終り部分
の間の位相変化を求める。この位相変化は現在の１Ｈ期
間の位相変化を予測するのに用いられる。現在の１Ｈ期
間の位相変化信号３０と以前の１Ｈ期間の位相エラー信
号２９を加える。このとき、クロック信号発生器２６に
は、加算器２５の出力信号が入力され、この信号の平均
値を求めて、入力ビデオ信号と同期するクロック信号を
生成することになる。このクロック信号は信号処理回路
に印加されて入力ビデオ信号の処理に使われる。
デオ信号から水平同期信号を分離する。バースト分離器
２３は、入力複合ビデオ信号のカラーバースト信号４５
を分離する。位相エラー検出器２２は、水平同期信号よ
り次の水平同期信号までの位相エラーを以前の１Ｈ期間
の位相エラーとして検出し、位相エラー信号を水平同期
信号が分離された時点に加算器２５に出力する。バース
ト位相変化検出器２４は、カラーバースト信号４５が入
力された後、カラーバースト信号の始め部分と終り部分
の間の位相変化を求める。この位相変化は現在の１Ｈ期
間の位相変化を予測するのに用いられる。現在の１Ｈ期
間の位相変化信号３０と以前の１Ｈ期間の位相エラー信
号２９を加える。このとき、クロック信号発生器２６に
は、加算器２５の出力信号が入力され、この信号の平均
値を求めて、入力ビデオ信号と同期するクロック信号を
生成することになる。このクロック信号は信号処理回路
に印加されて入力ビデオ信号の処理に使われる。
【００３０】
【発明の効果】以上詳細に説明したように、本発明のク
ロック発生回路は、標準、非標準の可否を決定する必要
がないので、標準／非標準信号検出器のような回路が必
要とされず、ライン・ロック方式の長所とバースト・ロ
ック方式の長所を合わせて入力ビデオ信号と生成される
クロック信号との間の同期化が正確に行われるので、画
質を改善することができる。
ロック発生回路は、標準、非標準の可否を決定する必要
がないので、標準／非標準信号検出器のような回路が必
要とされず、ライン・ロック方式の長所とバースト・ロ
ック方式の長所を合わせて入力ビデオ信号と生成される
クロック信号との間の同期化が正確に行われるので、画
質を改善することができる。
【図１】本発明によるクロック発生回路のブロック図で
ある。
ある。
【図２】入力ビデオ信号の波形図である。
【図３】従来のバースト・ロック・クロック発生回路の
構成を示しているブロック図である。
構成を示しているブロック図である。
【図４】従来のライン・ロック・クロック発生回路の構
成を示しているブロック図である。
成を示しているブロック図である。
【図５】ライン・ロック及びバースト・ロック結合型の
従来のクロック発生回路の構成を示しているブロック図
である。
従来のクロック発生回路の構成を示しているブロック図
である。
１，２０ ビデオ信号入力端子 ２ ライン・ロック・クロック発生回路 ３ ライン・ロック・クロック信号 ４ バースト・ロック・クロック発生回路 ５ バースト・ロック・クロック信号 ６ 標準／非標準信号検出回路 ７ 位相比較器 ８ａ，８ｂ スイッチ ９ 同期信号発生回路 １０ 信号処理回路 １１ 同期信号出力端子 １２ ビデオ信号出力端子 １７，２５ 加算器 １８ 同期分離／位相比較器 １９ 電圧制御発振器 ２１ 同期分離器 ２２ 位相エラー検出器 ２３ バースト分離器 ２４ バースト位相変化検出器 ２６ クロック信号発生器 ２７ 水平同期信号 ２８ カラーバースト信号 ２９ 位相エラー信号 ３０ 位相変化信号
Claims (3)
- 【請求項１】 入力複合ビデオ信号から水平同期信号を
分離する同期分離手段と、 該分離された水平同期信号を入力して位相エラーを検出
することにより、以前の１Ｈ期間の間の位相エラー信号
を出力する位相エラー検出手段と、 前記入力複合ビデオ信号からカラーバースト信号を分離
するバースト分離手段と、 該分離されたカラーバースト信号が入力され、カラーバ
ースト信号の位相変化を検出して、現在の１Ｈ期間の位
相変化信号を出力するバースト位相変化検出手段と、 前記位相エラー信号と前記位相変化信号とを加算し、該
加算された値を利用して前記入力複合ビデオ信号に同期
したクロック信号を発生するクロック信号発生手段とを
備えることを特徴とするクロック発生回路。 - 【請求項２】 前記クロック信号発生手段は、前記出力
信号の平均値を求めて、この平均値に応答してクロック
信号を発生することを特徴とする請求項１に記載のクロ
ック発生回路。 - 【請求項３】 入力複合ビデオ信号から水平同期信号を
分離し、該分離された水平同期信号と標準ビデオ信号と
の位相差を検出して位相エラー信号を出力する同期分離
／位相差検出手段と、 前記入力複合ビデオ信号からカラーバースト信号を分離
し、該カラーバースト信号の位相変化を検出して位相変
化信号を出力するバースト分離／位相変化検出手段と、 前記位相エラー信号と前記位相変化信号とを加算し、そ
の加算された値を利用して前記入力複合ビデオ信号に同
期されたクロック信号を発生するクロック信号発生手段
とを備えることを特徴とするクロック発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995-34326 | 1995-10-06 | ||
| KR1019950034326A KR0149809B1 (ko) | 1995-10-06 | 1995-10-06 | 클럭발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09135461A true JPH09135461A (ja) | 1997-05-20 |
| JP3710893B2 JP3710893B2 (ja) | 2005-10-26 |
Family
ID=19429468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26195796A Expired - Fee Related JP3710893B2 (ja) | 1995-10-06 | 1996-10-02 | クロック発生回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5917550A (ja) |
| EP (1) | EP0767589B1 (ja) |
| JP (1) | JP3710893B2 (ja) |
| KR (1) | KR0149809B1 (ja) |
| DE (1) | DE69637312T2 (ja) |
| TW (1) | TW321816B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3603005B2 (ja) * | 2000-05-01 | 2004-12-15 | 松下電器産業株式会社 | 文字放送データ抜き取り方法 |
| US7545937B2 (en) * | 2001-12-12 | 2009-06-09 | Thomson Licensing | Chrominance processing arrangement having immunity to colorstripe encoding |
| KR100572074B1 (ko) * | 2004-09-08 | 2006-04-18 | 주식회사 대우일렉트로닉스 | 비표준방식의 컬러 버스트 인가시 색보정 방법 |
| JP6049554B2 (ja) * | 2013-06-27 | 2016-12-21 | 京セラドキュメントソリューションズ株式会社 | 画像処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821872B2 (ja) * | 1975-02-17 | 1983-05-04 | ソニー株式会社 | パルスハツセイカイロ |
| JPS51147121A (en) * | 1975-06-12 | 1976-12-17 | Sony Corp | Clock pulse generator |
| DE3513175A1 (de) * | 1984-04-12 | 1985-11-14 | Pioneer Electronic Corp., Tokio/Tokyo | Vorrichtung zur kompensation von zeitachsenfehlern |
| US4860089A (en) * | 1987-04-10 | 1989-08-22 | Ampex Corporation | Apparatus and method for tracking the subcarrier to horizontal sync of a color television signal |
| US4847678A (en) * | 1988-01-11 | 1989-07-11 | Eastman Kodak Company | Dual mode gen-lock system which automatically locks to color burst or to sync information |
| US5025310A (en) * | 1989-03-23 | 1991-06-18 | Hitachi, Ltd. | Clock pulse generator capable of being switched to process both standard and non-standard television signals |
| JP2800305B2 (ja) * | 1989-09-27 | 1998-09-21 | キヤノン株式会社 | クロック発生回路 |
| JPH0440783A (ja) * | 1990-06-07 | 1992-02-12 | Pioneer Electron Corp | 時間軸補正装置 |
-
1995
- 1995-10-06 KR KR1019950034326A patent/KR0149809B1/ko not_active IP Right Cessation
-
1996
- 1996-07-02 EP EP96304876A patent/EP0767589B1/en not_active Expired - Lifetime
- 1996-07-02 DE DE69637312T patent/DE69637312T2/de not_active Expired - Lifetime
- 1996-07-27 TW TW085109170A patent/TW321816B/zh not_active IP Right Cessation
- 1996-10-02 JP JP26195796A patent/JP3710893B2/ja not_active Expired - Fee Related
- 1996-10-03 US US08/726,077 patent/US5917550A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0767589A2 (en) | 1997-04-09 |
| DE69637312D1 (de) | 2007-12-20 |
| JP3710893B2 (ja) | 2005-10-26 |
| US5917550A (en) | 1999-06-29 |
| KR970024558A (ko) | 1997-05-30 |
| TW321816B (ja) | 1997-12-01 |
| KR0149809B1 (ko) | 1998-10-15 |
| DE69637312T2 (de) | 2008-08-28 |
| EP0767589A3 (en) | 1999-07-07 |
| EP0767589B1 (en) | 2007-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0644830B2 (ja) | ビデオ信号処理システム | |
| JP3710893B2 (ja) | クロック発生回路 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| JP2865665B2 (ja) | テレビジョン受像機 | |
| JP3695252B2 (ja) | 映像信号処理装置 | |
| JP2638948B2 (ja) | 動き検出回路 | |
| JPH0728775Y2 (ja) | テレビジョン受像機の同期引込回路 | |
| JP2523010B2 (ja) | クランプパルス制御回路 | |
| JP3456712B2 (ja) | 複合映像信号検出回路 | |
| JP3085505B2 (ja) | スキュー対応ｐｌｌ回路 | |
| JP3101689B2 (ja) | 映像信号処理装置の同期信号発生回路 | |
| JP3405008B2 (ja) | 垂直同期信号回路 | |
| JPH0537953A (ja) | くし形フイルタ | |
| JP2641290B2 (ja) | クロック発生装置 | |
| JP3050896B2 (ja) | ハイビジョン受信機 | |
| JP2975807B2 (ja) | Ｖｔｒの映像信号処理回路 | |
| JPH05227447A (ja) | 水平同期再生回路 | |
| JPH04345375A (ja) | 雑音除去回路 | |
| JPH011389A (ja) | テレビジョン受信機の信号処理回路 | |
| JPH08251445A (ja) | 弱電界検出回路 | |
| JPH0856368A (ja) | ディジタルテレビジョン信号処理装置 | |
| JPH11355801A (ja) | 映像信号処理装置 | |
| JPH07154636A (ja) | 映像機器 | |
| JPH03158092A (ja) | 映像信号処理装置 | |
| JPH05219522A (ja) | Ｙｃ分離回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050811 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080819 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090819 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |