JPH05227447A - 水平同期再生回路 - Google Patents

Abstract

(57)【要約】 【目的】 ノイズの外乱に対して安定した動作を行うと
ともにＶＴＲのスキューに対しても良好な応答性を得
る。 【構成】 複合映像信号から水平同期信号を分離する同
期分離回路２と、水平同期再生を行なうための発振周波
数を出力する発振回路５と、発振周波数に基づいて水平
同期パルス及び水平同期信号期間相当のパルスを生成す
るロジック回路６と、水平同期パルスと水平同期信号の
位相が一致しているかどうかを判別する判別回路７と、
水平同期信号を積分する積分回路３と、水平同期パルス
と水平同期信号の位相が一致している場合に、水平同期
信号期間相当のパルスの期間以外で積分回路を動作させ
るように制御する制御手段９と、積分回路の出力と水平
同期パルスの位相を比較し、この比較結果に基づいて発
振回路から出力される発振周波数を制御する位相検波回
路４と、を備えていることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カラーテレビジョン受
像機に用いられる水平同期再生回路に関するものであ
る。

【０００２】

【従来の技術】カラーテレビジョン受像機に用いられる
従来の水平同期再生回路の構成を図４に示す。図４にお
いて、入力端子３１から同期分離回路３２には複合映像
信号が供給される。同期分離回路３２では同期分離が行
われ、分離された同期信号（ＳＹＮ）は、同期信号通過
窓形成回路３３及び水平ロック判別３４に供給される。

【０００３】同期信号通過窓形成回路３３を通過した同
期信号（ＳＹＮ）は、位相検波回路３５に供給され、こ
こで電圧制御発振器３６からの３２ｆＨ（ｆＨ：水平周
波数）を分周して得られるｆＨパルスと位相比較され、
位相検波される。分周器は、ロジック回路３７の内部に
設けられている。

【０００４】位相検波出力は、電圧制御発振器３６の制
御端子に供給される。これにより、電圧制御発振器３６
の発振周波数は、同期信号（ＳＹＮ）とｆＨパルスと
は、位相が一致するように制御される。つまり位相ロッ
クループ（ＰＬＬ）回路が構成されている。さらに、ロ
ジック回路３７は、３２ｆＨのパルスを用いて４μｓの
幅のパルスと８μｓの幅のパルスを水平周期で出力する
ように構成されている。以下、これらのパルスを４μｓ
パルスと８μｓパルスと言うことにする。

【０００５】図５は、水平同期信号（ＳＹＮ）とｆＨパ
ルスとの位相が一致したときの各部の信号波形である。
４μｓパルスと８μｓパルスの位相センターは、同期信
号の中心と一致するように設定されている。

【０００６】水平ロック判別回路３４は、同期信号（Ｓ
ＹＮ）と４μｓパルスの位相が一致しているときは、ハ
イレベルの判別出力を同期信号通過窓回路３３に供給
し、又、同期信号（ＳＹＮ）と４μｓパルスの位相が不
一致のときはローレベルの判別出力を供給する。同期信
号通過窓回路３３は、ハイレベルの判別出力が供給され
ている状態では、垂直期間及び同期信号（ＳＹＮ）の期
間以外及び８μｓパルスの期間以外は、入力信号を通過
させないように構成され、また８μｓパルスの期間以内
は、全て通過させるように構成されている。又、この同
期信号通過窓回路３３は、ローレベルの判別出力が供給
されているとき、入力信号のすべてを通過させるように
構成されている。

【０００７】従って、一度、同期引込みが行われ、ロッ
ク状態が確立すると、同期が乱れて、８μｓパルスの期
間以外に同期信号が到来しても、ＰＬＬ回路は、自由発
振状態を維持して安定した同期再生を維持する。

【０００８】

【発明が解決しようとする課題】一般にビデオテープレ
コーダ（以下、ＶＴＲともいう）においては、通常の再
生モードにおいてもヘッドの切換えポイント（垂直ブラ
ンキング期間）ではスキューが発生している。したがっ
て、ＶＴＲ使用時には図５に示すｆＨパルスと同期信号
（ＳＹＮ）の位相が不一致となり、同期信号はロジック
回路３７から得られた水平周期で８μｓｅｃの幅のパル
ス（図５（Ｅ）参照）の期間以内に位置しないことにな
る。このため図４に示す水平同期再生回路においては、
同期信号通過窓回路３３は信号を通過させず、位相検波
回路３５には同期信号が入力されないため電圧制御発振
器３６はフリーラン状態となり、水平の引込み（前記水
平同期信号と前記水平同期パルスの位相が一致するまで
の時間）が遅れることになる。

【０００９】そこで、ＶＴＲ使用時にはノンロック判別
出力を強制的に出力できるようにスイッチを設けること
が考えられるが、この場合は必要に応じてユーザーが手
動で切換えを行わなくてはならないため、操作が複雑と
なって好ましくない。

【００１０】本発明は上記事情を考慮してなされたもの
であって、ＶＴＲの使用の有無にかかわらず、ノイズに
よる外乱に対して安定した動作を行うとともに、ＶＴＲ
のスキューに対しても応答性が良好な水平同期再生回路
を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明による水平同期再
生回路は、複合映像信号から水平同期信号を分離する同
期分離回路と、水平同期再生を行なうための発振周波数
を出力する発振回路と、発振周波数に基づいて水平同期
パルス及び水平同期信号期間相当のパルスを生成するロ
ジック回路と、水平同期パルスと水平同期信号の位相が
一致しているかどうかを判別する判別回路と、水平同期
信号を積分する積分回路と、水平同期パルスと水平同期
信号の位相が一致している場合に、水平同期信号期間相
当のパルスの期間以外で積分回路を動作させるように制
御する制御手段と、積分回路の出力と水平同期パルスの
位相を比較し、この比較結果に基づいて発振回路から出
力される発振周波数を制御する位相検波回路と、を備え
ていることを特徴とする。

【００１２】

【作用】このように構成された本発明による水平同期再
生回路によれば、水平同期パルスと水平同期信号の位相
が一致しているときは、水平同期信号期間相当のパルス
の期間以外では積分手段が動作する。このため、同期分
離出力の対ノイズ性能が向上する。又ＶＴＲのスキュー
が発生した時は積分手段が動作しないものの、同期分離
された水平同期信号は常に得られ、応答性が良好とな
る。

【００１３】

【実施例】本発明による水平同期再生回路の一実施例の
構成を図１に示す。この実施例の水平同期再生回路は、
同期分離回路２と、積分回路３と、位相検波回路４と、
電圧制御発振器５と、ロジック回路６と、水平ロック判
別回路７と、反転回路８と、ＡＮＤ回路９とを備えてい
る。

【００１４】次に本実施例の構成と作用を説明する。入
力端子１には複合映像信号が供給され、同期分離回路２
に入力される。同期分離回路２によって分離された同期
信号は水平ロック判別回路７に入力されるとともに、積
分回路３を介して、位相検波回路４に入力される。位相
検波回路４には、ロジック回路６から水平周波数のｆＨ
パルスが供給されている。位相検波回路４は、両入力信
号の位相比較を行い、その位相差を３２ｆＨの発振出力
を得る電圧制御発振器５の制御端子へ供給している。

【００１５】この電圧制御発振器５で得られた３２ｆＨ
発振出力は、ロジック回路６に入力される。ロジック回
路６は３２ｆＨの信号を分周して水平周期信号ｆＨを作
成し、水平偏向回路（図示せず）等に供給する。さらに
ロジック回路６からは３２ｆＨの信号を用いて４μｓｅ
ｃ幅のパルスと８μｓｅｃ幅のパルスが水平周期で出力
されている。４μｓｅｃ幅のパルスは、水平ロック判別
回路７に供給され、８μｓｅｃ幅のパルスは反転回路８
を介してＡＮＤ回路９の一方の入力端子に供給されてい
る。このＡＮＤ回路９のもう一方の入力端子には、水平
ロック判別回路７の判別出力が供給される。

【００１６】水平ロック判別回路７は、同期分離回路２
で分離された水平同期信号と４μｓｅｃ幅のパルスとの
位相が一致している場合（ロック状態）は、ハイレベル
を出力し、不一致の場合（ノンロック状態）はローレベ
ルを出力する。

【００１７】これにより、８μｓｅｃ幅のパルス期間内
で判別出力がハイレベル（ロック状態）であれば、ＡＮ
Ｄ回路９の出力はローレベルとなり、８μｓｅｃ幅のパ
ルス期間以外で、判別出力がハイレベルであれば、ＡＮ
Ｄ回路９の出力はハイレベルとなる。

【００１８】また、８μｓｅｃ幅のパルス期間内で、判
別出力がローレベルであれば、ＡＮＤ回路９の出力はロ
ーレベルとなり、８μｓｅｃ幅のパルス期間以外であっ
ても、判別出力がローレベルであれば、ＡＮＤ回路９の
出力はローレベルとなる。

【００１９】そして、積分回路３は、例えば図２に示す
構成からなっており、制御端子にローレベルが入力され
た時は積分回路としては動作せずに、同期分離回路２か
ら出力された水平同期信号を位相検波回路４へそのまま
の状態で供給する。制御端子にハイレベルが入力された
時は積分回路として動作し、同期分離回路２から出力さ
れた水平同期信号を積分したものが、位相検波回路４へ
供給されことになる。

【００２０】この積分回路３の動作による水平同期信号
出力の変化を図３（Ａ），（Ｂ），（Ｃ）を参照して説
明する。

【００２１】図３（Ａ）は複合映像信号の変化を示して
おり、ａは同期信号である。破線は同期分離回路２の同
期分離レベルである。図３（Ｂ）は同期分離回路２から
の水平同期信号出力の変化を示しており、この水平同期
信号は積分回路３へ入力される信号である。図３（Ｃ）
は水平同期がロック状態にあるときの積分回路３からの
出力信号を示している。すなわち、この積分回路３は８
μｓｅｃ幅のパルス期間内では、積分回路としては動作
せず、８μｓｅｃ幅のパルス期間以外では、積分回路と
して動作し、ノイズなどの不要成分を除去する。また、
ノンロック状態においては、積分回路３は動作しないの
で、ＶＴＲのスキューなどで同期信号の位相と不一致と
なっても図３（Ｂ）に示すような同期信号出力が位相検
波回路へ供給される。

【００２２】以上説明したように本実施例によれば弱電
界などのノイズによる外乱があっても安定した動作を得
ることができるとともに、ＶＴＲを使用した場合に、Ｖ
ＴＲのスキューに対しても応答性が良好となる。

【００２３】

【発明の効果】本発明によれば、ＶＴＲの使用の有無に
かかわらずノイズによる外乱に対して安定した動作を行
うとともに、ＶＴＲのスキューに対しても応答性が良好
となる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図。

【図２】本発明にかかる積分回路の一具体例を示す回路
図。

【図３】実施例の動作を説明する信号波形図。

【図４】従来の水平同期再生回路の構成を示すブロック
図。

【図５】従来の水平同期再生回路の動作を説明する信号
波形図。

【符号の説明】

２ 同期分離回路 ３ 積分回路 ４ 位相検波回路 ５ 電圧制御発振器 ６ ロジック回路 ７ 水平ロック判別回路 ８ 反転回路 ９ ＡＮＤ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】複合映像信号から水平同期信号を分離する
   同期分離回路と、水平同期再生を行なうための発振周波
   数を出力する発振回路と、前記発振周波数に基づいて水
   平同期パルス及び水平同期信号期間相当のパルスを生成
   するロジック回路と、前記水平同期パルスと前記水平同
   期信号の位相が一致しているかどうかを判別する判別回
   路と、前記水平同期信号を積分する積分回路と、前記水
   平同期パルスと前記水平同期信号の位相が一致している
   場合に、前記水平同期信号期間相当のパルスの期間以外
   で前記積分回路を動作させるように制御する制御手段
   と、前記積分回路の出力と前記水平同期パルスの位相を
   比較し、この比較結果に基づいて前記発振回路から出力
   される前記発振周波数を制御する位相検波回路と、を備
   えていることを特徴とする水平同期再生回路。