JP6049554B2 - 画像処理装置 - Google Patents

画像処理装置 Download PDF

Info

Publication number
JP6049554B2
JP6049554B2 JP2013135602A JP2013135602A JP6049554B2 JP 6049554 B2 JP6049554 B2 JP 6049554B2 JP 2013135602 A JP2013135602 A JP 2013135602A JP 2013135602 A JP2013135602 A JP 2013135602A JP 6049554 B2 JP6049554 B2 JP 6049554B2
Authority
JP
Japan
Prior art keywords
synchronization signal
pulse
image data
pulse period
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013135602A
Other languages
English (en)
Other versions
JP2015012400A (ja
Inventor
隆行 眞下
隆行 眞下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2013135602A priority Critical patent/JP6049554B2/ja
Publication of JP2015012400A publication Critical patent/JP2015012400A/ja
Application granted granted Critical
Publication of JP6049554B2 publication Critical patent/JP6049554B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Facsimile Transmission Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、画像処理装置に関するものである。
例えばLVDS(Low Voltage Differential Signaling)のように、高速シリアル通信で画像データを伝送する技術がある。
そのような高速シリアル通信で画像データを受信する場合、受信側では、例えば、1ラインの画素データを、外部クロックで1画素のデータずつラインメモリーに書き込んでいき、受信側の内部で同期信号を生成し、その同期信号に合わせて、2つのラインメモリーのうち、画像データを書き込むラインメモリーを切り替えている(例えば特許文献1参照)。
特開2012−56161号公報
例えばLVDSなどの高速シリアル通信技術では、シリアル通信ケーブルで画像データとともに同期信号を伝送することが可能である。同期信号は、同期パルスで同期タイミングを指定する信号である。
画像データとともに同期信号を伝送する場合、伝送中に、静電ノイズなどのノイズがシリアル通信ケーブルに発生すると、受信側で、ノイズによる誤ったパルスが同期信号において検出され、誤った同期タイミングが検出されたり、ノイズにより同期パルスが消失し同期タイミングが正しく検出されなかったりすることがある。
このように同期信号が正しく検出されない場合、1ラインの画像データの開始と終了が正しく設定されず、ラインメモリーに、1ラインずつ、正確に画像データが書き込まれなくなってしまう。
例えば、ノイズによる誤った同期タイミングが検出された場合、画像のライン数が増加してしまい、ノイズが発生したラインの画像が乱れるだけではなく、そのラインより後続のラインでも画像が乱れてしまう。
また、例えば、ノイズにより同期パルスが消失した場合、画像のライン数が減少してしまい、ノイズが発生したラインの画像が乱れるだけではなく、そのラインより後続のラインでも画像が乱れてしまう。
なお、そのようなノイズは、シリアル通信ケーブルにシールドを設置することで低減できるが、コストが増加してしまい、好ましくない。
また、受信側で、受信したシリアルデータをパラレルデータに変換した後で、そのパラレルデータに対してデジタルフィルターを適用して、そのようなノイズを除去することが考えられるが、高速シリアル通信ではノイズの時間幅が同期信号の時間幅と同程度以上であるため、デジタルフィルターで選択的にノイズを除去することは困難である。
本発明は、上記の問題に鑑みてなされたものであり、シリアル通信で画像データとともに同期信号を伝送する場合において、受信側で、その同期信号に従って、1ラインずつ、画像データをラインメモリーに書き込んでいく際の、ノイズ等による同期信号のエラーの、画質への影響を低減する画像処理装置を得ることを目的とする。
本発明に係る画像処理装置は、画像データおよび外部同期信号を含む伝送信号をシリアル通信で受信する受信回路と、前記外部同期信号の規定パルス周期と同一のパルス周期の内部同期信号を生成する内部同期信号生成部と、受信された前記伝送信号から前記画像データおよび前記外部同期信号を抽出し、前記内部同期信号に基づき1ラインごとに、前記画像データを書き込むラインメモリーを順番に切り替えていき、前記画像データを前記ラインメモリーに書き込むデータ受信処理部と、前記内部同期信号に基づき1ラインごとに、前記画像データを読み出すラインメモリーを順番に切り替えていき、前記画像データを前記ラインメモリーから読み出すラインデータ読出部と、前記外部同期信号のパルス周期を検出するパルス周期検出部と、前記外部同期信号のパルス周期と前記内部同期信号のパルス周期とが同一ではないことを検出した場合、前記内部同期信号のそのパルス周期において前記ラインメモリーに書き込まれた前記画像データを破棄させるエラー検出部とを備える。さらに、(A)本発明に係る画像処理装置は、前記伝送信号からクロックを生成するクロック生成部と、前記クロックで所定のカウント値までカウントアップしていきリセットする第1カウンターと、前記クロックでカウントアップしていき前記外部同期信号のパルスでリセットする第2カウンターとをさらに備え、前記内部同期信号生成部は、前記第1カウンターのカウント値が前記所定のカウント値であるときに前記内部同期信号の同期パルスを生成し、前記エラー検出部は、前記第1カウンターのカウント値と前記第2カウンターのカウント値とが同一ではない場合、前記外部同期信号のパルス周期と前記内部同期信号のパルス周期とが同一ではないと判定し、前記内部同期信号のそのパルス周期において前記ラインメモリーに書き込まれた前記画像データを破棄させるか、(B)前記エラー検出部は、前記内部同期信号の所定数の周期において連続して、前記内部同期信号の同期パルスのタイミングと前記外部同期信号のパルスのタイミングとが同一ではないことを検出した場合、前記内部同期信号の同期パルスのタイミングを前記外部同期信号のパルスのタイミングに同期させる。

本発明によれば、シリアル通信で画像データとともに同期信号を伝送する場合において、画像データとともに伝送されてくる同期信号に従って、1ラインずつ、画像データをラインメモリーに書き込んでいく際の、ノイズ等による同期信号のエラーの、画質への影響が低減される。
図1は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。 図2は、伝送信号の一例を示す図である。 図3は、図1におけるエラー検出部17の動作について説明するフローチャートである。 図4は、エラーが検出されない場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。 図5は、外部同期信号にノイズパルスが重畳しエラーが検出される場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。 図6は、ノイズパルスによって外部同期信号の同期パルスが消失しエラーが検出される場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。 図7は、内部同期信号と外部同期信号との位相ズレに起因してエラーが検出される場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。
以下、図に基づいて本発明の実施の形態を説明する。
図1は、本発明の実施の形態に係る画像処理装置の構成を示すブロック図である。図1に示す画像処理装置は、例えば、1ラインずつ、原稿画像を光学的に読み取り、その原稿画像の画像データを生成し出力する画像読取装置である。
図1に示す画像処理装置は、CCD(Charge Coupled Device)1、アナログフロントエンド(AFE)2、送信回路3、シリアル伝送路4、およびデータ処理装置5を備える。
CCD1は、例えば原稿画像などを光学的に読み取り、その画像に対応するアナログ信号を出力する撮像素子である。
AFE2は、CCD1から出力されるアナログ信号に対してサンプリング、A/D(Analog to Digital)変換などを行い、そのアナログ電気信号に対応するデジタル信号を出力する回路である。
送信回路3は、デジタル信号から得られる伝送信号を、例えばLVDSなどの所定の高速シリアル通信方式でツイストペアケーブルなどのシリアル伝送路4へ送出する回路である。送信回路3は、シリアライザーを含む。
送信回路3は、画像データおよび外部同期信号を含む伝送信号をシリアル通信で送信する。外部同期信号は、同期パルスで、画像データを1ラインごとに区切るための信号である。この伝送信号は、クロックに同期して、複数のタイムスロットに時分割されており、外部同期信号は、その複数のタイムスロットのうちの1つで伝送される。外部同期信号は、ローレベルの同期パルスを有する。
図2は、伝送信号の一例を示す図である。例えば図2に示すように、伝送信号は、7つのタイムスロットに分割され、そのうちの1つが、外部同期信号の伝送に使用される。1つのタイムスロットは、クロックの周期長CLの時間長を有する。
データ処理装置5は、シリアル伝送路4で送信回路3に接続されており、送信回路3から送信されてくる伝送信号を受信し、伝送信号から得られる画像データを1ラインずつ出力する。
データ処理装置5は、受信回路11、内部同期信号生成部12、データ受信処理部13、ラインデータ読出部14、クロック生成部15、パルス周期検出部16、エラー検出部17、ラインメモリーLM1,LM2、およびカウンターC1,C2,C3を有する。
受信回路11は、画像データおよび外部同期信号を含む伝送信号をシリアル通信で受信する。この実施の形態では、受信回路11は、デシリアライザーを含む。
なお、送信回路3により、伝送信号に含まれる外部同期信号には、所定の規定パルス周期で同期パルスが存在するが、シリアル伝送路4において、同期パルスとは別のタイミングでノイズパルスが外部同期信号に重畳したり、ノイズパルスによって同期パルスが外部同期信号から消失したりすることがある。
内部同期信号生成部12は、外部同期信号の規定パルス周期(つまり、送信回路3側での外部同期信号の周期)と同一のパルス周期の内部同期信号を生成する。
データ受信処理部13は、受信された伝送信号から画像データおよび外部同期信号を抽出し、外部同期信号の規定パルス周期と同一のパルス周期を有する内部同期信号に基づき1ラインごとに、画像データを書き込むラインメモリーを順番に切り替えていき(ここでは、ラインメモリーLM1,LM2を交互に切り替えて)、画像データをラインメモリーLM1,LM2に書き込む。
ラインデータ読出部14は、外部同期信号の規定パルス周期と同一のパルス周期を有する内部同期信号に基づき1ラインごとに、画像データを読み出すラインメモリーLM1,LM2を順番に切り替えていき、画像データをラインメモリーLM1,LM2から読み出す。つまり、ラインデータ読出部14は、内部同期信号に基づき1ラインずつ、データ受信処理部13による書き込みが行われていないラインメモリーLM1,LM2から画像データを読み出し、図示せぬ後段の画像処理部へ出力する。
クロック生成部15は、受信された伝送信号からクロックを生成する。つまり、クロック生成部15は、上述の周期長CLを有するクロックを生成する。
パルス周期検出部16は、外部同期信号のパルス周期(ここでは、パルスの立ち上がりエッジから次のパルスの立ち上がりエッジまでの時間)を検出する。
エラー検出部17は、外部同期信号のパルス周期と内部同期信号のパルス周期とが同一ではないことを検出した場合、内部同期信号のそのパルス周期においてラインメモリー(ラインメモリーLM1またはラインメモリーLM2)に書き込まれた画像データを破棄させる。
この実施の形態では、エラー検出部17は、外部同期信号のパルス周期と内部同期信号のパルス周期とが同一ではないことを検出した場合、データ受信処理部13によるラインメモリーLM1,LM2の切り替えを禁止し、後続の画像データをラインメモリー(ラインメモリーLM1またはラインメモリーLM2)に上書きさせることで、内部同期信号のそのパルス周期においてそのラインメモリーに書き込まれた画像データを破棄させる。
また、エラー検出部17は、内部同期信号の所定数の周期(この実施の形態では3周期)において連続して、内部同期信号の同期パルスのタイミングと外部同期信号のパルスのタイミングとが同一ではないことを検出した場合、内部同期信号の同期パルスのタイミングを外部同期信号のパルスのタイミングに同期させる。
また、ラインメモリーLM1,LM2は、少なくとも1ライン分の画像データを記憶するための記憶領域を有するメモリーである。
カウンターC1は、クロック生成部15によるクロックで所定のカウント値(上述の規定パルス周期に対応する値)までカウントアップしていきリセットする。
カウンターC2は、クロック生成部15によるクロックでカウントアップしていき外部同期信号のパルスでリセットする。なお、外部同期信号のパルスは、同期パルスまたはノイズパルスである。
この実施の形態では、内部同期信号生成部12は、カウンターC1のカウント値が所定のカウント値であるときに内部同期信号の同期パルスを生成する。そして、エラー検出部17は、カウンターC1のカウント値とカウンターC2のカウント値とが同一ではない場合、外部同期信号のパルス周期と内部同期信号のパルス周期とが同一ではないと判定し、内部同期信号のそのパルス周期においてラインメモリー(ラインメモリーLM1またはラインメモリーLM2)に書き込まれた画像データを破棄させる。
また、この実施の形態では、エラー検出部17は、内部同期信号の所定数の周期において連続して、内部同期信号の同期パルスのタイミングと外部同期信号のパルスのタイミングとが同一ではないことを検出した場合、第2カウンターのカウント値を第1カウンターにコピーして、内部同期信号の同期パルスのタイミングを外部同期信号のパルスのタイミングに同期させる。
カウンターC3は、エラー検出部17が、内部同期信号の同期パルスのタイミングと外部同期信号のパルスのタイミングとが同一ではないことを連続して検出した回数をカウントする。
なお、データ処理装置5は、例えば、ASIC(Application Specific Integrated Circuit)で実現される。
次に、上記画像処理装置の動作について説明する。
この画像処理装置では、受信回路11が、伝送信号を受信し、データ受信処理部13が、伝送信号から得られる画像データをラインメモリーLM1,LM2に交互に書き込み、ラインデータ読出部14が、ラインメモリーLM1,LM2から1ラインずつ交互に画像データを読み出し出力する。
他方、内部同期信号生成部12が、内部同期信号を生成するとともに、パルス周期検出部16が、伝送信号から得られる外部同期信号のパルス周期を検出し、エラー検出部17が、内部同期信号のパルス周期および外部同期信号のパルス周期に基づいて、伝送信号のエラーを以下のようにして検出し、ラインメモリーLM1,LM2の切り替えを禁止して、エラーの発生したラインの画像データを破棄させる。
なお、ラインメモリーLM1,LM2からの画像データの読み出しは、内部同期信号に従って実行されるため、ラインメモリーLM1,LM2から読み出される画像データにおいては、外部同期信号におけるエラーに起因したラインの増減は発生しない。
図3は、図1におけるエラー検出部17の動作について説明するフローチャートである。
エラー検出部17は、クロック生成部15によるクロックごとに、現時点のカウンターC1のカウント値と現時点のカウンターC2のカウント値のいずれかがゼロであるか否かを判定する(ステップS1)。
そして、カウンターC1,C2のいずれかの値がゼロである場合、エラー検出部17は、両者が等しいか否かを判定する(ステップS2)。
なお、外部同期信号にエラーがない場合、内部同期信号のパルス周期と外部同期信号のパルス周期は同一となり、内部同期信号のパルス周期と外部同期信号のパルス周期は同一であれば、カウンターC1のカウント値とカウンターC2のカウント値が等しくなる。
このため、エラー検出部17は、エラー検出信号をローレベルに設定する(ステップS3)。また、エラー検出部17は、カウンターC3をリセットする(つまり、そのカウンター値をゼロにセットする)(ステップS4)。
この実施の形態では、エラー検出部17は、ラインメモリーLM1,LM2の切り替えを許可する場合はローレベルを設定しラインメモリーLM1,LM2の切り替えを禁止する場合はハイレベルを設定するエラー検出信号を、データ受信処理部13およびラインデータ読出部14に供給し、データ受信処理部13およびラインデータ読出部14は、内部同期信号がローレベルであるときに、そのエラー検出信号のレベルに基づいて、書き込みおよび読み出しの対象となるラインメモリーLM1,LM2を切り替えるか否かを判定する。
このように、継続して外部同期信号にエラーが発生していない場合、エラー検出部17は、データ受信処理部13およびラインデータ読出部14でのラインメモリーLM1,LM2の切り替えを継続して許可する。
図4は、エラーが検出されない場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。
図4において、「受信データ」は、データ受信処理部13により得られる各ラインの画像データであり、「ライトイネーブル信号」は、ラインメモリーLM1,LM2に供給されるものである。
図4に示す例では、外部同期信号のパルス周期が、クロックの周期長CLの10倍に設定されており、カウンターC1のカウント値が9であるときに、内部同期信号に同期パルスが生成される。
外部同期信号にエラーが発生していない場合、内部同期信号の同期パルスのタイミング以外において、外部同期信号にパルスが発生していないため、外部同期信号のパルス周期が内部同期信号のパルス周期と同一となっており、エラー検出信号は、継続してローレベルとなり、ラインメモリーLM1,LM2の切り替えが継続して許可される。したがって、1ラインずつ、交互に、ラインメモリーLM1,LM2への画像データの書き込みが実行されるとともに、1ラインずつ、交互に、ラインメモリーLM1,LM2からの画像データの読み出しが実行される。
一方、ステップS2において、エラー検出部17は、現時点のカウンターC1のカウント値と現時点のカウンターC2のカウント値が等しくないと判定した場合、エラー検出部17は、エラー検出信号をハイレベルに設定する(ステップS6)。これにより、データ受信処理部13およびラインデータ読出部14でのラインメモリーLM1,LM2の切り替えが禁止される。このとき、カウンターC1の値がゼロであれば(ステップS6)、カウンターC3のカウント値を1だけ増加させる(ステップS7)。
そして、エラー検出部17は、カウンターC3のカウント値が所定値(ここでは3)以上か否かを判定する(ステップS8)。
カウンターC3のカウント値は、カウンターC1,C2のカウント値が等しくないと連続して判定された回数を示している。通常、静電ノイズなどのノイズによるエラーは長時間連続して発生しにくいため、3ライン以上、カウンターC1,C2のカウント値が等しくないと連続して判定されることはほとんどない。
そのため、ノイズに起因してステップS2において現時点のカウンターC1のカウント値と現時点のカウンターC2のカウント値が等しくないと判定された場合には、カウンターC3のカウント値は2以下となり、エラー検出部17は、ステップS9において、カウンターC3のカウント値が3以上ではないと判定する。つまり、カウンターC3のカウント値が3以上となる前に、カウンターC1,C2のカウント値が等しくなり、ステップS3でカウンターC3がリセットされる。
図5は、外部同期信号にノイズパルスが重畳しエラーが検出される場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。
図5に示すように、外部同期信号にノイズパルスが重畳した場合、タイミングT1で、カウンターC1,C2のカウント値が異なるため、エラー検出信号は、ハイレベルへ変更され、ラインメモリーLM1,LM2の切り替えが禁止される。したがって、ラインメモリーLM1に対して、データ書き込み継続して実行され、順次、データが上書きされていく。
その後、エラーがなくなると(タイミングT2)、エラー検出信号は、ローレベルへ変更され、次の周期で(タイミングT3で)、ラインメモリーLM1,LM2の切り替えが許可される。
このようにすることで、エラーがなくなって最初の周期(タイミングT2〜T3の周期)において書き込まれた1ライン分の画像データ(つまりエラーのない画像データ)が、ラインメモリーLM1,LM2の切り替えが再開されたときに読み出される。
図6は、ノイズパルスによって外部同期信号の同期パルスが消失しエラーが検出される場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。
図6に示すように、外部同期信号において第1ラインと第2ラインとの間の同期パルスが消失した場合、内部同期信号の同期パルスのタイミングT4で、カウンターC1,C2のカウント値が異なるため、エラー検出信号は、ハイレベルへ変更され、ラインメモリーLM1,LM2の切り替えが禁止される。したがって、ラインメモリーLM2に対して、データ書き込み継続して実行され、順次、データが上書きされていく。
その後、エラーがなくなると(タイミングT5)、エラー検出信号は、ローレベルへ変更され、次の周期で(タイミングT6で)、ラインメモリーLM1,LM2の切り替えが許可される。
このようにすることで、エラーがなくなって最初の周期(タイミングT5〜T6の周期)において書き込まれた1ライン分の画像データ(つまりエラーのない画像データ)が、ラインメモリーLM1,LM2の切り替えが再開されたときに読み出される。
図3に戻り、他方、上述のカウンターC3のカウント値が3以上になるのは、外部同期信号と内部同期信号との位相ズレのせいであるとみなし、ステップS8においてエラー検出部17は、カウンターC3のカウント値が3以上であると判定した場合、カウンターC2のカウント値を、カウンターC1にセットする(ステップS9)。ただし、このときの内部同期信号の同期パルスはマスクする。これにより、カウンターC1のカウント値が、カウンターC2のカウント値に同期するため、(ノイズによるエラーがなければ)次回のステップS1の判定タイミングで、カウンターC1,C2のカウント値が等しいと判定される(ステップS2)。
このようにして、外部同期信号と内部同期信号との位相にズレが生じても、自動的に両者の同期が確保される。また、内部同期信号の位相が、外部同期信号の位相に合わせられるため、ラインメモリーLM1,LM2の切り替えは、実質的に、エラーのない外部同期信号に同期して行われることになる。
図7は、内部同期信号と外部同期信号との位相ズレに起因してエラーが検出される場合の各信号、各カウンターC1,C2,C3のカウント値、および、ラインメモリーLM1,LM2に対する画像データの書き込みおよび読み出しについて説明するタイミングチャートである。
図7に示すように、タイミングT7でエラーが検出された後、3周期継続してエラーが検出されると、カウンターC3のカウント値は3となり、カウンターC3のカウント値が3であるときの内部同期信号の同期パルスのタイミングT8で、カウンターC2のカウント値が、カウンターC1へセットされる(ただし、この同期パルス自体はマスクされ生成されない)。これにより、内部同期信号の次の同期パルス(タイミングT9)においてエラー検出信号がローレベルに設定され、次の周期で(タイミングT10で)、ラインメモリーLM1,LM2の切り替えが再開される。
このようにすることで、同期が確保されて最初の周期(タイミングT9〜T10の周期)において書き込まれた1ライン分の画像データ(つまり同期の取れた画像データ)が、ラインメモリーLM1,LM2の切り替えが再開されたときに読み出される。
なお、この場合、図7に示すように、カウンターC2のカウント値が、カウンターC1へセットされてから次の同期パルスまで(つまり、タイミングT8〜T9の期間)、ライトイネーブル信号がローレベルとされ、ラインメモリーLM1,LM2への書き込みが発生しないようにしている。
以上のように、上記実施の形態によれば、受信回路11は、画像データおよび外部同期信号を含む伝送信号をシリアル通信で受信し、内部同期信号生成部12は、外部同期信号の規定パルス周期と同一のパルス周期の内部同期信号を生成し、データ受信処理部13は、受信された伝送信号から画像データおよび外部同期信号を抽出し、内部同期信号に基づき1ラインごとに、画像データを書き込むラインメモリーLM1,LM2を順番に切り替えていき、画像データをラインメモリーLM1,LM2に書き込む。そして、パルス周期検出部16は、外部同期信号のパルス周期を検出し、エラー検出部17は、外部同期信号のパルス周期と内部同期信号のパルス周期とが同一ではないことを検出した場合、内部同期信号のそのパルス周期においてラインメモリー(ラインメモリーLM1またはラインメモリーLM2)に書き込まれた画像データを破棄させる。
これにより、シリアル通信で画像データとともに同期信号を伝送する場合において、画像データとともに伝送されてくる同期信号に従って、1ラインずつ、画像データをラインメモリーLM1,LM2に書き込んでいく際の、ノイズ等による同期信号のエラーの、画質への影響が低減される。
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
本発明は、例えば、画像読取装置に適用可能である。
11 受信回路
12 内部同期信号生成部
13 データ受信処理部
14 ラインデータ読出部
15 クロック生成部
16 パルス周期検出部
17 エラー検出部
C1 カウンター(第1カウンターの一例)
C2 カウンター(第2カウンターの一例)
LM1,LM2 ラインメモリー

Claims (5)

  1. 画像データおよび外部同期信号を含む伝送信号をシリアル通信で受信する受信回路と、
    前記外部同期信号の規定パルス周期と同一のパルス周期の内部同期信号を生成する内部同期信号生成部と、
    受信された前記伝送信号から前記画像データおよび前記外部同期信号を抽出し、前記内部同期信号に基づき1ラインごとに、前記画像データを書き込むラインメモリーを順番に切り替えていき、前記画像データを前記ラインメモリーに書き込むデータ受信処理部と、
    前記内部同期信号に基づき1ラインごとに、前記画像データを読み出すラインメモリーを順番に切り替えていき、前記画像データを前記ラインメモリーから読み出すラインデータ読出部と、
    前記外部同期信号のパルス周期を検出するパルス周期検出部と、
    前記外部同期信号のパルス周期と前記内部同期信号のパルス周期とが同一ではないことを検出した場合、前記内部同期信号のそのパルス周期において前記ラインメモリーに書き込まれた前記画像データを破棄させるエラー検出部と、
    前記伝送信号からクロックを生成するクロック生成部と、
    前記クロックで所定のカウント値までカウントアップしていきリセットする第1カウンターと、
    前記クロックでカウントアップしていき前記外部同期信号のパルスでリセットする第2カウンターとを備え
    前記内部同期信号生成部は、前記第1カウンターのカウント値が前記所定のカウント値であるときに前記内部同期信号の同期パルスを生成し、
    前記エラー検出部は、前記第1カウンターのカウント値と前記第2カウンターのカウント値とが同一ではない場合、前記外部同期信号のパルス周期と前記内部同期信号のパルス周期とが同一ではないと判定し、前記内部同期信号のそのパルス周期において前記ラインメモリーに書き込まれた前記画像データを破棄させること、
    を特徴とする画像処理装置。
  2. 前記エラー検出部は、前記外部同期信号のパルス周期と前記内部同期信号のパルス周期とが同一ではないことを検出された場合、前記データ受信処理部による前記ラインメモリーの切り替えを禁止し、後続の前記画像データを前記ラインメモリーに上書きさせることで、前記内部同期信号のそのパルス周期において前記ラインメモリーに書き込まれた前記画像データを破棄させることを特徴とする請求項1記載の画像処理装置。
  3. 画像データおよび外部同期信号を含む伝送信号をシリアル通信で受信する受信回路と、
    前記外部同期信号の規定パルス周期と同一のパルス周期の内部同期信号を生成する内部同期信号生成部と、
    受信された前記伝送信号から前記画像データおよび前記外部同期信号を抽出し、前記内部同期信号に基づき1ラインごとに、前記画像データを書き込むラインメモリーを順番に切り替えていき、前記画像データを前記ラインメモリーに書き込むデータ受信処理部と、
    前記内部同期信号に基づき1ラインごとに、前記画像データを読み出すラインメモリーを順番に切り替えていき、前記画像データを前記ラインメモリーから読み出すラインデータ読出部と、
    前記外部同期信号のパルス周期を検出するパルス周期検出部と、
    前記外部同期信号のパルス周期と前記内部同期信号のパルス周期とが同一ではないことを検出した場合、前記内部同期信号のそのパルス周期において前記ラインメモリーに書き込まれた前記画像データを破棄させるエラー検出部とを備え、
    前記エラー検出部は、前記内部同期信号の所定数の周期において連続して、前記内部同期信号の同期パルスのタイミングと前記外部同期信号のパルスのタイミングとが同一ではないことを検出した場合、前記内部同期信号の同期パルスのタイミングを前記外部同期信号のパルスのタイミングに同期させることを特徴とする画像処理装置。
  4. 前記伝送信号からクロックを生成するクロック生成部と、
    前記クロックで所定のカウント値までカウントアップしていきリセットする第1カウンターと、
    前記クロックでカウントアップしていき前記外部同期信号のパルスでリセットする第2カウンターとをさらに備え、
    前記内部同期信号生成部は、前記第1カウンターのカウント値が前記所定のカウント値であるときに前記内部同期信号の同期パルスを生成し、
    前記エラー検出部は、前記第1カウンターのカウント値と前記第2カウンターのカウント値とが同一ではない場合、前記外部同期信号のパルス周期と前記内部同期信号のパルス周期とが同一ではないと判定し、前記内部同期信号のそのパルス周期において前記ラインメモリーに書き込まれた前記画像データを破棄させ、
    さらに、前記エラー検出部は、前記内部同期信号の所定数の周期において連続して、前記内部同期信号の同期パルスのタイミングと前記外部同期信号のパルスのタイミングとが同一ではないことを検出した場合、前記第2カウンターのカウント値を前記第1カウンターにコピーして、内部同期信号の同期パルスのタイミングを前記外部同期信号のパルスのタイミングに同期させること、
    を特徴とする請求項記載の画像処理装置。
  5. 前記伝送信号は、クロックに同期して、複数のタイムスロットに時分割されており、
    前記外部同期信号は、前記複数のタイムスロットのうちの1つで伝送されること、
    を特徴とする請求項1から請求項のうちのいずれか1項記載の画像処理装置。
JP2013135602A 2013-06-27 2013-06-27 画像処理装置 Active JP6049554B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013135602A JP6049554B2 (ja) 2013-06-27 2013-06-27 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013135602A JP6049554B2 (ja) 2013-06-27 2013-06-27 画像処理装置

Publications (2)

Publication Number Publication Date
JP2015012400A JP2015012400A (ja) 2015-01-19
JP6049554B2 true JP6049554B2 (ja) 2016-12-21

Family

ID=52305211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013135602A Active JP6049554B2 (ja) 2013-06-27 2013-06-27 画像処理装置

Country Status (1)

Country Link
JP (1) JP6049554B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6836722B2 (ja) * 2017-12-25 2021-03-03 京セラドキュメントソリューションズ株式会社 画像処理装置
JP6523589B1 (ja) 2018-09-21 2019-06-05 三菱電機株式会社 通信装置、通信システム、通信方法および通信プログラム
CN112703704B (zh) 2018-09-21 2022-07-29 三菱电机株式会社 通信装置、通信系统、通信方法及计算机可读取的记录介质
CN112703705A (zh) * 2018-09-21 2021-04-23 三菱电机株式会社 通信装置、通信系统、通信方法及通信程序
JP7275724B2 (ja) 2019-03-22 2023-05-18 株式会社リコー データ処理装置、画像読取装置、画像形成装置及びデータ処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758979A (ja) * 1993-08-19 1995-03-03 Hitachi Ltd 同期検出回路
JPH0832832A (ja) * 1994-07-13 1996-02-02 Fujitsu Ltd 同期信号補償回路
KR0149809B1 (ko) * 1995-10-06 1998-10-15 김광호 클럭발생회로
JP4143889B2 (ja) * 2001-10-01 2008-09-03 ソニー株式会社 映像信号処理装置および方法、並びにプログラム
JP2004341101A (ja) * 2003-05-14 2004-12-02 Nec Corp 表示パネル駆動装置
JP5245758B2 (ja) * 2008-11-25 2013-07-24 株式会社リコー 画像処理装置、画像処理方法、画像処理プログラム及び記録媒体
JP5551978B2 (ja) * 2010-06-25 2014-07-16 パナソニック デバイスSunx株式会社 ノイズフィルタ
JP5460532B2 (ja) * 2010-09-08 2014-04-02 京セラドキュメントソリューションズ株式会社 画像処理装置及び画像形成装置

Also Published As

Publication number Publication date
JP2015012400A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
JP6049554B2 (ja) 画像処理装置
JP5896602B2 (ja) 通信回路及びサンプリング調整方法
CN109254941B (zh) 基于fpga的串行信号时钟同步方法、串转并方法及装置
KR101733660B1 (ko) 10gbase―t 시스템에서 데이터 보조 타이밍 복원을 위한 방법 및 장치
JP6034703B2 (ja) 変換回路、画像処理装置および変換方法
KR101076109B1 (ko) 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치
JP2008005123A (ja) 映像データ送信装置、映像データ受信装置および映像データ伝送システム
JP6836722B2 (ja) 画像処理装置
US20180139404A1 (en) Image capturing apparatus
US10044535B2 (en) Serial communication apparatus, communication system, and method for communication
JP2016076814A (ja) 送信回路、集積回路及びパラレルシリアル変換方法
JP5551978B2 (ja) ノイズフィルタ
US5274452A (en) Horizontal synchronizing signal separator
JP6738028B2 (ja) 受信回路及び半導体集積回路
EP0462752A2 (en) Horizontal synchronizing signal separator
JP5383856B2 (ja) 送信回路
KR102225619B1 (ko) 고속직렬데이터수신장치
JP6414702B2 (ja) 画像処理装置
JP2005217968A (ja) 非同期通信システム
KR100677195B1 (ko) 디지털 티브이의 수평동기 신호 검출장치
JPWO2006070507A1 (ja) データ受信装置及びデータ受信方法
US8411156B2 (en) Signal processing apparatus and method for suppressing a delay in imaging data
JP2010213204A (ja) データ送受信方法
JP2002271306A (ja) 直列信号受信回路
JP5862383B2 (ja) 多チャンネルフレーム同期装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161122

R150 Certificate of patent or registration of utility model

Ref document number: 6049554

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150