JPH0882786A

JPH0882786A - 論理回路及び液晶表示装置

Info

Publication number: JPH0882786A
Application number: JP6219088A
Authority: JP
Inventors: Yasushi Kubota; 靖久保田; Yutaka Yoneda; 裕米田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-09-13
Filing date: 1994-09-13
Publication date: 1996-03-26
Anticipated expiration: 2016-10-29
Also published as: KR0175228B1; US5898322A; JP3223997B2; KR960012720A

Abstract

(57)【要約】【目的】動作安定性に優れ、回路規模が小さく、か
つ、高速動作と低消費電力性を兼ね備えた論理回路を実
現する。【構成】複数の電界効果型トランジスタにより構成さ
れ、２値論理信号により各内部ノードが浮遊状態になる
ことなく動作する論理回路１１０を、パス・トランジス
タ論理回路１１１ａ，１１１ｂ，１１１ｃを含む構成と
し、しかもこのパス・トランジスタ論理回路を構成する
トランジスタを薄膜トランジスタとした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路及び液晶表示
装置に関し、特に電界効果型薄膜トランジスタにより構
成されるパストランジスタ論理回路を含み、回路の基板
上での占有面積及び消費電力が小さく、しかも高速動作
が可能で、かつ動作マージンが大きい論理回路、及び該
論理回路を搭載した液晶表示装置に関するものである。

【０００２】

【従来の技術】半導体装置などにおける論理回路の特性
としては、動作速度や消費電力、占有面積、動作安定度
などが挙げられるが、これらの特性向上への要求は、シ
ステムの小型化や集積化に伴い、ますます大きくなって
きている。

【０００３】従来の論理回路としては、一般にＣＭＯＳ
論理回路と呼ばれるものが広く知られている。このＣＭ
ＯＳ論理回路は、図８に示すように、電源（ＶＣＣ）端
子と接地（ＧＮＤ）端子との間に複数のトランジスタが
接続され、各トランジスタのゲート電極に２値論理信号
が入力される基本回路からなっており、電源電圧ＶＣＣ
と接地レベルＧＮＤとの差電圧を動作マージンとしてと
ることができる。

【０００４】この基本回路としては、図８に示すよう
な、ＩＮＶ（反転）回路１（図８（ａ），（ｄ））、Ｎ
ＡＮＤ（否定論理積）回路２（図８（ｂ），（ｅ））、
ＮＯＲ（否定論理和）回路３（図８（ｃ），（ｆ））な
どがあり、より複雑な論理は、ブール代数理論に基づい
て、これら基本回路の組み合わせにより実現される。な
お、ここで図８（ａ），（ｂ），（ｃ）は上記各基本回
路の具体的な回路構成を、図８（ｄ），（ｅ），（ｆ）
は各基本回路のシンボルマークを示している。

【０００５】例えば、加算器などに多用される排他的論
理和（ＸＯＲ）回路１０を、上記各種の基本回路で実現
しようとすると、図９（ｂ）に示すように、２個のＩＮ
Ｖ回路１と３個のＮＯＲ回路２が必要となり、かなり大
きな回路となってしまう。なお図９（ｃ）は上記ＸＯＲ
回路１０のシンボルマークを示す。

【０００６】これに対して、近年、論理回路として、パ
ス・トランジスタ論理回路が注目されている（例えば、
ＩＥＥＥＪＯＵＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡ
ＴＥＣＩＲＣＵＩＴＳＶｏｌ．２５Ｎｏ２，ＡＰＲ
ＩＬ１９９０ｐ．３８８−３９５参照）。このパス
・トランジスタ論理回路は、普通、ｎチャネル型トラン
ジスタのみで論理が構成されており、論理回路を構成す
るトランジスタのゲート電極だけでなく、ドレイン電極
にも２値論理信号を入力する回路構成とすることによ
り、構成するトランジスタの数を削減し、それに伴い、
動作速度の向上と消費電力の低減を図ろうとするもので
ある。

【０００７】図１０に示すように、このパス・トランジ
スタ論理回路では、ある種の論理，例えば、入力信号
Ａ，ＢのＡＮＤ出力とＮＡＮＤ出力とを論理出力として
出力するＡＮＤ／ＮＡＮＤ回路４（図１０（ａ））、入
力信号Ａ，ＢのＯＲ出力とＮＯＲ出力とを論理出力とし
て出力するＯＲ／ＮＯＲ回路５（図１０（ｂ））など比
較的単純な論理に対してはＣＭＯＳ論理回路に比べてメ
リットは薄いが、入力信号Ａ，ＢのＸＯＲ出力とＸＮＯ
Ｒ出力とを論理出力として出力するＸＯＲ／ＸＮＯＲ回
路６（図１０（ｃ））など比較的複雑な論理に対しては
トランジスタ数を削減することができる。なお、図１０
（ｄ），（ｅ），（ｆ）は上記各論理回路４，５，６の
シンボルマークを示している。

【０００８】ところで、電界効果型トランジスタにおい
て、入力信号がゲート電極だけでなくドレイン電極側か
らも入力されるものとしては、特開昭５９−６５８７９
号公報に示されるような転送ゲート（トランスファ・ゲ
ート）がある。しかし、この公報記載の転送ゲートは、
入力として、論理信号ではなく映像信号を受け、しかも
これを論理演算するのではなく、転送，保持するもので
あり、また、転送ゲート遮断時には、出力側のノードが
論理ゲートのように一定のレベルに確定するのではな
く、浮遊状態となるものである。このような転送ゲート
は、論理回路を構成する論理ゲートとは全く機能が異な
り、単なるアナログ・スイッチと見なされるべきもので
ある。すなわち、転送ゲートは、パス・トランジスタ論
理回路やＣＭＯＳ論理回路を構成するトランジスタ（論
理ゲート）とは、全く別のものである。

【０００９】また一方で、近年、動作速度や信頼性（耐
放射線性）の向上を目的として、単結晶半導体薄膜（Ｓ
ＯＩ）上に形成された薄膜トランジスタにより構成した
集積回路が提案されている。また、液晶表示装置などの
画像表示装置において、多結晶半導体薄膜あるいは非晶
質半導体薄膜上に形成された薄膜トランジスタにより、
画素用の素子と一体形成された駆動回路なども提案され
ている。後者は、システムの小型化のみならず、実装工
程の簡略化や信頼性向上の点からも有効である。

【００１０】

【発明が解決しようとする課題】ところで、上述のパス
・トランジスタ論理回路では、一方の伝導型（上記例で
はｎチャネル型）のトランジスタのみを介して信号を伝
達させるため、該トランジスタの閾値電圧に相当する分
だけ、高レベル側（ｐチャネル型トランジスタの場合に
は低レベル側）の出力電圧が劣化（電源電圧より低下）
するという、トランジスタ素子の構造上の本質的な点に
起因する問題がある。

【００１１】また、例えばｐ型半導体基板上に形成した
ｎチャネルトランジスタでは、これを安定に動作させる
ため、基板部分（バルク部分）とｎ型ソース，ドレイン
領域との間には逆バイアスが印加されるよう基板電位を
設定している。このため、高レベルの信号を転送する場
合などのように、トランジスタのソース電位及びドレイ
ン電位が基板電位よりも高くなる場合には、基板電圧効
果により、実効的な閾値電圧，言い換えるとゲート電極
直下の領域にチャネルが形成される時のゲート電圧は更
に大きくなっている。例えば、電源電圧５Ｖ、閾値電圧
０．８Ｖに対して、出力電圧は約３．３Ｖと、約１．７
Ｖも低下する。このことは、論理回路の動作マージンを
低下させ、誤動作の大きな原因となる可能性がある。

【００１２】また、このパス・トランジスタ論理回路で
は、ドレイン電極側から入力される信号は、チャネル−
ゲート間の容量（ゲート絶縁膜容量）のみならず、ソー
ス電極及びドレイン電極の対基板間の寄生容量（ｐｎ接
合容量）をも駆動（充放電）する必要があるので、信号
の負荷が大きくなる。複数の基本回路を直列に接続した
場合には、多数のチャネル−ゲート間容量、及び、ソー
ス−基板間容量、ドレイン−基板間容量を駆動すること
になるため、その出力信号は著しく波形が鈍ることがあ
る。そこで、何段かの基本回路毎にバッファ（インバー
タなど）を挿入して、波形整形を行う必要があり、その
ため、パストランジスタ論理回路を用いたことによる動
作速度の向上やトランジスタ数の削減の効果が低下して
しまうという問題があった。

【００１３】更に、ＣＭＯＳ論理回路においては、普
通、ｎチャネル型トランジスタとｐチャネル型トランジ
スタの数が同じであり、また、その配置も規則的である
のに対し、パス・トランジスタ論理回路においては、通
常論理演算部分が１つの伝導型のトランジスタにより構
成されるため、論理演算部分と、ＣＭＯＳ構成のバッフ
ァ部分等との接続関係や位置関係に一貫性がない。ま
た、それぞれの部分において、使用されるｎチャネル型
トランジスタとｐチャネル型トランジスタの数も異なる
ため、ｎチャネル型トランジスタとｐチャネル型トラン
ジスタの配置がランダムになる。このため、パス・トラ
ンジスタ論理回路を半導体基板上に構成する場合には、
ウェル形状が複雑になる、多数の小さなウェルに分割さ
れる、ウェル内の無効領域が大きくなる、安定したウェ
ル電源の確保が難しくなる、などといった問題が生じ、
基板上でのウェルの効率的なレイアウトが困難になる場
合があった。

【００１４】一方、単結晶、或いは、多結晶、非晶質に
拘らず、薄膜トランジスタで構成された集積回路におい
ても、従来の半導体基板上の集積回路と同様に、動作速
度の向上や消費電力の低減、占有面積の削減などの特性
向上が強く要求されている。しかし、薄膜トランジスタ
の製造プロセスについては、従来の半導体基板（バルク
結晶）上に形成された集積回路と比べて、技術上の蓄積
が少なく、また、絶縁膜上で半導体層の結晶性向上のた
めの処理を行うことから、プロセス上の、特に温度に関
する制約も多い。このようなことから、薄膜トランジス
タについては、微細化が難しく、大幅な特性向上が困難
な面がある。

【００１５】本発明は、このような問題点を解決するた
めになされたもので、パス・トランジスタ論理回路にお
ける基板電圧効果による動作マージンの低下、及びこれ
による出力信号の波形の鈍りを回避でき、さらにウェル
構造に起因して素子のレイアウトが困難になるのを防止
でき、しかも薄膜トランジスタの製造プロセス上の問題
に起因する回路特性の劣化をある程度低減でき、これに
より占有面積の削減、消費電力の低減、高速動作を実現
しつつ、かつ、動作マージンを大きくした論理回路、及
び該論理回路を搭載した液晶表示装置を提供することが
本発明の目的である。

【００１６】

【課題を解決するための手段】本発明に係る論理回路
は、複数の電界効果型トランジスタにより構成され、複
数の２値論理信号により、各内部ノードが浮遊状態にな
ることなく動作する論理回路であって、そのゲート電
極、及びそのドレインあるいはソース電極に、異なる２
値論理信号が入力される電界効果型トランジスタを複数
組み合わせてなり、これらのトランジスタのソースある
いはドレイン電極の共通接続ノードから、該２値論理信
号に基づく論理出力が出力されるパストランジスタ論理
回路を含み、該パストランジスタ論理回路を構成する電
界効果型トランジスタを、半導体薄膜上に形成された薄
膜トランジスタとしたものであり、そのことにより上記
目的が達成される。

【００１７】この発明は上記論理回路において、上記パ
ストランジスタ論理回路を、前記２値論理信号を受けて
これに基づく論理出力を出力する薄膜トランジスタを複
数備え、出力信号として、論理演算結果としての信号と
その反転信号の両者を出力する構成としたものである。

【００１８】この発明は上記論理回路において、上記パ
ストランジスタ論理回路を構成する薄膜トランジスタに
は、チャネル両側のトランジスタ領域における寄生抵抗
を含めたチャネル幅当たりのオン抵抗が小さい方の伝導
型の薄膜トランジスタを用いているものである。

【００１９】この発明は上記論理回路において、上記パ
ストランジスタ論理回路を、前記２値論理信号を受けて
これに基づく論理出力を出力する薄膜トランジスタとし
て、Ｎ型及びＰ型の両方の伝導型の薄膜トランジスタを
有する回路構成としたものである。

【００２０】この発明は上記論理回路において、上記半
導体薄膜を、非晶質、多結晶、または単結晶のシリコン
薄膜としたものである。

【００２１】この発明は上記論理回路において、上記半
導体薄膜を、ガラス基板上に形成された多結晶シリコン
薄膜としたものである。

【００２２】この発明は上記論理回路において、上記パ
ストランジスタ論理回路が液晶表示装置の画素スイッチ
と同一基板上に形成されているものである。

【００２３】この発明に係る液晶表示装置は、絶縁基板
上に、少なくとも、マトリクス状に配列してなる複数の
画素と、該画素の各列毎に設けられ、画素へデータ信号
を供給するための複数のデータ信号線と、該画素の各行
毎に設けられ、該データ信号の画素への書き込みを制御
する走査信号線と、各データ信号線へデータ信号を書き
込むデータ信号線駆動回路と、各走査信号線を制御する
走査信号線駆動回路とを備えている。該データ信号線駆
動回路、該走査信号線駆動回路、及び該画素のうちの少
なくとも１つは、複数の電界効果型トランジスタにより
構成され、複数の２値論理信号により、各内部ノードが
浮遊状態になることなく動作する論理回路を有してい
る。該論理回路は、そのゲート電極、及びそのドレイン
あるいはソース電極に、異なる２値論理信号が入力され
る電界効果型トランジスタを複数組み合わせてなり、こ
れらのトランジスタのソースあるいはドレイン電極の共
通接続ノードから、該２値論理信号に基づく論理出力が
出力されるパストランジスタ論理回路を含んでいる。該
パストランジスタ論理回路を構成する電界効果型トラン
ジスタは、半導体薄膜上に形成された薄膜トランジスタ
である。そのことにより上記目的が達成される。

【００２４】

【作用】本発明においては、論理回路をパス・トランジ
スタ論理回路を含む構成としたから、論理回路を構成す
るトランジスタの数を削減することが可能となる。これ
により信号経路における素子数の削減により回路動作が
高速化され、さらに回路における消費電力が低減され
る。また、上記素子数の削減により、上記論理回路を薄
膜トランジスタで構成した場合の問題、つまりその製造
技術では微細化が簡単ではなく、回路特性の大幅な向上
が困難であるという問題をある程度カバーすることがで
きる。

【００２５】また、パス・トランジスタ論理回路を構成
する電界効果型トランジスタを、薄膜トランジスタによ
り構成しているため、バルク結晶上に形成したトランジ
スタの構造に起因する、動作マージンの低下，信号波形
の鈍り，ウェル配置の複雑化という問題を回避できる。

【００２６】つまり、絶縁膜上に形成されている薄膜ト
ランジスタでは、ソース電極及びドレイン電極の電位が
基板電位よりも高い場合に実効的な閾値電圧が大きくな
る基板電圧効果が現れないため、信号レベルの劣化（信
号振幅の減少）が抑えられることとなり、動作マージン
が拡大され、安定した回路動作が得られる。

【００２７】また、絶縁膜上に配置されている薄膜トラ
ンジスタでは、ソース電極及びドレイン電極の、基板と
の間での寄生容量が殆どないため、半導体基板上のトラ
ンジスタに比べて、入力信号に対する負荷が非常に小さ
くなり、さらなる高速化と低消費電力化を実現すること
ができる。また、上述のように負荷が小さくなることに
より、信号のなまりが緩和されるので、波形整形のため
に挿入すべきバッファの数を削減することができるとい
う利点もある。これにより、さらに回路規模が小さくな
る。

【００２８】また、薄膜トランジスタは、絶縁膜上に配
置されているため、基板のバルク結晶上に形成されてい
る通常のトランジスタのように、素子が安定動作するよ
う基板に電圧を印加するものとは異なり、異なる伝導型
のトランジスタを同一の半導体薄膜中に形成する場合で
も、素子を安定動作させるためのウェルを必要としな
い。このため、パス・トランジスタ論理回路では複雑に
なりやすいｎチャネル型トランジスタとｐチャネル型ト
ランジスタの配置関係などを考慮する必要が特になく、
素子のレイアウトが容易になる。また、ウェルの配置や
ウェル電位設定のための配線、さらにウェルの境界部分
に要する領域が不要となるため、回路の占有面積の削減
が図られる。

【００２９】この発明においては、論理回路から出力さ
れる信号を、論理演算結果としての信号とその反転信号
の両者とすることにより、情報は両信号の差として伝達
されるので、上記効果に加えて、動作マージンがより大
きくなる。

【００３０】この発明においては、上記パストランジス
タ論理回路を構成する薄膜トランジスタには、チャネル
両側のトランジスタ領域における寄生抵抗を含めたチャ
ネル幅当たりのオン抵抗が小さい方の伝導型の薄膜トラ
ンジスタを用いるので、上記の効果に加えて、より高速
に動作させることが可能となる。例えば、キャリア移動
度の他、製造プロセスや素子構造、トランジスタのチャ
ネル長などによっては、ｎチャネル型トランジスタとｐ
チャネル型トランジスタのコンダクタンスが大きく異な
る場合があり、そのような場合には、コンダクタンスの
大きい方の伝導型のトランジスタのみで論理回路を構成
することのメリットは特に大きい。また、一方の伝導型
のトランジスタのみで構成したときには、工程数を削減
することができる場合があり、生産性を大幅に向上させ
ることが可能となる。

【００３１】この発明においては、パス・トランジスタ
論理回路を、ｎ型とｐ型の両方の伝導型の薄膜トランジ
スタにより論理を構成した回路構成としたので、１つの
信号により伝導型の異なるトランジスタを相補的に動作
させることが可能となり、信号の数を削減する（例え
ば、反転信号を無くすなど）することも可能となる。こ
のため、反転信号を作成するための回路が不要となって
トランジスタ数の削減が可能となるとともに、配線も削
減されることになり、上記効果に加えて、より低消費電
力化が図られる。

【００３２】この発明においては、論理回路が構成され
る半導体薄膜としてシリコン薄膜を用いるので、従来か
ら蓄積された、シリコン材料を用いたプロセス技術や設
計技術を活用することができるので、論理回路を簡単に
製造することができる。

【００３３】この発明においては、上記論理回路が構成
される半導体薄膜として、ガラス基板上に形成された多
結晶シリコン薄膜を用いるので、駆動能力の高いトラン
ジスタを大面積に渡って形成することができる。これに
より、例えば、表示エリアが大きく、表示品位の高い表
示装置を実現することが可能となる。

【００３４】この発明においては、上記論理回路を、液
晶表示装置の画素スイッチと同一基板上に形成するの
で、小型・低コストで表示性能の優れた液晶表示装置を
提供することが可能となる。

【００３５】この発明においては、液晶表示装置におい
て表示部のトランジスタを駆動制御する論理回路を、パ
ス・トランジスタ論理回路を含む構成とし、しかもこの
パス・トランジスタ論理回路を構成するトランジスタを
薄膜トランジスタとしたので、パス・トランジスタ論理
回路では素子数を少なくできるという効果により、薄膜
トランジスタで論理回路を構成した場合の、微細化や特
性の向上がそのプロセス技術上困難であるという点をカ
バーできる。また、薄膜トランジスタは、絶縁膜上に形
成されているため、パス・トランジスタ論理回路ではソ
ース，ドレイン領域と基板との間での寄生容量の影響を
大きく受けるという点を回避することができ、さらに薄
膜トランジスタはウェルを必要としないため、パス・ト
ランジスタ論理回路で複雑化する素子の配置の問題を回
避できる。

【００３６】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。本発明は、以下の実施例に限らず、同様の概念に
基づく他の構成についても当てはまるものである。

【００３７】（実施例１）図１は本発明の第１の実施例
によるパス・トランジスタを含む論理回路を説明するた
めの図であり、図２は、上記パス・トランジスタとして
の薄膜トランジスタの断面構造を示す図である。この薄
膜トランジスタの構造は、本実施例のパス・トランジス
タに限らず、他の実施例のパス・トランジスタにおいて
も当てはまるものである。

【００３８】まず、図２において、１００は上記論理回
路のパス・トランジスタを構成する薄膜トランジスタ
で、その絶縁性基板１０１上には活性層１０２としてシ
リコン薄膜が形成されている。ここで絶縁性基板として
は、石英基板やサファイア基板、ガラス基板などの絶縁
体のほか、表面に酸化膜を施したシリコン基板のように
表面のみが絶縁体である基板であってもよい。またシリ
コン薄膜としては、単結晶シリコン、或いは、多結晶シ
リコン、非晶質シリコンのいずれであっても構わない。

【００３９】上記活性層１０２の中央部分はチャネル領
域１０２ａ、その両側部分にはソース領域１０２ｂ及び
ドレイン領域１０２ｃが形成されている。該ソース領域
およびドレイン領域は、シリコン薄膜に不純物をドーピ
ングして形成されたものであり、この不純物の種類によ
って、ｎチャネル型トランジスタ、あるいはｐチャネル
型トランジスタが形成される。例えば、不純物としてリ
ン、ヒ素などのＶ族元素をドーピングした場合はｎチャ
ネル型トランジスタが形成され、不純物としてホウ素な
どのIII族元素をドーピングした場合は、ｐチャネル型
トランジスタが形成される。

【００４０】また、上記チャネル領域１０２ａ上には、
シリコン酸化膜等のゲート絶縁膜１０４を介してゲート
電極１０３が形成されている。このゲート電極の材料と
しては、多結晶シリコンやタングステン、チタン、モリ
ブデン、アルミニウムなどが用いられる。

【００４１】また上記トランジスタの活性層１０２及び
ゲート電極１０３は、シリコン酸化膜等の層間絶縁膜１
０５により覆われており、該層間絶縁膜１０５の、ソー
ス領域１０２ｂ及びドレイン領域１０２ｃに対応する部
分にはコンタクトホール１０５ａが形成されている。そ
して、上記層間絶縁膜上には、ソース電極１０６ａ及び
ドレイン電極１０６ｂが、上記コンタクトホール１０５
を介してソース領域１０２ａ及びドレイン領域１０２ｂ
につながるよう形成されている。このソース，ドレイン
電極の材料としては、アルミニウムや銅などが一般に用
いられる。

【００４２】次に、図１（ａ）において、１１０は排他
的論理和（ＸＯＲ）を３個直列に接続した構成のパス・
トランジスタ論理回路である。この回路の構成例は、例
えば、ＣＰＵ（中央演算処理装置）などに内蔵されてい
る乗算器の構成要素となる４−２加算器２００（図１１
参照）のクリティカル・パス（遅延の最も大きい信号経
路）に対応するものである（例えば、ＩＥＥＥＪＯＵ
ＲＮＡＬＯＦＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵ
ＩＴＳＶｏｌ．２６Ｎｏ．４ＡＰＲＩＬ１９９１
ｐ．６００−６０６参照）。この加算器２００のクリ
ティカル・パスは、図１１に示す和信号Ｓを出力する経
路に相当し、またこの４−２加算器２００の４−２は、
入力信号のＡ〜Ｄ（４つ）と出力信号のＳとＣ１（２
つ）を示している。

【００４３】また上記パス・トランジスタ論理回路１１
０の出力部には、閾値電圧分だけ低下した振幅を回復さ
せるために、図１（ｃ）に示すようなプルアップ回路１
１２を付加している。なお、図１（ｅ）はこのプルアッ
プ回路１１２のシンボルを示している。また、ここで、
各ＸＯＲ回路は、図１（ｂ）に示すように、４個のｎチ
ャネル型トランジスタ２１〜２４から構成されている。
該トランジスタ２１及び２２はそのソース電極が共通接
続され、該トランジスタ２１のゲート電極には信号／Ｂ
が、そのドレイン電極には信号Ａが入力され、トランジ
スタ２２のゲート電極には信号Ｂが、そのドレイン電極
には信号／Ａが入力されるようになっている。また該ト
ランジスタ２３及び２４はそのソース電極が共通接続さ
れ、該トランジスタ２３のゲート電極には信号／Ｂが、
そのドレイン電極には信号／Ａが入力され、トランジス
タ２４のゲート電極には信号Ｂが、そのドレイン電極に
は信号Ａが入力されるようになっている。そして上記ト
ランジスタ２１及び２２の共通接続のソース電極には論
理出力Ｃが、またトランジスタ２３及び２４の共通接続
のソース電極には、論理出力／Ｃが出力されるようにな
っている。ここで、信号／Ａ，信号／Ｂ，論理出力／Ｃ
は、それぞれ信号Ａ，信号Ｂ，論理出力Ｃの反転信号で
ある。

【００４４】次に作用効果について説明する。

【００４５】一般に、電子の移動度のほうが正孔の移動
度よりも大きいという理由から、ｎチャネル型トランジ
スタの方がｐチャネル型トランジスタよりもコンダクタ
ンスが大きく、動作速度の点で有利である。しかし、あ
る種の製造工程で形成された多結晶シリコン薄膜トラン
ジスタのように、信頼性（素子耐圧）やリーク電流に関
する特性が劣っているものでは、その対策のために、ｎ
チャネル型トランジスタの素子構造を通常のものとは変
えている場合がある。例えば、チャネル長を大きくした
り、ＬＤＤ構造あるいはオフセット構造を採用したりし
ている。そのときには、このような対策を施したｎチャ
ネル型トランジスタより、ノーマルな構造のｐチャネル
型トランジスタの方がコンダクタンス、つまりチャネル
両側のトランジスタ領域における寄生抵抗を含めたチャ
ネル幅当たりのオン抵抗が小さくなることもある。その
ような場合には、ｐチャネル型トランジスタを用いて論
理回路を構成することが望ましい。

【００４６】図１（ａ）に示すパス・トランジスタによ
り構成した論理回路１１０を、従来のＣＭＯＳ論理回路
で構成した、同一機能の論理回路（図９（ａ）参照）と
比較すると、トランジスタの数は、ＣＭＯＳ論理回路で
は４８個あるのに対し、パス・トランジスタ論理回路で
は１４個となり、大幅に削減できることが分かる。これ
に伴い、回路の占有面積も小さくなり、寄生容量が削減
されることから消費電力の削減も図られる。

【００４７】図３は、ＸＯＲ回路３段分の動作を、パス
・トランジスタ論理回路により構成したもの（図１
（ａ））と、ＣＭＯＳ論理回路により構成したもの（図
９（ａ））とについてシミュレーションした結果を示し
ている。またこの図では、上記各論理回路を構成するト
ランジスタが半導体基板上に形成したものである場合
と、論理回路の構成トランジスタが絶縁膜上の薄膜半導
体層中に形成したものである場合とについても、そのシ
ミュレーション結果を合わせて示している。

【００４８】図中、ＩＮＰＵＴは入力信号Ａの信号波
形、ＰＴＬ−ＴＦＴは薄膜トランジスタで構成したパス
・トランジスタ論理回路の出力Ｅの信号波形、ＣＭＯＳ
−ＴＦＴは薄膜トランジスタで構成したＣＭＯＳ論理回
路の出力Ｅの信号波形、ＰＴＬ−ＩＣは半導体基板上に
構成したパス・トランジスタ論理回路の出力Ｅの信号波
形、ＣＭＯＳ−ＩＣは半導体上に構成したＣＭＯＳ論理
回路の出力Ｅの信号波形である。

【００４９】ここで各論理回路を構成するトランジスタ
としては、ゲート長０．８μｍのトランジスタを仮定し
ている。また、薄膜トランジスタの基板材料としては、
単結晶シリコン薄膜を仮定している。図３では、入力端
子Ａの電位を低レベルから高レベルに（／Ａの電位を高
レベルから低レベルに）したときの、上記各論理回路の
出力信号の変化を示している。入力信号の変化から出力
信号の確定までの時間、具体的には入力信号が振幅の１
／２になった時点から、出力信号が振幅の１／２になる
までの時間は、薄膜トランジスタを用いた場合、ＣＭＯ
Ｓ論理回路では０．９７ｎｓｅｃであるのに対し、パス
・トランジスタ論理回路では０．１４ｎｓｅｃと、動作
速度がかなり大きいことが示されており、上述の効果を
裏付けている。

【００５０】また、半導体基板上に形成した素子を用い
た場合には、ＣＭＯＳ論理回路とパス・トランジスタ論
理回路との遅延時間の比は０．６９であるのに対し、薄
膜トランジスタを用いた場合には、その比は０．４１で
あり、半導体基板上に形成した素子を用いた場合と比較
して、薄膜トランジスタによりパス・トランジスタ論理
回路を構成するメリットが非常に大きいことを示してい
る。

【００５１】このように本実施例では、論理回路１１０
をパス・トランジスタ論理回路１１１ａ，１１１ｂ，１
１１ｃを含む構成としたので、論理回路を構成するトラ
ンジスタの数を削減することが可能となる。これにより
信号経路における素子数の削減により回路動作が高速化
され、さらに回路における消費電力が低減される。ま
た、上記素子数の削減により、上記論理回路を薄膜トラ
ンジスタで構成した場合の問題、つまりその製造技術で
は微細化が簡単ではなく、回路特性の大幅な向上が困難
であるという問題をある程度カバーすることができる。

【００５２】また、パス・トランジスタ論理回路を構成
する電界効果型トランジスタを、薄膜トランジスタ１０
０により構成しているため、バルク結晶上に形成したト
ランジスタの構造に起因する、動作マージンの低下，信
号波形の鈍り，ウェル配置の複雑化という問題を回避で
きる。

【００５３】つまり、絶縁性基板上に形成されている薄
膜トランジスタでは、半導体基板上のトランジスタのよ
うにソース電極及びドレイン電極の電位が基板電位より
も高い場合に実効的な閾値電圧が大きくなる基板電圧効
果が現れないため、信号レベルの劣化（信号振幅の減
少）が抑えられることとなり、動作マージンの拡大が図
られ、安定した回路動作が得られる。

【００５４】また、絶縁膜上に配置されている薄膜トラ
ンジスタでは、ソース電極及びドレイン電極の、基板と
の間での寄生容量が殆どないため、半導体基板上のトラ
ンジスタに比べて、入力信号に対する負荷が非常に小さ
くなり、さらなる高速化と低消費電力化を実現すること
ができる。また、上述のように負荷が小さくなることに
より、信号のなまりが緩和されるので、波形整形のため
に挿入すべきバッファの数を削減することができるとい
う利点もある。これにより、さらに回路規模が小さくな
る。

【００５５】また、薄膜トランジスタは、絶縁膜上に配
置されているため、基板のバルク結晶上に形成されてい
る通常のトランジスタのように、素子が安定動作するよ
う基板に電圧を印加するものとは異なり、異なる伝導型
のトランジスタを同一の半導体薄膜中に形成する場合で
も、素子の安定動作のためのウェルを必要としない。こ
のため、パス・トランジスタ論理回路では複雑になりや
すいｎチャネル型トランジスタとｐチャネル型トランジ
スタの配置関係などを考慮する必要が特になく、素子の
レイアウトが容易になる。また、ウェルの配置やウェル
電位設定のための配線、さらにウェルの境界部分に要す
る領域が不要となるため、回路の占有面積の削減が図ら
れる。

【００５６】また、論理回路１１０は、論理演算結果と
しての信号とその反転信号の両者とを出力するよう構成
されているため、情報は両信号の差として伝達されるこ
ととなり、上記効果に加えて、動作マージンがより大き
くなる。

【００５７】また、上記パストランジスタ論理回路を構
成する薄膜トランジスタには、チャネル両側のトランジ
スタ領域における寄生抵抗を含めたチャネル幅当たりの
オン抵抗が小さい方の伝導型の薄膜トランジスタを用い
るので、上記の効果に加えて、より高速に動作させるこ
とが可能となる。例えば、キャリア移動度の他、製造プ
ロセスや素子構造、トランジスタのチャネル長などによ
っては、ｎチャネル型トランジスタとｐチャネル型トラ
ンジスタのコンダクタンスが大きく異なる場合があり、
そのような場合には、コンダクタンスの大きい方の伝導
型のトランジスタのみで論理回路を構成することのメリ
ットは特に大きい。また、一方の伝導型のトランジスタ
のみで構成したときには、工程数を削減することができ
る場合があり、生産性を大幅に向上させることが可能と
なる。

【００５８】また、論理回路が構成される半導体薄膜と
してシリコン薄膜を用いるので、従来から蓄積された、
シリコン材料を用いたプロセス技術や設計技術を活用す
ることができ、論理回路を簡単に製造することができ
る。

【００５９】また、上記論理回路が構成される半導体薄
膜として、ガラス基板上に形成された多結晶シリコン薄
膜を用いるので、駆動能力の高いトランジスタを大面積
に渡って形成することができる。これにより、例えば、
表示エリアが大きく、表示品位の高い表示装置を実現す
ることが可能となる。

【００６０】（実施例２）図４は、本発明の第２の実施
例によるパス・トランジスタを用いた論理回路の構成例
を示した図である。図４において、１２０は本実施例の
パストランジスタ論理回路で、これは、図７（ａ）に示
す液晶表示装置の走査信号線駆動回路ＧＤの一部として
用いられるものである。

【００６１】ここで、図７（ａ）、（ｂ）を参照にし
て、液晶表示装置の構成について簡単に述べる。図７
（ａ）に見られるように、液晶表示装置では、データ信
号線ＳＬｊと走査信号線ＧＬｉとの交点にマトリクス状
に画素ＰＩＸＥＬが配置され、各データ信号線ＳＬｊに
はデータ信号線駆動回路ＳＤから映像信号が供給され、
各走査信号線ＧＬｉには走査信号線駆動回路ＧＤから走
査信号が供給されるようになっている。

【００６２】図７（ｂ）は、上記画素ＰＩＸＥＬの内部
構成を示す図であり、スイッチとしてのトランジスタＳ
Ｗと液晶容量ＣＬ、及び、必要に応じて付加される補助
容量ＣＳからなっている。そして、ある走査信号線ＧＬ
ｉが選択されると、画素内のスイッチＳＷが導通し、デ
ータ信号線ＳＬｊから画素電極へ映像信号が書き込まれ
る。この映像信号を液晶容量ＣＬ及び補助容量ＣＳによ
り保持するとともに、画素電極と対向電極（図示せず）
との間の電位差によって、画素電極と対向電極との間に
封入された液晶の透過率を変調して表示を行う。ここ
で、ＣＬＫＧ、ＳＰＳＧ、ＧＰＳ、ＣＬＫＳ、ＳＰＳＳ
は、走査信号線駆動回路及びデータ信号線駆動回路を動
作させるためのタイミング信号であり、ＤＡＴＡは画素
に書き込まれる映像信号である。

【００６３】図７（ａ）において、走査信号線駆動回路
ＧＤは、クロック信号ＣＬＫＧとスタート信号ＳＰＳ
Ｇ、及び、パルス信号ＧＰＳにより走査信号ＧＬｉを生
成して、順次走査信号線に供給するものである。図１２
は、上記走査信号線駆動回路の従来の回路構成の一例を
示す。これは、垂直方向に隣接する複数の画素に、同時
に同じ映像信号が書き込まれるのを防ぐためのものであ
り、隣接する２つのシフト・レジスタＳＲ出力とパルス
信号ＧＰＳとの積を、走査信号線ＧＬｉに供給するため
の論理回路部分（３入力ＮＡＮＤ）ＮＡＮＤ３を有して
いる。

【００６４】本実施例においては、この論理回路部分を
パス・トランジスタ論理回路にて構成しており、図４に
示されるように、２個のｎチャネル型トランジスタと２
個のｐチャネル型トランジスタで構成している。

【００６５】図５（ａ）は図４の論理回路部分ＮＡＮＤ
３と次段のバッファ（ＩＮＶ）を取り出して示し、図５
（ｂ）は、図１２の論理回路部分ＮＡＮＤ３と次段のバ
ッファ（ＩＮＶ）を取り出して示している。本発明の実
施例におけるトランジスタ構成では、並列に接続された
２個のトランジスタのドレイン電極からの入力が高レベ
ルにクリップされているため、この２個のトランジスタ
はｐチャネル型トランジスタとした方が動作速度の点で
有利である。これはｐチャネル型トランジスタでは、ハ
イレベルとしては電源電圧がそのまま出力されるため、
負荷の駆動能力を大きくできるからである。また、この
ように、ｎチャネル型トランジスタとｐチャネル型トラ
ンジスタを併用することにより、トランジスタを相補的
に動作させる場合、反転信号をつくる必要がなくなり、
その場合には、回路規模がより小さくなる。

【００６６】本実施例のように、パストランジスタ論理
回路で構成した論理回路部分（図５（ａ）参照）を有す
る走査信号線駆動回路では、従来のＣＭＯＳ論理回路で
構成した該論理回路部分（図５（ｂ）参照）を有する走
査信号線駆動回路に比べて、論理回路部分の素子数が２
／３に減少している。

【００６７】また、図６（ａ）及び（ｂ）は、上記図５
（ａ）及び（ｂ）に示す論理回路について、ゲート長８
μｍの多結晶シリコン薄膜トランジスタを仮定して、回
路シミュレーションを行った結果を示す。図中、ＰＵＬ
ＳＥは入力Ｂおよび／Ｂ、ＯＵＴ（ＰＴＬ）はパス・ト
ランジスタ論理回路での出力ＯＵＴ、ＯＵＴ（ＣＭＯ
Ｓ）はＣＭＯＳ論理回路での出力ＯＵＴの信号波形を示
す。この結果によれば、パストランジスタ論理回路で
は、ＣＭＯＳ論理回路に比べて動作速度も約３０％向上
していることが分かる。この動作速度の比較は、入力Ｐ
ＵＬＳＥが７Ｖまで立ち上がった後出力ＯＵＴが７Ｖま
で立ち上がるまでの時間をＸとし、入力ＰＵＬＳＥが７
Ｖまで立ち下がった後出力ＯＵＴが７Ｖまで立ち下がる
までの時間をＹとし、Ｘ，Ｙの２乗平均，つまり（Ｘ²
＋Ｙ²）／２の正の平方根を用いて行った。

【００６８】このような構成の本実施例では、上記実施
例の効果に加えて、パス・トランジスタ論理回路を、ｎ
型とｐ型の両方の伝導型の薄膜トランジスタにより論理
を構成した回路構成としたので、１つの信号により伝導
型の異なるトランジスタを相補的に動作させることが可
能となり、信号の数を削減する（例えば、反転信号を無
くすなど）することも可能となる。このため、反転信号
を作成するための回路が不要となってトランジスタ数の
削減が可能となるとともに、配線も削減されることにな
り、上記効果に加えて、より低消費電力化が図られる。

【００６９】（実施例３）図１３は、本発明の第３の実
施例によるパス・トランジスタを用いた論理回路の構成
例を示した図である。図１３において、１３０は、本実
施例のパストランジスタ論理回路で、これは、図７
（ａ）に示す液晶表示装置のデータ信号線駆動回路ＳＤ
の一部（ＮＡＮＤ回路部分）として用いられるものであ
る。

【００７０】図７（ａ）において、データ信号線駆動回
路ＳＤは、クロック信号ＣＬＫＳとスタート信号ＳＰＳ
Ｓを用いて、映像信号ＤＡＴＡを順次サンプリングして
データ信号線ＳＬｊに書き込むものである。図１４はこ
のデータ信号線駆動回路の従来の回路構成の一例を示し
ている。これは、水平方向に隣接する２つのデータ信号
線に、同時に同じ映像信号が書き込まれるのを防ぐた
め、及び、サンプリング・スイッチでの映像信号の変動
を最小限に抑えるためのものであり、隣接する２つのシ
フト・レジスタＳＲ出力の積をとり、この信号とその反
転信号によって、ｎチャネル型トランジスタとｐチャネ
ル型トランジスタで構成されるサンプリング・スイッチ
を制御するようになっている。

【００７１】この点について、以下に簡単に説明する。
隣接する２つのシフト・レジスタＳＲ出力の積をとるこ
とによって、隣接するデータ信号線に対応するサンプリ
ング・パルスの重なり部分をなくして、データ信号線へ
余分な（不必要な）映像データが書き込まれないように
することで、低消費電力化を図るとともに、書き込み途
中でのスイッチ開閉による映像信号のレベル変動を抑え
ることができる。

【００７２】つまり、図１７に示すような構成のシフト
レジスタでは、各段の出力Ｎ１，Ｎ２，Ｎ３は、図１８
（ａ）に示すように、それぞれ半パルス分だけ重なった
ものとなる。このため、隣接段の出力の積（交わり部
分）をとることにより、図１８（ｂ）に示すように、各
段の出力パルスの交わり部分はなくなる。

【００７３】また、サンプリングパルスに重なり部分が
あると、図１９に示すように、映像信号をあるデータ信
号線（出力段Ｎ２に対応するもの）に書き込んでいる期
間中に、前のデータ信号線（出力段Ｎ１に対応するも
の）への書き込みを終えたり、次のデータ信号線（出力
段Ｎ３に対応するもの）への書き込みを始めたりするこ
ととなる。このため、映像信号線の負荷の変動、サンプ
リングトランジスタの寄生容量によるＯＮ／ＯＦＦ時の
雑音、次のデータ信号線からの信号の逆流などが生じ、
映像信号のレベル変動が起こる。このようなサンプリン
グパルスの重なり部分をなくすことにより、これらの現
象が生じなくなるか、あるいは小さくなり、この結果映
像信号のレベル変動が抑制される。

【００７４】また、ｎチャネル型トランジスタとｐチャ
ネル型トランジスタとを並列に接続したＣＭＯＳ構成の
サンプリング・スイッチを用いることにより、サンプリ
ング・トランジスタの遮断時に発生する雑音をある程度
相殺することが可能となり、表示品位の高い映像を得る
ことができる。

【００７５】本実施例においては、上記ＮＡＮＤ回路部
分をパス・トランジスタ論理回路１３０にて構成してお
り、図１３に示されるように、４個のｎチャネル型トラ
ンジスタで構成されている。

【００７６】図１６（ａ）は図１３のデータ信号線駆動
回路のＮＡＮＤ回路部分とその後段の複数のバッファ
（ＩＮＶ）を取り出して示し、図１６（ｂ）は、図１４
のデータ信号線駆動回路のＮＡＮＤ回路部分とその後段
の複数のバッファ（ＩＮＶ）を取り出して示している。

【００７７】図１３から分かるように、シフト・レジス
タＳＲでは中間信号として反転信号も生成されているた
め、反転信号を新たに作る必要がなく、相補的な入力を
必要とするパス・トランジスタ論理回路に適している。
また、相補的信号を出力する構成をとっているので、新
たに出力の反転信号を生成する必要がなく、ＣＭＯＳ構
成の２つのサンプリング・スイッチを駆動するのに適し
ている。

【００７８】本実施例のようにパストランジスタ論理回
路で構成したＮＡＮＤ回路部分（図１６（ａ）参照）を
有するデータ信号線駆動回路では、従来のＣＭＯＳ論理
回路で構成したＮＡＮＤ回路部分（図１６（ｂ）参照）
を有するデータ信号線駆動回路に比べて、論理回路部分
の素子数は同じであるが、反転信号を新たに生成する必
要がないため、反転回路が１段分少なくなっている。

【００７９】また、図１５（ａ）及び（ｂ）は、上記図
１６（ａ）及び（ｂ）に示す論理回路について、ゲート
長８μｍの多結晶シリコン薄膜トランジスタを仮定し
て、回路シミュレーション行った結果を示す。図中、Ｉ
ＮＰＵＴは入力Ａ及び／Ａ、ＯＵＴ（ＰＴＬ）はパス・
トランジスタ論理回路での出力ＯＵＴ、ＯＵＴ（ＣＭＯ
Ｓ）はＣＭＯＳ論理回路での出力ＯＵＴの信号波形を示
す。この結果によれば、動作速度も約３０％向上してい
ることが分かる。この動作速度の比較は、入力ＰＵＬＳ
Ｅが７Ｖまで立ち上がった後出力ＯＵＴが７Ｖまで立ち
上がるまでの時間をＸとし、入力ＰＵＬＳＥが７Ｖまで
立ち下がった後出力ＯＵＴが７Ｖまで立ち下がるまでの
時間をＹとし、Ｘ，Ｙの２乗平均，つまり（Ｘ²＋Ｙ²）
／２の正の平方根を用いて行った。

【００８０】以上のように、このデータ信号線駆動回路
において、パス・トランジスタ論理回路のメリットは大
きく、従来の回路と比較して、回路規模が小さくなり、
また、動作速度が大きくなることが確認された。

【００８１】このような構成の第３の実施例において
も、上記第２の実施例と同様な効果がある。

【００８２】なお、上記実施例２及び３の論理回路は、
液晶表示装置の駆動回路に応用した例である。これらの
駆動回路は、画素アレイとは別の絶縁基板上に構成して
もよいが、画素トランジスタが薄膜トランジスタで形成
されている場合には、同一絶縁基板上に画素アレイと一
体形成することにより、プロセス・コスト、実装コス
ト、システムの小型化などの点で有利である。

【００８３】以上のように、論理回路をパス・トランジ
スタ論理回路とすることにより、論理回路の占有面積が
小さくなるため、液晶表示装置の周辺回路（駆動回路な
ど）の面積が小さくなり、同一サイズの絶縁基板を用い
た場合に、より表示エリアの大きい液晶パネルを提供す
ることができる。

【００８４】また、パス・トランジスタ論理回路を画素
アレイ内に用いた場合には、回路規模が小さくなるた
め、表示電極の面積を大きく取ることができるので、開
口率が高くなり、表示品位のよい（明るくコントラスト
が大きい）液晶表示装置を得ることができる。また、バ
ックライトの輝度を小さくすることができるので、液晶
パネルとしての消費電力を抑えることも可能となる。

【００８５】以上、単結晶および多結晶シリコン薄膜ト
ランジスタの応用例を示してきたが、本発明は、これに
限らず、非晶質シリコン、或いは、シリコン以外の材料
で形成したトランジスタを用いてもよい。また、回路例
としては、加算器の一部としての排他的論理和（ＸＯ
Ｒ）の組み合わせ、及び、液晶表示装置の構成要素であ
る走査信号線駆動回路の一部、及び、データ信号線駆動
回路の一部を示したが、本発明はこれに限らず、他の回
路やシステムにも適用できるものである。

【００８６】例えば、上記のような構成素子として薄膜
トランジスタを含むパス・トランジスタ論理回路は、図
２０（ａ），（ｂ）に示すように、液晶表示装置を構成
する各画素内に設けてもよい。図２０（ａ）に示すパス
・トランジスタ論理回路２０１は、画素スイッチＳＷと
液晶容量ＣＬ及び補助容量ＣＳとの間に設けられたもの
で、画素スイッチＳＷの出力とコントロール信号Ｃｏに
基づく論理出力を上記液晶容量ＣＬ及び補助容量ＣＳに
供給するようになっている。

【００８７】また、図２０（ｂ）に示す１画素の回路構
成は、図７（ｂ）に示す１画素の回路構成において、画
素スイッチとしてのトランジスタに代えて、パス・トラ
ンジスタ論理回路２０２を設けたもので、このパス・ト
ランジスタ論理回路２０２は、データ信号線ＳＬｊ及び
走査信号線ＧＬｉを論理入力として、これらに基づく論
理出力を、上記液晶容量ＣＬ及び補助容量ＣＳに供給す
るようになっている。

【００８８】なお、上記説明においては、パス・トラン
ジスタとして、ゲート電極とドレイン電極に信号を入力
するものを示しているが、電界効果型トランジスタにお
いては、ドレイン電極とソース電極は等価なものである
ので、上記パス・トランジスタは、ゲート電極及びソー
ス電極に信号を入力するものでもよい。

【００８９】また、上記説明で用いた信号Ａ，Ｂ，Ｃ及
びこれらの反転信号／Ａ，／Ｂ，／Ｃは各図間で同一の
ものを意味するものではなく、各図の間では独立したも
のである。

【００９０】

【発明の効果】以上のようにこの発明に係る論理回路に
よれば、論理回路をパス・トランジスタ論理回路を含む
構成としたので、論理回路を構成するトランジスタの数
を削減することが可能となり、回路動作の高速化及び消
費電力の低減を図ることができる。また、上記素子数の
削減により、上記論理回路を薄膜トランジスタで構成し
た場合の問題、つまりその製造技術では微細化が簡単で
はなく、回路特性の大幅な向上が困難であるという問題
をある程度カバーすることができる効果がある。

【００９１】また、パス・トランジスタ論理回路を構成
する電界効果型トランジスタを、薄膜トランジスタによ
り構成しているため、バルク結晶上に形成したトランジ
スタの構造に起因する、動作マージンの低下，信号波形
の鈍り，ウェル配置の複雑化という問題を回避できる。

【００９２】この発明によれば、上記論理回路におい
て、論理回路から、論理演算結果としての信号とその反
転信号の両者を出力するようにしたので、情報は両信号
の差として伝達されることから、上記効果に加えて、動
作マージンがより大きくなる効果がある。

【００９３】この発明によれば、上記論理回路におい
て、上記パストランジスタ論理回路を構成する薄膜トラ
ンジスタには、チャネル両側のトランジスタ領域におけ
る寄生抵抗を含めたチャネル幅当たりのオン抵抗が小さ
い方の伝導型の薄膜トランジスタを用いるので、上記の
効果に加えて、より高速に動作させることが可能とな
る。また一方の伝導型のトランジスタのみで構成したと
きには、工程数を削減することができる場合があり、生
産性を大幅に向上させることが可能となる効果がある。

【００９４】この発明によれば、上記論理回路におい
て、パス・トランジスタ論理回路を、ｎ型とｐ型の両方
の伝導型の薄膜トランジスタにより構成したので、１つ
の信号により伝導型の異なるトランジスタを相補的に動
作させることが可能となり、信号の数を削減することも
可能となり、素子や配線の削減により、より低消費電力
化を図ることができるという効果がある。

【００９５】この発明によれば、論理回路が構成される
半導体薄膜としてシリコン薄膜を用いるので、従来から
蓄積された、シリコン材料を用いたプロセス技術や設計
技術を活用することができ、論理回路を簡単に製造する
ことができる効果がある。

【００９６】この発明によれば、上記論理回路が構成さ
れる半導体薄膜として、ガラス基板上に形成された多結
晶シリコン薄膜を用いるので、駆動能力の高いトランジ
スタを大面積に渡って形成することができ、これによ
り、例えば、表示エリアが大きく、表示品位の高い表示
装置を実現することが可能となるという効果がある。

【００９７】この発明によれば、上記論理回路を、液晶
表示装置の画素スイッチと同一基板上に形成するので、
小型・低コストで表示性能の優れた液晶表示装置を提供
することが可能となる。

【００９８】この発明に係る液晶表示装置によれば、液
晶表示装置において表示部のトランジスタを駆動制御す
る論理回路を、パス・トランジスタ論理回路を含む構成
とし、しかもこのパス・トランジスタ論理回路を構成す
るトランジスタを薄膜トランジスタとしたので、パス・
トランジスタ論理回路では素子数を少なくできるという
効果により、薄膜トランジスタで論理回路を構成した場
合の、微細化や特性の向上がそのプロセス技術上困難で
あるという点をカバーできる。また、薄膜トランジスタ
は、絶縁膜上に形成されているため、パス・トランジス
タ論理回路ではソース，ドレイン領域と基板との間での
寄生容量の影響を大きく受けるという点を解消すること
ができ、さらに薄膜トランジスタはウェルを必要としな
いため、パス・トランジスタ論理回路で複雑化する素子
の配置の問題を回避できる。

【００９９】この結果、パス・トランジスタ論理回路に
おける基板電圧効果による動作マージンの低下、これに
よる出力信号の波形の鈍りを回避でき、さらにウェル構
造に起因して素子のレイアウトが困難になるのを防止で
き、しかも薄膜トランジスタの製造プロセス上の問題に
起因する回路特性の劣化をある程度低減でき、これによ
り占有面積の削減、消費電力の低減、高速動作を実現し
つつ、かつ、動作マージンを大きくした論理回路を搭載
した液晶表示装置を得ることができる効果がある。

【図面の簡単な説明】

【図１】図１（ａ）は、本発明の第１の実施例によるパ
ス・トランジスタ論理回路の構成例を示す回路図であ
る。図１（ｂ）及び図１（ｃ）はそれぞれ上記パストラ
ンジスタ論理回路を構成する排他的論理和回路及びプル
アップ回路の内部構成を示す図である。図１（ｄ）及び
図１（ｅ）は、排他的論理和回路及びプルアップ回路の
シンボルマークを示している。

【図２】本発明の各実施例のパストランジスタ論理回路
を構成する薄膜トランジスタの構造例を示す断面図であ
る。

【図３】図１に示す第１の実施例のパストランジスタ論
理回路、及び、図９に示す従来のＣＭＯＳ論理回路の動
作特性を示すシミュレーション波形図である。

【図４】本発明の第２の実施例による論理回路における
パス・トランジスタ論理回路の構成例を示す回路図であ
る。

【図５】図４におけるパストランジスタ論理回路部分
（図５（ａ））と、それに対応する従来のＣＭＯＳ論理
回路（図５（ｂ））を示す図である。

【図６】図５（ａ）、（ｂ）に示すそれぞれの論理回路
の動作特性を示すシミュレーション波形図である。

【図７】図４に示す論理回路が用いられている液晶表示
装置の構成例を説明するための図である。図７（ａ）は
該液晶表示装置のブロック図、図７（ｂ）該液晶表示装
置を構成する画素部を示す図である。

【図８】従来のＣＭＯＳ論理回路を構成する基本回路の
例を示す回路図である。図８（ａ）は反転（ＩＮＶ）回
路の回路図、図８（ｂ）は否定論理積（ＮＡＮＤ）回路
の回路図、（ｃ）は否定論理和（ＮＯＲ）回路の回路図
である。図８（ｄ），（ｅ），（ｆ）は、上記各論理回
路のシンボルマークを示す図である。

【図９】図９（ａ）は、図１（ａ）のパストランジスタ
論理回路に対応する従来のＣＭＯＳ論理回路を示す回路
図である。図９（ｂ）は、図９（ａ）の回路を構成する
排他的論理和回路の内部構成を示す回路図、図９（ｃ）
はそのシンボルマークを示す図である。

【図１０】パス・トランジスタにより構成した論理回路
の基本回路の例を示す回路図である。図１０（ａ）は論
理積／否定論理積（ＡＮＤ／ＮＡＮＤ）回路、図１０
（ｂ）は論理和／否定論理和（ＯＲ／ＮＯＲ）回路、図
１０（ｃ）は排他的論理和／排他的否定論理和（ＸＯＲ
／ＸＮＯＲ）回路である。図１０（ｄ），（ｅ），
（ｆ）は上記各論理回路のシンボルマークを示す図であ
る。

【図１１】図１に示すパストランジスタ論理回路が用い
られている、乗算器などに用いられる４−２加算器の構
成例を示す回路図である。

【図１２】図４に示す走査信号線駆動回路を、従来のＣ
ＭＯＳ論理回路で構成した場合の回路図である。

【図１３】本発明の第３の実施例によるデータ信号線駆
動回路に含まれるパス・トランジスタ論理回路の構成例
を示す回路図である。

【図１４】図１３に示すデータ信号線駆動回路を、従来
のＣＭＯＳ論理回路で構成した場合の回路図である。

【図１５】図１６（ａ）、（ｂ）に示すそれぞれの論理
回路の動作特性を示すシミュレーション波形図である。

【図１６】図１６（ａ）は図１３におけるパストランジ
スタ論理回路部分及びその後段のインバータ部分を示
し、図１６（ｂ）はこれらに対応する従来のＣＭＯＳ論
理回路部分及びその後段のインバータ部分を示す回路図
である。

【図１７】図１３及び図１４に示すデータ信号線駆動回
路におけるシフトレジスタ部分を示す回路図である。

【図１８】図１３及び図１４に示すデータ信号線駆動回
路の内部ノードでの信号波形を示す図であり、図１８
（ａ）は該データ信号線駆動回路のシフトレジスタ部分
の出力波形、図１８（ｂ）は該データ信号線駆動回路の
論理回路部分の出力波形を示している。

【図１９】映像信号を１つのデータ信号線に書き込んで
いる期間中における、サンプリングスイッチの開閉によ
る映像信号のレベル変動を示す図である。

【図２０】本発明の適用例として、液晶表示装置を構成
する各画素内に、薄膜トランジスタを構成素子として含
むパス・トランジスタ論理回路を設けた構成例を示す図
であり、図２０（ａ）は、画素スイッチと液晶容量及び
補助容量との間にパス・トランジスタ論理回路を設けた
構成、図２０（ｂ）は、画素スイッチの代わりにパス・
トランジスタ論理回路を設けた構成を示す。

【符号の説明】

２１，２２，２３，２４ｎチャネル型トランジスタ１００薄膜トランジスタ１０１絶縁性基板１０２ａチャネル領域１０２ｂソース領域１０２ｃドレイン領域１０３ゲート電極１０４ゲート絶縁膜１０５層間絶縁膜１０６ａ，１０６ｂソース電極，ドレイン電極１１０，２００論理回路１１１ａ，１１１ｂ，１１１ｃ排他的論理和回路１１２プルアップ回路４，５，６，１２０，１３０パストランジスタ論理回
路ＶＣＣ電源電圧ＧＮＤ接地電圧ＳＰＳスタート・パルスＣＬＫ，／ＣＬＫクロック信号ＧＰＳゲート・パルスＳＲシフト・レジスタＮＡＮＤ３３入力否定論理積回路ＣＬＫＧ，ＣＬＫＳクロック信号ＳＰＳＧ，ＳＰＳＳスタート・パルスＧＬｉ走査信号線ＤＡＴＡ映像信号ＧＤ走査線駆動回路ＳＤデータ線駆動回路ＳＬｊデータ信号線ＰＩＸＥＬ画素ＣＬ液晶容量ＣＳ補助容量ＳＷスイッチング素子Ｃ１，Ｃ２桁上げ信号Ｓ和信号Ｃｉｎ桁上げ入力信号

Claims

【特許請求の範囲】

【請求項１】複数の電界効果型トランジスタにより構
成され、複数の２値論理信号により、各内部ノードが浮
遊状態になることなく動作する論理回路であって、そのゲート電極、及びそのドレインあるいはソース電極
に、異なる２値論理信号が入力される電界効果型トラン
ジスタを複数組み合わせてなり、これらのトランジスタ
のソースあるいはドレイン電極の共通接続ノードから、
該２値論理信号に基づく論理出力が出力されるパストラ
ンジスタ論理回路を含み、該パストランジスタ論理回路を構成する電界効果型トラ
ンジスタは、半導体薄膜上に形成された薄膜トランジス
タである論理回路。
【請求項２】請求項１に記載の論理回路において、前記パストランジスタ論理回路は、前記２値論理信号を
受けてこれに基づく論理出力を出力する薄膜トランジス
タを複数備え、出力信号として、論理演算結果としての
信号とその反転信号の両者を出力するよう構成したもの
である論理回路。
【請求項３】請求項１または２に記載の論理回路にお
いて、前記パストランジスタ論理回路を構成する薄膜トランジ
スタには、チャネル両側のトランジスタ領域における寄生抵抗を含
めたチャネル幅当たりのオン抵抗が小さい方の伝導型の
薄膜トランジスタを用いている論理回路。
【請求項４】請求項２に記載の論理回路において、前記パストランジスタ論理回路は、前記２値論理信号を
受けてこれに基づく論理出力を出力する薄膜トランジス
タとして、Ｎ型及びＰ型の両方の伝導型の薄膜トランジ
スタを備えている論理回路。
【請求項５】請求項１ないし４のいずれかに記載の論
理回路において、前記半導体薄膜は、非晶質、多結晶、または単結晶のシ
リコン薄膜である論理回路。
【請求項６】請求項５に記載の論理回路において、前記半導体薄膜は、ガラス基板上に形成された多結晶シ
リコン薄膜である論理回路。
【請求項７】請求項１ないし６のいずれかに記載の論
理回路において、前記パストランジスタ論理回路が液晶表示装置の画素ス
イッチと同一基板上に形成されている論理回路。
【請求項８】絶縁基板上に、少なくとも、マトリクス
状に配列してなる複数の画素と、該画素の各列毎に設け
られ、画素へデータ信号を供給するための複数のデータ
信号線と、該画素の各行毎に設けられ、該データ信号の
画素への書き込みを制御する走査信号線と、各データ信
号線へデータ信号を書き込むデータ信号線駆動回路と、
各走査信号線を制御する走査信号線駆動回路とを備え、該データ信号線駆動回路、該走査信号線駆動回路、及び
該画素のうちの少なくとも１つは、複数の電界効果型ト
ランジスタにより構成され、複数の２値論理信号によ
り、各内部ノードが浮遊状態になることなく動作する論
理回路を有し、該論理回路は、そのゲート電極、及びそのドレインあるいはソース電極
に、異なる２値論理信号が入力される電界効果型トラン
ジスタを複数組み合わせてなり、これらのトランジスタ
のソースあるいはドレイン電極の共通接続ノードから、
該２値論理信号に基づく論理出力が出力されるパストラ
ンジスタ論理回路を含み、該パストランジスタ論理回路を構成する電界効果型トラ
ンジスタは、半導体薄膜上に形成された薄膜トランジス
タである液晶表示装置。