KR960012720A - 논리회로 및 액정표시장치 - Google Patents

논리회로 및 액정표시장치 Download PDF

Info

Publication number
KR960012720A
KR960012720A KR1019950030305A KR19950030305A KR960012720A KR 960012720 A KR960012720 A KR 960012720A KR 1019950030305 A KR1019950030305 A KR 1019950030305A KR 19950030305 A KR19950030305 A KR 19950030305A KR 960012720 A KR960012720 A KR 960012720A
Authority
KR
South Korea
Prior art keywords
logic
tft
signal
logic circuit
tfts
Prior art date
Application number
KR1019950030305A
Other languages
English (en)
Other versions
KR0175228B1 (ko
Inventor
야스시 쿠보타
히로시 요네다
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16730076&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR960012720(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR960012720A publication Critical patent/KR960012720A/ko
Application granted granted Critical
Publication of KR0175228B1 publication Critical patent/KR0175228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 논리회로는 복수의 논리신호에 논리연산을 행하여 논리결과신호를출력한다. 상기 논리회로는 패스 트랜지스터 논리회로를 구비하며, 상기 패스 트랜지스터회로는: 복수의 전계효과 트랜지스터중 적어도 2개가 직렬로 접속되고, 상기적어도 2개의 전계효과 트랜지스터의 각 게이트 전극이 대응하는 제1논리신호를 수신하며, 그의 드레인과 소스전극중 하나가 대응하는 제2논리신호를 수신하는, 복수의 전계효과 트랜지스터; 및 상기 적어도 2개의 복수의 전계효과 트랜지스터의 드레인과 소스전극중 타방을 연결하고 논리결과신호를 출력하기 위한 노드를 포함한다. 상기 복수의 전계효과 트랜지스터는 박막트랜지스터(TFT)이다.

Description

논리회로 및 액정표시장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 패 스트랜지스터 논리회로에 사용되는 박막트랜지스터의 단면도이다,
제2A도는 본 발명의 제1실시예에 따른 패스 트랜지스터 논리회로이다,
제3도는 제2A도에 보인 패스 트랜지스터 논리 회로가 사용되는 4-2가산기를 보인 도면이다,
제5A도는 본 발명의 제2실시예의 패스 트랜지스터 논리 회로가 사용되는 액정 표시장치의 개략도이다.

Claims (16)

  1. 복수의 입력논리신호에 논리연산을 행하여 논리결과신호를 출력하는 논리회로로서, 상기 논리회로는 패스 트랜지스터 논리 회로를 구비하며, 상기 패스 트랜지스터 회로에 포함되는 전계효가 트랜지스터는 박막 트랜지스터인 논리회로.
  2. 복수의 입력논리신호에 논리연산을 행하여 논리결과신호를 출력하는 논리회로로서, 상기 논리회로는, 복수의 전계효과 트랜지스터중 적어도 2개가 직렬로 접속되고, 상기 적어도 2개의 전계효과 트랜지스터의 각 게이트 전극이 대응하는 제1논리신호를 수신하며, 그의 드레인과 소스전극중 하나가 대응하는 제2논리신호를 수신하는, 복수의 전계효과 트랜지스터; 및 상기 적어도 2개의 전계효과 트랜지스터의 드레인과 소스전극중 다른 것을 연결하고, 논리결과신호를 출력하기 위한 노드를 포함하는 패스 트랜지스터 논리회로를 구비하며, 상기 복수의 전계효과가 트랜지스터는 박막트랜지스터(TFT)인 것을 특징으로 하는 논리회로.
  3. 복수의 입력논리신호에 논리연산을 행하여 논리결과신호를 출력하는 논리회로로써, 상기 논리회로는 복수의 전계효과 트랜지스터중 적어도 2개가 직렬로 접속되어 1쌍을 형성하고, 상기 1쌍의 각 전계효과 트랜지스터의 게이트 전극이 대응하는 제1논신호를 수신하며, 그의 드레인과 소스전극중 하나가 대응하는 제2논리신호를 수신하는, 복수의 전계효과 트랜지스터; 및 상기 1쌍과 상기 복수의 전계효과 트랜지스터중 다른 것을 연결하고, 논리결과 신호를 출력하기 위한 노드를 포함하는 패스 트랜지스터 논리회로를 구비하며, 상기 복수의 전계효과 트랜지스터는 박막트랜지스터(TFT)인 것을 특징으로 하는 논리회로.
  4. 제2항에 있어서, 상기 패스 트랜지스터 논리회로는 논리결과신호와 그의 반전신호를 포함하는 1쌍의 신호를 출력하기 위한 1쌍의 노드를 포함하는 논리회로.
  5. 제2항에 있어서, 상기 패스 트랜지스터 논리회로는 채널폭당 ON저항이 다른 채널형 TFT들의 그것 보다 적은 공통채널형 TFT들로 구성되는 논리회로.
  6. 제3항에 있어서, 상기 패스 트랜지스터 논리회로는 n채널형 TFT와 p채널형TFT를 포함하는 논리회로.
  7. 제2항에 있어서, 각 TFT의 박막이 비정질 실리콘, 다결정 실리콘, 및 단결정실리콘중 하나로 이루어지는 논리회로.
  8. 제3항에 있어서, 각 TFT의 박막이 비정질 실리콘, 다결정 실리콘, 및 단결정실리콘 중 하나로 이루어지는 논리회로.
  9. 제7항에 있어서,TFT들의 박막이 유리기판상에 형성된 다결정 실리콘 박막인논리회로.
  10. 제8항에 있어서,TFT들의 박막이 유리기판상에 형성된 다결정 실리콘 박막인논리회로.
  11. 제2항에 있어서, 상기 패스 트랜지스터 논리회로가 기판상에 형성되며, 액정표시장치의 화소 어레이의 스위칭 TFT들도 상기 기판상에 형성되는 논리회로.
  12. 제3항에 있어서, 상기 패스 트랜지스터 논리회로가 기판상에 형성되며, 액정표시장치의 화소 어레이의 스위칭T FT들도 상기 기판상에 형성되는 논리회로.
  13. 절연기판상에 매트릭스형태로 배열된 복수의 화소를 포함하는 화소 어레이;각 화소에 데이타 신호를 공급하기 위한 복수의 데이타 신호선; 화선로의 데이타 신호의 공급을 제어하는 주사 신호를 각 화소에 공급하기 위한 복수의 주사 신호선; 각 데이타 신호선으로의 데이타 신호의 인가를 제어하기 위한 데이타 신호선 구동회로; 및 각 주사신호선으로의 주사 신호의 인가를 제어하기 위한 주사신호선구동회로를 포함하고, 상기 화소 어레이, 데이타신호선 구동회로 및 주사신호선 구동회로중 적어도 하나는 복수의 입력 논리신호로 논리연산을 행하고 논리결과신호를 출력하기 위한 논리회로를 구비하며, 상기 논리회로는 복수의 전계효과 트랜지스터중 적어도 2개가 직렬로 접속되고 상기 적어도 2개의 전계효과 트랜지스터의 각 게이트 전극이 대응하는 제1논리신호를 수신하며, 그의 드레인과 소스전극중 하나가 대응하는 제2논리신호를 수신하는, 복수의 전계효과 트랜지스터; 및 상기 적어도 2개의 전계효과 트랜지스터의 드레인과 소스전극들중 다른 것을 연결하고, 논리결과신호를 출력하기 위한 노드를 포함하는 패스 트랜지스터 논리회로를 포함하며, 상기 복수의 전계효과 트랜지스터는 박막트랜지스터(TFT)인 것을 특징으로 하는 논리회로.
  14. 복수의 입력논리신호에 논리연산을 행하는 논리회로로서, 상기 논리신호는 복수의 박막 트랜지스터(TFT); 상기 복수의 TFT에 포함된 제1TFT 및 제2TFT의 소스전극들을 연결하고, 논리 결과신호를 출력하기 위한 제1노드; 및 상기 복수의 TFT에 포함된 제3TFT 및 제4TFT의 소스전극들을 연결하고, 논리결과신호의 반전신호를 출력하기 위한 제2노드를 포함하며, 상기 제1TFT의 드레인전극에 제1논리신호가 입력되고,상기 제3의TFT 드레인 전극에 반전된 제1논리신호가 입력되고, 상기 제2TFT의 드레인 전극에 제2논리신호가 입력되고, 상기 제4TFT의 드레인 전극에 반전된 제2논리신호가 입력되며, 상기 제2논리신호와 그 반전된 제2논리신호중 하나가 상기 제 1TFT 및 제3TFT의 게이트전극에 입력되고, 상기 제2논리신호에 그 반전된 제2논리신호 중 다른 것이 상기 제2TFT 및 제4 TFT의 게이트전극들에 입력되는, 패스 트랜지스터 논리회로를 구비하는 것을 특징으로 하는 논리회로.
  15. 복수의 입력논리신호에 논리연산을 행하는 논리회로로서, 상기 논리회로는, 복수의 박막 트랜지스터(TFT); 상기 복수의 TFT에 포함된 제1TFT 및 제2TFT의 소스전극들을 연결하고, 논리결과신호를 출력하기 위한 제1노드; 및 상기 복수의 TFT에포함된 제3TFT 및 제4TFT의 소스전극들을 연결하고 반전된 논리결과신호를 출력하기 위한 제2노드를 포함하며, 상기 제1TFT 및 제4TFT의 드레인전극에 제1논리신호가 입력되고, 상기 제2TFT및 제3TFT의 드레인전극에 반전된 제1논리신호가 입력되고, 상기 제2TFT 및 제4TFT의 게이트전극에 제2논리신호가 입력되고, 상기 제1TFT및 제3TFT의 게이트전극에 반전된 제2논리신호가 입력되는, 박막트랜지스터 논리회로를 구비하는 것을 특징으로 하는 논리회로.
  16. 복수의 입력논리신호에 논리연산을 행하는 논리회로로서, 상기 논리회로는 복수의 박막 트랜지스터(TFT)를 포함하는 패스 트랜지스터 논리회로를 구비하며, 상기 복수의 TFT중 적어도 2개의 TFT가 직렬로 접속되어 1쌍을 형성하고, 상기 쌍에 포함된 TFT들이 공통채널형TFT들을 구성하고, 상기 쌍의 각TFT의 게이트 전극이대응하는 제1논리신호를 수신하고, 상기 쌍의 각TFT의 드레인과 소스전극 중 하나가 대응하는 제2논리신호를 수신하며, 다른 채널형의 상보적 TFT가 상기 쌍의 각TFT에 대해 제공되고, 상기 상보적 TFT의 게이트 전극이 상기 대응하는 제1논리신호를 수신하는 것을 특징으로 하는 논리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950030305A 1994-09-13 1995-09-13 논리회로 및 액정표시장치 KR0175228B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-219088 1994-09-13
JP21908894A JP3223997B2 (ja) 1994-09-13 1994-09-13 論理回路及び液晶表示装置

Publications (2)

Publication Number Publication Date
KR960012720A true KR960012720A (ko) 1996-04-20
KR0175228B1 KR0175228B1 (ko) 1999-03-20

Family

ID=16730076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030305A KR0175228B1 (ko) 1994-09-13 1995-09-13 논리회로 및 액정표시장치

Country Status (3)

Country Link
US (1) US5898322A (ko)
JP (1) JP3223997B2 (ko)
KR (1) KR0175228B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500022B1 (ko) * 2002-10-18 2005-07-14 주식회사 리폼시스템 팽창형 경량기포콘크리트 채움재 제조방법
KR101710934B1 (ko) * 2016-10-07 2017-03-02 주식회사 효성 금속성 팽창물질을 포함하는 친환경 균열 저감제 조성물 및 이를 이용한 기포콘크리트 조성물 및 방통 모르타르 조성물
KR20170031629A (ko) * 2015-09-11 2017-03-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
JP3468402B2 (ja) * 1997-12-26 2003-11-17 シャープ株式会社 パストランジスタ回路
US7145536B1 (en) * 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6744082B1 (en) * 2000-05-30 2004-06-01 Micron Technology, Inc. Static pass transistor logic with transistors with multiple vertical gates
KR100586241B1 (ko) 2000-10-28 2006-06-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 및 제조방법
US6621300B1 (en) * 2002-04-23 2003-09-16 Silicon Graphics, Inc. System and method for improving speed of operation of integrated circuits
JP2004163493A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 表示装置
JP4794159B2 (ja) * 2004-11-25 2011-10-19 三洋電機株式会社 表示装置
US8362998B2 (en) 2006-01-23 2013-01-29 Sharp Kabushiki Kaisha Drive circuit, display device provided with such drive circuit and method for driving display device
JP4832100B2 (ja) 2006-02-15 2011-12-07 株式会社 日立ディスプレイズ 表示装置
WO2016034988A1 (en) * 2014-09-05 2016-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10003342B2 (en) 2014-12-02 2018-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Compressor circuit and compressor circuit layout
US9780779B2 (en) 2015-08-07 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
CN105185816A (zh) * 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN112840461A (zh) 2019-08-23 2021-05-25 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
EP4020447B1 (en) 2019-08-23 2024-03-27 BOE Technology Group Co., Ltd. Pixel circuit and driving method therefor, and display substrate and driving method therefor, and display device
EP4020575A4 (en) 2019-08-23 2022-12-14 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
EP4020596A4 (en) 2019-08-23 2022-08-10 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF
CN112771674B (zh) 2019-08-27 2022-02-22 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298226A (ja) * 1986-06-18 1987-12-25 Satoru Kin 論理回路
US5404151A (en) * 1991-07-30 1995-04-04 Nec Corporation Scanning circuit
EP0552734A3 (en) * 1992-01-20 1993-10-27 Nec Corp High speed logic circuit having a reduced number of critical path gate stages
GB2267614B (en) * 1992-06-02 1996-01-24 Plessey Semiconductors Ltd Logic cell
JPH0695849A (ja) * 1992-09-10 1994-04-08 Hitachi Ltd 全加算器
US5543791A (en) * 1994-06-16 1996-08-06 International Business Machines Non-volatile parallel-to-serial converter system utilizing thin-film floating-gate, amorphous transistors
US5510805A (en) * 1994-08-08 1996-04-23 Prime View International Co. Scanning circuit
JP3400124B2 (ja) * 1994-08-08 2003-04-28 株式会社日立製作所 パストランジスタ型セレクタ回路及び論理回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100500022B1 (ko) * 2002-10-18 2005-07-14 주식회사 리폼시스템 팽창형 경량기포콘크리트 채움재 제조방법
KR20170031629A (ko) * 2015-09-11 2017-03-21 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
KR101710934B1 (ko) * 2016-10-07 2017-03-02 주식회사 효성 금속성 팽창물질을 포함하는 친환경 균열 저감제 조성물 및 이를 이용한 기포콘크리트 조성물 및 방통 모르타르 조성물

Also Published As

Publication number Publication date
US5898322A (en) 1999-04-27
JPH0882786A (ja) 1996-03-26
KR0175228B1 (ko) 1999-03-20
JP3223997B2 (ja) 2001-10-29

Similar Documents

Publication Publication Date Title
KR960012720A (ko) 논리회로 및 액정표시장치
US20210056925A1 (en) Gate driving circuit and display apparatus having the same
KR100796787B1 (ko) 게이트 신호 지연 보상 액정 디스플레이 장치, 패널 및 방법
KR920018511A (ko) 액정전기 광학장치
KR970062777A (ko) 액정 표시 장치
KR920016886A (ko) 표시 장치
TW345654B (en) Active matrix display device
KR970076450A (ko) 액티브매트릭스디스플레이
KR950006674A (ko) 표시 장치
US20140159798A1 (en) Array substrate, driving method, and display device
KR950010753B1 (ko) 매트릭스 표시장치
KR910020633A (ko) 고성능 액티브 매트릭스(active matrix)형 표시장치
KR960700494A (ko) 엘씨디(lcd) 디스플레이용 데이터 드라이버회로(a data driver circuit for use with an lcd display)
KR920012992A (ko) 전기 광학 장치
JPH0973102A (ja) 薄膜トランジスタ回路および画像表示装置
KR930020329A (ko) 표시 장치
KR960025301A (ko) 액정 표시 장치용 구동 회로
KR970048738A (ko) 구동회로를 내장한 액정 표시장치 및 그 구동방법
JP4043112B2 (ja) 液晶表示装置およびその駆動方法
KR950033624A (ko) 전기-광학장치
KR970067069A (ko) 액티브매트릭스 액정디스플레이의 구동회로
JP2005534971A5 (ko)
KR960018729A (ko) 한 화소에 이중 배선과 복수의 트랜지스터를 구비한 액정 표시 장치
JP4022990B2 (ja) アクティブマトリクス型液晶表示装置
KR101039027B1 (ko) 레벨 시프터 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee