JPH0878653A - 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 - Google Patents
増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法Info
- Publication number
- JPH0878653A JPH0878653A JP6303953A JP30395394A JPH0878653A JP H0878653 A JPH0878653 A JP H0878653A JP 6303953 A JP6303953 A JP 6303953A JP 30395394 A JP30395394 A JP 30395394A JP H0878653 A JPH0878653 A JP H0878653A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- region
- amplification type
- gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000006243 chemical reaction Methods 0.000 claims abstract description 154
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 238000003860 storage Methods 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims description 202
- 230000003321 amplification Effects 0.000 claims description 182
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 182
- 238000003384 imaging method Methods 0.000 claims description 85
- 230000008859 change Effects 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 24
- 238000007599 discharging Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 4
- 230000001629 suppression Effects 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims 1
- 238000005036 potential barrier Methods 0.000 abstract description 22
- 230000004888 barrier function Effects 0.000 abstract description 17
- 230000010354 integration Effects 0.000 abstract description 4
- 238000009826 distribution Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 20
- 238000009825 accumulation Methods 0.000 description 15
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- KRTSDMXIXPKRQR-AATRIKPKSA-N monocrotophos Chemical compound CNC(=O)\C=C(/C)OP(=O)(OC)OC KRTSDMXIXPKRQR-AATRIKPKSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 オフセット電荷注入を可能にして、暗電流や
固定パターンノイズが小さく、駆動電圧の低い増幅型光
電変換素子及びそれを用いた固体撮像装置の製造方法を
提供する。 【構成】 光電変換・蓄積用の第2ゲート領域32に第
1ゲート領域33を加え、領域33のポテンシャルバリ
アを変化させて、領域32の表面近傍の蓄積信号電荷を
領域33を介して基板21へ排出し、リセットする。ま
た、信号蓄積期間中でも領域33のバリアを適当に設定
して、領域24の表面近傍の過剰な信号電荷を基板へ排
出してブルーミングを抑圧する。また光積分期間中の特
定期間だけ光により発生した全信号電荷を排出するシャ
ッター動作を行う。またリセット後、領域33のバリア
を無くして、基板21から領域24表面へ一定の電荷
(オフセット電荷)を注入する。
固定パターンノイズが小さく、駆動電圧の低い増幅型光
電変換素子及びそれを用いた固体撮像装置の製造方法を
提供する。 【構成】 光電変換・蓄積用の第2ゲート領域32に第
1ゲート領域33を加え、領域33のポテンシャルバリ
アを変化させて、領域32の表面近傍の蓄積信号電荷を
領域33を介して基板21へ排出し、リセットする。ま
た、信号蓄積期間中でも領域33のバリアを適当に設定
して、領域24の表面近傍の過剰な信号電荷を基板へ排
出してブルーミングを抑圧する。また光積分期間中の特
定期間だけ光により発生した全信号電荷を排出するシャ
ッター動作を行う。またリセット後、領域33のバリア
を無くして、基板21から領域24表面へ一定の電荷
(オフセット電荷)を注入する。
Description
【0001】
【産業上の利用分野】本発明は、MOS(金属−酸化膜
−半導体)型または接合ゲート型FET(電界効果トラ
ンジスタ)を用いた増幅型固体撮像装置に関し、特に優
れた性能と低い駆動電圧とを達成できる構造を有する増
幅型固体撮像装置に関する。
−半導体)型または接合ゲート型FET(電界効果トラ
ンジスタ)を用いた増幅型固体撮像装置に関し、特に優
れた性能と低い駆動電圧とを達成できる構造を有する増
幅型固体撮像装置に関する。
【0002】
【従来の技術】固体撮像装置としては現在、電荷結合素
子(CCD)型のものが主流であり、様々な分野に広く
利用されている。CCD型撮像装置は、ホトダイオード
またはMOSダイオードで光電変換・蓄積された信号電
荷を、CCD転送チャネルを介して高感度の電荷検出部
へ導き、そこで電圧信号に変換する構成としている。そ
のためS/Nが高く、出力電圧も大きい特徴を備えてい
る。
子(CCD)型のものが主流であり、様々な分野に広く
利用されている。CCD型撮像装置は、ホトダイオード
またはMOSダイオードで光電変換・蓄積された信号電
荷を、CCD転送チャネルを介して高感度の電荷検出部
へ導き、そこで電圧信号に変換する構成としている。そ
のためS/Nが高く、出力電圧も大きい特徴を備えてい
る。
【0003】しかしながら撮像装置の小型化・多画素化
を進めるに従い、画素サイズは小さくなり、CCDの転
送可能電荷量は次第に少なくなる。このためダイナミッ
クレンジの低下が深刻な問題となる。更にCCDでは素
子全体を数相のクロックで駆動するため負荷容量が大き
く駆動電圧も高いため、多画素になる程消費電力が急激
に大きくなる。
を進めるに従い、画素サイズは小さくなり、CCDの転
送可能電荷量は次第に少なくなる。このためダイナミッ
クレンジの低下が深刻な問題となる。更にCCDでは素
子全体を数相のクロックで駆動するため負荷容量が大き
く駆動電圧も高いため、多画素になる程消費電力が急激
に大きくなる。
【0004】これら問題に対処するため、各画素で発生
した信号電荷そのものを読み出さず、画素内で信号を増
幅した後走査回路により読み出す、増幅型撮像装置が提
案されている。これにより読み出しによる信号量の制限
はなくなり、ダイナミックレンジはCCDより有利とな
る。また駆動は信号読み出し画素を含む水平・垂直ライ
ンのみの駆動で良くその電圧も低いため、消費電力はC
CDより少ない。
した信号電荷そのものを読み出さず、画素内で信号を増
幅した後走査回路により読み出す、増幅型撮像装置が提
案されている。これにより読み出しによる信号量の制限
はなくなり、ダイナミックレンジはCCDより有利とな
る。また駆動は信号読み出し画素を含む水平・垂直ライ
ンのみの駆動で良くその電圧も低いため、消費電力はC
CDより少ない。
【0005】画素内での増幅にはトランジスタを用いる
のが一般的で、トランジスタの種類によりSIT型、バ
イポーラ型、FET型(MOS型および接合型がある)
等に分けられる。読み出しの走査回路は通常MOS−F
ET型が構成容易であるから、FET型画素の方が装置
全体の構成上有利である。FET型の内、画素内に単一
のFETのみ含むものが画素密度を高める上で有利とな
る。このタイプには、CMD(Charge Modu
lation Device)型、FGA(Float
ing Gate Array)型、BCMD(Bul
k Charge Modulated Devic
e)型等が報告されている。
のが一般的で、トランジスタの種類によりSIT型、バ
イポーラ型、FET型(MOS型および接合型がある)
等に分けられる。読み出しの走査回路は通常MOS−F
ET型が構成容易であるから、FET型画素の方が装置
全体の構成上有利である。FET型の内、画素内に単一
のFETのみ含むものが画素密度を高める上で有利とな
る。このタイプには、CMD(Charge Modu
lation Device)型、FGA(Float
ing Gate Array)型、BCMD(Bul
k Charge Modulated Devic
e)型等が報告されている。
【0006】
【発明が解決しようとする課題】図32に従来の増幅型
固体撮像装置のCMD型の画素を示す。従来の増幅型固
体撮像装置は、図32に示す画素が複数個用いられ、複
数個の画素がマトリクス状に配列された構成である。図
32(a)は前記画素の平面図であり、図32(b)は
図32(a)の切断面線L−Lから見た断面図である。
図33は図32(b)に於けるラインH−Hに沿う深さ
方向のポテンシャル分布図である。これら図32及び図
33は、−中村他、『ゲート蓄積型MOSフォトトラン
ジスタ・イメージセンサ』、1986年テレビジョン学
会全国大会、p.57に示されている。図32より明ら
かなように、p型基板1上にn型ウェル2が埋め込みチ
ャネルとして形成されている。該n型ウェル2上に絶縁
膜6を介してゲート電極3が形成されている。また、n
型ウェル2により相互に分離された高濃度n層によるソ
ース領域4及びドレイン領域5が、n型ウェル2内に形
成されている。各画素毎のゲート電極3は水平方向に共
通に、ゲート端子7に接続され、各ソース領域4は垂直
方向に共通にソース端子8に接続されている。
固体撮像装置のCMD型の画素を示す。従来の増幅型固
体撮像装置は、図32に示す画素が複数個用いられ、複
数個の画素がマトリクス状に配列された構成である。図
32(a)は前記画素の平面図であり、図32(b)は
図32(a)の切断面線L−Lから見た断面図である。
図33は図32(b)に於けるラインH−Hに沿う深さ
方向のポテンシャル分布図である。これら図32及び図
33は、−中村他、『ゲート蓄積型MOSフォトトラン
ジスタ・イメージセンサ』、1986年テレビジョン学
会全国大会、p.57に示されている。図32より明ら
かなように、p型基板1上にn型ウェル2が埋め込みチ
ャネルとして形成されている。該n型ウェル2上に絶縁
膜6を介してゲート電極3が形成されている。また、n
型ウェル2により相互に分離された高濃度n層によるソ
ース領域4及びドレイン領域5が、n型ウェル2内に形
成されている。各画素毎のゲート電極3は水平方向に共
通に、ゲート端子7に接続され、各ソース領域4は垂直
方向に共通にソース端子8に接続されている。
【0007】図33を参照して、CMD型画素の動作を
説明する。まず信号蓄積時に、ゲート電圧が電圧VLと
され、光電変換により発生した信号電荷(正孔)は半導
体/絶縁膜界面に蓄積される。次いで信号読み出し時
に、ゲート電圧を前記電圧VLよりも高電位の電圧VMと
する。このとき、信号電荷の量に応じてドレイン領域5
とソース領域4との間の電流が変化する。その変化した
電流値を信号出力として読み出す。このとき、同一ソー
ス端子8上の他の画素はゲート電圧がVLレベルのため
検出されない。信号電荷をクリアし次の信号蓄積に備え
るリセット動作は、ゲート電圧をVHとし深さ方向に単
調減少するポテンシャル勾配を付けることにより、n形
ウェル2/絶縁膜6の界面に蓄積した信号電荷(正孔)
をその真下の基板1へ、図32(b)に破線で示すよう
に排出する。
説明する。まず信号蓄積時に、ゲート電圧が電圧VLと
され、光電変換により発生した信号電荷(正孔)は半導
体/絶縁膜界面に蓄積される。次いで信号読み出し時
に、ゲート電圧を前記電圧VLよりも高電位の電圧VMと
する。このとき、信号電荷の量に応じてドレイン領域5
とソース領域4との間の電流が変化する。その変化した
電流値を信号出力として読み出す。このとき、同一ソー
ス端子8上の他の画素はゲート電圧がVLレベルのため
検出されない。信号電荷をクリアし次の信号蓄積に備え
るリセット動作は、ゲート電圧をVHとし深さ方向に単
調減少するポテンシャル勾配を付けることにより、n形
ウェル2/絶縁膜6の界面に蓄積した信号電荷(正孔)
をその真下の基板1へ、図32(b)に破線で示すよう
に排出する。
【0008】CMD構造の問題点としては、信号電荷蓄
積密度を高めるため、n形ウェルである埋め込みチャネ
ル層の不純物濃度を高めると、前記リセット動作時のゲ
ート電圧を非常に高くしなければならない点である。例
えば以下の条件1を考える。この条件1は後述される本
発明の実施例に於いて、再度引用される。
積密度を高めるため、n形ウェルである埋め込みチャネ
ル層の不純物濃度を高めると、前記リセット動作時のゲ
ート電圧を非常に高くしなければならない点である。例
えば以下の条件1を考える。この条件1は後述される本
発明の実施例に於いて、再度引用される。
【0009】(条件1) 基板濃度 :1.0×1015cm-3 n層濃度 :3.0×1015cm-3 n層厚 :1.5μm ゲート絶縁膜厚:80nm ここで、n型ウェル2の表面からp型基板1側へポテン
シャルが単調減少する限界条件は、前記条件の場合、下
式のようになる。
シャルが単調減少する限界条件は、前記条件の場合、下
式のようになる。
【0010】
【数1】
【0011】従って、リセット動作に必要なゲート電圧
VHは、フラットバンド電圧VFB=−0.85Vの場
合、
VHは、フラットバンド電圧VFB=−0.85Vの場
合、
【0012】
【数2】VH=20.0V と非実用的な値となる。
【0013】CMD型の他の問題点として、暗時におい
てn型ウェル2/絶縁膜6の界面が空乏化するため、暗
電流が多くなることが挙げられる。
てn型ウェル2/絶縁膜6の界面が空乏化するため、暗
電流が多くなることが挙げられる。
【0014】FET型の増幅型撮像装置で暗電流を低減
する方法としてFGA型がある。図34(a)にこのF
GA型の平面図、同図(b)にN−N部における画素部
断面図、同図(c)に図34(a)の切断面線O−O部
の深さ方向ポテンシャル分布図を示す。これらの従来技
術は、−J.Hynecek,”A New Devi
ce Architecture Suitable
for High−Resolution and H
igh−Performance ImageSens
or”,IEEE Trans.Elec.Dev.,
p.646,(1988).に記載されている。
する方法としてFGA型がある。図34(a)にこのF
GA型の平面図、同図(b)にN−N部における画素部
断面図、同図(c)に図34(a)の切断面線O−O部
の深さ方向ポテンシャル分布図を示す。これらの従来技
術は、−J.Hynecek,”A New Devi
ce Architecture Suitable
for High−Resolution and H
igh−Performance ImageSens
or”,IEEE Trans.Elec.Dev.,
p.646,(1988).に記載されている。
【0015】このFGA型のCMD型との相違は、ゲー
ト電極3下のn型ウェル2上に、比較的高濃度のp層9
を設けたことである。信号蓄積及び読み出し時にはゲー
ト電圧はVLとし、信号電荷(正孔)が該p層9に蓄積
することによるnウェル層2のチャネルポテンシャルの
変化を、閾値の変化として読み出す。同一信号線上の他
の画素は、そのゲート電圧が読み出し時のみVLレベル
のため検出されない。リセット動作はCMD型と同様
で、ゲート電圧をVHとして深さ方向に単調減少するポ
テンシャル勾配を付けることにより、p層9に蓄積した
信号電荷(正孔)をその真下の基板1へ排出する。該p
層9はこのリセット動作時においても空乏化しないか
ら、暗電流は抑えられる。しかしながら、該p層9がリ
セット動作時にも空乏化しないことは、信号電荷の完全
転送がされないことを意味し、残像の発生とリセットノ
イズの増大という欠点をもたらす。
ト電極3下のn型ウェル2上に、比較的高濃度のp層9
を設けたことである。信号蓄積及び読み出し時にはゲー
ト電圧はVLとし、信号電荷(正孔)が該p層9に蓄積
することによるnウェル層2のチャネルポテンシャルの
変化を、閾値の変化として読み出す。同一信号線上の他
の画素は、そのゲート電圧が読み出し時のみVLレベル
のため検出されない。リセット動作はCMD型と同様
で、ゲート電圧をVHとして深さ方向に単調減少するポ
テンシャル勾配を付けることにより、p層9に蓄積した
信号電荷(正孔)をその真下の基板1へ排出する。該p
層9はこのリセット動作時においても空乏化しないか
ら、暗電流は抑えられる。しかしながら、該p層9がリ
セット動作時にも空乏化しないことは、信号電荷の完全
転送がされないことを意味し、残像の発生とリセットノ
イズの増大という欠点をもたらす。
【0016】FGA型の改善としてBCMD型が提案さ
れている。−J.Hynecek,”BCMD−An
Improved Photosite Struct
ure for High Density Imag
e Sensor”,IEEE Trans.Ele
c.Dev.,p.1011,(1991).図35は
BCMD型の画素を示したものであり、図35(a)は
断面図、同図(b)は図35(a)のP−P部のゲート
部深さ方向ポテンシャル分布部である。BCMD型は、
n型基板10上にp層11、n層12、及びp層13を
積層し、p層11、n層12、及びp層13に亘るソー
スおよびドレイン用高濃度p層14を形成している。
れている。−J.Hynecek,”BCMD−An
Improved Photosite Struct
ure for High Density Imag
e Sensor”,IEEE Trans.Ele
c.Dev.,p.1011,(1991).図35は
BCMD型の画素を示したものであり、図35(a)は
断面図、同図(b)は図35(a)のP−P部のゲート
部深さ方向ポテンシャル分布部である。BCMD型は、
n型基板10上にp層11、n層12、及びp層13を
積層し、p層11、n層12、及びp層13に亘るソー
スおよびドレイン用高濃度p層14を形成している。
【0017】FGA型と比べると、信号電荷を電子と
しn層12である埋め込みチャネルに蓄積させたこと、
信号電荷による表面p層13のポテンシャル変化をP
−MOSの閾値変化として検出させたこと、基板10
をn型としリセット動作時にはゲート電圧を低く
(VL)して信号電荷を基板10へ排出させたこと、が
相違点として挙げられる。これにより、信号電荷の完全
転送が達成される。しかしながら本構造ではp−n−p
−nの多層構造のため、駆動条件の最適化を図るのが困
難であり、また作製も複雑になるという欠点を有する。
しn層12である埋め込みチャネルに蓄積させたこと、
信号電荷による表面p層13のポテンシャル変化をP
−MOSの閾値変化として検出させたこと、基板10
をn型としリセット動作時にはゲート電圧を低く
(VL)して信号電荷を基板10へ排出させたこと、が
相違点として挙げられる。これにより、信号電荷の完全
転送が達成される。しかしながら本構造ではp−n−p
−nの多層構造のため、駆動条件の最適化を図るのが困
難であり、また作製も複雑になるという欠点を有する。
【0018】更に上記CMD型、FGA型、BCMD型
を含め、現在知られている総ての増幅撮像装置に共通す
る問題として、画素毎の信号レベル及び増幅率のバラツ
キに起因する固定パターンノイズ(FPN)の問題があ
る。
を含め、現在知られている総ての増幅撮像装置に共通す
る問題として、画素毎の信号レベル及び増幅率のバラツ
キに起因する固定パターンノイズ(FPN)の問題があ
る。
【0019】本発明は以上の問題点に鑑み考案されたも
ので、簡単な構造で広いダイナミックレンジと低駆動電
圧化を達成し、更に暗電流の低減とFPNの抑圧も可能
となる、新規な増幅型固体撮像装置を提供するものであ
る。
ので、簡単な構造で広いダイナミックレンジと低駆動電
圧化を達成し、更に暗電流の低減とFPNの抑圧も可能
となる、新規な増幅型固体撮像装置を提供するものであ
る。
【0020】
【課題を解決するための手段】本発明の増幅型光電変換
素子は半導体基体の表面に形成されたトランジスタであ
って、該トランジスタに入射する光によって発生した電
荷を該トランジスタ内の該半導体基体の表面に蓄積し、
該蓄積された信号電荷に応じた電気信号の変化を出力す
るトランジスタと、該トランジスタに隣接して設けられ
た第1のゲート領域であって、該第1のゲート領域は該
半導体基体の一部と、該半導体基体の一部上に形成され
た第1の絶縁膜と、該絶縁膜上に設けられた第1のゲー
ト電極とを有し、該第1のゲート電極に印加された電圧
に基づいて、該蓄積された信号電荷を該半導体基体の表
面から該半導体基体の内部へ移動させる第1のゲート領
域とを有しており、そのことにより上記目的が達成され
る。
素子は半導体基体の表面に形成されたトランジスタであ
って、該トランジスタに入射する光によって発生した電
荷を該トランジスタ内の該半導体基体の表面に蓄積し、
該蓄積された信号電荷に応じた電気信号の変化を出力す
るトランジスタと、該トランジスタに隣接して設けられ
た第1のゲート領域であって、該第1のゲート領域は該
半導体基体の一部と、該半導体基体の一部上に形成され
た第1の絶縁膜と、該絶縁膜上に設けられた第1のゲー
ト電極とを有し、該第1のゲート電極に印加された電圧
に基づいて、該蓄積された信号電荷を該半導体基体の表
面から該半導体基体の内部へ移動させる第1のゲート領
域とを有しており、そのことにより上記目的が達成され
る。
【0021】好適な実施態様において、前記トランジス
タは前記第1のゲート領域に隣接して設けられた、埋め
込みチャネル構造を有する第2のゲート領域を含むMO
SFETであり、前記第1のゲート領域が表面チャネル
構造を有している。
タは前記第1のゲート領域に隣接して設けられた、埋め
込みチャネル構造を有する第2のゲート領域を含むMO
SFETであり、前記第1のゲート領域が表面チャネル
構造を有している。
【0022】前記トランジスタは前記第1のゲート領域
に隣接して設けられた、埋め込みチャネル構造を有する
第2のゲート領域を含む接合ゲート型FETであり、前
記第1のゲート領域が表面チャネル構造を有している。
に隣接して設けられた、埋め込みチャネル構造を有する
第2のゲート領域を含む接合ゲート型FETであり、前
記第1のゲート領域が表面チャネル構造を有している。
【0023】好適な実施態様において、前記半導体基体
は第1の導電型を有しており、前記トランジスタは、前
記信号電荷を蓄積するための信号蓄積領域と、該トラン
ジスタのチャネルとなるチャネル領域とを含み、該半導
体基体の表面に設けられた、第2の導電型を有する第1
半導体層と、該第1半導体層の表面に設けられ該第1半
導体層よりも高濃度の不純物を含み、ソース及びドレイ
ンとして機能する第2半導体層及び第3半導体層と、該
第1半導体層上に設けられた第2の絶縁膜と、該第2の
絶縁膜上に設けられた第2のゲート電極とを有し、これ
によって、前記第2のゲート領域は該第1半導体層と該
第2の絶縁膜と該第2のゲート電極とからなる。
は第1の導電型を有しており、前記トランジスタは、前
記信号電荷を蓄積するための信号蓄積領域と、該トラン
ジスタのチャネルとなるチャネル領域とを含み、該半導
体基体の表面に設けられた、第2の導電型を有する第1
半導体層と、該第1半導体層の表面に設けられ該第1半
導体層よりも高濃度の不純物を含み、ソース及びドレイ
ンとして機能する第2半導体層及び第3半導体層と、該
第1半導体層上に設けられた第2の絶縁膜と、該第2の
絶縁膜上に設けられた第2のゲート電極とを有し、これ
によって、前記第2のゲート領域は該第1半導体層と該
第2の絶縁膜と該第2のゲート電極とからなる。
【0024】好適な実施態様において、前記半導体基体
は第1の導電型を有しており、前記トランジスタは、該
トランジスタのチャネルとなるチャネル領域とを含み、
該半導体基体の中に設けられた、第2の導電型を有する
第1半導体層と、該第1半導体層の表面に設けられ、該
第1半導体層よりも高濃度の不純物を含み、ソース及び
ドレインとして機能する第2半導体層及び第3半導体層
と、前記信号電荷を蓄積するための信号蓄積領域を含
み、該第1半導体層上に設けられた第1導電型の第4半
導体層とを有し、これによって、前記第2のゲート領域
は該第1半導体層と該4半導体層とからなる。
は第1の導電型を有しており、前記トランジスタは、該
トランジスタのチャネルとなるチャネル領域とを含み、
該半導体基体の中に設けられた、第2の導電型を有する
第1半導体層と、該第1半導体層の表面に設けられ、該
第1半導体層よりも高濃度の不純物を含み、ソース及び
ドレインとして機能する第2半導体層及び第3半導体層
と、前記信号電荷を蓄積するための信号蓄積領域を含
み、該第1半導体層上に設けられた第1導電型の第4半
導体層とを有し、これによって、前記第2のゲート領域
は該第1半導体層と該4半導体層とからなる。
【0025】好適な実施態様において、前記トランジス
タは、更に、前記第4半導体層上に設けられた第3の絶
縁膜と該第3の絶縁膜上に設けられた第2のゲート電極
とを有する。
タは、更に、前記第4半導体層上に設けられた第3の絶
縁膜と該第3の絶縁膜上に設けられた第2のゲート電極
とを有する。
【0026】好適な実施態様において、前記増幅型光電
変換素子の信号電荷のリセット動作は、少なくとも前記
第1のゲート電極に印加する電圧を制御することによっ
て、前記トランジスタ内の前記半導体基体の表面に蓄積
された前記信号電荷を前記第1のゲート領域を介して前
記半導体基体の内部へ排出することにより達成される。
変換素子の信号電荷のリセット動作は、少なくとも前記
第1のゲート電極に印加する電圧を制御することによっ
て、前記トランジスタ内の前記半導体基体の表面に蓄積
された前記信号電荷を前記第1のゲート領域を介して前
記半導体基体の内部へ排出することにより達成される。
【0027】好適な実施態様において、前記増幅型光電
変換素子であって、前記トランジスタ内の前記半導体基
体の表面に所定量以上の過剰な信号電荷が蓄積された場
合、少なくとも前記第1のゲート電極に印加する電圧を
制御することによって、該過剰な信号電荷を前記第1の
ゲート領域を介して前記半導体基体の内部へ排出するこ
とによりブルーミング抑圧を行う。
変換素子であって、前記トランジスタ内の前記半導体基
体の表面に所定量以上の過剰な信号電荷が蓄積された場
合、少なくとも前記第1のゲート電極に印加する電圧を
制御することによって、該過剰な信号電荷を前記第1の
ゲート領域を介して前記半導体基体の内部へ排出するこ
とによりブルーミング抑圧を行う。
【0028】好適な実施態様において、前記増幅型光電
変換素子であって、前記第1のゲート電極、または該第
1のゲート電極及び前記第2のゲート電極に印加する電
圧を制御することによって、前記半導体基体の内部から
前記第1のゲート領域を介して前記トランジスタ内の前
記半導体基体の表面にオフセット電荷を注入することに
よりオフセット加算を行う。
変換素子であって、前記第1のゲート電極、または該第
1のゲート電極及び前記第2のゲート電極に印加する電
圧を制御することによって、前記半導体基体の内部から
前記第1のゲート領域を介して前記トランジスタ内の前
記半導体基体の表面にオフセット電荷を注入することに
よりオフセット加算を行う。
【0029】好適な実施態様において、前記注入された
オフセット電荷と前記トランジスタ内の前記半導体基体
の表面に光電変換により蓄積された電荷との和による出
力信号と、前記注入されたオフセット電荷のみによる出
力信号との差分信号を出力する。
オフセット電荷と前記トランジスタ内の前記半導体基体
の表面に光電変換により蓄積された電荷との和による出
力信号と、前記注入されたオフセット電荷のみによる出
力信号との差分信号を出力する。
【0030】好適な実施態様において、前記増幅型光電
変換素子であって、前記第1のゲート電極、または前記
第1のゲート電極及び前記第2のゲート電極に印加する
電圧を制御することによって、リセット動作のタイミン
グを制御し、信号電荷蓄積時間を制御する。
変換素子であって、前記第1のゲート電極、または前記
第1のゲート電極及び前記第2のゲート電極に印加する
電圧を制御することによって、リセット動作のタイミン
グを制御し、信号電荷蓄積時間を制御する。
【0031】また、本発明の増幅型固体撮像装置は半導
体基体の表面に一次元または二次元アレイ状に設けられ
た複数の増幅型光電変換素子を有する増幅型固体撮像装
置であって、該複数の増幅型光電変換素子それぞれが、
該半導体基体の表面に形成されたトランジスタであっ
て、該トランジスタに入射する光によって発生した電荷
を該トランジスタ内の該半導体基体の表面に蓄積し、該
蓄積された信号電荷に応じた電気信号の変化を出力する
トランジスタと、該トランジスタに隣接して設けられた
第1のゲート領域であって、該第1のゲート領域は該半
導体基体の一部と、該半導体基体の一部上に形成された
第1の絶縁膜と、該絶縁膜上に設けられた第1のゲート
電極とを有し、該第1のゲート電極に印加された電圧に
基づいて、該蓄積された信号電荷を該半導体基体の表面
から該半導体基体の内部へ移動させる第1のゲート領域
とを有しており、そのことにより上記目的が達成され
る。
体基体の表面に一次元または二次元アレイ状に設けられ
た複数の増幅型光電変換素子を有する増幅型固体撮像装
置であって、該複数の増幅型光電変換素子それぞれが、
該半導体基体の表面に形成されたトランジスタであっ
て、該トランジスタに入射する光によって発生した電荷
を該トランジスタ内の該半導体基体の表面に蓄積し、該
蓄積された信号電荷に応じた電気信号の変化を出力する
トランジスタと、該トランジスタに隣接して設けられた
第1のゲート領域であって、該第1のゲート領域は該半
導体基体の一部と、該半導体基体の一部上に形成された
第1の絶縁膜と、該絶縁膜上に設けられた第1のゲート
電極とを有し、該第1のゲート電極に印加された電圧に
基づいて、該蓄積された信号電荷を該半導体基体の表面
から該半導体基体の内部へ移動させる第1のゲート領域
とを有しており、そのことにより上記目的が達成され
る。
【0032】好適な実施態様において、前記各増幅型光
電変換素子であって、前記第1のゲート領域は表面チャ
ネル構造を有しており、前記トランジスタは前記第1の
ゲート領域に隣接して設けられ、埋め込みチャネル構造
を有する第2のゲート領域と、ソース領域と、ドレイン
領域とを有する電界効果型トランジスタであって、該第
2のゲート領域は該ドレイン領域及び該第1のゲート領
域によって囲まれており、隣接する光電変換素子と少な
くとも該ドレイン領域及び該第1のゲート領域の一方に
よって互いに分離されている。
電変換素子であって、前記第1のゲート領域は表面チャ
ネル構造を有しており、前記トランジスタは前記第1の
ゲート領域に隣接して設けられ、埋め込みチャネル構造
を有する第2のゲート領域と、ソース領域と、ドレイン
領域とを有する電界効果型トランジスタであって、該第
2のゲート領域は該ドレイン領域及び該第1のゲート領
域によって囲まれており、隣接する光電変換素子と少な
くとも該ドレイン領域及び該第1のゲート領域の一方に
よって互いに分離されている。
【0033】好適な実施態様において、前記複数の増幅
型光電変換素子は第1の方向のアレイ状に配置されてお
り、該光電変換素子のそれぞれにおいて、前記第1のゲ
ート領域は表面チャネル構造を有しており、前記トラン
ジスタは前記第1のゲート領域に隣接して設けられ、埋
め込みチャネル構造を有する第2のゲート領域と、ソー
ス領域と、ドレイン領域とを有する電界効果型トランジ
スタであって、該トランジスタは該光電変換素子の該第
1の方向の一方に隣接する第1の増幅型光電変換素子の
トランジスタと該ソース領域を共有しており、該光電変
換素子の該第1の方向の他方に隣接する第2の増幅型光
電変換素子のトランジスタと該ドレイン領域及び該第1
のゲート領域を共有している。
型光電変換素子は第1の方向のアレイ状に配置されてお
り、該光電変換素子のそれぞれにおいて、前記第1のゲ
ート領域は表面チャネル構造を有しており、前記トラン
ジスタは前記第1のゲート領域に隣接して設けられ、埋
め込みチャネル構造を有する第2のゲート領域と、ソー
ス領域と、ドレイン領域とを有する電界効果型トランジ
スタであって、該トランジスタは該光電変換素子の該第
1の方向の一方に隣接する第1の増幅型光電変換素子の
トランジスタと該ソース領域を共有しており、該光電変
換素子の該第1の方向の他方に隣接する第2の増幅型光
電変換素子のトランジスタと該ドレイン領域及び該第1
のゲート領域を共有している。
【0034】好適な実施態様において、前記複数の増幅
型光電変換素子は更に第2の方向にも配列された2次元
アレイ状に配置されており、前記増幅型光電変換素子の
それぞれは該光電変換素子及び前記第2の増幅型光電変
換素子の該第2の方向も一方にそれぞれ隣接する2つの
増幅型光電変換素子の2つのトランジスタと前記ドレイ
ン領域を更に共有しており、該光電変換素子及び前記第
2の増幅型光電変換素子の該第2の方向の他方にそれぞ
れ隣接する2つの増幅型光電変換素子の2つのトランジ
スタと前記第1のゲート領域を更に共有している。
型光電変換素子は更に第2の方向にも配列された2次元
アレイ状に配置されており、前記増幅型光電変換素子の
それぞれは該光電変換素子及び前記第2の増幅型光電変
換素子の該第2の方向も一方にそれぞれ隣接する2つの
増幅型光電変換素子の2つのトランジスタと前記ドレイ
ン領域を更に共有しており、該光電変換素子及び前記第
2の増幅型光電変換素子の該第2の方向の他方にそれぞ
れ隣接する2つの増幅型光電変換素子の2つのトランジ
スタと前記第1のゲート領域を更に共有している。
【0035】好適な実施態様において、前記複数の増幅
型光電変換素子の前記トランジスタはMOS型FETで
ある。
型光電変換素子の前記トランジスタはMOS型FETで
ある。
【0036】好適な実施態様において、前記複数の増幅
型光電変換素子の前記トランジスタは接合ゲート型FE
Tである。
型光電変換素子の前記トランジスタは接合ゲート型FE
Tである。
【0037】好適な実施態様において、前記半導体基体
は第1の導電型を有し、前記第1のゲート領域は、該半
導体基体の一部と、該半導体基体の一部上に形成された
第1の絶縁膜と、該第1の絶縁膜上に設けられた第1の
ゲート電極とを有しており、前記トランジスタは、該第
1のゲート領域に隣接して該半導体基体の表面に設けら
れた、第2の導電型を有する第1の半導体層を含み、前
記ソース領域及び前記ドレイン領域は該第1の半導体層
の表面にそれぞれ形成されており、前記第2のゲート領
域は、該第1の半導体層の一部と、該第1の半導体層の
一部上に設けらた第2のゲート絶縁膜と、該第2のゲー
ト絶縁膜上に設けられた第2のゲート電極とを有する。
は第1の導電型を有し、前記第1のゲート領域は、該半
導体基体の一部と、該半導体基体の一部上に形成された
第1の絶縁膜と、該第1の絶縁膜上に設けられた第1の
ゲート電極とを有しており、前記トランジスタは、該第
1のゲート領域に隣接して該半導体基体の表面に設けら
れた、第2の導電型を有する第1の半導体層を含み、前
記ソース領域及び前記ドレイン領域は該第1の半導体層
の表面にそれぞれ形成されており、前記第2のゲート領
域は、該第1の半導体層の一部と、該第1の半導体層の
一部上に設けらた第2のゲート絶縁膜と、該第2のゲー
ト絶縁膜上に設けられた第2のゲート電極とを有する。
【0038】好適な実施態様において、前記半導体基体
は第1の導電型を有し、前記第1のゲート領域は、該半
導体基体の一部と、該半導体基体の一部上に形成された
第1の絶縁膜と、該第1の絶縁膜上に設けられた第1の
ゲート電極とを有しており、前記トランジスタは、該第
1のゲート領域に隣接して該半導体基体の表面に設けら
れた、第2の導電型を有する第1の半導体層と、該第1
の半導体層の表面にそれぞれ形成された前記ソース領域
及び前記ドレイン領域となる第2及び第3の半導体層と
を有し、前記第2のゲート領域は、該第1の半導体層の
一部と、該第1の半導体層の表面の一部に設けられた第
1導電型の第4の半導体層とを有する。
は第1の導電型を有し、前記第1のゲート領域は、該半
導体基体の一部と、該半導体基体の一部上に形成された
第1の絶縁膜と、該第1の絶縁膜上に設けられた第1の
ゲート電極とを有しており、前記トランジスタは、該第
1のゲート領域に隣接して該半導体基体の表面に設けら
れた、第2の導電型を有する第1の半導体層と、該第1
の半導体層の表面にそれぞれ形成された前記ソース領域
及び前記ドレイン領域となる第2及び第3の半導体層と
を有し、前記第2のゲート領域は、該第1の半導体層の
一部と、該第1の半導体層の表面の一部に設けられた第
1導電型の第4の半導体層とを有する。
【0039】好適な実施態様において、前記各増幅型光
電変換素子の前記トランジスタは、更に、前記第4半導
体層上に設けられた第3の絶縁膜と該第3の絶縁膜上に
設けられた第2のゲート電極とを有する。
電変換素子の前記トランジスタは、更に、前記第4半導
体層上に設けられた第3の絶縁膜と該第3の絶縁膜上に
設けられた第2のゲート電極とを有する。
【0040】好適な実施態様において、前記第2のゲー
ト電極は前記第2の半導体層に沿って設けられた第1の
副電極と前記第3の半導体層に沿って設けられた第2の
副電極とからなる。
ト電極は前記第2の半導体層に沿って設けられた第1の
副電極と前記第3の半導体層に沿って設けられた第2の
副電極とからなる。
【0041】好適な実施態様において、前記増幅型固体
撮像装置は、前記各増幅型光電変換素子の第1のゲート
電極がそれぞれ電気的に接続された第1のクロックライ
ンと、該増幅型光電変換素子の第2のゲート電極がそれ
ぞれ電気的に接続された第2のクロックラインと、該各
増幅型光電変換素子の前記第2半導体層がそれぞれ電気
的に接続された信号ラインとを更に有し、該各増幅型光
電変換素子の前記第3半導体層に所定の電位が供給され
ている。
撮像装置は、前記各増幅型光電変換素子の第1のゲート
電極がそれぞれ電気的に接続された第1のクロックライ
ンと、該増幅型光電変換素子の第2のゲート電極がそれ
ぞれ電気的に接続された第2のクロックラインと、該各
増幅型光電変換素子の前記第2半導体層がそれぞれ電気
的に接続された信号ラインとを更に有し、該各増幅型光
電変換素子の前記第3半導体層に所定の電位が供給され
ている。
【0042】好適な実施態様において、前記増幅型固体
撮像装置は、前記各増幅型光電変換素子の第1のゲート
電極がそれぞれ電気的に接続された第1のクロックライ
ンと、該各増幅型光電変換素子の前記第3半導体層がそ
れぞれ電気的に接続された第2のクロックラインと、該
各増幅型光電変換素子の前記第2半導体層がそれぞれ電
気的に接続された信号ラインとを更に有する。
撮像装置は、前記各増幅型光電変換素子の第1のゲート
電極がそれぞれ電気的に接続された第1のクロックライ
ンと、該各増幅型光電変換素子の前記第3半導体層がそ
れぞれ電気的に接続された第2のクロックラインと、該
各増幅型光電変換素子の前記第2半導体層がそれぞれ電
気的に接続された信号ラインとを更に有する。
【0043】好適な実施態様において、前記各増幅型光
電変換素子の前記第1のゲート領域は基部と基部から前
記第1の方向に延びる枝部とからなり、前記増幅型光電
変換素子の前記トランジスタの前記ソース領域及び前記
第2のゲート領域はそれぞれ前記第2の方向に隣接する
増幅型光電変換素子のソース領域及び第2のゲート領域
と該第1のゲート領域の該枝部によって分離されてい
る。
電変換素子の前記第1のゲート領域は基部と基部から前
記第1の方向に延びる枝部とからなり、前記増幅型光電
変換素子の前記トランジスタの前記ソース領域及び前記
第2のゲート領域はそれぞれ前記第2の方向に隣接する
増幅型光電変換素子のソース領域及び第2のゲート領域
と該第1のゲート領域の該枝部によって分離されてい
る。
【0044】好適な実施態様において、前記各増幅型光
電変換素子であって、前記第1のゲート領域の基部は前
記第2の方向に隣接する増幅型光電変換素子の2つのド
レイン領域に挟まれて設けられており、該各増幅型光電
変換素子の前記第2のゲート領域を画素として、前記第
1の方向及び該第2の方向に所定のピッチで配列された
2次元アレイにおいて、該第2の方向に配列された該第
2のゲート領域の配列周期に対して、該第1のゲート領
域の基部及び該ドレイン領域の配列周期が半周期ずれて
いる。
電変換素子であって、前記第1のゲート領域の基部は前
記第2の方向に隣接する増幅型光電変換素子の2つのド
レイン領域に挟まれて設けられており、該各増幅型光電
変換素子の前記第2のゲート領域を画素として、前記第
1の方向及び該第2の方向に所定のピッチで配列された
2次元アレイにおいて、該第2の方向に配列された該第
2のゲート領域の配列周期に対して、該第1のゲート領
域の基部及び該ドレイン領域の配列周期が半周期ずれて
いる。
【0045】好適な実施態様において、前記増幅型固体
撮像装置であって、前記第1のゲート領域の基部及び前
記ドレイン領域の前記第2の方向への配列周期は第1の
方向に隣接する該第1のゲート領域の基部及び該ドレイ
ン領域の前記第2の方向への配列周期に対し、一周期分
ずれている。
撮像装置であって、前記第1のゲート領域の基部及び前
記ドレイン領域の前記第2の方向への配列周期は第1の
方向に隣接する該第1のゲート領域の基部及び該ドレイ
ン領域の前記第2の方向への配列周期に対し、一周期分
ずれている。
【0046】好適な実施態様において、前記増幅型固体
撮像装置であって、各増幅型光電変換素子、前期第1の
ゲート電極、前記ドレイン領域、及び前記第2のゲート
電極は前記第2の方向に隣接する増幅型固体撮像素子の
それぞれと互いに電気的に接続されており、前記ソース
領域は第1の方向のそれぞれと互いに電気的に接続され
ている。
撮像装置であって、各増幅型光電変換素子、前期第1の
ゲート電極、前記ドレイン領域、及び前記第2のゲート
電極は前記第2の方向に隣接する増幅型固体撮像素子の
それぞれと互いに電気的に接続されており、前記ソース
領域は第1の方向のそれぞれと互いに電気的に接続され
ている。
【0047】また本発明の増幅型光電変換素子の製造方
法は、第1導電型を有する半導体基体の表面に、ゲート
絶縁膜を形成する工程と、レジストパターンをマスクと
して該ゲート絶縁膜上に第1のゲート電極を形成する工
程と、該第1のゲート電極及び該レジストパターンをマ
スクとして、該半導体基体に第2導電型を有する不純物
を注入し、該第1のゲート電極に対して自己整合的に該
半導体基体内に第1の半導体層を形成する工程と、該第
1の半導体層内にソース領域及びドレイン領域を形成
し、これによって、該第1の半導体層を含み、光電変換
素子として機能するトランジスタを形成する工程とを包
含しており、そのことにより上記目的が達成される。
法は、第1導電型を有する半導体基体の表面に、ゲート
絶縁膜を形成する工程と、レジストパターンをマスクと
して該ゲート絶縁膜上に第1のゲート電極を形成する工
程と、該第1のゲート電極及び該レジストパターンをマ
スクとして、該半導体基体に第2導電型を有する不純物
を注入し、該第1のゲート電極に対して自己整合的に該
半導体基体内に第1の半導体層を形成する工程と、該第
1の半導体層内にソース領域及びドレイン領域を形成
し、これによって、該第1の半導体層を含み、光電変換
素子として機能するトランジスタを形成する工程とを包
含しており、そのことにより上記目的が達成される。
【0048】
【作用】このような構造とすることにより、前記第2の
ゲート領域の埋め込みチャネル中で少数キャリアとなる
電荷に対し、該埋め込みチャネル中程のポテンシャルの
山と前記第1のゲート領域とがバリアを形成することに
より、光電変換により発生した電荷を光電変換領域の表
面近傍に閉じ込めて蓄積し、この電荷により前記第2の
ゲート領域の埋め込みチャネルの特性が変化する量とし
てセンサ出力を得た後、前記第1のゲート領域のバリア
を低くすることにより該信号電荷を基板側へ排出するこ
とにより、低電圧でのリセット動作が可能となる。
ゲート領域の埋め込みチャネル中で少数キャリアとなる
電荷に対し、該埋め込みチャネル中程のポテンシャルの
山と前記第1のゲート領域とがバリアを形成することに
より、光電変換により発生した電荷を光電変換領域の表
面近傍に閉じ込めて蓄積し、この電荷により前記第2の
ゲート領域の埋め込みチャネルの特性が変化する量とし
てセンサ出力を得た後、前記第1のゲート領域のバリア
を低くすることにより該信号電荷を基板側へ排出するこ
とにより、低電圧でのリセット動作が可能となる。
【0049】また、信号蓄積期間中においても前記第1
のゲート領域のバリアを適当に設定することにより、光
電変換領域の表面近傍の過剰な信号電荷を基板へ排出す
る、、ブルーミング抑圧機能を持たせることができる。
のゲート領域のバリアを適当に設定することにより、光
電変換領域の表面近傍の過剰な信号電荷を基板へ排出す
る、、ブルーミング抑圧機能を持たせることができる。
【0050】更に、前記半導体表面近傍の電位を基板電
位より低い適当な値に設定すれば、リセット動作後、前
記第1のゲート領域のバリアを無くすることにより、基
板から半導体表面領域へ一定の電荷(オフセット電荷)
を注入することができる。これにより、暗時にも表面を
空乏化させずにでき、暗電流を抑圧できる。また、FP
Nの主要成分である画素毎のゲインのバラツキは一般に
低信号量で大きいが、オフセット電荷の追加により緩和
され、FPN改善効果も持たすことができる。
位より低い適当な値に設定すれば、リセット動作後、前
記第1のゲート領域のバリアを無くすることにより、基
板から半導体表面領域へ一定の電荷(オフセット電荷)
を注入することができる。これにより、暗時にも表面を
空乏化させずにでき、暗電流を抑圧できる。また、FP
Nの主要成分である画素毎のゲインのバラツキは一般に
低信号量で大きいが、オフセット電荷の追加により緩和
され、FPN改善効果も持たすことができる。
【0051】また、本発明の増幅型固体撮像素子を一次
元または二次元のアレイ状に配置し、増幅型固体撮像装
置を形成する場合、ソース、ドレイン、及び第1のゲー
ト領域を隣接する素子間で共有することにより、光電変
換に寄与しない部分の面積の装置全体に占める割合を小
さくすることができる。これらのソース、ドレイン、及
び第1のゲート領域を六角形のユニットを基本とする形
状で構成することによって、配線用のコンタクトが容易
で確実なコンタクトホールをこれらの領域に設けること
ができる。
元または二次元のアレイ状に配置し、増幅型固体撮像装
置を形成する場合、ソース、ドレイン、及び第1のゲー
ト領域を隣接する素子間で共有することにより、光電変
換に寄与しない部分の面積の装置全体に占める割合を小
さくすることができる。これらのソース、ドレイン、及
び第1のゲート領域を六角形のユニットを基本とする形
状で構成することによって、配線用のコンタクトが容易
で確実なコンタクトホールをこれらの領域に設けること
ができる。
【0052】垂直方向に隣接する増幅型固体撮像素子間
でソース領域を共有することにより、垂直方向の開口率
が改善される。また、水平方向に第1のゲート領域とド
レイン領域とを交互に配置し、それぞれを4つの増幅型
固体撮像素子間で共有すると共に、各素子間を水平方向
に分離するためにのみ機能する狭い幅の領域を第1のゲ
ート領域から引き延ばすことにより、水平方向の開口率
が改善される。
でソース領域を共有することにより、垂直方向の開口率
が改善される。また、水平方向に第1のゲート領域とド
レイン領域とを交互に配置し、それぞれを4つの増幅型
固体撮像素子間で共有すると共に、各素子間を水平方向
に分離するためにのみ機能する狭い幅の領域を第1のゲ
ート領域から引き延ばすことにより、水平方向の開口率
が改善される。
【0053】
【実施例】以下、図面を用いて本発明を説明する。
【0054】図1は、光電変換領域のトランジスタがM
OS型FETである場合の本発明による一実施例であ
り、1画素分の断面構成を示す。p型半導体基板21上
に絶縁膜27を介して第2のゲート電極22及び第1の
ゲート電極23を形成する。第2のゲート電極22の下
方の半導体基板21の表面側にn層24を形成し、前記
第2のゲート電極22をゲートとするMOS型FETの
ソース領域25及びトレイン領域26となるn+拡散層
を形成する。各画素毎のソース領域25は図1に示すソ
ース端子(Vs(j))28に共通に接続される。ま
た、各画素毎のドレイン領域26は図1に示すドレイン
端子(VD)29に共通に接続される。
OS型FETである場合の本発明による一実施例であ
り、1画素分の断面構成を示す。p型半導体基板21上
に絶縁膜27を介して第2のゲート電極22及び第1の
ゲート電極23を形成する。第2のゲート電極22の下
方の半導体基板21の表面側にn層24を形成し、前記
第2のゲート電極22をゲートとするMOS型FETの
ソース領域25及びトレイン領域26となるn+拡散層
を形成する。各画素毎のソース領域25は図1に示すソ
ース端子(Vs(j))28に共通に接続される。ま
た、各画素毎のドレイン領域26は図1に示すドレイン
端子(VD)29に共通に接続される。
【0055】第2のゲート電極22を貫いて入射した光
hνは、光電変換により電子−正孔対を発生するが、電
子はドレイン領域26へ流出する。正孔はn層24中程
に形成されるバリア及び第1のゲート電極23下のバリ
アにより閉じ込められ、n層24の半導体/絶縁膜界面
に蓄積し信号電荷となる。
hνは、光電変換により電子−正孔対を発生するが、電
子はドレイン領域26へ流出する。正孔はn層24中程
に形成されるバリア及び第1のゲート電極23下のバリ
アにより閉じ込められ、n層24の半導体/絶縁膜界面
に蓄積し信号電荷となる。
【0056】該信号電荷量に応じてn層24のポテンシ
ャルが変化する量を、ソース領域25における電位変化
として読み出し、出力信号とする。信号電荷の排出は、
第1のゲート電極23下のポテンシャルバリアを引き下
げてやれば、図1の点線に示す経路によりp基板21へ
流れることにより、容易に達成される。
ャルが変化する量を、ソース領域25における電位変化
として読み出し、出力信号とする。信号電荷の排出は、
第1のゲート電極23下のポテンシャルバリアを引き下
げてやれば、図1の点線に示す経路によりp基板21へ
流れることにより、容易に達成される。
【0057】図2は前記図1での動作をより詳細に示し
たものである。ここで図2(a)〜(d)は、共通に、
右側は図1のA−A部、即ち第2のゲート電極22下の
深さ方向ポテンシャル分布を、左側は図1のB−B部、
即ち第1のゲート電極23下の深さ方向ポテンシャル分
布を、それぞれ表している。まず、信号電荷蓄積時を図
2(a)に示す。第2のゲート電極22に低めの電圧V
A(L)を印加し、第1のゲート電極23に、電圧V
A(L)より高くかつ後述する電圧VA(H)より低い中
程の電圧VB(M)を印加する。第1のゲート電極23
下には正孔に対して一定値(半導体がシリコンの場合
は、ほぼ0.5V:以下では、半導体がシリコンの場合
に限定して議論する)以上のポテンシャルバリア△φB
が形成され、p基板21からn層24表面への正孔の流
入を防止する。n層24表面には光電変換により発生し
た正孔が信号電荷として蓄積され、ポテンシャル分布を
図2(a)のライン(1)からライン(2)へ引き上げる。n
層24の表面ポテンシャルと第1の電極23下の表面ポ
テンシャルとの差△φABが大きい(△φAB>0.5V)
間は信号電荷はn層24表面に留まるが、限界値(≒
0.5V)を越えると、第1のゲート電極23下のポテ
ンシャルバリアを越えて基板21へ流出する(図2
(a)のライン(3)参照)。
たものである。ここで図2(a)〜(d)は、共通に、
右側は図1のA−A部、即ち第2のゲート電極22下の
深さ方向ポテンシャル分布を、左側は図1のB−B部、
即ち第1のゲート電極23下の深さ方向ポテンシャル分
布を、それぞれ表している。まず、信号電荷蓄積時を図
2(a)に示す。第2のゲート電極22に低めの電圧V
A(L)を印加し、第1のゲート電極23に、電圧V
A(L)より高くかつ後述する電圧VA(H)より低い中
程の電圧VB(M)を印加する。第1のゲート電極23
下には正孔に対して一定値(半導体がシリコンの場合
は、ほぼ0.5V:以下では、半導体がシリコンの場合
に限定して議論する)以上のポテンシャルバリア△φB
が形成され、p基板21からn層24表面への正孔の流
入を防止する。n層24表面には光電変換により発生し
た正孔が信号電荷として蓄積され、ポテンシャル分布を
図2(a)のライン(1)からライン(2)へ引き上げる。n
層24の表面ポテンシャルと第1の電極23下の表面ポ
テンシャルとの差△φABが大きい(△φAB>0.5V)
間は信号電荷はn層24表面に留まるが、限界値(≒
0.5V)を越えると、第1のゲート電極23下のポテ
ンシャルバリアを越えて基板21へ流出する(図2
(a)のライン(3)参照)。
【0058】これにより、n層24の表面に蓄積される
過剰電荷をオーバーフローでき、ブルーミング抑圧が可
能となる。なお、前記(2)の時のn層24のポテンシャ
ル深さを△φA(Sto)とする。
過剰電荷をオーバーフローでき、ブルーミング抑圧が可
能となる。なお、前記(2)の時のn層24のポテンシャ
ル深さを△φA(Sto)とする。
【0059】次に信号読みだし時を図2(b)に示す。
第2のゲート電極22に高めの電圧VA(H)を印加す
ることにより、第1のゲート電極23下のポテンシャル
分布は更に引き上げられ、信号がゼロの時には図2
(b)のライン(4)、信号蓄積時にはライン(5)となる。
またライン(4)の場合のn層24のポテンシャル深さを
△φA(Det)とする。VA(H)の値は、△φA(Det)>
△φA(Sto)となるように選定される。一方、第1
のゲート電極23には高めの電圧VB(H)が印加され
ることにより、第1のゲート電極23下には信号蓄積時
(図2(b)のライン(5))のn層24の表面ポテンシ
ャルに比べ△φAB(>0.5V)のポテンシャルバリア
が形成され、n層24表面からp基板21への正孔の流
入を防止する。図1に示したソース端子VSが複数画素
のソース領域25に共通接続されていても、特定のゲー
トに電圧VA(H)が印加されて、かつ前記各ポテンシ
ャル深さに関して、
第2のゲート電極22に高めの電圧VA(H)を印加す
ることにより、第1のゲート電極23下のポテンシャル
分布は更に引き上げられ、信号がゼロの時には図2
(b)のライン(4)、信号蓄積時にはライン(5)となる。
またライン(4)の場合のn層24のポテンシャル深さを
△φA(Det)とする。VA(H)の値は、△φA(Det)>
△φA(Sto)となるように選定される。一方、第1
のゲート電極23には高めの電圧VB(H)が印加され
ることにより、第1のゲート電極23下には信号蓄積時
(図2(b)のライン(5))のn層24の表面ポテンシ
ャルに比べ△φAB(>0.5V)のポテンシャルバリア
が形成され、n層24表面からp基板21への正孔の流
入を防止する。図1に示したソース端子VSが複数画素
のソース領域25に共通接続されていても、特定のゲー
トに電圧VA(H)が印加されて、かつ前記各ポテンシ
ャル深さに関して、
【0060】
【数3】△φA(Det)>△φA(Sto) なる関係が成立する限り、検出されるソース電位は電圧
VA(H)がゲートに印加されたソース端子Vsの値と
なる。
VA(H)がゲートに印加されたソース端子Vsの値と
なる。
【0061】信号電荷を排出するリセット動作時を図2
(c)に示す。第2のゲート電極22には高めの電圧、
例えば前記信号読み出し時と同じ電圧VA(H)を印加
する。第1のゲート電極23には中程の電圧、例えば前
記信号蓄積時と同じVB(M)を印加する。このとき第
1のゲート電極23下のポテンシャルは、信号ゼロ時
(図2(c)のライン(4'))のn層24表面ポテンシャ
ルより十分低い値(−△φAB)となる。このためn層2
4表面の信号電荷(正孔)は総て、第1のゲート電極2
3下を通り、p基板21へ流れる。即ち、リセット動作
が達成される。
(c)に示す。第2のゲート電極22には高めの電圧、
例えば前記信号読み出し時と同じ電圧VA(H)を印加
する。第1のゲート電極23には中程の電圧、例えば前
記信号蓄積時と同じVB(M)を印加する。このとき第
1のゲート電極23下のポテンシャルは、信号ゼロ時
(図2(c)のライン(4'))のn層24表面ポテンシャ
ルより十分低い値(−△φAB)となる。このためn層2
4表面の信号電荷(正孔)は総て、第1のゲート電極2
3下を通り、p基板21へ流れる。即ち、リセット動作
が達成される。
【0062】これにより一度画像情報がクリアされ、次
の画像情報の蓄積動作へ移ることが可能となる。更に、
上記リセット動作を光積分期間の中程で行えば、それま
での画像情報がクリアされるため、それ以降の情報のみ
が蓄積する、いわゆるシャッタ動作をすることができ
る。
の画像情報の蓄積動作へ移ることが可能となる。更に、
上記リセット動作を光積分期間の中程で行えば、それま
での画像情報がクリアされるため、それ以降の情報のみ
が蓄積する、いわゆるシャッタ動作をすることができ
る。
【0063】図2(d)はオフセット電荷注入動作を示
したものである。第2のゲート電極22に信号蓄積時の
電圧VA(L)よりやや高い電圧VA(M)を印加し、信
号電荷がゼロの時のn層24の表面ポテンシャルが基板
21のポテンシャルVSUBよりポテンシャル深さ△φIN
だけ低くなるようにする。一方、第1のゲート電極23
にはフラットバンド電圧以下の電圧VB(L)を印加
し、バリア△φBを消失させる。この結果、n層24の
表面ポテンシャルが基板21のポテンシャルと一致する
までp基板21からn層24の表面へ正孔が流入する。
即ち、オフセット電荷Q0が注入されることになる。
したものである。第2のゲート電極22に信号蓄積時の
電圧VA(L)よりやや高い電圧VA(M)を印加し、信
号電荷がゼロの時のn層24の表面ポテンシャルが基板
21のポテンシャルVSUBよりポテンシャル深さ△φIN
だけ低くなるようにする。一方、第1のゲート電極23
にはフラットバンド電圧以下の電圧VB(L)を印加
し、バリア△φBを消失させる。この結果、n層24の
表面ポテンシャルが基板21のポテンシャルと一致する
までp基板21からn層24の表面へ正孔が流入する。
即ち、オフセット電荷Q0が注入されることになる。
【0064】この状態(図2(d)のライン(1'))を暗
状態とした後、信号蓄積動作に移る。即ち第1のゲート
電極23電圧を中程の値、例えば電圧VB’(M)に設
定し、第1のゲート電極23下にバリア△φB’を形成
する。第2のゲート電極22下には光電変換により発生
した正孔による信号電荷Qが電荷Q0に加算されてお
り、電荷Q0+Qだけ蓄積した状態(ライン(2'))とな
る。これを明状態とすれば、このときのn層24の表面
ポテンシャルと第1の電極23下の表面ポテンシャルと
の差△φAB’が、例として、
状態とした後、信号蓄積動作に移る。即ち第1のゲート
電極23電圧を中程の値、例えば電圧VB’(M)に設
定し、第1のゲート電極23下にバリア△φB’を形成
する。第2のゲート電極22下には光電変換により発生
した正孔による信号電荷Qが電荷Q0に加算されてお
り、電荷Q0+Qだけ蓄積した状態(ライン(2'))とな
る。これを明状態とすれば、このときのn層24の表面
ポテンシャルと第1の電極23下の表面ポテンシャルと
の差△φAB’が、例として、
【0065】
【数4】△φAB’>0.5V 程度に大きい間は信号電荷は表面に留まるが、限界値
(≒0.5V)を越えると、第1のゲート電極23下の
ポテンシャルバリアを越えて基板21へ流出する。これ
により過剰電荷をオーバーフローでき、ブルーミング抑
圧が可能となる。
(≒0.5V)を越えると、第1のゲート電極23下の
ポテンシャルバリアを越えて基板21へ流出する。これ
により過剰電荷をオーバーフローでき、ブルーミング抑
圧が可能となる。
【0066】信号の読み出しは、前記信号読み出し動作
と同様である。但し、信号電荷量が電荷Q0から電荷Q0
+Qへ変化するから、その差として読み出す必要があ
る。ここで述べたオフセット電荷注入モードでは、n層
24表面が常に信号電荷により覆われるため空乏化する
ことがなく、暗電流を抑えることができる。また、信号
電荷に対するn層24のチャネルポテンシャルの変化
は、1次元的には比例するが、実際には2次元効果によ
り必ずしも比例しない。これが画素毎にバラツキ易く、
固定パターンノイズ(FPN)の主要因となる。しか
し、上記2次元効果は小さい信号量の場合に顕著であ
る。従ってオフセット電荷を注入することによりこの2
次元効果を抑圧でき、FPNを大幅に低減できる効果を
もたらす。
と同様である。但し、信号電荷量が電荷Q0から電荷Q0
+Qへ変化するから、その差として読み出す必要があ
る。ここで述べたオフセット電荷注入モードでは、n層
24表面が常に信号電荷により覆われるため空乏化する
ことがなく、暗電流を抑えることができる。また、信号
電荷に対するn層24のチャネルポテンシャルの変化
は、1次元的には比例するが、実際には2次元効果によ
り必ずしも比例しない。これが画素毎にバラツキ易く、
固定パターンノイズ(FPN)の主要因となる。しか
し、上記2次元効果は小さい信号量の場合に顕著であ
る。従ってオフセット電荷を注入することによりこの2
次元効果を抑圧でき、FPNを大幅に低減できる効果を
もたらす。
【0067】本発明により、FPNを大幅に低減できる
作用は、更に詳細には、以下のように説明される。
作用は、更に詳細には、以下のように説明される。
【0068】FPNには、(A)オフセットレベルのば
らつきと、(B)ゲインのばらつきとの2種類がある。
このうち(A)タイプFPNは、前記FGA型の増幅型
光電変換素子を用いることによって、明時の出力と暗時
の術力との差を取ることにより除去可能される。一方、
(B)タイプFPNは一般にきわめて除去困難である。
しかしながら、増幅型光電変換素子のゲイン(出力信号
/信号電荷量)は、低信号レベル時にはバラツキ易い
が、中程度以上の信号レベル時にはバラツキが小さくな
り、前記(B)タイプのFPNは抑制される。従って、
適当なオフセット電荷(Qoffset)をn層24へ注入し
てやれば、注入時を暗時として、明時との差を取ること
により(A)タイプFPN、及び(B)タイプFPNを
共に除去することができる。
らつきと、(B)ゲインのばらつきとの2種類がある。
このうち(A)タイプFPNは、前記FGA型の増幅型
光電変換素子を用いることによって、明時の出力と暗時
の術力との差を取ることにより除去可能される。一方、
(B)タイプFPNは一般にきわめて除去困難である。
しかしながら、増幅型光電変換素子のゲイン(出力信号
/信号電荷量)は、低信号レベル時にはバラツキ易い
が、中程度以上の信号レベル時にはバラツキが小さくな
り、前記(B)タイプのFPNは抑制される。従って、
適当なオフセット電荷(Qoffset)をn層24へ注入し
てやれば、注入時を暗時として、明時との差を取ること
により(A)タイプFPN、及び(B)タイプFPNを
共に除去することができる。
【0069】次に図2の動作を定量的に議論する。一例
として下記条件2を考える。但し、用いられる半導体は
Siとする(これは前記従来例での条件1と同じであ
る)。 (条件2) 基板濃度:NP=1.0×1015cm-3 N層濃度:NN=3.0×1015cm-3 N層厚 :dN=1.5μm 酸化膜厚:d0=80nm なお信号電荷密度をNsig(cm-2)とする。
として下記条件2を考える。但し、用いられる半導体は
Siとする(これは前記従来例での条件1と同じであ
る)。 (条件2) 基板濃度:NP=1.0×1015cm-3 N層濃度:NN=3.0×1015cm-3 N層厚 :dN=1.5μm 酸化膜厚:d0=80nm なお信号電荷密度をNsig(cm-2)とする。
【0070】この時、イントリンシック・ポテンシャル
φiの分布を考え、基板21の中性領域のポテンシャル
φi(b)=0.0Vとし、第2のゲート電極22下の
深さ方向に、n層24表面ポテンシャルをφi1(s),
n層24のポテンシャルの底をφi1(m)とする。また
第2のゲート電極23下の半導体表面のポテンシャルを
φi2(s)とする。なおフラットバンド電圧=−0.8
5Vとする。このとき、各動作状態毎に上記各ポテンシ
ャルφi1(m),φi1(s)及び電圧VAの値を計算す
る。
φiの分布を考え、基板21の中性領域のポテンシャル
φi(b)=0.0Vとし、第2のゲート電極22下の
深さ方向に、n層24表面ポテンシャルをφi1(s),
n層24のポテンシャルの底をφi1(m)とする。また
第2のゲート電極23下の半導体表面のポテンシャルを
φi2(s)とする。なおフラットバンド電圧=−0.8
5Vとする。このとき、各動作状態毎に上記各ポテンシ
ャルφi1(m),φi1(s)及び電圧VAの値を計算す
る。
【0071】[信号電荷蓄積時]VA(L)=−3.0
V,VB(M)=1.0Vとすると、Nsig=0の時、φ
i1(m)=1.72V,φi1(s)=−0.93V,φ
i2(s)=1.34V Nsig=5×1011の時、φi1(m)=2.89V,φ
i1(s)=O.83V ここで、前記各φi1(m),φi1(s),φi2(s)の
値は、以下のようにして求められた。
V,VB(M)=1.0Vとすると、Nsig=0の時、φ
i1(m)=1.72V,φi1(s)=−0.93V,φ
i2(s)=1.34V Nsig=5×1011の時、φi1(m)=2.89V,φ
i1(s)=O.83V ここで、前記各φi1(m),φi1(s),φi2(s)の
値は、以下のようにして求められた。
【0072】深さ方向(x)の電場強度(E(x))分
布は図3のようになる。従って、ポテンシャルの定義式
布は図3のようになる。従って、ポテンシャルの定義式
【0073】
【数5】φi=∫E(x)dx より、各ポテンシャルφi1(m),φi1(s)及び電圧
VAは以下のように求めることができる。
VAは以下のように求めることができる。
【0074】
【数6】
【0075】
【数7】
【0076】
【数8】
【0077】ここで、ある信号電荷密度Nsigに対し、
決められた電圧VAとなるδを求め、そのδからポテン
シャルφi1(m),φi1(S)を得ることができる。
決められた電圧VAとなるδを求め、そのδからポテン
シャルφi1(m),φi1(S)を得ることができる。
【0078】即ち、図2(a)に示した各ポテンシャル
深さ△φB,△φABの値は、△φB=1.34V、Nsig
=5×1011で△φAB=0.51Vとなることから、信
号電荷量が約5×1011cm-2まではn層24の表面に
蓄積され、それ以上の信号電荷量となるとオーバーフロ
ーする。
深さ△φB,△φABの値は、△φB=1.34V、Nsig
=5×1011で△φAB=0.51Vとなることから、信
号電荷量が約5×1011cm-2まではn層24の表面に
蓄積され、それ以上の信号電荷量となるとオーバーフロ
ーする。
【0079】[信号読み出し時]VA(H)=0.0
V,VB(H)=5.0Vとすると、Nsig=0の時、φ
i1(m)=3.62V,φi1(s)=1.85V,φi2
(s)=4.89V Nsig=5×1011の時、φi1(m)=4.99V,φ
i1(s)=3.63V ここでドレイン電圧VD=5.0Vとすると、ドレイン
領域26は十分高濃度の為、縮退(degenerate)してい
る。従って、Fermi LevelはIntrinsic Levelから−0.
56vシフトしている。このため、ポテンシャルφiD
=VD+0.56Vである。従って、φi1(m)換算で
はポテンシャルφiD=5.56Vとなるから、Nsig=
0〜5×1011の間では、φi1(m)より十分大きく、
ポテンシャル検出が十分に可能である。また、図2
(a)及び(b)に示したポテンシャル深さ△φA(De
t)と△φA(Sto)との差は、
V,VB(H)=5.0Vとすると、Nsig=0の時、φ
i1(m)=3.62V,φi1(s)=1.85V,φi2
(s)=4.89V Nsig=5×1011の時、φi1(m)=4.99V,φ
i1(s)=3.63V ここでドレイン電圧VD=5.0Vとすると、ドレイン
領域26は十分高濃度の為、縮退(degenerate)してい
る。従って、Fermi LevelはIntrinsic Levelから−0.
56vシフトしている。このため、ポテンシャルφiD
=VD+0.56Vである。従って、φi1(m)換算で
はポテンシャルφiD=5.56Vとなるから、Nsig=
0〜5×1011の間では、φi1(m)より十分大きく、
ポテンシャル検出が十分に可能である。また、図2
(a)及び(b)に示したポテンシャル深さ△φA(De
t)と△φA(Sto)との差は、
【0080】
【数9】△φA(Det)−△φA(Sto)=0.73V となり、非読み出し画素と読み出し画素との電圧マージ
ンは十分確保される。検出信号電圧は、ポテンシャルφ
i1(m)の信号電荷量による変化△φi1(m)として検
出され、Nsig=5×1011で△φi1(m)=1.37
Vが得られる。
ンは十分確保される。検出信号電圧は、ポテンシャルφ
i1(m)の信号電荷量による変化△φi1(m)として検
出され、Nsig=5×1011で△φi1(m)=1.37
Vが得られる。
【0081】[リセット動作時]VA(H)=0.0
V,VB(M)=1.0VとするとNsig=0の時、φi1
(m)=3.62V,φi1(s)=1.85V,φ
i2(s)=1.34V 信号電荷密度Nsig=5×1011の時、ポテンシャルφ
i1(m)=4.99V,φi1(s)=3.63Vであ
る。即ち、Nsig=0〜5×1011で、
V,VB(M)=1.0VとするとNsig=0の時、φi1
(m)=3.62V,φi1(s)=1.85V,φ
i2(s)=1.34V 信号電荷密度Nsig=5×1011の時、ポテンシャルφ
i1(m)=4.99V,φi1(s)=3.63Vであ
る。即ち、Nsig=0〜5×1011で、
【0082】
【数10】φi1(s)>φi2(s) となり、総ての信号電荷が第1のゲート電極22下の半
導体(n層24)表面から第2のゲート電極23下を通
り、基板21側へ流出する。
導体(n層24)表面から第2のゲート電極23下を通
り、基板21側へ流出する。
【0083】[オフセット電荷注入時]VA(M)=−
2.5V,VB(L)=−1.0Vとすると、Nsig(of
s)=1.33×1011の時、φi1(m)=2.32V,
φi1(s)=0.00V,φi2(s)=0.00V 即ち、電荷(正孔)が基板21側から第1のゲート電極
23下を通り、第2のゲート電極22下のn層24であ
る半導体の表面へ流入し、信号電荷密度Nsig(of
s)=1.33×1011まで蓄積する。従って、この動
作の後、本実施例の増幅型光電変換素子の動作モードを
前記[信号電荷蓄積時]のモードへ移せば、信号電荷に
信号電荷密度Nsig(ofs)分だけ上積みされた電荷
量が第2のゲート電極22下のn層24である半導体の
表面に蓄積する。信号読み出しは、前記オフセット電荷
注入直後と光信号蓄積動作後とで、増幅型光電変換素子
の動作モードを前記[信号読み出し時]モードへそれぞ
れ移し、例として、信号読み出し時の出力レベルをクラ
ンプし、リセット後、電荷注入直後のレベルでサンプル
ホールドするなど、周知の方法で両者の差分を取ること
により、信号が検出される。
2.5V,VB(L)=−1.0Vとすると、Nsig(of
s)=1.33×1011の時、φi1(m)=2.32V,
φi1(s)=0.00V,φi2(s)=0.00V 即ち、電荷(正孔)が基板21側から第1のゲート電極
23下を通り、第2のゲート電極22下のn層24であ
る半導体の表面へ流入し、信号電荷密度Nsig(of
s)=1.33×1011まで蓄積する。従って、この動
作の後、本実施例の増幅型光電変換素子の動作モードを
前記[信号電荷蓄積時]のモードへ移せば、信号電荷に
信号電荷密度Nsig(ofs)分だけ上積みされた電荷
量が第2のゲート電極22下のn層24である半導体の
表面に蓄積する。信号読み出しは、前記オフセット電荷
注入直後と光信号蓄積動作後とで、増幅型光電変換素子
の動作モードを前記[信号読み出し時]モードへそれぞ
れ移し、例として、信号読み出し時の出力レベルをクラ
ンプし、リセット後、電荷注入直後のレベルでサンプル
ホールドするなど、周知の方法で両者の差分を取ること
により、信号が検出される。
【0084】上記各動作モードでのポテンシャル関係を
図に示すと図4のようになる。ここで同図(a)は表面
ポテンシャルφi(s)の信号電荷量による変化を示
し、同図(b)は埋め込みチャネルポテンシャルφ
i(m)の信号電荷量による変化を、それぞれ表してい
る。なお、この場合の最大信号電荷密度は5×1011cm
-2となるが、例えば画素サイズが5μm角(25μm2)
程度と小さく、第2のゲート電極22の面積が10μm2
程度とした場合でも、画素当たり信号量は正孔数で5
0,000個と十分な値となる。
図に示すと図4のようになる。ここで同図(a)は表面
ポテンシャルφi(s)の信号電荷量による変化を示
し、同図(b)は埋め込みチャネルポテンシャルφ
i(m)の信号電荷量による変化を、それぞれ表してい
る。なお、この場合の最大信号電荷密度は5×1011cm
-2となるが、例えば画素サイズが5μm角(25μm2)
程度と小さく、第2のゲート電極22の面積が10μm2
程度とした場合でも、画素当たり信号量は正孔数で5
0,000個と十分な値となる。
【0085】以上、定量的に議論したように、本発明で
は十分な信号量を維持したまま、リセット動作に高い電
圧を必要とすることがない。本例では−3〜+5Vの電
源により全ての動作が可能である。なお、不純物の濃
度、各シリコン層の厚さ、等の条件を変更すれば、駆動
電圧の変更も容易である。
は十分な信号量を維持したまま、リセット動作に高い電
圧を必要とすることがない。本例では−3〜+5Vの電
源により全ての動作が可能である。なお、不純物の濃
度、各シリコン層の厚さ、等の条件を変更すれば、駆動
電圧の変更も容易である。
【0086】図5は図1に示した増幅型光電変換素子で
ある画素を用いて増幅型固体撮像装置(以下、固体撮像
装置)である2次元イメージセンサを構成する場合の例
を示したものである。ここで図5(a)は固体撮像装置
の平面図、同図(b)は図5(a)の切断面線C−Cか
ら見た断面図を示す。第1のゲート電極22を含む第1
のゲート領域32は水平方向(図5(a)の左右方向)
に共通に、VA(i),VA(i+1)、・・・で標記さ
れるクロックライン30に接続される。第1のゲート電
極23を含む第2のゲート領域33も水平方向に共通
に、VB(i),VB(i+1)、・・・で標記されるク
ロックライン31に接続される。なお、第1のゲート電
極23は第2のゲート電極22によって部分的に被覆さ
れた形状に形成される。
ある画素を用いて増幅型固体撮像装置(以下、固体撮像
装置)である2次元イメージセンサを構成する場合の例
を示したものである。ここで図5(a)は固体撮像装置
の平面図、同図(b)は図5(a)の切断面線C−Cか
ら見た断面図を示す。第1のゲート電極22を含む第1
のゲート領域32は水平方向(図5(a)の左右方向)
に共通に、VA(i),VA(i+1)、・・・で標記さ
れるクロックライン30に接続される。第1のゲート電
極23を含む第2のゲート領域33も水平方向に共通
に、VB(i),VB(i+1)、・・・で標記されるク
ロックライン31に接続される。なお、第1のゲート電
極23は第2のゲート電極22によって部分的に被覆さ
れた形状に形成される。
【0087】ソース領域25は各画素毎に、n層24の
前記第1のゲート領域32の中程に形成され、垂直方向
(図5(a)の上下方向)に共通に,VS(j),V
S(j+1)等と標記した信号ライン28に接続され
る。ドレイン領域26は、各画素周辺にハッチングで示
すように形成され、前記周辺部から前記ドレイン端子2
9を介して電圧VDが与えられる。また、また上記各画
素は、図5(b)に示すようにp基板21上に形成さ
れ、更に前記第2のゲート領域33下を除き、n層24
が形成される。
前記第1のゲート領域32の中程に形成され、垂直方向
(図5(a)の上下方向)に共通に,VS(j),V
S(j+1)等と標記した信号ライン28に接続され
る。ドレイン領域26は、各画素周辺にハッチングで示
すように形成され、前記周辺部から前記ドレイン端子2
9を介して電圧VDが与えられる。また、また上記各画
素は、図5(b)に示すようにp基板21上に形成さ
れ、更に前記第2のゲート領域33下を除き、n層24
が形成される。
【0088】以上の構成より明らかなように、画素分離
領域はドレイン領域26と、前記第1のゲート電極23
の下の領域を含む第1のゲート領域33とにより形成さ
れる。また信号ライン28によって、各画素でソース領
域25を囲む第2のゲート領域32のポテンシャル変化
がソース電位の変化として導出される。このような構成
とすることにより、簡単な構成で図1に示した増幅型光
電変換素子を用いた増幅型固体撮像素子である2次元イ
メージセンサが容易に形成可能となる。
領域はドレイン領域26と、前記第1のゲート電極23
の下の領域を含む第1のゲート領域33とにより形成さ
れる。また信号ライン28によって、各画素でソース領
域25を囲む第2のゲート領域32のポテンシャル変化
がソース電位の変化として導出される。このような構成
とすることにより、簡単な構成で図1に示した増幅型光
電変換素子を用いた増幅型固体撮像素子である2次元イ
メージセンサが容易に形成可能となる。
【0089】図6は図1に示した画素を用いて2次元イ
メージセンサを構成する場合の別の例を示したものであ
る。ここで図6(a)は平面図,図6(b)は図6
(a)の切断面線D−Dから見た断面図を示す。本実施
例の増幅型固体撮像装置は、図5を参照して説明された
増幅型固体撮像装置と類似し、対応する部分には、同一
の参照符号を付す。本実施例の固体撮像装置において、
第2のゲート領域32は水平方向に共通に、V
A(i),VA(i+1)等と標記したクロックライン3
0に接続される。第1のゲート領域33も水平方向に共
通に、VB(i),VB(i+1)等と標記したクロック
ライン31に接続される。なお、第1のゲート電極23
は第2のゲート電極22の下側に形成され、水平方向の
画素分離も兼ねている。
メージセンサを構成する場合の別の例を示したものであ
る。ここで図6(a)は平面図,図6(b)は図6
(a)の切断面線D−Dから見た断面図を示す。本実施
例の増幅型固体撮像装置は、図5を参照して説明された
増幅型固体撮像装置と類似し、対応する部分には、同一
の参照符号を付す。本実施例の固体撮像装置において、
第2のゲート領域32は水平方向に共通に、V
A(i),VA(i+1)等と標記したクロックライン3
0に接続される。第1のゲート領域33も水平方向に共
通に、VB(i),VB(i+1)等と標記したクロック
ライン31に接続される。なお、第1のゲート電極23
は第2のゲート電極22の下側に形成され、水平方向の
画素分離も兼ねている。
【0090】ドレイン領域26は、各水平画素列の間の
ハッチングで示すように、上下方向画素分離をかねて形
成され、周辺部より電圧VDが与えられる。ソース領域
25は各画素で、ドレイン領域26に対し第2のゲート
領域32を挟んで対向する位置に形成され、通常のMO
SFETと同様の形態とされる。また上記ソース領域2
5は垂直方向に共通にVS(j),VS(j+1)等と標
記した信号ライン28に接続される。信号ライン28に
は、各画素でソース領域25とドレイン領域26により
2方向から挟まれた第2のゲート領域32のポテンシャ
ル変化がソース電位の変化として検出される。上記各画
素は、図6(b)に示すようにp基板21上に形成さ
れ、第1のゲート領域33下を除きn層24が形成され
る。更に第1のゲート領域33の内、第2のゲート電極
22で覆われていない領域(図6(a)にドット領域で
示す)には、p型基板21の半導体表面近傍にp型不純
物が注入される(図6(b)に×印で示す)。この理由
を以下に述べる。
ハッチングで示すように、上下方向画素分離をかねて形
成され、周辺部より電圧VDが与えられる。ソース領域
25は各画素で、ドレイン領域26に対し第2のゲート
領域32を挟んで対向する位置に形成され、通常のMO
SFETと同様の形態とされる。また上記ソース領域2
5は垂直方向に共通にVS(j),VS(j+1)等と標
記した信号ライン28に接続される。信号ライン28に
は、各画素でソース領域25とドレイン領域26により
2方向から挟まれた第2のゲート領域32のポテンシャ
ル変化がソース電位の変化として検出される。上記各画
素は、図6(b)に示すようにp基板21上に形成さ
れ、第1のゲート領域33下を除きn層24が形成され
る。更に第1のゲート領域33の内、第2のゲート電極
22で覆われていない領域(図6(a)にドット領域で
示す)には、p型基板21の半導体表面近傍にp型不純
物が注入される(図6(b)に×印で示す)。この理由
を以下に述べる。
【0091】図2(b)に示した信号読み出し時には、
第1のゲート領域33の表面ポテンシャルφi2(s)
は、第2のゲート領域22下のn層24のポテンシャル
の極大値φi1(m)より高くなる場合が多い。前記条件
(2)の場合における信号読み出し時の深さ方向ポテン
シャル分布を図7に示す。ここでライン(1)が第2のゲ
ート電極22下のポテンシャル分布、ライン(2)が第1
のゲート電極23下のポテンシャル分布を示す。
第1のゲート領域33の表面ポテンシャルφi2(s)
は、第2のゲート領域22下のn層24のポテンシャル
の極大値φi1(m)より高くなる場合が多い。前記条件
(2)の場合における信号読み出し時の深さ方向ポテン
シャル分布を図7に示す。ここでライン(1)が第2のゲ
ート電極22下のポテンシャル分布、ライン(2)が第1
のゲート電極23下のポテンシャル分布を示す。
【0092】これより、ポテンシャルφi2(s)=4.
89V,φi1(m)=3.62Vとなる。ソース電位は
φi1(m),ドレイン電位はφiD=5.56Vとなるか
ら、前記ライン(2)に示すチャネルによりソース領域2
5とドレイン領域26とが接すると、ライン(2)で示さ
れるチャネルを介して、ソース領域25/ドレイン領域
26間に電流が流れてしまい、読み出される信号が第2
のゲート電極22下のn層24のチャネルポテンシャル
に依存しなくなる。このため、前述したように、ソース
領域25/ドレイン領域26の間の第2のゲート領域3
3にp型不純物を注入することにより、図7のライン
(3)に示すように第1のゲート電極23下の表面ポテン
シャルを引き下げ、ポテンシャル
89V,φi1(m)=3.62Vとなる。ソース電位は
φi1(m),ドレイン電位はφiD=5.56Vとなるか
ら、前記ライン(2)に示すチャネルによりソース領域2
5とドレイン領域26とが接すると、ライン(2)で示さ
れるチャネルを介して、ソース領域25/ドレイン領域
26間に電流が流れてしまい、読み出される信号が第2
のゲート電極22下のn層24のチャネルポテンシャル
に依存しなくなる。このため、前述したように、ソース
領域25/ドレイン領域26の間の第2のゲート領域3
3にp型不純物を注入することにより、図7のライン
(3)に示すように第1のゲート電極23下の表面ポテン
シャルを引き下げ、ポテンシャル
【0093】
【数11】φi2’(s)=2.99V<φi1(m) とすることができる(図7のライン(3)のポテンシャル
を構成する場合、p型不純物注入量=5×1011cm-2と
した)。これにより第1のゲート領域23を介するソー
ス領域25/ドレイン領域26間の電流はなくなる。
を構成する場合、p型不純物注入量=5×1011cm-2と
した)。これにより第1のゲート領域23を介するソー
ス領域25/ドレイン領域26間の電流はなくなる。
【0094】なお第1のゲート領域33に於ける水平方
向の画素分離は、電子に対し図7に示すように、3.6
2−3.24=0.38Vのバリアが存在し、更に実際
には、第1のゲート領域33近傍のn層24は作製時の
横方向拡散により濃度が若干低下するため、図7のライ
ン(4)のようなポテンシャル分布となる。これにより、
n層24の中央部のポテンシャルに対しバリアが強化さ
れるため、画素間で電荷(電子)の移動が干渉すること
はない。
向の画素分離は、電子に対し図7に示すように、3.6
2−3.24=0.38Vのバリアが存在し、更に実際
には、第1のゲート領域33近傍のn層24は作製時の
横方向拡散により濃度が若干低下するため、図7のライ
ン(4)のようなポテンシャル分布となる。これにより、
n層24の中央部のポテンシャルに対しバリアが強化さ
れるため、画素間で電荷(電子)の移動が干渉すること
はない。
【0095】以上、本実施例の増幅型固体撮像装置を図
6を用いて述べた構成とすることにより、図1に示した
増幅型光電変換素子を用いた2次元イメージセンサが、
図5を参照して説明した増幅型固体撮像装置とは別個の
簡単な構成で、かつ容易に形成可能となる。
6を用いて述べた構成とすることにより、図1に示した
増幅型光電変換素子を用いた2次元イメージセンサが、
図5を参照して説明した増幅型固体撮像装置とは別個の
簡単な構成で、かつ容易に形成可能となる。
【0096】本実施例の2次元イメージセンサは、図5
を参照して説明された2次元イメージセンサに関して説
明された効果に加え、以下のような独自の効果を併せて
有している。
を参照して説明された2次元イメージセンサに関して説
明された効果に加え、以下のような独自の効果を併せて
有している。
【0097】ゲートのチャネル長に関して:図5の構
成の増幅型固体撮像装置ではドレイン領域26/ソース
領域25間に電流が放射状に流れ、ゲート長には電流が
流れる方向によって差が存在する。一方、図6の構成の
増幅型固体撮像装置では、ドレイン領域26/ソース領
域25間に電流は一方向に流れチャネル長は一定とな
り、通常のMOSトランジスタと同様のチャネル構造と
なる。従って、図6で示される増幅型固体撮像装置の信
号電荷とポテンシャル変化との関係は、図5に於いて説
明され、チャネル長方向に於ける2次元効果を有する増
幅型固体撮像装置よりも簡単になる。これにより、図6
の増幅型固体撮像装置は、信号電荷とポテンシャルとの
関係も単純で、一次元的となる。即ち、光電変換出力特
性は図6に示される構成の2次元イメージセンサの方が
優れている。
成の増幅型固体撮像装置ではドレイン領域26/ソース
領域25間に電流が放射状に流れ、ゲート長には電流が
流れる方向によって差が存在する。一方、図6の構成の
増幅型固体撮像装置では、ドレイン領域26/ソース領
域25間に電流は一方向に流れチャネル長は一定とな
り、通常のMOSトランジスタと同様のチャネル構造と
なる。従って、図6で示される増幅型固体撮像装置の信
号電荷とポテンシャル変化との関係は、図5に於いて説
明され、チャネル長方向に於ける2次元効果を有する増
幅型固体撮像装置よりも簡単になる。これにより、図6
の増幅型固体撮像装置は、信号電荷とポテンシャルとの
関係も単純で、一次元的となる。即ち、光電変換出力特
性は図6に示される構成の2次元イメージセンサの方が
優れている。
【0098】有効光電変換領域に関して:図5の構成
では各画素周辺部と中央部とがともに光電変換無効領域
となる。これに対し、図6では各画素周辺部のみ光電変
換無効領域となる。従って、図6の構成では、マイクロ
レンズ等を用いることにより実効開口率を容易に高める
ことができるという独自の効果を有している。
では各画素周辺部と中央部とがともに光電変換無効領域
となる。これに対し、図6では各画素周辺部のみ光電変
換無効領域となる。従って、図6の構成では、マイクロ
レンズ等を用いることにより実効開口率を容易に高める
ことができるという独自の効果を有している。
【0099】図8は、図5または図6に示すいずれかの
2次元イメージセンサを駆動するための回路構成を示し
たものである。前記第2のゲート領域32を結ぶクロッ
クライン(VA(i),VA(i+1)、・・・等)30
は、第1垂直走査回路40に接続される。また前記第1
のゲート領域33を結ぶクロックライン(VB(i),
VB(i+1)、・・・等)31は、第2垂直走査回路
41に接続される。更に、垂直信号ライン(VS(j+
1)等)28は、各々MOS FET47を介して共通
信号線(VO)44に接続され、共通信号線44には定
電流負荷(IC)45が接続された後、バッファーアン
プ46を介して信号OSを出力する。各MOS FET
42のゲートには、水平走査回路43からの走査信号が
供給される。
2次元イメージセンサを駆動するための回路構成を示し
たものである。前記第2のゲート領域32を結ぶクロッ
クライン(VA(i),VA(i+1)、・・・等)30
は、第1垂直走査回路40に接続される。また前記第1
のゲート領域33を結ぶクロックライン(VB(i),
VB(i+1)、・・・等)31は、第2垂直走査回路
41に接続される。更に、垂直信号ライン(VS(j+
1)等)28は、各々MOS FET47を介して共通
信号線(VO)44に接続され、共通信号線44には定
電流負荷(IC)45が接続された後、バッファーアン
プ46を介して信号OSを出力する。各MOS FET
42のゲートには、水平走査回路43からの走査信号が
供給される。
【0100】図9は、図8に示す2次元イメージセンサ
駆動回路のタイミングの例を示した図である。ここでV
A(k),VB(k)等は、第2及び第1ゲート電極(V
A,VB)30、31の(k)番目水平クロックラインを
示す。まず、(i−1)番目水平走査期間では、(i−
1)番目水平クロックラインが読みだし動作に設定さ
れ、出力信号OSに水平(i−1)ラインの画素信号が
得られる。次の水平ブランキング期間でリセット動作に
入り、水平(i−1)ラインの画素の信号がリセットさ
れる。以下同様にして次の水平ライン上の画素が順次読
み出し及びリセット動作に移っていく。
駆動回路のタイミングの例を示した図である。ここでV
A(k),VB(k)等は、第2及び第1ゲート電極(V
A,VB)30、31の(k)番目水平クロックラインを
示す。まず、(i−1)番目水平走査期間では、(i−
1)番目水平クロックラインが読みだし動作に設定さ
れ、出力信号OSに水平(i−1)ラインの画素信号が
得られる。次の水平ブランキング期間でリセット動作に
入り、水平(i−1)ラインの画素の信号がリセットさ
れる。以下同様にして次の水平ライン上の画素が順次読
み出し及びリセット動作に移っていく。
【0101】図10は、図9に示す2次元イメージセン
サ駆動回路のタイミングの例において、リセット動作タ
イミングを次の読み出し動作タイミングに近付けること
により、有効信号蓄積期間を短縮する、シャッター動作
の手法を示したものである。即ち、通常の場合の信号蓄
積期間となる垂直走査期間において、リセットパルスの
位置を点線で示す通常時の場合から、実線で示すシャッ
ター動作時の場合まで遅らせることにより、信号蓄積期
間が図示のように短くなる。
サ駆動回路のタイミングの例において、リセット動作タ
イミングを次の読み出し動作タイミングに近付けること
により、有効信号蓄積期間を短縮する、シャッター動作
の手法を示したものである。即ち、通常の場合の信号蓄
積期間となる垂直走査期間において、リセットパルスの
位置を点線で示す通常時の場合から、実線で示すシャッ
ター動作時の場合まで遅らせることにより、信号蓄積期
間が図示のように短くなる。
【0102】図11は、図9に示す2次元イメージセン
サ駆動回路のタイミングの例において、オフセット電荷
注入動作を示したものである。即ち、図9でリセット動
作の代わりに注入動作とする。この場合、図2(d)で
示したように、電圧VA(i)は、信号蓄積動作時より
若干高い電圧VA(M)とし、電圧VB(i)は信号蓄積
動作時より若干低い電圧VB(L)とする。この後、信
号電荷読み出し動作としてオフセット電荷を読み出す。
その後、前述した通常の信号電荷蓄積動作へ移る。出力
信号は、注入動作前の読み出し動作で得られる(信号電
荷+オフセット電荷)読み出し時の値と、前記オフセッ
ト電荷読み出し時の値との差分を前述した周知の差分手
段などにより読み出せば良い。
サ駆動回路のタイミングの例において、オフセット電荷
注入動作を示したものである。即ち、図9でリセット動
作の代わりに注入動作とする。この場合、図2(d)で
示したように、電圧VA(i)は、信号蓄積動作時より
若干高い電圧VA(M)とし、電圧VB(i)は信号蓄積
動作時より若干低い電圧VB(L)とする。この後、信
号電荷読み出し動作としてオフセット電荷を読み出す。
その後、前述した通常の信号電荷蓄積動作へ移る。出力
信号は、注入動作前の読み出し動作で得られる(信号電
荷+オフセット電荷)読み出し時の値と、前記オフセッ
ト電荷読み出し時の値との差分を前述した周知の差分手
段などにより読み出せば良い。
【0103】図1の示す本発明による画素部構造を製造
する方法の例を、図12及び図13に示す。なお以下で
は、各部の寸法、濃度等は前記条件(2)の場合を例に
取る。まず図12(a)に示すように、p基板21上に
ゲート絶縁膜(図示せず)を形成した後、第1のゲート
電極23をレジスト53をマスクとして形成する。次い
で電極23およびレジスト53をマスクとしてn型不純
物をイオン注入しn層24を形成する。n層24の接合
深さを条件(1)の例のように1.5×10-4cm程度
とするには、注入エネルギーは1MeV程度必要であ
り、前記電極23およびレジスト53の複合層をマスク
とすることにより、セルアライン(自己整合)により形
成可能となる。
する方法の例を、図12及び図13に示す。なお以下で
は、各部の寸法、濃度等は前記条件(2)の場合を例に
取る。まず図12(a)に示すように、p基板21上に
ゲート絶縁膜(図示せず)を形成した後、第1のゲート
電極23をレジスト53をマスクとして形成する。次い
で電極23およびレジスト53をマスクとしてn型不純
物をイオン注入しn層24を形成する。n層24の接合
深さを条件(1)の例のように1.5×10-4cm程度
とするには、注入エネルギーは1MeV程度必要であ
り、前記電極23およびレジスト53の複合層をマスク
とすることにより、セルアライン(自己整合)により形
成可能となる。
【0104】その後、図12(b)に示すように、レジ
スト53を除去し、前記電極23の上及びn層24の上
に絶縁膜27を形成した後、第2の電極22を形成す
る。更に図12(c)に示すように、電極22及び電極
23をマスクとして、高濃度n型不純物を注入または拡
散し、ソース領域25/ドレイン領域26を構成するた
めのn+領域56を形成する。図13は、図12(c)
のE−E部及びF−F部断面における不純物濃度分布
を、それぞれ実線及び破線で示したものである。
スト53を除去し、前記電極23の上及びn層24の上
に絶縁膜27を形成した後、第2の電極22を形成す
る。更に図12(c)に示すように、電極22及び電極
23をマスクとして、高濃度n型不純物を注入または拡
散し、ソース領域25/ドレイン領域26を構成するた
めのn+領域56を形成する。図13は、図12(c)
のE−E部及びF−F部断面における不純物濃度分布
を、それぞれ実線及び破線で示したものである。
【0105】このような製造方法により、前述した構成
の増幅型光電変換素子を形成することができる。
の増幅型光電変換素子を形成することができる。
【0106】以上の実施例では、光電変換領域のトラン
ジスタはMOS型FETであったが、接合ゲート型FE
Tを用いた場合の実施例を以下に説明する。
ジスタはMOS型FETであったが、接合ゲート型FE
Tを用いた場合の実施例を以下に説明する。
【0107】図14及び図15に、接合ゲート型FET
を用いた場合の増幅型光電変換素子の実施例を1画素分
の断面構成によりそれぞれ示す。ここで、図14の増幅
型光電変換素子は光電変換領域にゲート電極を全く有し
ない例であり、図15は光電変換領域に一部ゲート電極
を有する例である。図15の場合は、駆動方法、回路構
成法等が図1の場合と同様であり、図1に示される増幅
型光電変換素子に於いて、n層24の第2ゲート電極2
2の下に相当する範囲にp型不純物を高濃度に注入され
たp+接合ゲート60を形成したことが特長である。
を用いた場合の増幅型光電変換素子の実施例を1画素分
の断面構成によりそれぞれ示す。ここで、図14の増幅
型光電変換素子は光電変換領域にゲート電極を全く有し
ない例であり、図15は光電変換領域に一部ゲート電極
を有する例である。図15の場合は、駆動方法、回路構
成法等が図1の場合と同様であり、図1に示される増幅
型光電変換素子に於いて、n層24の第2ゲート電極2
2の下に相当する範囲にp型不純物を高濃度に注入され
たp+接合ゲート60を形成したことが特長である。
【0108】従って、以下の議論では図14の場合につ
いてのみ述べる。図14の増幅型光電変換素子は、p型
半導体基板21上にn層24及びp+接合ゲート60を
形成した第2のゲート領域32を形成する。一方、基板
21上に絶縁膜27を介して第1のゲート電極23を形
成し第1のゲート領域33とする。前記接合ゲート60
を挟んでFETのソース領域25及びドレイン領域26
となるn+拡散層を形成する。
いてのみ述べる。図14の増幅型光電変換素子は、p型
半導体基板21上にn層24及びp+接合ゲート60を
形成した第2のゲート領域32を形成する。一方、基板
21上に絶縁膜27を介して第1のゲート電極23を形
成し第1のゲート領域33とする。前記接合ゲート60
を挟んでFETのソース領域25及びドレイン領域26
となるn+拡散層を形成する。
【0109】接合ゲート20は電気的にフローティグ状
態である。これは下記理由による。まず、接合ゲート2
0の領域に入射した光hνは、光電変換により電子−正
孔対を発生する。電子はドレイン領域26へ流出する。
正孔はn層24中程に形成されるバリア及び第1のゲー
ト電極23下のバリアにより閉じ込められ、接合ゲート
60に蓄積し信号電荷となる。接合ゲート60がフロー
ティングであれば、該信号電荷量に応じて接合ゲート6
0の電位が変化し、それに伴ってn層24のポテンシャ
ルが変化する。これを、ソースの電位または電流変化と
して読み出し、出力信号とする。
態である。これは下記理由による。まず、接合ゲート2
0の領域に入射した光hνは、光電変換により電子−正
孔対を発生する。電子はドレイン領域26へ流出する。
正孔はn層24中程に形成されるバリア及び第1のゲー
ト電極23下のバリアにより閉じ込められ、接合ゲート
60に蓄積し信号電荷となる。接合ゲート60がフロー
ティングであれば、該信号電荷量に応じて接合ゲート6
0の電位が変化し、それに伴ってn層24のポテンシャ
ルが変化する。これを、ソースの電位または電流変化と
して読み出し、出力信号とする。
【0110】即ち、図14の構造では、信号電荷蓄積及
び読み出し期間を通じて接合ゲート60はフローティン
グでないといけない。リセット動作時には、リセットゲ
ート下のチャネルを介して、接合ゲート60と基板21
とが導通状態になり、接合ゲート60の電位は、基板2
1の電位にリセットされる。換言すれば、信号電荷はリ
セット動作時には、第1のゲート電極23下のポテンシ
ャルバリアが引き下げられることにより、図14の点線
に示す経路によりp基板21へ排出される。なお、本構
造の場合、光電変換領域に電極が存在しないから入射光
は全て接合ゲート60の半導体領域に入り、特に短波長
領域での感度が高い特徴を有する。
び読み出し期間を通じて接合ゲート60はフローティン
グでないといけない。リセット動作時には、リセットゲ
ート下のチャネルを介して、接合ゲート60と基板21
とが導通状態になり、接合ゲート60の電位は、基板2
1の電位にリセットされる。換言すれば、信号電荷はリ
セット動作時には、第1のゲート電極23下のポテンシ
ャルバリアが引き下げられることにより、図14の点線
に示す経路によりp基板21へ排出される。なお、本構
造の場合、光電変換領域に電極が存在しないから入射光
は全て接合ゲート60の半導体領域に入り、特に短波長
領域での感度が高い特徴を有する。
【0111】図16は前記図14に示す増幅型光電変換
素子の動作をより詳細に示したものである。ここで図1
6(a),(b)共通に、右側は図14G−G部、即ち
接合ゲート60の深さ方向ポテンシャル分布を、左側は
図14H−H部、即ち第2のゲート電極23下の深さ方
向ポテンシャル分布を、それぞれ表している。まず、リ
セット動作時を図16(a)に示す。第1のゲート電極
23にフラットバンド電圧以下の低い電圧VB(L)を
印加する。この時第1のゲート電極23下の空乏層は消
え、一様なポテンシャルとなる。このため、接合ゲート
60はp基板21と接続されて基板電位(OV)と等し
くなる。従って接合ゲート60に蓄積していた電荷(正
孔)は基板21へ流出しリセット動作が達成される。こ
れにより一度画像情報がクリアされ、次の画像情報の蓄
積動作へ移ることが可能となる。更に、上記リセット動
作を光積分期間の中程で行えば、それまでの画像情報が
クリアされるため、それ以降の情報のみ蓄積する、いわ
ゆるシャッタ動作をすることができる。
素子の動作をより詳細に示したものである。ここで図1
6(a),(b)共通に、右側は図14G−G部、即ち
接合ゲート60の深さ方向ポテンシャル分布を、左側は
図14H−H部、即ち第2のゲート電極23下の深さ方
向ポテンシャル分布を、それぞれ表している。まず、リ
セット動作時を図16(a)に示す。第1のゲート電極
23にフラットバンド電圧以下の低い電圧VB(L)を
印加する。この時第1のゲート電極23下の空乏層は消
え、一様なポテンシャルとなる。このため、接合ゲート
60はp基板21と接続されて基板電位(OV)と等し
くなる。従って接合ゲート60に蓄積していた電荷(正
孔)は基板21へ流出しリセット動作が達成される。こ
れにより一度画像情報がクリアされ、次の画像情報の蓄
積動作へ移ることが可能となる。更に、上記リセット動
作を光積分期間の中程で行えば、それまでの画像情報が
クリアされるため、それ以降の情報のみ蓄積する、いわ
ゆるシャッタ動作をすることができる。
【0112】次ぎに信号蓄積時を図16(b)に示す。
第1のゲート電極23には高い電圧VB(H)が印加さ
れる。一方、接合ゲート60には光電変換により発生し
た正孔が蓄積されるため、接合ゲート60の電位は上昇
する。接合ゲート60の電位と第1のゲート電極23下
のポテンシャルバリアとの差△φABが0.5V以下にな
るまでは接合ゲート60からp基板21への正孔の流入
が防止される。入射光強度が大きくなり、前記電位とポ
テンシャルとの差
第1のゲート電極23には高い電圧VB(H)が印加さ
れる。一方、接合ゲート60には光電変換により発生し
た正孔が蓄積されるため、接合ゲート60の電位は上昇
する。接合ゲート60の電位と第1のゲート電極23下
のポテンシャルバリアとの差△φABが0.5V以下にな
るまでは接合ゲート60からp基板21への正孔の流入
が防止される。入射光強度が大きくなり、前記電位とポ
テンシャルとの差
【0113】
【数12】△φAB≦0.5V となると、過剰な正孔はバリアを乗り越え基板21へ流
出し、ブルーミングが抑圧される。接合ゲート60の電
位の上昇に伴い、n層24のポテンシャルもポテンシャ
ルφi1(m0)からφi1(m1)へ上昇する。なお信号蓄
積時、ソース電位、ドレイン電位ともポテンシャル範囲
φi1(m0)〜φi1(m1)より高い値φS,φD(H)と
すれば、ソース領域25/ドレイン領域26間に電流は
流れない。信号電荷読み出し時も図16(b)に示す。
この場合、前記ポテンシャル範囲φi1(m0)〜φ
i1(m1)に比べ、ソース電位は高い値VSのままドレイ
ン電位を低い値φD(L)とする。その結果、n層24
のチャネルを介してソース領域25/ドレイン領域26
間に電流が流れる。この例では、実際には通常とは逆に
ソース領域25からドレイン領域26へ電流が流れる。
この電流はn層24のポテンシャルに依存するから、セ
ンサ信号となる。
出し、ブルーミングが抑圧される。接合ゲート60の電
位の上昇に伴い、n層24のポテンシャルもポテンシャ
ルφi1(m0)からφi1(m1)へ上昇する。なお信号蓄
積時、ソース電位、ドレイン電位ともポテンシャル範囲
φi1(m0)〜φi1(m1)より高い値φS,φD(H)と
すれば、ソース領域25/ドレイン領域26間に電流は
流れない。信号電荷読み出し時も図16(b)に示す。
この場合、前記ポテンシャル範囲φi1(m0)〜φ
i1(m1)に比べ、ソース電位は高い値VSのままドレイ
ン電位を低い値φD(L)とする。その結果、n層24
のチャネルを介してソース領域25/ドレイン領域26
間に電流が流れる。この例では、実際には通常とは逆に
ソース領域25からドレイン領域26へ電流が流れる。
この電流はn層24のポテンシャルに依存するから、セ
ンサ信号となる。
【0114】図17は図14または図15に示した増幅
型光電変換素子を用いて2次元イメージセンサを構成す
る場合の例を示したものである。ここで図17(a)は
増幅型光電変換素子の単位画素当たりの平面図、同図
(b)は図17(a)の切断面線I−Iから見た断面図
を示す。接合ゲート部60は破線で囲まれた領域であ
り、電気的にフローティングである。ドレイン領域26
は水平方向に共通に、VA(i),VA(i+1)等と標
記したクロックライン30に接続される。第1のゲート
領域33は水平方向に共通に、VB(i),VB(i+
1)等と標記したクロックライン31に接続される。な
お、第1のゲート領域33は水平方向の画素分離も兼ね
ている。ソース領域25は各画素で、ドレイン領域26
に対し接合ゲート部60を挟んで対向する位置に形成さ
れ、通常のFETと同様の形態とされる。
型光電変換素子を用いて2次元イメージセンサを構成す
る場合の例を示したものである。ここで図17(a)は
増幅型光電変換素子の単位画素当たりの平面図、同図
(b)は図17(a)の切断面線I−Iから見た断面図
を示す。接合ゲート部60は破線で囲まれた領域であ
り、電気的にフローティングである。ドレイン領域26
は水平方向に共通に、VA(i),VA(i+1)等と標
記したクロックライン30に接続される。第1のゲート
領域33は水平方向に共通に、VB(i),VB(i+
1)等と標記したクロックライン31に接続される。な
お、第1のゲート領域33は水平方向の画素分離も兼ね
ている。ソース領域25は各画素で、ドレイン領域26
に対し接合ゲート部60を挟んで対向する位置に形成さ
れ、通常のFETと同様の形態とされる。
【0115】また、上記ソース領域25は垂直方向に共
通に、VS(j),VS(j+1)等と標記した信号ライ
ン28に接続される。読み出しを行う水平のドレイン領
域26に低い電圧が印加されることにより、読み出し画
素部のみソース領域25/ドレイン領域26間に電流が
流れる。このため、信号ライン28へ、当該画素に蓄積
した信号電荷に対応した電流信号が導出される。
通に、VS(j),VS(j+1)等と標記した信号ライ
ン28に接続される。読み出しを行う水平のドレイン領
域26に低い電圧が印加されることにより、読み出し画
素部のみソース領域25/ドレイン領域26間に電流が
流れる。このため、信号ライン28へ、当該画素に蓄積
した信号電荷に対応した電流信号が導出される。
【0116】なお、第1のゲート領域33の内、ソース
領域25に対してソース領域25の下側で隣接する画素
のドレイン領域26との間の領域(図18(a)にドッ
ト領域で示す)には、半導体表面近傍にp型不純物が注
入される(図17(b)に×印を付した領域)。この理
由を以下に述べる。
領域25に対してソース領域25の下側で隣接する画素
のドレイン領域26との間の領域(図18(a)にドッ
ト領域で示す)には、半導体表面近傍にp型不純物が注
入される(図17(b)に×印を付した領域)。この理
由を以下に述べる。
【0117】図16(b)に示した信号読み出し時に
は、第1ゲート領域33の表面ポテンシャルφ
i2(S1)は、ドレイン領域26の読み出し時の電位φD
(L)より高くなる場合が多い。この場合、隣り合う画
素のソース領域25/ドレイン領域26間で電流が流れ
てしまい、読み出される信号電荷が、接合ゲート60下
のn層24のチャネルポテンシャルに依存しなくなる。
このため、ソース領域25/ドレイン領域26間の第1
のゲート領域33にp型不純物を注入することにより、
図16(b)に於いてB−B断面の破線に示すように表
面ポテンシャルをVD(L)より低いポテンシャルφi3
(s)に引き下げることができる。これにより第1のゲ
ート領域33を介するソース領域25/ドレイン領域2
6間の電流はなくなる。
は、第1ゲート領域33の表面ポテンシャルφ
i2(S1)は、ドレイン領域26の読み出し時の電位φD
(L)より高くなる場合が多い。この場合、隣り合う画
素のソース領域25/ドレイン領域26間で電流が流れ
てしまい、読み出される信号電荷が、接合ゲート60下
のn層24のチャネルポテンシャルに依存しなくなる。
このため、ソース領域25/ドレイン領域26間の第1
のゲート領域33にp型不純物を注入することにより、
図16(b)に於いてB−B断面の破線に示すように表
面ポテンシャルをVD(L)より低いポテンシャルφi3
(s)に引き下げることができる。これにより第1のゲ
ート領域33を介するソース領域25/ドレイン領域2
6間の電流はなくなる。
【0118】図17で第1のゲート領域33により水平
方向の画素分離を行う場合、信号蓄積時に、第1のゲー
ト領域33の下のポテンシャルφi2(s1)を介して水
平に隣接する画素間で、ソース領域25/ドレイン領域
26間で電流が混合する可能性がある。図17(b)に
示すように、n層24の境界を第2のゲート領域33か
ら僅かの距離δだけ離すことにより、n層24のチャネ
ルにポテンシャルバリアが形成される。これにより、前
記画素間の電流の混合は防止できる。
方向の画素分離を行う場合、信号蓄積時に、第1のゲー
ト領域33の下のポテンシャルφi2(s1)を介して水
平に隣接する画素間で、ソース領域25/ドレイン領域
26間で電流が混合する可能性がある。図17(b)に
示すように、n層24の境界を第2のゲート領域33か
ら僅かの距離δだけ離すことにより、n層24のチャネ
ルにポテンシャルバリアが形成される。これにより、前
記画素間の電流の混合は防止できる。
【0119】図18は、図17に示す2次元イメージセ
ンサを駆動するための回路構成を示したものである。前
記ドレイン領域26を結ぶクロックライン(V
A(i),VA(i+1)等)30は、第1の垂直走査回
路40に接続される。また前記第1のゲート領域33を
結ぶクロックライン(VB(i),VB(i+1)等)3
1は、垂直走査回路41に接続される。さらに垂直信号
ライン(VS(j),VS(j+1)等)28は、各々M
OS FET47を介して共通信号線(VO)44に接
続される。共通信号線44は抵抗RLを介してソース電
源VS0に接続され、MOS FET47のソース電流変
化を電圧変化に変換した後、バッファーアンプ46を介
して信号OSを出力する。なお、共通信号線44の電圧
VOはn層24のチャネルポテンシャルφi1(m1)より
は高い値となるよう、ソース電源VS0,抵抗RLの値が
それぞれ設定される。
ンサを駆動するための回路構成を示したものである。前
記ドレイン領域26を結ぶクロックライン(V
A(i),VA(i+1)等)30は、第1の垂直走査回
路40に接続される。また前記第1のゲート領域33を
結ぶクロックライン(VB(i),VB(i+1)等)3
1は、垂直走査回路41に接続される。さらに垂直信号
ライン(VS(j),VS(j+1)等)28は、各々M
OS FET47を介して共通信号線(VO)44に接
続される。共通信号線44は抵抗RLを介してソース電
源VS0に接続され、MOS FET47のソース電流変
化を電圧変化に変換した後、バッファーアンプ46を介
して信号OSを出力する。なお、共通信号線44の電圧
VOはn層24のチャネルポテンシャルφi1(m1)より
は高い値となるよう、ソース電源VS0,抵抗RLの値が
それぞれ設定される。
【0120】以上を定量的に議論するため、以下の条件
(3)を考える。これはp+層60を除き前記条件
(1)と同じである) (条件3) 基板濃度:NP=1.0×1015cm-3 N層濃度:NN=3.0×1015cm-3 p+層濃度:NS=1.0×1017cm-3 N層厚 :dN=1.5μm 酸化膜厚:dO=80nm (3) なお、p+層60の層厚は0.1μm以上であれば良
い。また信号電荷密度をNsig(cm-2)とし、Nsig=
0は、前記リセット動作時の場合とする。
(3)を考える。これはp+層60を除き前記条件
(1)と同じである) (条件3) 基板濃度:NP=1.0×1015cm-3 N層濃度:NN=3.0×1015cm-3 p+層濃度:NS=1.0×1017cm-3 N層厚 :dN=1.5μm 酸化膜厚:dO=80nm (3) なお、p+層60の層厚は0.1μm以上であれば良
い。また信号電荷密度をNsig(cm-2)とし、Nsig=
0は、前記リセット動作時の場合とする。
【0121】この時のn層24のポテンシャルφ
i1(m),p+層60のポテンシャルφi1(s)の、信
号電荷密度Nsigによる変化を図19に示す。即ち、信
号電荷密度Ns ig=0から1×1012cm-2で、ポテン
シャルは、 φi1(m)=2.29→3.30V φi1(s)=−0.12→1.35V のように変化する。今、第1のゲート電極23に印加す
る電圧をVB(H)=1.6Vとすると、
i1(m),p+層60のポテンシャルφi1(s)の、信
号電荷密度Nsigによる変化を図19に示す。即ち、信
号電荷密度Ns ig=0から1×1012cm-2で、ポテン
シャルは、 φi1(m)=2.29→3.30V φi1(s)=−0.12→1.35V のように変化する。今、第1のゲート電極23に印加す
る電圧をVB(H)=1.6Vとすると、
【0122】
【数13】φi2(s)=1.86V となるから、p+層60には信号電荷が1×1012cm
-2まで蓄積し、それ以上ではオーバーフローする。ドレ
イン電圧をVD(L)=1.5V,VD(H)=3.0V
とすれば、ポテンシャルφD(L)=2.06V,φ
D(H)=3.56Vとなり、ポテンシャルφi1(m)
はこの間の値となって、読み出し水平ライン上の画素の
み電流が流れる。
-2まで蓄積し、それ以上ではオーバーフローする。ドレ
イン電圧をVD(L)=1.5V,VD(H)=3.0V
とすれば、ポテンシャルφD(L)=2.06V,φ
D(H)=3.56Vとなり、ポテンシャルφi1(m)
はこの間の値となって、読み出し水平ライン上の画素の
み電流が流れる。
【0123】接合ゲート型FETを光電変換領域に用い
た場合の製造方法の例として、図17に対応する素子の
製造方法を図20に示す。まず図20(a)に示すよう
に、p基板21上にレジストパターン70を形成した
後、×印で示すp型不純物層71をイオン注入により形
成する。次いで、図20(b)に示すようにゲート絶縁
膜27を形成した後、第1のゲート電極23をレジスト
74をマスクとして形成する。次ぎにゲート電極23お
よびレジスト74をマスクとして、n型不純物をイオン
注入しn層24を形成する。n層24の接合深さを、条
件(3)の例のように1.5×10-4cm程度とするに
は、注入エネルギーは1MeV程度必要である。これに
より、前記電極23およびレジスト74の複合層をマス
クとすることにより、セルフアラインにより形成可能と
なる。
た場合の製造方法の例として、図17に対応する素子の
製造方法を図20に示す。まず図20(a)に示すよう
に、p基板21上にレジストパターン70を形成した
後、×印で示すp型不純物層71をイオン注入により形
成する。次いで、図20(b)に示すようにゲート絶縁
膜27を形成した後、第1のゲート電極23をレジスト
74をマスクとして形成する。次ぎにゲート電極23お
よびレジスト74をマスクとして、n型不純物をイオン
注入しn層24を形成する。n層24の接合深さを、条
件(3)の例のように1.5×10-4cm程度とするに
は、注入エネルギーは1MeV程度必要である。これに
より、前記電極23およびレジスト74の複合層をマス
クとすることにより、セルフアラインにより形成可能と
なる。
【0124】その後、図20(c)に示すように、レジ
スト74を除去して新たなレジスト層75を形成し、レ
ジスト層75と第1の電極23をマスクに接合ゲート6
0用p型高濃度層72をイオン注入により形成する。更
に図20(d)に示すように、レジスト層73を形成し
該レジスト層73と電極23とをマスクとして、高濃度
n型不純物を注入または拡散し、ソース領域25/ドレ
イン領域26を形成するためのn+領域77を形成す
る。図21は、図20(d)の接合ゲート部60断面に
おける不純物濃度分布を示したものである。
スト74を除去して新たなレジスト層75を形成し、レ
ジスト層75と第1の電極23をマスクに接合ゲート6
0用p型高濃度層72をイオン注入により形成する。更
に図20(d)に示すように、レジスト層73を形成し
該レジスト層73と電極23とをマスクとして、高濃度
n型不純物を注入または拡散し、ソース領域25/ドレ
イン領域26を形成するためのn+領域77を形成す
る。図21は、図20(d)の接合ゲート部60断面に
おける不純物濃度分布を示したものである。
【0125】以下、更に別な実施例を示す。以下に説明
する固体撮像装置では、固体撮像装置の受光感度を高め
るために、装置全体の面積と光電変換に寄与する面積の
比を示す開口率が改善されている。
する固体撮像装置では、固体撮像装置の受光感度を高め
るために、装置全体の面積と光電変換に寄与する面積の
比を示す開口率が改善されている。
【0126】図22(a)及び同図(b)は改善された
開口率を有する固体撮像装置の平面図及びJ−J断面図
を示している。p型半導体基板101の表面領域にn層
102が形成されており、n層102中にドレイン領域
103及びソース領域104がさらに形成されている。
ドレイン領域103およびソース領域104の間のn層
102上には絶縁膜105を介して第2のゲート電極1
06が形成されている。また第2のゲート電極106に
隣接し、かつp型半導体基板101上に絶縁膜105を
介して第1のゲート電極107が形成されている。第2
のゲート電極106及びその下方の半導体層を含む領域
は第2のゲート領域108として機能し、第1のゲート
電極107及びその下方の半導体層を含む領域は第1の
ゲート領域109として機能する。さらに第2のゲート
領域108、ドレイン領域103、およびソース領域1
04はMOS型FETを構成する。
開口率を有する固体撮像装置の平面図及びJ−J断面図
を示している。p型半導体基板101の表面領域にn層
102が形成されており、n層102中にドレイン領域
103及びソース領域104がさらに形成されている。
ドレイン領域103およびソース領域104の間のn層
102上には絶縁膜105を介して第2のゲート電極1
06が形成されている。また第2のゲート電極106に
隣接し、かつp型半導体基板101上に絶縁膜105を
介して第1のゲート電極107が形成されている。第2
のゲート電極106及びその下方の半導体層を含む領域
は第2のゲート領域108として機能し、第1のゲート
電極107及びその下方の半導体層を含む領域は第1の
ゲート領域109として機能する。さらに第2のゲート
領域108、ドレイン領域103、およびソース領域1
04はMOS型FETを構成する。
【0127】第1のゲート電極107は基部107aと
ブランチ107bとからなる。基部107aは垂直方向
に幅WVを有し、水平方向には画素ピッチに等しい幅h
を有する。また、ブランチ107bは水平方向に幅WH
を有する。第1のゲート領域109も基部107a及び
ブランチ107bに対応する領域に分かれている。第1
のゲート領域109の基部107aに対応する部分は第
2のゲート領域108において生成した電荷をp型半導
体基板101の内部へ流すためのゲートとして機能し、
第1のゲート領域109のブランチ107bに対応する
部分は水平方向に隣接する画素を分離する働きをする。
ブランチ107bとからなる。基部107aは垂直方向
に幅WVを有し、水平方向には画素ピッチに等しい幅h
を有する。また、ブランチ107bは水平方向に幅WH
を有する。第1のゲート領域109も基部107a及び
ブランチ107bに対応する領域に分かれている。第1
のゲート領域109の基部107aに対応する部分は第
2のゲート領域108において生成した電荷をp型半導
体基板101の内部へ流すためのゲートとして機能し、
第1のゲート領域109のブランチ107bに対応する
部分は水平方向に隣接する画素を分離する働きをする。
【0128】図22(a)は、FETをそれぞれ含み、
垂直方向及び水平方向にそれぞれ2つづつ配列された4
つの画素を示している。ソース領域104は垂直向に隣
接する2つのFETに共有されており、ドレイン領域1
03は垂直方向及び水平方向にそれぞれ隣接する4つの
FETに共有される。第1のゲート電極107の基部1
07aもドレイン領域103を共有する4つのFETと
は異なる組み合わせからなる4つのFETに共有され
る。
垂直方向及び水平方向にそれぞれ2つづつ配列された4
つの画素を示している。ソース領域104は垂直向に隣
接する2つのFETに共有されており、ドレイン領域1
03は垂直方向及び水平方向にそれぞれ隣接する4つの
FETに共有される。第1のゲート電極107の基部1
07aもドレイン領域103を共有する4つのFETと
は異なる組み合わせからなる4つのFETに共有され
る。
【0129】水平方向に配列された第2のゲート域10
8の配列周期に対して、第1のゲート領域109の基部
107aに対応する部分及びドレイン領域103の配列
周期は半周期ずらされている。また、第1のゲート領域
109の基部107aに対応する部分及びドレイン領域
103の垂直方向への配列周期は水平方向に隣接する第
1のゲート領域109の基部107aに対応する部分及
びドレイン領域103の垂直方向への配列周期に対して
一周期分ずらされている。
8の配列周期に対して、第1のゲート領域109の基部
107aに対応する部分及びドレイン領域103の配列
周期は半周期ずらされている。また、第1のゲート領域
109の基部107aに対応する部分及びドレイン領域
103の垂直方向への配列周期は水平方向に隣接する第
1のゲート領域109の基部107aに対応する部分及
びドレイン領域103の垂直方向への配列周期に対して
一周期分ずらされている。
【0130】図22(a)に示されるように、画素ピッ
チ、第2のゲート領域108、ドレイン領域103、及
びソース領域104のそれぞれの垂直方向の長さを、
l、m、d、及びsとする。この場合、lはd+mまた
はs+mで示され、各画素はソース領域104またはド
レイン領域103の一方しか含まないので、垂直方向に
おける第2のゲート領域108が占める長さの割合は大
きくなる。
チ、第2のゲート領域108、ドレイン領域103、及
びソース領域104のそれぞれの垂直方向の長さを、
l、m、d、及びsとする。この場合、lはd+mまた
はs+mで示され、各画素はソース領域104またはド
レイン領域103の一方しか含まないので、垂直方向に
おける第2のゲート領域108が占める長さの割合は大
きくなる。
【0131】例えば図6(a)に示される固体撮像装置
と比較した場合、図6(a)に示されるように、垂直方
向の各領域の長さをs=d=g=k1とすると、垂直方
向の開口率は、(1−3k1)/lとなる。
と比較した場合、図6(a)に示されるように、垂直方
向の各領域の長さをs=d=g=k1とすると、垂直方
向の開口率は、(1−3k1)/lとなる。
【0132】一方、図22(a)において、基部107
aの幅WVをWV=d=s=k2とすれば垂直方向の開口
率は(1ーk2)/lとなる。従って、WV=k2=2k1
を満たすとしても、図6(a)に示される装置よりも垂
直方向の両方向において高い開口率を達成することがで
きる。
aの幅WVをWV=d=s=k2とすれば垂直方向の開口
率は(1ーk2)/lとなる。従って、WV=k2=2k1
を満たすとしても、図6(a)に示される装置よりも垂
直方向の両方向において高い開口率を達成することがで
きる。
【0133】また、水平方向の画素ピッチをhとすれば
水平方向の開口率は1−WH/hとなる。ブランチ10
7bは単に水平方向に画素を分離するように機能すれば
良いので、水平方向の幅WHは短くしていよい。一方、
図6(a)において、第1のゲート電極4の水平方向の
幅Wはn層24の厚さ程度の長さが必要であり、十分に
短くすることはできない。
水平方向の開口率は1−WH/hとなる。ブランチ10
7bは単に水平方向に画素を分離するように機能すれば
良いので、水平方向の幅WHは短くしていよい。一方、
図6(a)において、第1のゲート電極4の水平方向の
幅Wはn層24の厚さ程度の長さが必要であり、十分に
短くすることはできない。
【0134】従って、図6(a)に示される装置より、
水平方向においても高い開口率を達成することができ
る。
水平方向においても高い開口率を達成することができ
る。
【0135】本実施例の固体撮像装置において、ドレイ
ン領域103、ソース領域104、及び第1のゲート電
極106は島状に形成されるため、これらを相互に接続
する配線が必要となる。図23に示されるように、水平
方向に隣接するドレイン領域103はコンタクト111
を介して配線110に電気的に接続されている。また、
水平方向に隣接する第1のゲート電極107はその基部
107aにおいて、コンタクト113を介して配線11
2に電気的に接続されている。垂直方向に隣接するソー
ス領域104はコンタクト115を介して配線114に
電気的に接続されている。配線114と配線110及び
112とは絶縁膜(図示せず)を介して2層配線を形成
している。
ン領域103、ソース領域104、及び第1のゲート電
極106は島状に形成されるため、これらを相互に接続
する配線が必要となる。図23に示されるように、水平
方向に隣接するドレイン領域103はコンタクト111
を介して配線110に電気的に接続されている。また、
水平方向に隣接する第1のゲート電極107はその基部
107aにおいて、コンタクト113を介して配線11
2に電気的に接続されている。垂直方向に隣接するソー
ス領域104はコンタクト115を介して配線114に
電気的に接続されている。配線114と配線110及び
112とは絶縁膜(図示せず)を介して2層配線を形成
している。
【0136】図23、図24、及び図25(a)から図
25(c)を参照しながら本固体撮像装置の動作を説明
する。
25(c)を参照しながら本固体撮像装置の動作を説明
する。
【0137】信号電荷を蓄積する場合、第2のゲート電
極106及び第1のゲート電極107に低い電圧V
G(L)及び低い電圧VR(L)を印加する。このとき、
図25(a)に示されるように、信号電荷(正孔)は第
1のゲート電極107下に生じたポテンシャルバリア
(1)及び第2のゲート電極下に生じたポテンシャルバリ
ア(2)により、第2のゲート電極106下のn層102
(図22(b))の表面付近に蓄積される。信号蓄積
後、ポテンシャルバリア(2)はポテンシャルバリア(2')
となる。
極106及び第1のゲート電極107に低い電圧V
G(L)及び低い電圧VR(L)を印加する。このとき、
図25(a)に示されるように、信号電荷(正孔)は第
1のゲート電極107下に生じたポテンシャルバリア
(1)及び第2のゲート電極下に生じたポテンシャルバリ
ア(2)により、第2のゲート電極106下のn層102
(図22(b))の表面付近に蓄積される。信号蓄積
後、ポテンシャルバリア(2)はポテンシャルバリア(2')
となる。
【0138】信号電荷を読み出す場合、第2のゲート電
極106及び第1のゲート電極107に高い電圧V
G(H)及び高い電圧VR(H)を印加する。図25
(b)に示されるように、信号電荷は第1のゲート電極
107下に生じたポテンシャルバリア(3)及び第2のゲ
ート電極106下に生じたポテンシャルバリア(4')によ
り、第2のゲート電極106下のn層102(図22
(b))の表面付近に蓄積される。この時、第2のゲー
ト電極106下に生じたポテンシャルバリア(4')のポテ
ンシャルΦm’は図25(a)に示されるポテンシャル
バリア(2')のポテンシャルΦm’よりも高くなってい
る。ソース領域104及びドレイン領域103(図22
(b))間の電気的特性は画素信号として読み出され
る。
極106及び第1のゲート電極107に高い電圧V
G(H)及び高い電圧VR(H)を印加する。図25
(b)に示されるように、信号電荷は第1のゲート電極
107下に生じたポテンシャルバリア(3)及び第2のゲ
ート電極106下に生じたポテンシャルバリア(4')によ
り、第2のゲート電極106下のn層102(図22
(b))の表面付近に蓄積される。この時、第2のゲー
ト電極106下に生じたポテンシャルバリア(4')のポテ
ンシャルΦm’は図25(a)に示されるポテンシャル
バリア(2')のポテンシャルΦm’よりも高くなってい
る。ソース領域104及びドレイン領域103(図22
(b))間の電気的特性は画素信号として読み出され
る。
【0139】第1のゲート電極107に低い電圧V
R(L)を印加すると、図25(c)に示されるよう
に、第1のゲート電極107下にはポテンシャルバリア
(1)が生じる。ポテンシャルバリア(1)はポテンシャルバ
リア(4')よりも低くなるために、信号電荷がp型半導体
基板101の内部へ排出される。
R(L)を印加すると、図25(c)に示されるよう
に、第1のゲート電極107下にはポテンシャルバリア
(1)が生じる。ポテンシャルバリア(1)はポテンシャルバ
リア(4')よりも低くなるために、信号電荷がp型半導体
基板101の内部へ排出される。
【0140】各電極に印加する電圧は各半導体層の不純
物濃度が前述の条件1の場合、VG(L)=−3.0
V、VR(L)=1.0V VG(H)=0.0V、VR(H)=5.0Vが適切であ
る。
物濃度が前述の条件1の場合、VG(L)=−3.0
V、VR(L)=1.0V VG(H)=0.0V、VR(H)=5.0Vが適切であ
る。
【0141】次に、本固体撮像装置の駆動タイミングを
図23及び図24を参照しながら説明する。図23に示
されるように、第2のゲート電極106にはそれぞれG
i-1、Gi、Gi+1の駆動電圧が印加され、第1のリセッ
トゲート107にはそれぞれRi-3、(図示されていな
い図の上方に位置する第1のリセットゲートに印加され
る電圧)Ri-1、及びRi+1が印加される。
図23及び図24を参照しながら説明する。図23に示
されるように、第2のゲート電極106にはそれぞれG
i-1、Gi、Gi+1の駆動電圧が印加され、第1のリセッ
トゲート107にはそれぞれRi-3、(図示されていな
い図の上方に位置する第1のリセットゲートに印加され
る電圧)Ri-1、及びRi+1が印加される。
【0142】駆動電圧Giが印加された第2のゲート電
極106下に蓄積された信号電荷を期間Tiの間に読み
出す場合、その第2のゲート電極106とRi-1及びR
i+1が印加された第1のゲート電極107にのみ高い電
圧を印加する。この場合、駆動電圧Giが印加された第
2のゲート電極106下のポテンシャルは図25(b)の
状態を示し、他の第2のゲート電極106下のポテンシ
ャルは図25(a)の状態を示す。図23示されるソー
ス領域104は駆動電圧Giが印加された第2のゲート
電極106と駆動電圧Gi+1が印加された第2のゲート
電極106とに共有されているが、駆動電圧Giが印加
された第2のゲート電極106下のポテンシャルの値に
一致する。ソース領域104に接続された配線114に
はポテンシャルが他に較べ十分に高い駆動電圧Giが印
加された第2のゲート電極106下のポテンシャルの値
のみが出力される。第1のゲート電極107に印加され
た高い電圧によってブランチ107bの下方にポテンシ
ャルバリアが形成され、水平方向に隣接する画素を分離
している。ドレイン領域103は従来から画素を分離す
るために用いられており、ドレイン領域103を共有す
る4つの画素間で電荷が移動することはない。
極106下に蓄積された信号電荷を期間Tiの間に読み
出す場合、その第2のゲート電極106とRi-1及びR
i+1が印加された第1のゲート電極107にのみ高い電
圧を印加する。この場合、駆動電圧Giが印加された第
2のゲート電極106下のポテンシャルは図25(b)の
状態を示し、他の第2のゲート電極106下のポテンシ
ャルは図25(a)の状態を示す。図23示されるソー
ス領域104は駆動電圧Giが印加された第2のゲート
電極106と駆動電圧Gi+1が印加された第2のゲート
電極106とに共有されているが、駆動電圧Giが印加
された第2のゲート電極106下のポテンシャルの値に
一致する。ソース領域104に接続された配線114に
はポテンシャルが他に較べ十分に高い駆動電圧Giが印
加された第2のゲート電極106下のポテンシャルの値
のみが出力される。第1のゲート電極107に印加され
た高い電圧によってブランチ107bの下方にポテンシ
ャルバリアが形成され、水平方向に隣接する画素を分離
している。ドレイン領域103は従来から画素を分離す
るために用いられており、ドレイン領域103を共有す
る4つの画素間で電荷が移動することはない。
【0143】駆動電圧Giが印加された第2のゲート電
極106下に蓄積された信号電荷を排出する場合、図2
4に示されるように、期間Uiの間、駆動電圧Giが印加
された第2のゲート電極106にのみ高い電圧を印加
し、他の第2のゲート電極106及びすべての第1のゲ
ート電極107には低い電圧を印加する。この場合、駆
動電圧Giが印加された第2のゲート電極106下のポ
テンシャルは図25(c)の状態を示す。蓄積されてい
た信号電荷は、主として第1のゲート電極107の基部
107aの下方を介してp型半導体基板101(図22
(a))の内部へ排出される。第1のゲート電極107
が垂直方向に隣接する画素間で共有されていても、駆動
電圧Gi-1が印加された第2のゲート電極106は低い
電圧が印加されているので、この下方に蓄積されている
信号電荷は排出されない。また、リセット動作は水平方
向に隣接した画素に対し同時に行われるので、水平方向
に隣接した画素間で第1のゲート電極107を共有する
ことに問題はない。
極106下に蓄積された信号電荷を排出する場合、図2
4に示されるように、期間Uiの間、駆動電圧Giが印加
された第2のゲート電極106にのみ高い電圧を印加
し、他の第2のゲート電極106及びすべての第1のゲ
ート電極107には低い電圧を印加する。この場合、駆
動電圧Giが印加された第2のゲート電極106下のポ
テンシャルは図25(c)の状態を示す。蓄積されてい
た信号電荷は、主として第1のゲート電極107の基部
107aの下方を介してp型半導体基板101(図22
(a))の内部へ排出される。第1のゲート電極107
が垂直方向に隣接する画素間で共有されていても、駆動
電圧Gi-1が印加された第2のゲート電極106は低い
電圧が印加されているので、この下方に蓄積されている
信号電荷は排出されない。また、リセット動作は水平方
向に隣接した画素に対し同時に行われるので、水平方向
に隣接した画素間で第1のゲート電極107を共有する
ことに問題はない。
【0144】上記説明と同様にGi-1及びGi+1の駆動電
圧が印加された第2のゲート電極106に対しても同様
に蓄積信号電荷の読み出し及び排出が順次繰り返し行わ
れる。上記実施例において、各信号読み出し期間Ti、
はTV規格の場合の水平ブランキング期間に相当する。
信号読み出し期間Ti及びリセット期間Ui以外の期間は
蓄積期間としているが、リセット期間あるいは他の動作
期間(例えばオフセット電荷注入期間)としても良い。
圧が印加された第2のゲート電極106に対しても同様
に蓄積信号電荷の読み出し及び排出が順次繰り返し行わ
れる。上記実施例において、各信号読み出し期間Ti、
はTV規格の場合の水平ブランキング期間に相当する。
信号読み出し期間Ti及びリセット期間Ui以外の期間は
蓄積期間としているが、リセット期間あるいは他の動作
期間(例えばオフセット電荷注入期間)としても良い。
【0145】光電変換FETとしてMOS型FETを用
いた他の例を示す。
いた他の例を示す。
【0146】図26に示されるように、本実施例の固体
撮像装置において、増幅型固体撮像素子を構成する第1
のゲート電極129、第2のゲート電極126、ソース
領域127、及びドレイン領域128はそれぞれ六角形
のユニットからなる。これらの要素は六角形のユニット
敷き詰めた連続パターンを形成するように半導体基板1
25上または半導体基板125内に形成されている。p
型半導体基板125内の構造は図22(b)示される構
造と同一である。
撮像装置において、増幅型固体撮像素子を構成する第1
のゲート電極129、第2のゲート電極126、ソース
領域127、及びドレイン領域128はそれぞれ六角形
のユニットからなる。これらの要素は六角形のユニット
敷き詰めた連続パターンを形成するように半導体基板1
25上または半導体基板125内に形成されている。p
型半導体基板125内の構造は図22(b)示される構
造と同一である。
【0147】具体的には、本実施例の固体撮像装置は六
角形のユニットを水平方向に接続した第2のゲート電極
126を半導体基板125上に複数有している。第2の
ゲート電極126はそれらによって挟まれる二種類の領
域を形成している。一方の領域に位置する半導体基板1
25中にはソース領域127が六角形ユニットを埋める
ように複数形成されている。他方の領域に位置する半導
体基板125中にはドレイン領域128が六角形ユニッ
トを一つおきに埋めるように形成されている。また、ド
レイン領域128に挟まれた半導体基板125の領域上
には第1のゲート電極129が形成されている。
角形のユニットを水平方向に接続した第2のゲート電極
126を半導体基板125上に複数有している。第2の
ゲート電極126はそれらによって挟まれる二種類の領
域を形成している。一方の領域に位置する半導体基板1
25中にはソース領域127が六角形ユニットを埋める
ように複数形成されている。他方の領域に位置する半導
体基板125中にはドレイン領域128が六角形ユニッ
トを一つおきに埋めるように形成されている。また、ド
レイン領域128に挟まれた半導体基板125の領域上
には第1のゲート電極129が形成されている。
【0148】第1のゲート電極129は、六角形のユニ
ットの辺に沿って垂直方向に延びるブランチ129bを
有している。ブランチ129bは幅WHを有しており、
2つの第2のゲート電極126を横切るように絶縁膜
(図示せず)を介して第2のゲート電極126の下方に
形成されている。第1のゲート電極129及びブランチ
129bの下方にはソース領域127、ドレイン領域1
28及び第2のゲート領域は形成されておらず、p型半
導体基板125のまま残されている。
ットの辺に沿って垂直方向に延びるブランチ129bを
有している。ブランチ129bは幅WHを有しており、
2つの第2のゲート電極126を横切るように絶縁膜
(図示せず)を介して第2のゲート電極126の下方に
形成されている。第1のゲート電極129及びブランチ
129bの下方にはソース領域127、ドレイン領域1
28及び第2のゲート領域は形成されておらず、p型半
導体基板125のまま残されている。
【0149】第1のゲート電極129の下方の半導体基
板125中にはn層(図示せず)が形成されており、第
1のゲート電極129及びn層は第1のゲート領域を構
成している。第2のゲート電極126及びその下方の半
導体基板125の領域は第2のゲート領域を構成してい
る。
板125中にはn層(図示せず)が形成されており、第
1のゲート電極129及びn層は第1のゲート領域を構
成している。第2のゲート電極126及びその下方の半
導体基板125の領域は第2のゲート領域を構成してい
る。
【0150】ソース領域127は隣接する第2のゲート
電極126の2つ六角形のユニットをそれぞれゲート電
極とする2つのFETに共有されており、ドレイン領域
128は隣接する第2のゲート電極126の4つの六角
形のユニットをゲート電極とする4つのFETに共有さ
れている。
電極126の2つ六角形のユニットをそれぞれゲート電
極とする2つのFETに共有されており、ドレイン領域
128は隣接する第2のゲート電極126の4つの六角
形のユニットをゲート電極とする4つのFETに共有さ
れている。
【0151】この様な構造によれば、ソース領域12
7、ドレイン領域128及び第1のゲート電極129が
いずれも六角形を有しているので、細長い領域にコンタ
クトホールを設ける場合に較べ、各領域あるいは電極を
相互に接続するための配線用コンタクトが容易となる。
7、ドレイン領域128及び第1のゲート電極129が
いずれも六角形を有しているので、細長い領域にコンタ
クトホールを設ける場合に較べ、各領域あるいは電極を
相互に接続するための配線用コンタクトが容易となる。
【0152】光電変換FETとして接合ゲート型FET
を用いた他の例を示す。
を用いた他の例を示す。
【0153】図27(a)及び27(b)は本実施例に
よる固体撮像装置の平面図及び及びK−K断面図を示し
ている。p型半導体基板131の表面領域にn層132
が形成されており、n層132中にドレイン領域133
及びソース領域134がさらにn層132に形成されて
いる。ドレイン領域133およびソース領域134の間
のn層102の表面にp+層135が形成されている。
更にp型半導体基板131上に絶縁膜136を介して電
極137がドレイン領域133及びソース領域134に
沿って形成されている。p型半導体基板131の表面に
絶縁膜136を介して第1のゲート電極139が形成さ
れている。
よる固体撮像装置の平面図及び及びK−K断面図を示し
ている。p型半導体基板131の表面領域にn層132
が形成されており、n層132中にドレイン領域133
及びソース領域134がさらにn層132に形成されて
いる。ドレイン領域133およびソース領域134の間
のn層102の表面にp+層135が形成されている。
更にp型半導体基板131上に絶縁膜136を介して電
極137がドレイン領域133及びソース領域134に
沿って形成されている。p型半導体基板131の表面に
絶縁膜136を介して第1のゲート電極139が形成さ
れている。
【0154】p+層135及びその下方の半導体層を含
む領域は第2のゲート領域139として機能し、第1の
ゲート電極138及びその下方の半導体層を含む領域は
第1のゲート領域140として機能する。さらに第2の
ゲート領域139、ドレイン領域133、およびソース
領域134は接合ゲート型FETを構成する。
む領域は第2のゲート領域139として機能し、第1の
ゲート電極138及びその下方の半導体層を含む領域は
第1のゲート領域140として機能する。さらに第2の
ゲート領域139、ドレイン領域133、およびソース
領域134は接合ゲート型FETを構成する。
【0155】図27(a)は、FETをそれぞれ含み、
垂直及び水平方向に2つづつ配列された4つの画素を示
している。ソース領域134は垂直向に隣接する2つの
FETに共有されており、ドレイン領域132は垂直及
び水平方向にそれぞれ隣接する4つのFETに共有され
る。第1のゲート電極138もドレイン領域133を共
有する4つのFETとは異なる組み合わせからなる4つ
のFETに共有される。第1のゲート電極138は垂直
方向に幅wvを有する基部138aと、基部138aか
ら垂直方向に延び、水平方向に幅whを有するブランチ
138bとからなる。基部138aは第2のゲート領域
139において生成した電荷をp型半導体基板131の
内部へ流すためのゲートとして機能し、ブランチ138
bは水平方向に隣接する画素を分離する働きをする。
垂直及び水平方向に2つづつ配列された4つの画素を示
している。ソース領域134は垂直向に隣接する2つの
FETに共有されており、ドレイン領域132は垂直及
び水平方向にそれぞれ隣接する4つのFETに共有され
る。第1のゲート電極138もドレイン領域133を共
有する4つのFETとは異なる組み合わせからなる4つ
のFETに共有される。第1のゲート電極138は垂直
方向に幅wvを有する基部138aと、基部138aか
ら垂直方向に延び、水平方向に幅whを有するブランチ
138bとからなる。基部138aは第2のゲート領域
139において生成した電荷をp型半導体基板131の
内部へ流すためのゲートとして機能し、ブランチ138
bは水平方向に隣接する画素を分離する働きをする。
【0156】第1のゲート領域138のうち、ブランチ
138bを含む領域は水平方向に隣接する2つのFET
からなる画素を分離している。
138bを含む領域は水平方向に隣接する2つのFET
からなる画素を分離している。
【0157】電極137はp+層135と容量的に結合
しており、p+層の電位を変化させる。電極137は一
画素内で2本に分離されている。これは各画素間におい
て、光学特性を均一にし、ソース領域134及びドレイ
ン領域133を電極137に対して自己整合的に形成す
るためである。図27(a)及び図27(b)に示され
る固体撮像装置は、信号電荷がp+層135に蓄積され
る点で図22(a)及び図22(b)に示される固体撮
像装置と異なる。p+層135に信号電荷を蓄積する場
合、接合ゲートが露出しているため、ゲート電極による
光の吸収がなく感度が高いという利点を有する。
しており、p+層の電位を変化させる。電極137は一
画素内で2本に分離されている。これは各画素間におい
て、光学特性を均一にし、ソース領域134及びドレイ
ン領域133を電極137に対して自己整合的に形成す
るためである。図27(a)及び図27(b)に示され
る固体撮像装置は、信号電荷がp+層135に蓄積され
る点で図22(a)及び図22(b)に示される固体撮
像装置と異なる。p+層135に信号電荷を蓄積する場
合、接合ゲートが露出しているため、ゲート電極による
光の吸収がなく感度が高いという利点を有する。
【0158】以上の各実施例においては、光電変換領域
のトランジスタはnチャネルFETで、半導体表面近傍
に蓄積する信号電荷は正孔である場合を説明してきた
が、本発明はこれに限定されるものではなく、全て逆の
極性の場合についても同様に議論することが可能であ
る。光電変換領域のトランジスタがpチャネルMOS型
FETの場合を図28及び29に、またpチャネル接合
ゲート型FETの場合を図30及び31に示す。図28
及び29に示される増幅型光電変換素子及び増幅型固体
撮像装置の構成は、図1を参照して説明した増幅型光電
変換素子及び図22(a)及び22(b)を参照して説
明した固体撮像装置において、半導体の導電型を逆にし
たものであり、図30に示される構成の増幅型光電変換
素子及び図31に示される固体撮像装置の構成は、図1
4を参照して説明した増幅型光電変換素子及び図27
(a)及び27(b)を参照して説明した固体撮像装置
の構成に於いて、半導体の導電型を逆にしたものであ
る。従って、その構成及び駆動方法は、前記各実施例か
ら容易に理解される。このような実施例の増幅型光電変
換素子によっても、前記各実施例で説明された効果と同
様な効果を達成することができる。
のトランジスタはnチャネルFETで、半導体表面近傍
に蓄積する信号電荷は正孔である場合を説明してきた
が、本発明はこれに限定されるものではなく、全て逆の
極性の場合についても同様に議論することが可能であ
る。光電変換領域のトランジスタがpチャネルMOS型
FETの場合を図28及び29に、またpチャネル接合
ゲート型FETの場合を図30及び31に示す。図28
及び29に示される増幅型光電変換素子及び増幅型固体
撮像装置の構成は、図1を参照して説明した増幅型光電
変換素子及び図22(a)及び22(b)を参照して説
明した固体撮像装置において、半導体の導電型を逆にし
たものであり、図30に示される構成の増幅型光電変換
素子及び図31に示される固体撮像装置の構成は、図1
4を参照して説明した増幅型光電変換素子及び図27
(a)及び27(b)を参照して説明した固体撮像装置
の構成に於いて、半導体の導電型を逆にしたものであ
る。従って、その構成及び駆動方法は、前記各実施例か
ら容易に理解される。このような実施例の増幅型光電変
換素子によっても、前記各実施例で説明された効果と同
様な効果を達成することができる。
【0159】また、各実施例では増幅型固体撮像素子が
二次元に配列された固体撮像装置を説明したが、一次元
状に配列しても良い。
二次元に配列された固体撮像装置を説明したが、一次元
状に配列しても良い。
【0160】
【発明の効果】以上詳述したように本発明の増幅型固体
撮像装置によれば、光電変換・蓄積用の第2のゲート領
域に第1のゲート領域を加え、該第1のゲート領域のポ
テンシャルバリアを変化させることにより、前記第2の
ゲート領域の半導体表面近傍に蓄積した信号電荷を第1
のゲート領域を介して基板側へ排出することができるた
め、電荷密度を高めた構造の場合でも低電圧でのリセッ
ト動作が可能となる。また、信号蓄積期間中においても
前記第1のゲート領域のバリアを適当に設定することに
より、半導体表面近傍の過剰な信号電荷を基板へ排出す
るブルーミング抑圧機能や、光積分期間中の特定期間だ
け光により発生した全信号電荷を排出するシャッター動
作機能を、持たせることができる。
撮像装置によれば、光電変換・蓄積用の第2のゲート領
域に第1のゲート領域を加え、該第1のゲート領域のポ
テンシャルバリアを変化させることにより、前記第2の
ゲート領域の半導体表面近傍に蓄積した信号電荷を第1
のゲート領域を介して基板側へ排出することができるた
め、電荷密度を高めた構造の場合でも低電圧でのリセッ
ト動作が可能となる。また、信号蓄積期間中においても
前記第1のゲート領域のバリアを適当に設定することに
より、半導体表面近傍の過剰な信号電荷を基板へ排出す
るブルーミング抑圧機能や、光積分期間中の特定期間だ
け光により発生した全信号電荷を排出するシャッター動
作機能を、持たせることができる。
【0161】更に、前記半導体表面近傍の電位を基板電
位より低い適当な値に設定すれば、リセット動作後、前
記第2のゲート領域のバリアを無くすことにより、基板
から半導体装置領域へ一定の電荷(オフセット電荷)を
注入することができる。これにより、暗時にも表面を空
乏化させずにでき、暗電流を抑圧できる。また、FPN
の主要成分である画素毎のゲインのバラツキは一般に低
信号量で大きいが、オフセット電荷の追加により緩和さ
れ、FPN改善効果も持たすことができる。
位より低い適当な値に設定すれば、リセット動作後、前
記第2のゲート領域のバリアを無くすことにより、基板
から半導体装置領域へ一定の電荷(オフセット電荷)を
注入することができる。これにより、暗時にも表面を空
乏化させずにでき、暗電流を抑圧できる。また、FPN
の主要成分である画素毎のゲインのバラツキは一般に低
信号量で大きいが、オフセット電荷の追加により緩和さ
れ、FPN改善効果も持たすことができる。
【0162】また、隣接する画素間でソース領域を共有
したり、ドレイン及第1のゲート電極を共有することに
より、画素密度を高めたり、開口率を改善し受光感度を
向上させることができる。更に共有により、一つあたり
の第1のゲート電極の面積を大きくすることができるの
で、半導体基板へ信号電荷を完全に排出することでき、
素子の動作を確実なものにすることができる。
したり、ドレイン及第1のゲート電極を共有することに
より、画素密度を高めたり、開口率を改善し受光感度を
向上させることができる。更に共有により、一つあたり
の第1のゲート電極の面積を大きくすることができるの
で、半導体基板へ信号電荷を完全に排出することでき、
素子の動作を確実なものにすることができる。
【0163】加えて、本撮像装置における第2のゲート
領域は、MOS型FETの他、接合ゲート型FETも可
能であり、幅広い可能性がある。更に、どの場合も一般
のMOSプロセスにより容易に製造可能である。
領域は、MOS型FETの他、接合ゲート型FETも可
能であり、幅広い可能性がある。更に、どの場合も一般
のMOSプロセスにより容易に製造可能である。
【0164】以上の理由から、本発明の実用上の効果は
絶大である。
絶大である。
【図1】本発明による増幅型固体撮像装置であって、光
電変換領域がMOS型FETの場合の実施例を画素単位
で示す断面図である。
電変換領域がMOS型FETの場合の実施例を画素単位
で示す断面図である。
【図2】図1に示される増幅型固体撮像装置の動作を深
さ方向ポテンシャル分布で示す断面図で、(a)は信号
蓄積動作を、(b)は信号検出動作を、(c)はリセッ
ト動作を、(d)はオフセット電荷注入動作をそれぞれ
示す。
さ方向ポテンシャル分布で示す断面図で、(a)は信号
蓄積動作を、(b)は信号検出動作を、(c)はリセッ
ト動作を、(d)はオフセット電荷注入動作をそれぞれ
示す。
【図3】図1に示される増幅型固体撮像装置の深さ方向
の電場強度分布を示す図である。
の電場強度分布を示す図である。
【図4】図2を用いて説明される動作を、信号電荷量に
対するポテンシャルの変化で示す図である。
対するポテンシャルの変化で示す図である。
【図5】図1の増幅固体撮像装置により2次元イメージ
センサを構成する例を示した図である。
センサを構成する例を示した図である。
【図6】図1の増幅型固体撮像装置により2次元イメー
ジセンサを構成する別の例を示した図である。
ジセンサを構成する別の例を示した図である。
【図7】図6の2次元イメージセンサにおけるポテンシ
ャル変化を示す図である。
ャル変化を示す図である。
【図8】図1の増幅型固体撮像装置による2次元イメー
ジセンサを駆動するための回路構成例を示した図であ
る。
ジセンサを駆動するための回路構成例を示した図であ
る。
【図9】図8に示す回路を駆動するタイミング例を示し
たタイミングチャートである。
たタイミングチャートである。
【図10】図8に示す回路を用いてシャッター動作を行
うための駆動タイミング例を示したタイミングチャート
である。
うための駆動タイミング例を示したタイミングチャート
である。
【図11】図8に示す回路を用いてオフセット電荷注入
動作を行うための駆動タイミング例を示したタイミング
チャートである。
動作を行うための駆動タイミング例を示したタイミング
チャートである。
【図12】図1に示される増幅型固体撮像装置の製造方
法の例を示す断面図である。
法の例を示す断面図である。
【図13】図1に示される増幅型固体撮像装置の半導体
層の不純物濃度分布を示す図である。
層の不純物濃度分布を示す図である。
【図14】本発明による増幅型固体撮像装置であって、
光電変換領域に接合ゲートFETを用いる実施例を画素
単位で示す断面図である。
光電変換領域に接合ゲートFETを用いる実施例を画素
単位で示す断面図である。
【図15】本発明による増幅型固体撮像装置であって、
光電変換領域に接合ゲートFETを用いる他の実施例を
画素単位で示す断面図である。
光電変換領域に接合ゲートFETを用いる他の実施例を
画素単位で示す断面図である。
【図16】図14に示される増幅型固体撮像装置の動作
を深さ方向ポテンシャル分布で示す図で、(a)リセッ
ト動作を、(b)は信号蓄積及び検出動作を、それぞれ
示す。
を深さ方向ポテンシャル分布で示す図で、(a)リセッ
ト動作を、(b)は信号蓄積及び検出動作を、それぞれ
示す。
【図17】図14に示される増幅型固体撮像装置により
2次元イメージセンサを構成する例を示した図である。
2次元イメージセンサを構成する例を示した図である。
【図18】図14の増幅型固体撮像装置による2次元イ
メージセンサを駆動するための、回路構成例を示した図
である。
メージセンサを駆動するための、回路構成例を示した図
である。
【図19】図16を用いて説明される動作を、信号電荷
量に対するポテンシャルの変化で示す図である。
量に対するポテンシャルの変化で示す図である。
【図20】図14に示される増幅型固体撮像装置の製造
方法の例を示す図である。
方法の例を示す図である。
【図21】図14に示される増幅型固体撮像装置の半導
体層の不純物濃度分布を示す図である。
体層の不純物濃度分布を示す図である。
【図22】本発明による増幅型固体撮像装置であって、
光電変換領域にMOS型FETを用いる他の実施例を示
す平面図(a)及び断面図(b)である。
光電変換領域にMOS型FETを用いる他の実施例を示
す平面図(a)及び断面図(b)である。
【図23】図22に示される固体撮像装置を駆動させる
ために必要な配線部分をより詳細に説明する平面図であ
る。
ために必要な配線部分をより詳細に説明する平面図であ
る。
【図24】図23に示される固体撮像装置を駆動させる
タイミングを説明する図である。
タイミングを説明する図である。
【図25】図22に示される固体撮像装置の光電変換領
域の深さ方向のポテンシャルを示す図であって、(a)
は信号電荷蓄積時、(b)は信号読み出し時、(c)は
信号は移出時のポテンシャルを示す図である。
域の深さ方向のポテンシャルを示す図であって、(a)
は信号電荷蓄積時、(b)は信号読み出し時、(c)は
信号は移出時のポテンシャルを示す図である。
【図26】本発明による増幅型固体撮像装置であって、
光電変換領域にMOS型FETを用いた更に別な実施例
を示す平面図である。
光電変換領域にMOS型FETを用いた更に別な実施例
を示す平面図である。
【図27】本発明による増幅型固体撮像装置であって、
光電変換領域に接合ゲート型FETを用いる実施例を示
す平面図(a)及び断面図(b)である。
光電変換領域に接合ゲート型FETを用いる実施例を示
す平面図(a)及び断面図(b)である。
【図28】本発明による増幅型固体撮像装置であって、
光電変換領域にMOS型FETを用い、図1に示される
増幅型固体撮像装置とは異なる導電型の半導体基板を用
いる実施例を画素単位で示す断面図である。
光電変換領域にMOS型FETを用い、図1に示される
増幅型固体撮像装置とは異なる導電型の半導体基板を用
いる実施例を画素単位で示す断面図である。
【図29】本発明による増幅型固体撮像装置であって、
光電変換領域にMOS型FETを用い、図22に示され
る増幅型固体撮像装置とは異なる導電型の半導体基板を
用いる実施例を画素単位で示す断面図である。
光電変換領域にMOS型FETを用い、図22に示され
る増幅型固体撮像装置とは異なる導電型の半導体基板を
用いる実施例を画素単位で示す断面図である。
【図30】本発明による増幅型固体撮像装置であって、
光電変換領域に接合ゲート型FETを用い、図14に示
される増幅型固体撮像装置とは異なる導電型の半導体基
板を用いる実施例を画素単位で示す断面図である。
光電変換領域に接合ゲート型FETを用い、図14に示
される増幅型固体撮像装置とは異なる導電型の半導体基
板を用いる実施例を画素単位で示す断面図である。
【図31】本発明による増幅型固体撮像装置であって、
光電変換領域に接合ゲート型FETを用い、図27に示
される増幅型固体撮像装置とは異なる導電型の半導体基
板を用いる実施例を画素単位で示す断面図である。
光電変換領域に接合ゲート型FETを用い、図27に示
される増幅型固体撮像装置とは異なる導電型の半導体基
板を用いる実施例を画素単位で示す断面図である。
【図32】従来のCMD型の増幅型固体撮像装置を示す
平面図(a)及び断面図(b)である。
平面図(a)及び断面図(b)である。
【図33】図32に示される従来のCMD型の増幅型固
体撮像装置の深さ方向のポテンシャル変化を示す図であ
る。
体撮像装置の深さ方向のポテンシャル変化を示す図であ
る。
【図34】従来のFGA型の増幅型固体撮像装置を示す
平面図(a)及び断面図(b)、及び、深さ方向のポテ
ンシャル変化を示す図(c)である。
平面図(a)及び断面図(b)、及び、深さ方向のポテ
ンシャル変化を示す図(c)である。
【図35】従来のBCMD型の増幅型固体撮像装置を示
す断面図(a)及び、深さ方向のポテンシャル変化を示
す図(b)である。
す断面図(a)及び、深さ方向のポテンシャル変化を示
す図(b)である。
21 p型半導体基板 22 第2のゲート電極 23 第1のゲート電極 24 n層24 25 ソース領域 26 ドレイン領域 27 絶縁膜 28 信号ライン 29 ドレイン端子(VD) 30、31 クロックライン 32 第2のゲート領域 33 第1のゲート領域
Claims (28)
- 【請求項1】 半導体基体の表面に形成されたトランジ
スタであって、該トランジスタに入射する光によって発
生した電荷を該トランジスタ内の該半導体基体の表面に
蓄積し、該蓄積された信号電荷に応じた電気信号の変化
を出力するトランジスタと、 該トランジスタに隣接して設けられた第1のゲート領域
であって、該第1のゲート領域は該半導体基体の一部
と、該半導体基体の一部上に形成された第1の絶縁膜
と、該絶縁膜上に設けられた第1のゲート電極とを有
し、該第1のゲート電極に印加された電圧に基づいて、
該蓄積された信号電荷を該半導体基体の表面から該半導
体基体の内部へ移動させる第1のゲート領域と、を有す
る増幅型光電変換素子。 - 【請求項2】 前記トランジスタは前記第1のゲート領
域に隣接して設けられた、埋め込みチャネル構造を有す
る第2のゲート領域を含むMOSFETであり、前記第
1のゲート領域が表面チャネル構造を有する請求項1に
記載の増幅型光電変換素子。 - 【請求項3】 前記トランジスタは前記第1のゲート領
域に隣接して設けられた、埋め込みチャネル構造を有す
る第2のゲート領域を含む接合ゲート型FETであり、
前記第1のゲート領域が表面チャネル構造を有する請求
項1に記載の増幅型光電変換素子。 - 【請求項4】 前記半導体基体は第1の導電型を有して
おり、前記トランジスタは、 前記信号電荷を蓄積するための信号蓄積領域と、該トラ
ンジスタのチャネルとなるチャネル領域とを含み、該半
導体基体の表面に設けられた、第2の導電型を有する第
1半導体層と、 該第1半導体層の表面に設けられ該第1半導体層よりも
高濃度の不純物を含み、ソース及びドレインとして機能
する第2半導体層及び第3半導体層と、 該第1半導体層上に設けられた第2の絶縁膜と、 該第2の絶縁膜上に設けられた第2のゲート電極と、を
有し、これによって、前記第2のゲート領域は該第1半
導体層と該第2の絶縁膜と該第2のゲート電極とからな
る請求項2に記載の増幅型光電変換素子。 - 【請求項5】 前記半導体基体は第1の導電型を有して
おり、前記トランジスタは、 該トランジスタのチャネルとなるチャネル領域とを含
み、該半導体基体の中に設けられた、第2の導電型を有
する第1半導体層と、 該第1半導体層の表面に設けられ、該第1半導体層より
も高濃度の不純物を含み、ソース及びドレインとして機
能する第2半導体層及び第3半導体層と、 前記信号電荷を蓄積するための信号蓄積領域を含み、該
第1半導体層上に設けられた第1導電型の第4半導体層
と、を有し、これによって、前記第2のゲート領域は該
第1半導体層と該4半導体層とからなる請求項3に記載
の増幅型光電変換素子。 - 【請求項6】 前記トランジスタは、更に、前記第4半
導体層上に設けられた第3の絶縁膜と該第3の絶縁膜上
に設けられた第2のゲート電極とを有する請求項5に記
載の増幅型光電変換素子。 - 【請求項7】 前記増幅型光電変換素子の信号電荷のリ
セット動作は、少なくとも前記第1のゲート電極に印加
する電圧を制御することによって、前記トランジスタ内
の前記半導体基体の表面に蓄積された前記信号電荷を前
記第1のゲート領域を介して前記半導体基体の内部へ排
出することにより達成されることを特徴とする請求項1
から6のいずれかに記載の増幅型光電変換素子。 - 【請求項8】 前記増幅型光電変換素子であって、前記
トランジスタ内の前記半導体基体の表面に所定量以上の
過剰な信号電荷が蓄積された場合、少なくとも前記第1
のゲート電極に印加する電圧を制御することによって、
該過剰な信号電荷を前記第1のゲート領域を介して前記
半導体基体の内部へ排出することによりブルーミング抑
圧を行うことを特徴とする請求項1から6のいずれかに
記載の増幅型光電変換素子。 - 【請求項9】 前記増幅型光電変換素子であって、前記
第1のゲート電極、または該第1のゲート電極及び前記
第2のゲート電極に印加する電圧を制御することによっ
て、前記半導体基体の内部から前記第1のゲート領域を
介して前記トランジスタ内の前記半導体基体の表面にオ
フセット電荷を注入することによりオフセット加算を行
うことを特徴とする請求項1から6のいずれかに記載の
増幅型光電変換素子。 - 【請求項10】 前記注入されたオフセット電荷と前記
トランジスタ内の前記半導体基体の表面に光電変換によ
り蓄積された電荷との和による出力信号と、前記注入さ
れたオフセット電荷のみによる出力信号との差分信号を
出力することを特徴とする請求項9に記載の増幅型光電
変換素子。 - 【請求項11】 前記増幅型光電変換素子であって、前
記第1のゲート電極、または前記第1のゲート電極及び
前記第2のゲート電極に印加する電圧を制御することに
よって、リセット動作のタイミングを制御し、信号電荷
蓄積時間を制御することを特徴とする請求項7に記載の
増幅型光電変換素子。 - 【請求項12】 半導体基体の表面に一次元または二次
元アレイ状に設けられた複数の増幅型光電変換素子を有
する増幅型固体撮像装置であって、 該複数の増幅型光電変換素子それぞれが、該半導体基体
の表面に形成されたトランジスタであって、該トランジ
スタに入射する光によって発生した電荷を該トランジス
タ内の該半導体基体の表面に蓄積し、該蓄積された信号
電荷に応じた電気信号の変化を出力するトランジスタ
と、 該トランジスタに隣接して設けられた第1のゲート領域
であって、該第1のゲート領域は該半導体基体の一部
と、該半導体基体の一部上に形成された第1の絶縁膜
と、該絶縁膜上に設けられた第1のゲート電極とを有
し、該第1のゲート電極に印加された電圧に基づいて、
該蓄積された信号電荷を該半導体基体の表面から該半導
体基体の内部へ移動させる第1のゲート領域と、を有す
る増幅型固体撮像装置。 - 【請求項13】 前記各増幅型光電変換素子であって、 前記第1のゲート領域は表面チャネル構造を有してお
り、 前記トランジスタは前記第1のゲート領域に隣接して設
けられ、埋め込みチャネル構造を有する第2のゲート領
域と、ソース領域と、ドレイン領域とを有する電界効果
型トランジスタであって、 該第2のゲート領域は該ドレイン領域及び該第1のゲー
ト領域によって囲まれており、隣接する光電変換素子と
少なくとも該ドレイン領域及び該第1のゲート領域の一
方によって互いに分離されていることを特徴とする請求
項12に記載の増幅型固体撮像装置。 - 【請求項14】 前記複数の増幅型光電変換素子は第1
の方向のアレイ状に配置されており、該光電変換素子の
それぞれにおいて、 前記第1のゲート領域は表面チャネル構造を有してお
り、 前記トランジスタは前記第1のゲート領域に隣接して設
けられ、埋め込みチャネル構造を有する第2のゲート領
域と、ソース領域と、ドレイン領域とを有する電界効果
型トランジスタであって、 該トランジスタは該光電変換素子の該第1の方向の一方
に隣接する第1の増幅型光電変換素子のトランジスタと
該ソース領域を共有しており、該光電変換素子の該第1
の方向の他方に隣接する第2の増幅型光電変換素子のト
ランジスタと該ドレイン領域及び該第1のゲート領域を
共有していることを特徴とする請求項12に記載の増幅
型固体撮像装置。 - 【請求項15】 前記複数の増幅型光電変換素子は更に
第2の方向にも配列された2次元アレイ状に配置されて
おり、前記増幅型光電変換素子のそれぞれは該光電変換
素子及び前記第2の増幅型光電変換素子の該第2の方向
も一方にそれぞれ隣接する2つの増幅型光電変換素子の
2つのトランジスタと前記ドレイン領域を更に共有して
おり、該光電変換素子及び前記第2の増幅型光電変換素
子の該第2の方向の他方にそれぞれ隣接する2つの増幅
型光電変換素子の2つのトランジスタと前記第1のゲー
ト領域を更に共有していることを特徴とする請求項12
に記載の増幅型固体撮像装置。 - 【請求項16】 前記複数の増幅型光電変換素子の前記
トランジスタはMOS型FETであることを特徴とする
請求項12から15のいずれかに記載の増幅型固体撮像
装置。 - 【請求項17】 前記複数の増幅型光電変換素子の前記
トランジスタは接合ゲート型FETであることを特徴と
する請求項12から15のいずれかに記載の増幅型固体
撮像装置。 - 【請求項18】 前記半導体基体は第1の導電型を有
し、 前記第1のゲート領域は、該半導体基体の一部と、該半
導体基体の一部上に形成された第1の絶縁膜と、該第1
の絶縁膜上に設けられた第1のゲート電極とを有してお
り、 前記トランジスタは、該第1のゲート領域に隣接して該
半導体基体の表面に設けられた、第2の導電型を有する
第1の半導体層を含み、前記ソース領域及び前記ドレイ
ン領域は該第1の半導体層の表面にそれぞれ形成されて
おり、前記第2のゲート領域は、該第1の半導体層の一
部と、該第1の半導体層の一部上に設けらた第2のゲー
ト絶縁膜と、該第2のゲート絶縁膜上に設けられた第2
のゲート電極とを有する請求項16に記載の増幅型固体
撮像装置。 - 【請求項19】 前記半導体基体は第1の導電型を有
し、 前記第1のゲート領域は、該半導体基体の一部と、該半
導体基体の一部上に形成された第1の絶縁膜と、該第1
の絶縁膜上に設けられた第1のゲート電極とを有してお
り、 前記トランジスタは、該第1のゲート領域に隣接して該
半導体基体の表面に設けられた、第2の導電型を有する
第1の半導体層と、該第1の半導体層の表面にそれぞれ
形成された前記ソース領域及び前記ドレイン領域となる
第2及び第3の半導体層とを有し、前記第2のゲート領
域は、該第1の半導体層の一部と、該第1の半導体層の
表面の一部に設けられた第1導電型の第4の半導体層と
を有する請求項17に記載の増幅型固体撮像装置。 - 【請求項20】 前記各増幅型光電変換素子の前記トラ
ンジスタは、更に、前記第4半導体層上に設けられた第
3の絶縁膜と該第3の絶縁膜上に設けられた第2のゲー
ト電極とを有する請求項19に記載の増幅型固体撮像装
置。 - 【請求項21】 前記第2のゲート電極は前記第2の半
導体層に沿って設けられた第1の副電極と前記第3の半
導体層に沿って設けられた第2の副電極とからなる請求
項20に記載の増幅型固体撮像装置。 - 【請求項22】 前記増幅型固体撮像装置は、 前記各増幅型光電変換素子の第1のゲート電極がそれぞ
れ電気的に接続された第1のクロックラインと、 該増幅型光電変換素子の第2のゲート電極がそれぞれ電
気的に接続された第2のクロックラインと、 該各増幅型光電変換素子の前記第2半導体層がそれぞれ
電気的に接続された信号ラインと、を更に有し、 該各増幅型光電変換素子の前記第3半導体層に所定の電
位が供給されていることを特徴とする請求項18または
20に記載の増幅型固体撮像装置。 - 【請求項23】 前記増幅型固体撮像装置は、 前記各増幅型光電変換素子の第1のゲート電極がそれぞ
れ電気的に接続された第1のクロックラインと、 該各増幅型光電変換素子の前記第3半導体層がそれぞれ
電気的に接続された第2のクロックラインと、 該各増幅型光電変換素子の前記第2半導体層がそれぞれ
電気的に接続された信号ラインと、を更に有することを
特徴とする請求項19に記載の増幅型固体撮像装置。 - 【請求項24】 前記各増幅型光電変換素子の前記第1
のゲート領域は基部と基部から前記第1の方向に延びる
枝部とからなり、前記増幅型光電変換素子の前記トラン
ジスタの前記ソース領域及び前記第2のゲート領域はそ
れぞれ前記第2の方向に隣接する増幅型光電変換素子の
ソース領域及び第2のゲート領域と該第1のゲート領域
の該枝部によって分離されていることを特徴とする請求
項15に記載の増幅型固体撮像装置。 - 【請求項25】 前記各増幅型光電変換素子であって、
前記第1のゲート領域の基部は前記第2の方向に隣接す
る増幅型光電変換素子の2つのドレイン領域に挟まれて
設けられており、該各増幅型光電変換素子の前記第2の
ゲート領域を画素として、前記第1の方向及び該第2の
方向に所定のピッチで配列された2次元アレイにおい
て、該第2の方向に配列された該第2のゲート領域の配
列周期に対して、該第1のゲート領域の基部及び該ドレ
イン領域の配列周期が半周期ずれていることを特徴とす
る請求項24に記載の増幅型固体撮像装置。 - 【請求項26】 前記増幅型固体撮像装置であって、前
記第1のゲート領域の基部及び前記ドレイン領域の前記
第2の方向への配列周期は第1の方向に隣接する該第1
のゲート領域の基部及び該ドレイン領域の前記第2の方
向への配列周期に対し、一周期分ずれていることを特徴
とする請求項24に記載の増幅型固体撮像装置。 - 【請求項27】 前記増幅型固体撮像装置であって、各
増幅型光電変換素子、前期第1のゲート電極、前記ドレ
イン領域、及び前記第2のゲート電極は前記第2の方向
に隣接する増幅型固体撮像素子のそれぞれと互いに電気
的に接続されており、前記ソース領域は第1の方向のそ
れぞれと互いに電気的に接続されていることを特徴とす
る請求項15に記載の増幅型固体撮像装置。 - 【請求項28】 増幅型光電変換素子の製造方法であっ
て、該方法は、 第1導電型を有する半導体基体の表面に、ゲート絶縁膜
を形成する工程と、 レジストパターンをマスクとして該ゲート絶縁膜上に第
1のゲート電極を形成する工程と、 該第1のゲート電極及び該レジストパターンをマスクと
して、該半導体基体に第2導電型を有する不純物を注入
し、該第1のゲート電極に対して自己整合的に該半導体
基体内に第1の半導体層を形成する工程と、 該第1の半導体層内にソース領域及びドレイン領域を形
成し、これによって、該第1の半導体層を含み、光電変
換素子として機能するトランジスタを形成する工程と、
を包含する。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6303953A JP2878137B2 (ja) | 1994-06-29 | 1994-12-07 | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 |
US08/382,257 US5880494A (en) | 1994-06-29 | 1995-02-01 | Active type photoelectric converting device and an active type solid-state imaging device using the same |
GB9502100A GB2291256B (en) | 1994-06-29 | 1995-02-02 | Active type photoelectric converting device,active type solid-state imaging device using the same,and a method for producing the active type photoelectric |
KR1019950003501A KR100203792B1 (ko) | 1994-06-29 | 1995-02-20 | 증폭형 광전변환소자, 이를 이용한 증폭형 고체촬상장치 및 증폭형 광전변환소자의 제조방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-148330 | 1994-06-29 | ||
JP14833094 | 1994-06-29 | ||
JP6303953A JP2878137B2 (ja) | 1994-06-29 | 1994-12-07 | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0878653A true JPH0878653A (ja) | 1996-03-22 |
JP2878137B2 JP2878137B2 (ja) | 1999-04-05 |
Family
ID=26478567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6303953A Expired - Fee Related JP2878137B2 (ja) | 1994-06-29 | 1994-12-07 | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5880494A (ja) |
JP (1) | JP2878137B2 (ja) |
KR (1) | KR100203792B1 (ja) |
GB (1) | GB2291256B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5844234A (en) * | 1996-03-06 | 1998-12-01 | Sharp Kabushiki Kaisha | Amplification type solid-state imaging device having a center of the source region displaced from a pixel center |
US5920092A (en) * | 1996-11-01 | 1999-07-06 | Sharp Kabushiki Kaisha | Active type photoelectric conversion device, method for fabricating the same, and active type solid-state imaging device |
US6023293A (en) * | 1996-03-12 | 2000-02-08 | Sharp Kabushiki Kaisha | Active type solid-state imaging device |
US6166767A (en) * | 1996-12-10 | 2000-12-26 | Sharp Kabushiki Kaisha | Active solid-state imaging device which effectively suppresses fixed-pattern noise |
US7236197B2 (en) | 2001-11-13 | 2007-06-26 | Kabushiki Kaisha Toshiba | Solid-state image sensor using junction gate type field-effect transistor as pixel |
JP2016526790A (ja) * | 2013-06-20 | 2016-09-05 | ストレイティオ, インコーポレイテッドStratio, Inc. | Cmos画像センサ用のゲート制御型電荷変調デバイス |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09213921A (ja) * | 1996-02-05 | 1997-08-15 | Sharp Corp | 増幅型固体撮像素子及び増幅型固体撮像装置 |
JPH09246516A (ja) * | 1996-03-13 | 1997-09-19 | Sharp Corp | 増幅型固体撮像装置 |
JPH09260627A (ja) * | 1996-03-18 | 1997-10-03 | Sharp Corp | 増幅型固体撮像装置 |
US6376868B1 (en) * | 1999-06-15 | 2002-04-23 | Micron Technology, Inc. | Multi-layered gate for a CMOS imager |
JP3624140B2 (ja) * | 1999-08-05 | 2005-03-02 | キヤノン株式会社 | 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ |
JP2003092424A (ja) * | 2001-07-12 | 2003-03-28 | Sharp Corp | 分割型受光素子および回路内蔵型受光素子および光ディスク装置 |
JP2003168736A (ja) * | 2001-11-30 | 2003-06-13 | Hitachi Ltd | 半導体素子及び高周波電力増幅装置並びに無線通信機 |
JP4154165B2 (ja) * | 2002-04-05 | 2008-09-24 | キヤノン株式会社 | 光電変換素子及びそれを用いた固体撮像装置、カメラ及び画像読み取り装置 |
KR100669270B1 (ko) * | 2003-08-25 | 2007-01-16 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 광전 변환 소자 |
JP2005166825A (ja) * | 2003-12-01 | 2005-06-23 | Matsushita Electric Ind Co Ltd | 電荷転送装置 |
JP5224633B2 (ja) * | 2004-03-30 | 2013-07-03 | キヤノン株式会社 | 半導体装置の製造方法 |
JP2007120991A (ja) * | 2005-10-25 | 2007-05-17 | Sharp Corp | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 |
JP4242880B2 (ja) * | 2006-05-17 | 2009-03-25 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置及びその動作方法 |
US7763837B2 (en) * | 2007-11-20 | 2010-07-27 | Aptina Imaging Corporation | Method and apparatus for controlling anti-blooming timing to reduce effects of dark current |
JP4959596B2 (ja) * | 2008-02-07 | 2012-06-27 | セイコーインスツル株式会社 | 絶縁膜の評価方法および測定回路 |
JP5274424B2 (ja) * | 2009-10-07 | 2013-08-28 | 本田技研工業株式会社 | 光電変換素子、受光装置、受光システム及び測距装置 |
JP5211007B2 (ja) | 2009-10-07 | 2013-06-12 | 本田技研工業株式会社 | 光電変換素子、受光装置、受光システム及び測距装置 |
JP5211008B2 (ja) * | 2009-10-07 | 2013-06-12 | 本田技研工業株式会社 | 光電変換素子、受光装置、受光システム及び測距装置 |
JP5648923B2 (ja) * | 2009-10-09 | 2015-01-07 | 国立大学法人静岡大学 | 半導体素子及び固体撮像装置 |
JP5623898B2 (ja) * | 2010-12-21 | 2014-11-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8785986B1 (en) * | 2011-02-02 | 2014-07-22 | Aptina Imaging Corporation | BCMD image sensor with junction gate for back side or front side illumination |
US9735189B2 (en) * | 2015-01-15 | 2017-08-15 | Hoon Kim | Image sensor with solar cell function and electronic device thereof |
US9946135B2 (en) | 2015-05-29 | 2018-04-17 | Palo Alto Research Center Incorporated | High voltage thin film optical switch |
US10192892B2 (en) | 2015-05-29 | 2019-01-29 | Palo Alto Research Center Incorporated | Active matrix backplane formed using thin film optocouplers |
MY174333A (en) * | 2015-10-14 | 2020-04-08 | Hoon Kim | Image sensor with solar cell function |
US10397529B2 (en) | 2017-04-28 | 2019-08-27 | Palo Alto Research Center Incorporated | Transparent optical coupler active matrix array |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57162364A (en) * | 1981-03-30 | 1982-10-06 | Matsushita Electric Ind Co Ltd | Solid state image pickup device |
DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
US5027177A (en) * | 1989-07-24 | 1991-06-25 | Hughes Aircraft Company | Floating base lateral bipolar phototransistor with field effect gate voltage control |
JPH0442579A (ja) * | 1990-06-08 | 1992-02-13 | Seiko Epson Corp | 薄膜トランジスタ及び製造方法 |
US5262661A (en) * | 1990-06-25 | 1993-11-16 | Matsushita Electric Industrial Co., Ltd. | Solid-state image pickup device, having increased charge storage and improved electronic shutter operation |
US5235197A (en) * | 1991-06-25 | 1993-08-10 | Dalsa, Inc. | High photosensitivity and high speed wide dynamic range ccd image sensor |
US5286987A (en) * | 1991-11-26 | 1994-02-15 | Sharp Kabushiki Kaisha | Charge transfer device |
JP2970158B2 (ja) * | 1991-12-20 | 1999-11-02 | 日本電気株式会社 | 固体撮像装置の製造方法 |
US5436476A (en) * | 1993-04-14 | 1995-07-25 | Texas Instruments Incorporated | CCD image sensor with active transistor pixel |
JP3020785B2 (ja) * | 1993-12-09 | 2000-03-15 | 株式会社東芝 | 固体撮像装置 |
-
1994
- 1994-12-07 JP JP6303953A patent/JP2878137B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-01 US US08/382,257 patent/US5880494A/en not_active Expired - Lifetime
- 1995-02-02 GB GB9502100A patent/GB2291256B/en not_active Expired - Lifetime
- 1995-02-20 KR KR1019950003501A patent/KR100203792B1/ko not_active IP Right Cessation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5844234A (en) * | 1996-03-06 | 1998-12-01 | Sharp Kabushiki Kaisha | Amplification type solid-state imaging device having a center of the source region displaced from a pixel center |
US6023293A (en) * | 1996-03-12 | 2000-02-08 | Sharp Kabushiki Kaisha | Active type solid-state imaging device |
US5920092A (en) * | 1996-11-01 | 1999-07-06 | Sharp Kabushiki Kaisha | Active type photoelectric conversion device, method for fabricating the same, and active type solid-state imaging device |
KR100280014B1 (ko) * | 1996-11-01 | 2001-02-01 | 마찌다 가쯔히꼬 | 증폭형 광전변환소자 및 그의 제조방법 및 증폭형 고체촬상장치 |
US6166767A (en) * | 1996-12-10 | 2000-12-26 | Sharp Kabushiki Kaisha | Active solid-state imaging device which effectively suppresses fixed-pattern noise |
US7236197B2 (en) | 2001-11-13 | 2007-06-26 | Kabushiki Kaisha Toshiba | Solid-state image sensor using junction gate type field-effect transistor as pixel |
US7508017B2 (en) | 2001-11-13 | 2009-03-24 | Kabushiki Kaisha Toshiba | Solid-state image sensor using junction gate type field-effect transistor as pixel |
US7679667B2 (en) | 2001-11-13 | 2010-03-16 | Kabushiki Kaisha Toshiba | Solid-state image sensor using junction gate type field-effect transistor as pixel |
JP2016526790A (ja) * | 2013-06-20 | 2016-09-05 | ストレイティオ, インコーポレイテッドStratio, Inc. | Cmos画像センサ用のゲート制御型電荷変調デバイス |
US10109662B2 (en) | 2013-06-20 | 2018-10-23 | Stratio, Inc. | Gate-controlled charge modulated device for CMOS image sensors |
US11264418B2 (en) | 2013-06-20 | 2022-03-01 | Stratio Inc. | Gate-controlled charge modulated device for CMOS image sensors |
Also Published As
Publication number | Publication date |
---|---|
GB2291256B (en) | 1998-05-27 |
JP2878137B2 (ja) | 1999-04-05 |
KR960002874A (ko) | 1996-01-26 |
GB9502100D0 (en) | 1995-03-22 |
GB2291256A (en) | 1996-01-17 |
US5880494A (en) | 1999-03-09 |
KR100203792B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2878137B2 (ja) | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 | |
US6023293A (en) | Active type solid-state imaging device | |
US6483163B2 (en) | Photoelectric conversion devices and photoelectric conversion apparatus employing the same | |
JP3697769B2 (ja) | 光電変換素子及び光電変換装置 | |
JP5316606B2 (ja) | 固体撮像素子及びその製造方法 | |
US5856686A (en) | Amplifying type solid-state imaging apparatus and method for driving the same | |
KR100266417B1 (ko) | 증폭형 고체촬상소자 및 증폭형 고체촬상장치 | |
KR20080106846A (ko) | 고체촬상장치 및 그 제조 방법 | |
KR100245245B1 (ko) | 증폭형 광전변환소자 및 이를 사용한 증폭형 고체촬상장치 | |
JP2004259733A (ja) | 固体撮像装置 | |
KR100280014B1 (ko) | 증폭형 광전변환소자 및 그의 제조방법 및 증폭형 고체촬상장치 | |
US5438211A (en) | Charge-transfer device having an improved charge-sensing section | |
JP4165250B2 (ja) | 固体撮像装置 | |
US7382009B2 (en) | Solid state image pickup device including an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
JPH11307752A (ja) | 固体撮像装置 | |
JPH10335622A (ja) | 光電変換装置 | |
US20100133596A1 (en) | Solid-state imaging device | |
JP2006100761A (ja) | 固体撮像素子及びその製造方法並びに固体撮像素子の駆動方法 | |
JPH09246512A (ja) | 増幅型固体撮像素子 | |
US20040246356A1 (en) | Solid-state imaging device and method for driving the same | |
JPH0774336A (ja) | 固体撮像素子 | |
JP4779575B2 (ja) | 固体撮像素子 | |
JPH1065137A (ja) | 固体撮像素子 | |
JPH02224480A (ja) | 固体撮像素子 | |
JPH09213922A (ja) | 増幅型固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990111 |
|
LAPS | Cancellation because of no payment of annual fees |