JPH0876873A - マイクロコンピュータの駆動装置 - Google Patents

Abstract

(57)【要約】 【目的】 スリープ指令を受けてマイコンへのマシンク
ロックの供給を停止すると共に、その制御実行時間及び
制御復帰後の発振安定時間を計時してマシンクロックの
供給を再開する装置において、各時間を計時する計時手
段を簡略化する。 【構成】 マイコンからのスリープ指令に従い、メイン
発振回路及びその発振信号に基づきマシンクロックを発
生するマシンクロック発生回路の動作を停止させるスリ
ープ制御を開始する。その後、計時用のＣＲ発振回路か
らの発振信号をＣＲタイマにてカウントすることによ
り、スリープ制御の経過時間を計時し、計時時間が所定
時間（Ｑｃ）に達するとメイン発振回路を再起動する。
メイン発振回路の起動後は、ＣＲタイマをリセットし
て、その後の経過時間の計時を「０」から開始させ、そ
の計時時間がメイン発振回路の発振が安定するのに要す
る時間（Ｑｂ）に達したときに、マシンクロック発生回
路の動作を再開させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
の動作及びリセットに必要なマシンクロック及びリセッ
ト信号を発生することにより、マイクロコンピュータの
動作を制御する駆動装置に関する。

【０００２】

【従来の技術】従来より、この種の装置は、マイクロコ
ンピュータに高精度のマシンクロックを供給するため
に、水晶等の発振子を用いた発振回路からの発振信号に
基づきマシンクロックを生成するように構成されてい
る。また、マイクロコンピュータへの電源投入時には、
マイクロコンピュータ内部のレジスタやＲＡＭ等を初期
化する必要があるため、電源電圧の立ち上がり等を検出
して、マイクロコンピュータにリセット信号を出力する
ように構成されている。

【０００３】また、この種の装置には、マイクロコンピ
ュータの処理動作停止時に、発振回路の発振を停止させ
て、マイクロコンピュータへのマシンクロックの供給を
停止することにより、マイクロコンピュータによる消費
電力を低減する、所謂スリープ制御を実行できるように
した装置もある。

【０００４】

【発明が解決しようとする課題】ところで、こうしたス
リープ制御を行なう装置においては、通常、マイクロコ
ンピュータがスリープ制御の実行条件を判定して、スリ
ープ制御の実行命令（スリープ指令）を発生したとき
に、発振回路の発振を停止させるスリープ制御を実行す
るように構成されているのであるが、スリープ制御から
の復帰は、使用者による外部スイッチの操作等によっ
て、外部からスリープ制御の解除指令が入力されたとき
に行なうようにされているため、例えば、スリープ制御
中にマイクロコンピュータが制御している制御対象がノ
イズ等によって誤動作したり、マイクロコンピュータが
制御対象の駆動スイッチをオンした状態でスリープ指令
を発生した場合等には、スリープ制御の解除指令が入力
されるまでの間、制御対象が動作し続けてしまうといっ
た問題があった。

【０００５】このような問題に対して、例えば特開平４
−３４８４１０号公報に示されるように、スリープ制御
の実行時間を、マシンクロック生成用のメイン発振回路
とは別に設けたサブ発振回路からの発振信号を計時用信
号として動作するタイマ回路（カウンタ）を用いて計時
し、その計時時間が所定時間に達するとメイン発振回路
を起動し、しかもメイン発振回路の起動後、メイン発振
回路の発振が安定するまで、マシンクロックの出力を遅
延回路を用いて遅延させることが提案されている。

【０００６】この提案の装置によれば、スリープ制御の
連続時間がタイマ回路により計時される所定時間に制限
されるため、スリープ制御実行中に制御対象が誤動作し
ても、速やかに正常状態に復帰させることができるよう
になるのであるが、メイン発振回路起動後、マシンクロ
ックの出力を遅延させる遅延回路は、タイマ回路の各ビ
ット出力の論理積をとるように構成されていることか
ら、タイマ回路の規模が大きくなってしまうという問題
があった。つまり、この提案の装置においては、タイマ
回路を用いて、スリープ制御の実行時間（つまりメイン
発振回路の停止時間）だけでなく、スリープ制御解除後
の発振安定までの時間を更に計時するようにしているた
め、計時用のタイマ回路の規模が大きくなってしまうの
である。

【０００７】またメイン発振回路の起動後、その発振が
安定するまでの時間マシンクロックの出力を遅延させる
のは、マシンクロックが不安定となって、マイクロコン
ピュータが誤動作するのを防止するためであるが、こう
したマシンクロックの出力の遅延制御は、スリープ制御
からの復帰時だけでなく、電源投入後、メイン発振回路
が発振動作を開始した直後にも実行すべきである。しか
し、上記提案の装置において、電源投入後、メイン発振
回路の発振が安定するまでの時間を計時して、マシンク
ロックの出力を遅延させるには、別途専用のタイマ回路
が必要になる。従って、このように電源投入直後に、マ
シンクロックの出力を遅延させることを考慮すると、タ
イマ回路の規模が益々大きくなってしまうという問題が
発生する。

【０００８】一方、マシンクロック生成用のメイン発振
回路には、通常、水晶等の発振子を用いた発振回路が使
用されるため、マイクロコンピュータには、周波数の安
定した高精度なマシンクロックを供給することができる
ようになるのであるが、マイクロコンピュータの動作中
に、発振回路の故障、発振子の取付け不良等によって、
発振回路が発振を停止してしまった場合には、マイクロ
コンピュータへのマシンクロックの供給も停止されてし
まうため、例えば、上記のようにマイクロコンピュータ
が制御対象の駆動スイッチをオンした状態で発振回路の
発振が停止してしまうと、その後マイクロコンピュータ
は制御対象の駆動を停止できなくなってしまうといった
問題もある。

【０００９】本発明は、こうした問題に鑑みなされたも
ので、マイクロコンピュータにマシンクロック，リセッ
ト信号等を供給して、マイクロコンピュータの動作を制
御する駆動装置側で、スリープ制御の時間及びスリープ
制御からの復帰後の発振安定の時間を計時する計時手段
を簡略化することができ、更には発振回路の動作停止を
判定して、マイクロコンピュータにより制御される制御
対象の誤動作を防止できるようにすることを目的として
いる。

【００１０】

【課題を解決するための手段】かかる目的を達成するた
めになされた請求項１に記載のマイクロコンピュータの
駆動装置は、マシンクロック生成用の発振信号を発生す
るメイン発振手段と、該メイン発振手段からの発振信号
に基づきマシンクロックを生成して、マイクロコンピュ
ータに供給するマシンクロック発生手段と、前記メイン
発振手段とは別に計時用の発振信号を発生するサブ発振
手段と、マイクロコンピュータ側より入力されるスリー
プ指令によって、前記メイン発振手段の発振を停止させ
るメインスリープ制御手段と、前記スリープ指令によっ
て、前記マシンクロック発生手段からのマシンクロック
出力を停止させるマシンクロックスリープ制御手段と、
前記サブ発振手段からの発振信号に基づき、前記メイン
スリープ制御手段による前記メイン発振手段の発振停止
後の経過時間を計時し、その計時時間がメインスリープ
解除時間に達するとリセットされ、再度計時を開始する
計時手段と、該計時手段による計時時間がメインスリー
プ解除時間に達すると、前記メイン発振手段の発振停止
を解除し、前記メイン発振手段を起動するメインスリー
プ制御終了手段と、該メインスリープ制御終了手段によ
り前記メイン発振手段が起動された後であって、前記計
時手段が再度計時を開始し、その計時時間が、前記メイ
ン発振手段の発振が安定するのに要するマシンクロック
スリープ解除時間に達すると、前記マシンクロック発生
手段のマシンクロック出力停止を解除し、前記マシンク
ロック発生手段を起動するマシンクロックスリープ制御
終了手段と、を備えたことを特徴とする。

【００１１】また請求項２に記載の発明は、請求項１に
記載のマイクロコンピュータの駆動装置において、前記
マシンクロックスリープ制御終了手段は、前記メインス
リープ制御終了手段により前記メイン発振手段が起動さ
れたことと、前記計時手段が再度計時を開始してその計
時時間がマシンクロックスリープ解除時間に達したこと
とを検知する検知手段を有することを特徴とする。

【００１２】一方、請求項３に記載のマイクロコンピュ
ータの駆動装置は、マシンクロック生成用の発振信号を
発生するメイン発振手段と、該メイン発振手段からの発
振信号に基づきマシンクロックを生成して、マイクロコ
ンピュータに供給するマシンクロック発生手段と、前記
メイン発振手段とは別に計時用の発振信号を発生するサ
ブ発振手段と、マイクロコンピュータ側より入力される
スリープ指令によって、前記メイン発振手段の発振を停
止させるメインスリープ制御手段と、前記スリープ指令
によって、前記マシンクロック発生手段からのマシンク
ロック出力を停止させるマシンクロックスリープ制御手
段と、前記サブ発振手段からの発振信号に基づき、前記
メインスリープ制御手段による前記メイン発振手段の発
振停止後の経過時間を計時し、前記メインスリープ制御
手段による前記メイン発振手段の発振停止を検出すると
ともにその計時時間がメインスリープ解除時間に達する
とリセットされ、再度計時を開始する計時手段と、該計
時手段による計時時間がメインスリープ解除時間に達す
ると、前記メイン発振手段の発振停止を解除し、前記メ
イン発振手段を起動するメインスリープ制御終了手段
と、前記計時手段が再度計時を開始し、その計時時間
が、前記メイン発振手段の発振が安定するのに要するマ
シンクロックスリープ解除時間に達すると、前記マシン
クロック発生手段のマシンクロック出力停止を解除し、
前記マシンクロック発生手段を起動するマシンクロック
スリープ制御終了手段と、を備えたことを特徴とする。

【００１３】また、請求項４に記載の発明は、請求項１
〜請求項３いずれか記載のマイクロコンピュータの駆動
装置において、更に、電源投入状態を検出し、電源が投
入されたことを検出すると、前記計時手段をリセットす
る電源投入状態検出手段と、電源投入に伴い前記メイン
発振手段が起動してから、前記計時手段による計時時間
が前記マシンクロックスリープ解除時間に達するまでの
間、前記マシンクロック発生手段からのマシンクロック
の出力を停止させるか、又はリセット信号を出力するこ
とにより、マイクロコンピュータの動作を停止させる動
作停止手段と、を備えたことを特徴とする。

【００１４】また請求項５に記載の発明は、請求項１〜
請求項４いずれか記載のマイクロコンピュータの駆動装
置において、前記サブ発振手段からの発振信号に基づ
き、前記メイン発振手段からの発振信号の周期の異常を
判定するメイン発振異常判定手段と、該メイン発振異常
判定手段にて、前記メイン発振手段からの発振信号の異
常が判定されると、リセット信号を発生してマイクロコ
ンピュータをリセットさせるリセット手段と、を備えた
ことを特徴とする。

【００１５】また請求項６に記載の発明は、請求項１〜
請求項５いずれか記載のマイクロコンピュータの駆動装
置において、前記サブ発振手段が、ＣＲ発振回路から構
成されることを特徴とする。また請求項７に記載の発明
は、請求項１〜請求項６いずれか記載のマイクロコンピ
ュータの駆動装置において、外部から前記スリープ制御
の解除指令を入力するための入力端子を備え、前記メイ
ンスリープ制御終了手段は、該入力端子からスリープ制
御の解除指令が入力されたときにも、前記メインスリー
プ制御手段による前記メイン発振手段の発振停止を解除
し、前記メイン発振手段を起動することを特徴とする。

【００１６】

【作用及び発明の効果】上記のように構成された請求項
１〜請求項３に記載のマイクロコンピュータの駆動装置
においては、マシンクロック発生手段が、メイン発振手
段からの発振信号に基づき、マイクロコンピュータのマ
シンクロックを生成して、マシンクロックをマイクロコ
ンピュータに供給することにより、マイクロコンピュー
タを動作させる。

【００１７】また、本発明の駆動装置には、マシンクロ
ック生成用のメイン発振手段とは別に、計時用の発振信
号を発生するサブ発振手段が設けられており、マイクロ
コンピュータ側よりスリープ指令が入力されると、メイ
ンスリープ制御手段がメイン発振手段の発振を停止させ
ると共に、マシンクロックスリープ制御手段がマシンク
ロック発生手段からのマシンクロックの出力を停止さ
せ、計時手段が、その後の経過時間を、サブ発振手段か
らの発振信号に基づき計時する。

【００１８】そして、この計時手段による計時時間が、
メインスリープ解除時間に達すると、メインスリープ制
御終了手段が、メインスリープ制御手段によるメイン発
振手段の発振停止を解除して、メイン発振手段を起動す
る。また、計時手段は、メインスリープ解除時間に達す
るとリセットされて、メイン発振手段起動後の時間の計
時を再開する。そして、その計時時間がマシンクロック
スリープ解除時間に達すると、マシンクロックスリープ
制御終了手段が、マシンクロックスリープ制御手段によ
るマシンクロック発生手段のマシンクロック出力停止を
解除し、マシンクロック発生手段を起動する。

【００１９】つまり、本発明では、マイクロコンピュー
タ側からのスリープ指令によって、メイン発振手段及び
マシンクロック発生手段の動作を停止させるスリープ制
御を開始し、その後メインスリープ解除時間が経過する
と、メイン発振手段を起動させ、その後更にマシンクロ
ックスリープ解除時間が経過すると、マシンクロック発
生手段を起動して、マイクロコンピュータへのマシンク
ロックの供給を開始させる。

【００２０】このため、本発明（請求項１〜請求項３）
によれば、マイクロコンピュータ側からのスリープ指令
によってスリープ制御を開始した後も、メインスリープ
解除時間経過した後は、必ずメイン発振手段が起動され
ることになり、例えば、スリープ制御実行中に、外部ノ
イズ等によってマイクロコンピュータにより駆動制御さ
れるアクチュエータ等の制御対象が誤動作したとして
も、或は、マイクロコンピュータが制御対象の駆動スイ
ッチをオンした後で、スリープ制御の実行条件が成立し
て、スリープ制御が開始されたとしても、メイン発振手
段起動後、更にマシンクロックスリープ解除時間が経過
した時点から、マイクロコンピュータを動作させて、制
御対象の誤動作を停止させることができる。従って、制
御対象を駆動制御する制御装置としてマイクロコンピュ
ータを使用した場合の信頼性を向上できる。

【００２１】また、マシンクロック発生手段からは、メ
イン発振手段の起動後、メイン発振手段の発振が安定す
るのに要するマシンクロックスリープ解除時間が経過し
てから、マシンクロックが出力されるようになるため、
マイクロコンピュータには常に安定したマシンクロック
を供給できるようになり、マイクロコンピュータの駆動
の信頼性を向上することができる。

【００２２】また更に、本発明においては、メインスリ
ープ制御終了手段によってメイン発振手段の発振停止を
解除するのと同時に、計時手段をリセットして、計時手
段による計時を再度始めから開始することにより、メイ
ン発振手段が発振を開始してからその発振が安定するの
に要するマシンクロックスリープ解除時間を計時するよ
うにしている。従って、計時手段によってメインスリー
プ解除時間の計時後に続けてマシンクロックスリープ解
除時間を計時する必要はなく、計時手段をその分だけ大
型化する必要がない。

【００２３】すなわち、本発明（請求項１〜請求項３）
によれば、従来装置のように、計時手段を、メインスリ
ープ解除時間及びマシンクロックスリープ解除時間を連
続的に計時可能な大きさに設定する必要はなく、メイン
スリープ解除時間がマシンクロックスリープ解除時間よ
りも長い場合には、計時手段を、マシンクロックスリー
プ解除時間を計時するのに必要な大きさに設定すればよ
く、逆にマシンクロックスリープ解除時間がメインスリ
ープ解除時間よりも長い場合には、計時手段を、マシン
クロックスリープ解除時間を計時するのに必要な大きさ
に設定すればよいため、計時手段を従来装置に比べて小
型化することができる。

【００２４】ところで、上記のように計時手段にリセッ
トをかけて、マシンクロックスリープ解除時間を計時す
るようにした場合、マシンクロックスリープ解除時間が
メインスリープ解除時間よりも短い場合には、計時手段
による計時時間が先にマシンクロックスリープ解除時間
に達してしまい、メイン発振手段よりも先にマシンクロ
ック発生手段がスリープ制御から解除されてしまう。

【００２５】そこで、請求項１及び請求項２に記載の駆
動装置においては、マシンクロックスリープ制御終了手
段が、メイン発振手段のスリープ制御からの復帰後であ
って、且つ計時手段による計時時間がマシンクロックス
リープ解除時間に達したことを検知して、マシンクロッ
ク発生手段のマシンクロック出力停止を解除するように
している。

【００２６】このため、請求項１及び請求項２に記載の
駆動装置によれば、マシンクロックスリープ解除時間が
メインスリープ解除時間よりも短い場合に、スリープ制
御に入った後、メイン発振手段よりもマシンクロック発
生手段の方が先にスリープ制御から解除されてしまうの
を防止できる。

【００２７】一方、マシンクロックスリープ解除時間が
メインスリープ解除時間よりも長い場合は、計時手段に
よる計時時間がメインスリープ解除時間に達して、計時
手段をリセットして再び計時を開始すると、計時手段に
よる計時時間がマシンクロックスリープ解除時間に達す
る前に再びメインスリープ解除時間に達し、再度リセッ
トがかかり、マシンクロックスリープ解除時間まで計時
することができなくなってしまう。

【００２８】そこで、請求項３に記載の駆動装置におい
ては、計時手段を、メインスリープ制御手段による発振
停止命令を検出するとともにその計時時間がメインスリ
ープ解除時間に達するとリセットされて、サブ発振手段
からの発振信号に基づく計時を再開するように構成して
いる。

【００２９】このため、請求項３に記載の駆動装置によ
れば、計時手段がリセットされた後、再度計時を開始し
て、その計時時間がメインスリープ解除時間に達したと
しても、そのときには、メインスリープ制御手段による
発振停止命令は解除されているため、計時手段が再びリ
セットされることはなく、マシンクロックスリープ解除
時間がメインスリープ解除時間よりも長い場合に、計時
手段によりマシンクロックスリープ解除時間までの計時
を実行できなくなるのを防止できる。

【００３０】また次に、請求項４に記載の駆動装置にお
いては、電源投入状態検出手段が、電源投入を検出し
て、計時手段をリセットさせ、動作停止手段が、電源投
入に伴いメイン発振手段が起動してから、計時手段によ
る計時時間がマシンクロックスリープ解除時間に達する
までの間、マシンクロック発生手段からのマシンクロッ
クの出力を停止させるか、リセット信号を出力すること
により、マイクロコンピュータの動作を停止させる。

【００３１】つまり、上記のように、メイン発振手段の
起動後、メイン発振手段から出力される発振信号が安定
する迄には時間がかかるため、本発明（請求項４）で
は、メイン発振手段が電源供給を受けて発振動作を開始
してから、メイン発振手段からの発振信号が安定する迄
の期間中、マイクロコンピュータの動作を停止させるこ
とにより、不安定なマシンクロックにてマイクロコンピ
ュータを動作させてしまうのを防止するのである。

【００３２】この結果、本発明によれば、電源投入直後
からマイクロコンピュータを安定したマシンクロックで
動作させることができるようになり、マイクロコンピュ
ータによる処理動作の信頼性を向上することができる。
そして、特に、本発明（請求項４）では、電源投入直後
に計時手段をリセットして計時手段による計時を電源投
入直後から開始させることにより、電源投入後にメイン
発振手段の発振が安定するまでの時間の計時を、スリー
プ制御実行時のメインスリープ解除時間及びマシンクロ
ックスリープ解除時間計時用の計時手段を用いて、スリ
ープ制御解除後のマシンクロックスリープ解除時間まで
の計時と同様に行うようにしているため、電源投入後、
メイン発振手段の発振が安定するまでの時間を計時する
ために、別途タイマ回路等の計時手段を設ける必要がな
く、電源投入直後のマシンクロック安定化のための遅延
動作を簡単な構成にて容易に実現できるという効果があ
る。

【００３３】次に、請求項５に記載の駆動装置において
は、メイン発振異常判定手段が、サブ発振手段からの発
振信号に基づき、メイン発振手段からの発振信号の周期
の異常を判定する。そして、このメイン発振異常判定手
段にて、メイン発振手段からの発振信号の異常が判定さ
れると、リセット手段が、リセット信号を発生してマイ
クロコンピュータをリセットさせる。

【００３４】つまり、本発明では、メイン発振手段の発
振停止時等に生じる、メイン発振手段からの発振信号の
周期の異常を、サブ発振手段からの発振信号に基づき判
定し、異常判定時には、マイクロコンピュータをリセッ
トさせるのである。このため、例えば、マイクロコンピ
ュータが所定の信号を出力しているときに、メイン発振
手段の発振が停止して、マシンクロック発生手段からマ
イクロコンピュータにマシンクロックを供給できなくな
ったような場合でも、マイクロコンピュータをリセット
させて、マイクロコンピュータからの信号の出力を停止
させることができる。

【００３５】従って、マイクロコンピュータからの信号
を受けて動作する装置が、メイン発振手段の故障，発振
子の取付不良等によって誤動作するのを防止でき、マイ
クロコンピュータからの出力信号の信頼性を向上でき
る。また特に、マイクロコンピュータがモータ等のアク
チュエータを駆動制御する制御装置である場合には、メ
イン発振手段の故障によってアクチュエータが動作し続
けるのを防止して、安全性を向上することができる。

【００３６】また、請求項６に記載の駆動装置において
は、サブ発振手段がＣＲ回路から構成されており、水晶
等の発振子を用いた発振回路に比べ信頼性が高いため、
上記スリープ制御の信頼性を高めることができる。そし
て特に、請求項４に記載の駆動装置に適用した場合に
は、サブ発振手段の発振が電源投入直後に発振が安定す
るため、電源投入後、直ぐに安定した発振信号を計時手
段に供給することができる。従って、電源投入直後のメ
イン発振手段の発振安定までの時間を常に正確に計時す
ることができる。また、請求項５に記載の駆動装置に用
いた場合には、サブ発振手段によりメイン発振手段を監
視するようにしているため、信頼性の高い監視能力を提
供できる。

【００３７】次に請求項７に記載の駆動装置において
は、外部からスリープ制御の解除指令を入力するための
入力端子が備えられており、メインスリープ制御終了手
段は、この入力端子からスリープ制御の解除指令が入力
されたときにも、メインスリープ制御手段によるメイン
発振手段の発振停止を解除して、メイン発振手段を起動
する。

【００３８】このため、本発明の駆動装置によれば、請
求項１〜請求項３に記載の駆動装置のように、スリープ
制御が所定時間経過した場合だけでなく、使用者のスイ
ッチ操作等によって、外部からスリープ制御の解除指令
が入力された場合にも、マイクロコンピュータにマシン
クロックを供給して、マイクロコンピュータの処理動作
を再開させることができる。

【００３９】

【実施例】以下に本発明の一実施例を図面に基づいて説
明する。まず図２は、マイクロコンピュータを構成する
コンピュータブロック２、このコンピュータブロック２
に対してマシンクロック及びリセット信号を供給するこ
とによりコンピュータブロック２の動作を制御する、本
発明の駆動装置としてのスリープ・発振安定ブロック５
０、マシンクロック生成用の発振信号を発生するメイン
発振手段としてのメイン発振回路５２、及び、サブ発振
手段としてのＣＲ発振回路５４を、同一基板上に形成し
て、樹脂等によりモールドした、実施例のワンチップマ
イクロプロセッサの全体構成を表わすブロック図であ
る。

【００４０】図２に示す如く、コンピュータブロック２
は、ＣＰＵ１０と、ＲＯＭにより構成されたプログラム
メモリ１２と、ＲＡＭにより構成されたデータメモリ１
４と、Ｉ／Ｏブロック１６（入出力ピン）と、後述する
ＣＰＵ切替信号を発生する図示しないタイミングジェネ
レータと、データを送受信するデータバス１８と、アド
レス信号を送受信するアドレスバス２０と、リード信号
とライト信号を夫々送受信するコントロールバス２２，
２４とを備えている。

【００４１】またＣＰＵ１０は、２種類のタスク（Ｌタ
スク，Ａタスク）を時分割で平行にパイプライン処理す
るために、２つのアドレスレジスタ２６，２８と、２つ
の演算レジスタ３０，３２とを備え、これらアドレスレ
ジスタ２６，２８と演算レジスタ３０，３２とを、図示
しないタイミングジェネレータにより発生したＣＰＵ切
替信号により交互に切り換えることで、見かけ上、２つ
のＣＰＵを交互に切り換えて動作させるように機能す
る。

【００４２】なお、本実施例では、一方のアドレスレジ
スタ２６と演算レジスタ３０とがＣＰＵ０用（Ｌタスク
用）のレジスタとなり、他方のアドレスレジスタ２８と
演算レジスタ３２とがＣＰＵ１用（Ａタスク用）のレジ
スタとなる。そして、これらアドレスレジスタ２６，２
８の切替えに応じてプログラムカウンタ３４の値（次に
フェッチする命令のアドレス）が更新され、このプログ
ラムカウンタ３４からＣＰＵ０用（Ｌタスク用）とＣＰ
Ｕ１用（Ａタスク用）のアドレス信号が交互にプログラ
ムメモリ１２に出力される。

【００４３】また、ＣＰＵ１０内には、プログラムメモ
リ１２から読み込まれた命令の属するタスクの種類を判
別して、そのエラーを検出するエラー検出回路３６と、
このエラー検出回路３６を通過した命令をデコード（解
読）する命令デコーダ・命令シーケンサ３８が設けら
れ、この命令デコーダ・命令シーケンサ３８によりデコ
ードした命令の内容に応じて、論理回路ユニット（ＡＬ
Ｕ）としての演算器４０で演算レジスタ３０，３２を用
いて演算したり、リード信号又はライト信号をコントロ
ールバス２２，２４に出力するようになっている。

【００４４】一方、プログラムメモリ１２内には、ＣＰ
Ｕ０用（Ｌタスク用）のプログラム領域４２と、ＣＰＵ
１用（Ａタスク用）のプログラム領域４４と、テーブル
即値データ領域４６とが設けられている。そして、ＣＰ
Ｕ０用のプログラム領域４２に格納されたＬタスクは、
プログラム暴走に至る危険性のある分岐命令が禁止され
た固定ループ化されたプログラムで構成されている。こ
れにより、Ｌタスクのプログラムの実行時には０番地か
ら実行を開始し、１番地，２番地，３番地，…と順々に
命令を実行して行き、その後、所定番地まで行くと、プ
ログラムカウンタ３４がオーバーフローして０番地に戻
り、以降、上述した番地順の命令実行を繰り返すように
なる。またこのＬタスクは、命令が全て１ワード命令に
固定されている。この理由は、命令のワード数が固定さ
れていない命令体系（例えば１ワード命令もあれば、２
ワード命令もあるという命令体系）では、２ワード命令
を読み間違えて１ワード命令と解釈した場合に、次のワ
ードは本来の命令ではないので、何を実行するか分から
ないからである。

【００４５】このＬタスクは、シーケンス制御の処理を
行なうのに適し、そのプログラム中に他のタスクである
Ａタスクの暴走監視用のルーチンと、システムのフェイ
ルセーフを成立させるためのバックアップシーケンス用
のルーチンが含まれている。更に、このＬタスクは、固
定ループ動作によるタイマとしての機能も備え、例え
ば、インクリメント命令又はデクリメント命令を実行さ
せて、そのカウント値が所定の設定値に達したときに、
Ａタスクの処理に割り込みを発生させることで、タイマ
割り込みと等価な定時間処理が可能となっている。

【００４６】一方、Ａタスクは、Ｌタスクで禁止されて
いる分岐命令も許容されており、例えば複雑な解析処理
・数値処理に適している。このＡタスクについても、Ｌ
タスクと同じく、命令が全て１ワード命令に固定されて
いる。このＡタスクとＬタスクは、１ワード内にオペコ
ードとオペランド（アドレス）の両方が割り付けられて
いる。

【００４７】また、プログラムメモリ１２内のＣＰＵ０
・ＣＰＵ１の各命令には、タスクの種類を判別するタス
ク判別ビットが、例えばＭＳＢ（最上位ビット）に設け
られている。本実施例では、タスク判別ビットをパリテ
ィビットとし、Ｌタスクを奇数パリティ、Ａタスクを偶
数パリティとしている。この場合、タスク判別のみでは
なく、命令コードチェックも実現できる。上記エラー検
出回路３６は、これに対応して、プログラムメモリ１２
から読み込まれた命令の属するタスクの種類をパリティ
チェックにより判別して、そのエラーを検出するための
ものであり、ノイズ等の予期せぬ原因により誤って他の
タスクの命令を実行し始めようとしているか否かを検出
する。

【００４８】すなわち、エラー検出回路３６は、タスク
判別回路、エラーフラグ回路、ノーオペレーション（Ｎ
ＯＰ）コード回路、ハイアクティブ型・ローアクティブ
型の一対のトランスファゲート等から構成されており、
タスク判別回路において、プログラムメモリ１２から読
み込まれた命令の属するタスクの種類をパリティチェッ
クにより判別し（すなわち奇数パリティであればＬタス
ク、偶数パリティであればＡタスクと判別し）、この判
別結果をＣＰＵ切替信号と比較して、エラーが発生して
いるか否かを判定し、若しエラーが発生していれば、エ
ラーフラグ回路へエラー信号（ハイレベル信号）を出力
して、エラーが発生しているタスクのアドレスレジスタ
をリセットすると共に、エラー信号（ハイレベル信号）
を、一対のトランスファゲートのコントロール端子にも
与えて、ハイアクティブ型のトランスファゲートをオン
させ、ＮＯＰコード回路から命令デコーダ・命令シーケ
ンサへＮＯＰコードの信号を出力すると共に、ローアク
ティブ型のトランスファゲートをオフさせて、命令デコ
ーダ・命令シーケンサ３８への命令の通過を阻止する。
この結果、ノイズ等の予期せぬ原因により誤って他のタ
スクのアドレスに分岐してその命令を実行し始めようと
した場合には、即座に１命令サイクルでＮＯＰとするこ
とができて、メモリデータ，ポートデータ等の破壊を未
然に防止できる。なお、エラー検出回路３６は、エラー
が発生していなければ、タスク判別回路の出力をローレ
ベルに維持して、ハイアクティブ型のトランスファゲー
トをオフさせ、ＮＯＰコードの通過を阻止すると共に、
ローアクティブ型のトランスファゲートをオンさせて、
命令デコーダ・命令シーケンサ３８への命令の通過を許
容する。

【００４９】このように、本実施例のワンチッププロセ
ッサにおいては、コンピュータブロック２内のＣＰＵ１
０が、見かけ上、２つのＣＰＵを交互に切り換えて動作
させるように機能する、パイプライン処理を実行可能に
構成されており、しかも、全命令を１ワードの固定長と
して、１ワード内にオペコードとオペランドとの両方を
割り付けることにより、命令を多ワード命令構成にした
場合に生じる問題、例えば、オペコード・オペランドの
誤認識によるプログラム暴走，データメモリ内の重要情
報の大量破壊といった問題、或は、アドレスエラー等に
より、プログラムアドレスがテーブル即値データ領域４
６のアドレスに分岐して、テーブル即値データをオペコ
ードとして認識して実行を開始し、プログラム暴走やデ
ータメモリ内の重要情報の大量破壊を招く、といった問
題を未然に防止できるようにされている。

【００５０】一方、上記のように構成されたコンピュー
タブロック２に対して、動作用のマシンクロック及びリ
セット信号を供給する、本発明の駆動装置としてのスリ
ープ・発振安定ブロック５０は、メイン発振回路５２及
びＣＲ発振回路５４からの発振信号を受けて、上記コン
ピュータブロック２の動作状態を図３に示す如く制御す
る。

【００５１】すなわち、スリープ・発振安定ブロック５
０は、まず当該マイクロプロセッサに対して電源が投入
されると（電源ＯＮ）、マシンクロック生成用のメイン
発振回路５２の発振が安定するまで、コンピュータブロ
ック２にリセット信号を供給し続けることにより、コン
ピュータブロック２の動作を禁止するスタート制御を行
ない、スタート制御終了後、コンピュータブロック２を
プログラム実行状態に制御する。

【００５２】また、コンピュータブロック２のプログラ
ムの実行中に、スリープ制御の実行条件が成立して、コ
ンピュータブロック２側からスリープ指令が入力される
と、メイン発振回路５２の発振を停止させて、コンピュ
ータブロック２へのマシンクロックの供給を停止するス
リープ制御を行なう。また、このスリープ制御の実行中
に、予め設定された所定時間が経過するか（タイムアウ
ト）、或は入力端子を介して外部からスリープ制御の解
除指令が入力されると（外部指令）、メイン発振回路５
２の発振を再開させて、その発振が安定するまで、コン
ピュータブロック２へのマシンクロックの供給を停止す
るスタート制御を行なう。そして、このスタート制御終
了後は、再びコンピュータブロック２をプログラム実行
状態に制御する。

【００５３】一方、コンピュータブロック２のプログラ
ムの実行中に、当該マイクロプロセッサへの電源供給が
遮断されるか（電源ＯＦＦ）、メイン発振回路５２の発
振が停止すると（発振異常）、コンピュータブロック２
に対してリセット信号を供給して、コンピュータブロッ
ク２内のレジスタ等を初期化する。

【００５４】なお、スリープ・発振安定ブロック５０
に、マシンクロック生成用の発振信号を入力するメイン
発振回路５２は、当該マイクロプロセッサに対して半田
付け等により後付けされる水晶等の発振子を用いて、周
波数の安定した高精度な発振信号を発生するように構成
されており、コンピュータブロック２と共に、当該マイ
クロプロセッサに投入される外部電源からの電源供給を
受けて動作する。

【００５５】また、ＣＲ発振回路５４は、周知のよう
に、コンデンサＣ及び抵抗器Ｒからなる共振回路を利用
して発振信号を発生するものであり、メイン発振回路５
２に比べて発振信号の精度は低いものの、発振子を使用
しない分、故障が少なく、信頼性の高い発振回路であ
る。そして、このＣＲ発振回路５４は、スリープ・発振
安定ブロック５０において、メイン発振回路５２の動作
状態の監視、スリープ制御の実行時間の監視、メイン発
振回路５２起動後の発振信号が安定する迄の時間の監視
等を行なうのに使用される。また、このＣＲ発振回路５
４の発振周期は、メイン発振回路５２の発振周期に対し
て１０倍以上（換言すれば、周波数はメイン発振回路５
２の１／１０以下）に設定されている。

【００５６】次に、上記のようにスタート制御、スリー
プ制御及びリセット制御を行なうスリープ・発振安定ブ
ロック５０の構成及びその動作について説明する。まず
図１は、スリープ・発振安定ブロック５０の構成を表す
電気回路図である。図１に示すように、スリープ・発振
安定ブロック５０において、メイン発振回路５２からの
発振信号は、分周器６２にて１／２分周された後、メイ
ンタイマ６４及びマシンクロック発生手段としてのマシ
ンクロック発生回路６６に入力される。また、ＣＲ発振
回路５４からの発振信号は、分周器６８にて１／２分周
された後、ＣＲタイマ７０に入力される。

【００５７】メインタイマ６４は、分周器６２を介して
入力されるメイン発振回路５２からの発振信号をカウン
トするカウンタからなっており、そのカウント値が所定
値ｄに達した時点で出力端子Ｑｄからハイレベルの信号
を出力する。またこの出力端子Ｑｄからの出力信号は、
入力信号の立上がりエッジを検出するエッジ検出回路７
２に入力され、更にエッジ検出回路７２からのエッジ検
出信号は、オア回路ＯＲ１を介して、メインタイマ６４
のリセット端子に入力される。この結果、メインタイマ
６４は、分周器６２を介して入力されるメイン発振回路
からの発振信号の数が所定値ｄとなる度にエッジ検出回
路７２，オア回路ＯＲ１を介してリセットされることに
なる。

【００５８】なお、メインタイマ６４と共に分周器６２
を介して入力されるメイン発振回路５２からの発振信号
を受けるマシンクロック発生回路６６は、その入力され
た発振信号に基づき、コンピュータブロック２に供給す
るマシンクロックを生成するためのものである。

【００５９】一方、ＣＲタイマ７０は、分周器６８を介
して入力されるＣＲ発振回路５４からの発振信号をカウ
ントするカウンタからなっており、そのカウント値が、
所定値ａ，ｂ，ｃ（但し、ａ＜ｂ＜ｃ）に達した時点
で、各値ａ，ｂ，ｃに対応した出力端子Ｑａ，Ｑｂ，Ｑ
ｃからハイレベルの信号を出力する。そして、出力端子
Ｑａからの出力信号は、入力信号の立上がりエッジを検
出するエッジ検出回路７４に入力され、更にエッジ検出
回路７４からのエッジ検出信号は、アンド回路ＡＮＤ１
に入力される。

【００６０】なお、上記カウント値ａは、ＣＲタイマ７
０が分周器６８を介して入力されるＣＲ発振回路５４か
らの発振信号のカウントを開始して出力端子Ｑａの出力
信号がハイレベルに立ち上がる迄の時間が、メインタイ
マ６４が、分周器６２を介して入力されるメイン発振回
路５２からの発振信号のカウントを開始して出力端子Ｑ
ｄの出力がハイレベルに立ち上がる迄の時間より長くな
るように設定されている。

【００６１】次に、ＣＲタイマ７０の出力端子Ｑｂから
の出力信号は、入力信号の立上がりエッジを検出するエ
ッジ検出回路７８及びエッジ検出回路８０に夫々入力さ
れる。そして、エッジ検出回路７８からのエッジ検出信
号は、リセット信号発生用のＲＳフリップフロップＦＦ
３のリセット端子Ｒに入力され、エッジ検出回路８０か
らのエッジ検出信号は、アンド回路ＡＮＤ２に入力され
る。

【００６２】また、ＣＲタイマ７０の出力端子Ｑｃから
の出力信号は、オア回路ＯＲ４を介して、入力信号の立
上がりエッジを検出するエッジ検出回路８２に入力さ
れ、更にエッジ検出回路８２からのエッジ検出信号は、
オア回路ＯＲ６を介してスリープ制御実行用のＲＳフリ
ップフロップＦＦ２のリセット端子Ｒに入力される。な
お、オア回路ＯＲ４のもう一方の入力端子には、外部入
力端子を介して当該マイクロプロセッサに入力されるス
リープ制御解除のための指令信号ＥＸＷＵＰが入力され
る。

【００６３】一方、スリープ制御実行用のＲＳフリップ
フロップＦＦ２のセット端子Ｓには、コンピュータブロ
ック２側から入力されるスリープ指令が入力され、ＲＳ
フリップフロップＦＦ２からの出力信号は、発振停止信
号としてメイン発振回路５２の発振停止用端子に入力さ
れると共に、アンド回路ＡＮＤ２に反転入力される。そ
して、このアンド回路ＡＮＤ２からの出力信号は、ＲＳ
フリップフロップＦＦ１のリセット端子Ｒに入力され、
更に、このＲＳフリップフロップＦＦ１のセット端子Ｓ
には、オア回路ＯＲ５を介して、コンピュータブロック
２側からのスリープ指令が入力される。

【００６４】またこのＲＳフリップフロップＦＦ１から
の出力信号は、マシンクロック発生回路６６の動作停止
用の信号としてマシンクロック発生回路６６に入力され
ると共に、アンド回路ＡＮＤ１に反転入力され、更に、
オア回路ＯＲ１、及び入力信号の立下がりエッジを検出
するエッジ検出回路８４に入力される。そして、このよ
うにＲＳフリップフロップＦＦ１からの出力信号が反転
入力され、且つ、エッジ検出回路７４からの出力信号が
入力されるアンド回路ＡＮＤ１からの出力信号は、オア
回路ＯＲ３を介して、リセット信号発生用のＲＳフリッ
プフロップＦＦ３のセット端子Ｓに入力されると共に、
オア回路ＯＲ５を介して、ＲＳフリップフロップＦＦ１
のセット端子Ｓにも入力される。

【００６５】一方、本実施例のスリープ・発振安定ブロ
ック５０には、当該マイクロプロセッサに外部から供給
される電源電圧が所定レベル以下になったときに検出信
号（ハイレベル）を発生する低電圧検出回路７６が備え
られており、この低電圧検出回路７６からの出力信号
は、オア回路ＯＲ３を介して、リセット信号発生用のＲ
ＳフリップフロップＦＦ３のセット端子Ｓに入力される
と共に、オア回路ＯＲ６を介して、スリープ制御実行用
のＲＳフリップフロップＦＦ２のリセット端子Ｒに入力
される。

【００６６】またＣＲタイマ７０のリセット端子Ｒに
は、オア回路ＯＲ２を介して、低電圧検出回路７６，エ
ッジ検出回路８４，エッジ検出回路７２，及びエッジ検
出回路８２からの各出力信号と、コンピュータブロック
２側からのスリープ指令とが夫々入力され、ＣＲタイマ
７０は、これら各信号のいずれかがハイレベルになると
リセットされる。

【００６７】上記のように構成されたスリープ・発振安
定ブロック５０においては、通常、メインタイマ６４の
出力端子Ｑｄが、予め設定されたカウント値ｄにて決定
される所定周期でハイレベルとなり、その信号によりメ
インタイマ６４及びＣＲタイマ７０が共にリセットされ
ることから、図４に示すタイムチャートの左側部分のよ
うに、各タイマ６４，７０のカウント値が周期的に変化
するだけである。そして、この状態では、マシンクロッ
ク発生回路６６からコンピュータブロック２に対してマ
シンクロックが供給される。

【００６８】ところが、図４に示す如く、この状態で、
コンピュータブロック２側からスリープ指令が入力され
ると、このスリープ指令により、ＲＳフリップフロップ
ＦＦ１及びＦＦ２がセットされて、その出力信号がハイ
レベルに変化すると共に、ＣＲタイマ７０がリセットさ
れて、分周器６８を介して入力されるＣＲ発振回路５４
からの発振信号のカウントを「０」から始めるようにな
る。

【００６９】また、ＲＳフリップフロップＦＦ２の出力
信号が立ち上がると、メイン発振回路５２の発振が停止
され、更にＲＳフリップフロップＦＦ１の出力信号の立
上がりによりメインタイマ６４がリセットされると共
に、マシンクロック発生回路６６の動作も停止される。

【００７０】従って、コンピュータブロック２側からス
リープ指令が入力されることにより、スリープ・発振安
定ブロック５０からのマシンクロックの出力が停止さ
れ、コンピュータブロック２は動作を停止する（つまり
スリープ状態になる）ことになる。なお、この状態で
は、リセット信号は出力されないので、コンピュータブ
ロック２内のレジスタ等の記憶内容は保持される。

【００７１】次に、この状態では、スリープ指令によっ
てリセットされたＣＲタイマ７０が、分周器６８を介し
て入力されるＣＲ発振回路５４からの発振信号を順次カ
ウントするため、そのカウント動作に従い、ＣＲタイマ
７０の各出力端子Ｑａ，Ｑｂ，Ｑｃから順次ハイレベル
の信号が出力されることになり、ＣＲタイマ７０の出力
端子Ｑｃがハイレベルになった時点（メインスリープ解
除時間が経過した時点）で、ＲＳフリップフロップＦＦ
２がリセットされて、その出力信号により発振を停止し
ていたメイン発振回路５２が発振を再開する。なお、こ
の状態では、ＲＳフリップフロップＦＦ１はセットされ
たままであるので、マシンクロック発生回路６６は動作
を停止し続け、メイン発振回路５２の発振に伴いマシン
クロックが出力されることはない。

【００７２】またこのようにＣＲタイマ７０の出力端子
Ｑｃがハイレベルとなると、その立上がりエッジによっ
て、ＣＲタイマ７０自身もリセットされるため、その
後、ＣＲタイマ７０は、分周器６８を介して入力される
ＣＲ発振回路５４からの発振信号のカウントを「０」か
ら開始するようになる。

【００７３】そして、次に、そのカウント値が値ｂに達
して（マシンクロックスリープ解除時間が経過して）、
出力端子Ｑｂからハイレベルの信号が出力されると、今
度は、その立上がりによりＲＳフリップフロップＦＦ１
がリセットされる。この結果、マシンクロック発生回路
６６も動作を開始するようになり、当該スリープ・発振
安定ブロック５０からは、マシンクロックが出力される
ようになる。

【００７４】なお、ＲＳフリップフロップＦＦ１がリセ
ットされて、その出力が立ち下がると、エッジ検出回路
８４が検出信号を発生し、この検出信号により、ＣＲタ
イマ７０が再度リセットされるため、ＣＲタイマ７０
は、分周器６８を介して入力されるＣＲ発振回路５４か
らの発振信号のカウントを「０」から開始するようにな
る。また、ＲＳフリップフロップＦＦ１の出力信号が立
ち下がれば、メインタイマ６４のリセット状態も解除さ
れるため、メインタイマ６４も、ＣＲタイマ７０と略同
期して、分周器６２を介して入力されるメイン発振回路
５２からの発振信号のカウントを「０」から開始するよ
うになる。この結果、当該スリープ・発振安定ブロック
５０は、通常時の動作に入ることになる。

【００７５】以上のように本実施例では、メインスリー
プ解除時間の経過に伴いＣＲタイマ７０のカウント値が
値ｃに達し、メイン発振回路５２のスリープ制御が解除
された後、メイン発振回路５２の発振が安定するまでの
時間のカウントを、一旦、ＣＲタイマ７０をリセットし
てカウントするようにしているため、ＣＲタイマ７０
は、カウント値ｃに相当する大きさであれば良く、カウ
ント値ｃとカウント値ｂとを足しあわせた大きさにする
必要はない。従って、ＣＲタイマ７０の回路規模を最小
限に抑えることができる。

【００７６】また、本実施例では、マシンクロックスリ
ープ解除時間に対応したカウント値ｂの値が、メインス
リープ解除時間に対応したカウント値ｃの値よりも小さ
く、出力端子Ｑｃよりも先に出力端子ＱｂからHighレベ
ルの信号が出力されるようになるが、ＲＳフリップフロ
ップＦＦ１のリセット端子には、出力端子ＱｂからのHi
ghレベル信号と、ＲＳフリップフロップＦＦ２がリセッ
トされた後の出力の立ち下がり信号とをＡＮＤ２にて論
理積をとっているため、出力端子ＱｃからのHighレベル
信号によりＲＳフリップフロップＦＦ２からの信号が立
ち下がるまでは、ＲＳフリップフロップＦＦ１はリセッ
トされない。従って、マシンクロック発生回路６６は、
必ずメイン発振回路５２のスリープ制御が解除された後
に、スリープ制御が解除されることになる。

【００７７】また次に、当該スリープ・発振安定ブロッ
ク５０が正常動作、或はスリープ制御中，スタート制御
中の如何なる状態であっても、当該マイクロプロセッサ
への電源供給が遮断されると、図６に示す如く、低電圧
検出回路７６がその旨を検出して、ハイレベルの信号を
出力する。すると、この信号の立上がりにより、ＣＲタ
イマ７０がリセットされると共に、ＲＳフリップフロッ
プＦＦ１及びＦＦ３がセットされる。この結果、ＲＳフ
リップフロップＦＦ３からはリセット信号が出力され、
更にＲＳフリップフロップＦＦ１からの出力信号によ
り、メインタイマ６４がリセットされる。

【００７８】一方、当該マイクロプロセッサに電源供給
が開始され、その旨が低電圧検出回路７６にて検出され
て、低電圧検出回路７６からの出力信号がローレベルに
なると、ＣＲタイマ７０のリセット状態が解除されて、
ＣＲタイマ７０は、分周器６８を介して入力されるＣＲ
発振回路５４からの発振信号のカウントを開始する。な
お、このように電源が投入されると、メイン発振回路５
２が起動され、発振信号を出力するようになるが、この
状態では、マシンクロック発生回路６６がＲＳフリップ
フロップＦＦ１からの出力信号により動作を停止してい
るため、マシンクロックは出力されない。

【００７９】次に、ＣＲタイマ７０によるカウント値が
値ｂに達して、出力端子Ｑｂからハイレベルの信号が出
力されると、その信号の立上がりエッジにて、ＲＳフリ
ップフロップＦＦ１，ＦＦ３がリセットされる。この結
果、ＲＳフリップフロップＦＦ１からの出力信号がロー
レベルとなり、メインタイマ６４のリセット状態が解除
されると共に、マシンクロック発生回路６６がマシンク
ロックを発生するようになる。また、ＲＳフリップフロ
ップＦＦ１の出力信号の立下がりによりＣＲタイマ７０
もリセットされる。また、同時に、ＲＳフリップフロッ
プＦＦ３からのリセット信号の出力も停止される。この
結果、コンピュータブロック２は動作可能状態となる。

【００８０】そしてこのように、本実施例においては、
電源投入後にメイン発振回路５２の発振状態が安定する
までの時間の計時を、スリープ状態から復帰した後、メ
イン発振回路５２の発振が安定するまでの時間のカウン
トと同様、ＣＲタイマ７０をリセットして、ＣＲ発振回
路５４からの発振信号を「０」からカウントするように
しているため、電源投入後にメイン発振回路５２の発振
状態が安定するまでの時間の計時を、スリープ時間を決
定するＣＲタイマ７０にて行うことができ、専用のタイ
マ回路を別途設ける必要がない。

【００８１】次に、当該スリープ・発振安定ブロック５
０において、メイン発振回路５２が正常発振している際
には、ＣＲタイマ７０のカウント値が値ａに達する迄
に、メインタイマ６４のカウント値が値ｄに達して、メ
インタイマ６４及びＣＲタイマ７０がリセットされる
が、メイン発振回路５２が発振子の半田付け不良，メイ
ン発振回路５２自身の故障等によって発振を停止する
と、図５に示す如く、メインタイマ６４のカウント値が
更新されなくなって、ＣＲタイマ７０のカウント値が値
ａに達するようになる。

【００８２】すると、出力端子Ｑａからハイレベルの信
号が出力され、この信号の立上がりエッジによってＲＳ
フリップフロップＦＦ１及びＦＦ３がセットされる。こ
の結果、ＲＳフリップフロップＦＦ１の出力信号が立上
がって、メインタイマ６４がリセットされ、マシンクロ
ックが停止されると共に、ＲＳフリップフロップＦＦ３
からリセット信号が出力されることになる。

【００８３】また、その後、ＣＲタイマ７０は、カウン
ト動作を継続するが、そのカウント値が値ｂに達して、
出力端子Ｑｂからハイレベルの信号が出力されると、こ
の信号の立上がりエッジによって、ＲＳフリップフロッ
プＦＦ１及びＦＦ３がリセットされる。この結果、ＲＳ
フリップフロップＦＦ１及びＦＦ３の出力信号は立下が
り、ＲＳフリップフロップＦＦ３からのリセット信号の
出力が停止されると共に、ＲＳフリップフロップＦＦ１
からの出力信号の立下がりエッジにて、ＣＲタイマ７０
がリセットされることになる。

【００８４】そして、その後、ＣＲタイマ７０は、分周
器６８を介して入力されるＣＲ発振回路５４からの発振
信号のカウントを「０」から開始するようになるため、
そのカウント値が値ａに達した時点で再度リセット信号
が出力され、メイン発振回路５２の発振が正常に復帰す
る迄の間、上記動作が繰返し実行される。

【００８５】尚、図１に示したスリープ・発振安定ブロ
ック５０は、マシンクロックスリープ解除時間に対応し
たカウント値ｂの値が、メインスリープ解除時間に対応
したカウント値ｃの値よりも小さくなる場合の回路図で
あり、マシンクロックスリープ解除時間に対応したカウ
ント値ｂの値が、メインスリープ解除時間に対応したカ
ウント値ｃの値よりも大きくなる場合（つまりマシンク
ロックスリープ解除時間の方がメインスリープ解除時間
よりも長くなる場合）には、スリープ・発振安定ブロッ
ク５０を図７に示す如く構成すればよい。

【００８６】即ち、図７は、図１のスリープ・発振安定
ブロック５０におけるＲＳフリップフロップＦＦ１，Ｆ
Ｆ２，エッジ検出回路８０，８２，及びオア回路ＯＲ
４，ＯＲ６の部分をピックアップした回路図であるが、
図７から明らかなように、マシンクロックスリープ解除
時間の方がメインスリープ解除時間よりも長くなる場合
のスリープ・発振安定ブロック５０としては、図１に示
した回路におけるアンド回路ＡＮＤ２を削除して、エッ
ジ検出回路８０からの出力を直接ＲＳフリップフロップ
ＦＦ１のリセット端子に入力するように構成すると共
に、エッジ検出回路８２の出力を直接オア回路ＯＲ２に
入力するのではなく、エッジ検出回路８２の出力とＲＳ
フリップフロップＦＦ２の出力の論理積をとるアンド回
路ＡＮＤ３を設けて、このアンド回路ＡＮＤ３の出力を
オア回路ＯＲ２に入力するように構成し、その他の周辺
回路は図１と同様に構成すればよい。

【００８７】つまり、この回路において、ＣＲタイマ７
０の出力端子Ｑｃからの信号は、オア回路ＯＲ４，エッ
ジ検出回路８２を介して、アンド回路ＡＮＤ３に入力さ
れる。そして、アンド回路ＡＮＤ３には、ＲＳフリップ
フロップＦＦ２の出力が入力されるため、アンド回路Ａ
ＮＤ３では、出力端子ＱｃからのHighレベル信号とＲＳ
フリップフロップＦＦ２のHighレベル信号とを受けたと
き、Highレベルが出力され、オア回路ＯＲ２を介してＣ
Ｒタイマ７０をリセットすることになる。従って、スリ
ープ指令によってスリープ制御を開始した後、ＣＲタイ
マ７０のカウント値が値ｃに達したときには、ＲＳフリ
ップフロップＦＦ２の出力がHighレベルであるため、Ｃ
Ｒタイマ７０はアンド回路ＡＮＤ３からの出力によりリ
セットされる。

【００８８】またこのようにアンド回路ＡＮＤ３からの
出力によりＣＲタイマ７０がリセットされると、ＣＲタ
イマ７０は再び「０」からカウントを開始するが、その
後のカウント動作によって出力端子ＱｃからHighレベル
の信号が出力されても、ＲＳフリップフロップＦＦ２の
出力はLow レベルに切り替わっているため、ＣＲタイマ
７０は、カウント値が値ｂとなるまでカウント動作を継
続する。そして、カウント値が値ｂとなって、出力端子
ＱｂからHighレベルの信号が出力されると、エッジ検出
回路８０にてそのエッジが検出され、エッジ検出回路８
０からの出力によりＲＳフリップフロップＦＦ１がリセ
ットされる。

【００８９】よって、マシンクロックスリープ解除時間
の方がメインスリープ解除時間よりも長くなる場合に
は、図１のスリープ・発振安定ブロック５０の一部を図
７のように変更すれば、スリープ制御の実行時間がメイ
ンスリープ解除時間に達したときにメイン発振回路５２
の発振を開始させ、その後、マシンクロックスリープ解
除時間が経過したときに、マシンクロック発生回路６６
の動作を開始させることができるようになる。

【００９０】以上説明したように、上記２つの実施例に
おいて、スリープ・発振安定ブロック５０では、コンピ
ュータブロック２側からスリープ指令が入力されると、
ＲＳフリップフロップＦＦ２がセットされて、メイン発
振回路５２の発振を停止させると同時に、ＲＳフリップ
フロップＦＦ１がセットされて、マシンクロック発生回
路６６の動作を停止させる。この結果、コンピュータブ
ロック２へのマシンクロックの供給が停止されてスリー
プ状態に入る。

【００９１】またこうしたスリープ制御の実行中には、
ＣＲタイマ７０のカウント動作によってその後の経過時
間を計時し、ＣＲタイマ７０のカウント値が「０」から
値ｃに変化した時点（換言すれば、スリープ制御の実行
時間がメインスリープ解除時間に達した時点）で、メイ
ン発振回路５２の発振を開始させ、更にその後ＣＲタイ
マのカウント値が「０」から値ｂに変化した時点（換言
すれば、メイン発振回路５２の起動後、その発振が安定
するのに要するマシンクロックスリープ解除時間が経過
した時点）で、マシンクロック発生回路６６を動作させ
て、マシンクロックを出力させる。

【００９２】従って、本実施例によれば、スリープ制御
を開始した後も、所定時間（メインスリープ解除時間＋
マシンクロックスリープ解除時間）経過した後は、必ず
コンピュータブロック２を動作させることができるよう
になり、例えば、コンピュータブロック２により制御さ
れる制御対象がスリープ制御中に誤動作したり、或はコ
ンピュータブロック２が制御対象を駆動した状態でスリ
ープ制御に入ったとしても、所定時間経過後には、コン
ピュータブロック２の動作によって、制御対象の誤動作
を停止させることができるようになり、当該マイクロプ
ロセッサの信頼性を向上できる。

【００９３】また、スリープ制御からの復帰時には、メ
イン発振回路５２を動作させてから、メインスリープ解
除時間経過後に、マシンクロックを発生するようにされ
ているため、メイン発振回路５２の発振動作が安定して
からコンピュータブロック２にマシンクロックを供給す
ることができる。従って、コンピュータブロック２を安
定したマシンクロックにて動作させることができ、不安
定なマシンクロックによる誤制御を防止できる。

【００９４】また、メイン発振回路５２の起動後、メイ
ン発振回路５２の発振が安定するまでの時間（マシンク
ロックスリープ解除時間）を、ＣＲタイマ７０を一旦リ
セットして、計時するようにしている。そのため、ＣＲ
タイマ７０を必要最小限の大きさにすることができる。

【００９５】更に、スリープ制御を、発振子を用いたメ
イン発振回路５２に比べて信頼性が高いＣＲ発振回路５
４を用いて行っているため、信頼性の高いスリープ制御
を実施できる。また、ＣＲ発振回路５４は、電源投入直
後から安定した発振信号をＣＲタイマ７０に供給できる
ため、電源投入後のメイン発振回路５２の発振安定まで
の時間を常に正確に計時することができる。また、この
ように信頼性の高いＣＲ発振回路５４を用いて、メイン
発振回路５２の故障等の異常を監視しているため、確実
にメイン発振回路５２の異常を監視することができる。

【００９６】また次に、本実施例のスリープ・発振安定
ブロック５０においては、スリープ制御中、外部入力端
子からスリープ制御解除のための指令信号ＥＸＷＵＰが
入力された場合にも、ＲＳフリップフロップＦＦ２がリ
セットされるため、ＣＲタイマ７０のカウント値が値ｃ
に達して、その出力端子Ｑｃがハイレベルになったとき
と同様、まずメイン発振回路５２が発振動作を開始し、
その後、所定時間経過後にマシンクロック発生回路６６
がマシンクロックの出力を開始する。

【００９７】従って、本実施例によれば、スリープ制御
を外部からの指令によっても解除でき、しかもその解除
直後から、安定したマシンクロックにてコンピュータブ
ロック２を動作させることができるようになる。なお、
本実施例においては、スリープ制御の経過時間及びメイ
ン発振回路５２の起動後の経過時間を計時するＣＲタイ
マ７０が、本発明の計時手段に相当し、スリープ指令を
受けてメイン発振回路５２の発振を停止させるＲＳフリ
ップフロップＦＦ２が、本発明のメインスリープ制御手
段に相当し、スリープ指令を受けてマシンクロック発生
回路６６の動作を停止させるＲＳフリップフロップＦＦ
１が、本発明のマシンクロックスリープ制御手段に相当
する。

【００９８】また、ＣＲタイマ７０のカウント値ｃに基
づきＲＳフリップフロップＦＦ２をリセットさせて、メ
イン発振回路５２の発振を開始させるオア回路ＯＲ４，
ＯＲ６、エッジ検出回路８２等がメインスリープ制御終
了手段に相当し、ＣＲタイマ７０のカウント値ｂに基づ
きＲＳフリップフロップＦＦ１をリセットさせて、マシ
ンクロック発生回路６６の動作を開始させるエッジ検出
回路８０，アンド回路ＡＮＤ２等がマシンクロックスリ
ープ制御終了手段に相当する。

【００９９】次に、本実施例のスリープ・発振安定ブロ
ック５０においては、ＣＲタイマ７０によるカウント値
とメインタイマ６４のカウント値とに基づき、メイン発
振回路５２の発振停止を判定し、メイン発振回路５２の
発振停止時には、コンピュータブロック２にリセット信
号を出力するようにされている。

【０１００】このため、例えば、コンピュータブロック
２が制御対象を駆動しているときに、メイン発振回路５
２の発振が停止して、コンピュータブロック２にマシン
クロックを供給できなくなった場合には、コンピュータ
ブロック２をリセットさせて、コンピュータブロック２
からの信号の出力を停止させることができる。

【０１０１】従って、メイン発振回路５２の発振停止に
よって、コンピュータブロック２からの制御信号を受け
て動作する制御対象が誤動作し続けるようなことはな
く、コンピュータブロック２からの出力信号の信頼性を
向上できる。なお、本実施例においては、メイン発振回
路５２の発振停止を判定するのに使用されるＣＲタイマ
７０及びメインタイマ６４が、請求項５に記載のメイン
発振異常判定手段に相当し、この判定結果に従いリセッ
ト信号を発生するＲＳフリップフロップＦＦ３が請求項
５に記載のリセット手段に相当する。

【０１０２】また、更に、本実施例のスリープ・発振安
定ブロック５０においては、当該マイクロプロセッサへ
の電源投入に伴いメイン発振回路５２が発振動作を開始
してから、ＣＲタイマ７０のカウント値が値ｂに達する
までの間、ＲＳフリップフロップＦＦ３からのリセット
信号の出力を継続させると共に、マシンクロック発生回
路６６からのマシンクロックの出力を停止するようにさ
れている。このため、電源投入に伴うメイン発振回路５
２の起動後、メイン発振回路５２から出力される発振信
号が安定する迄、コンピュータブロック２の動作を停止
させることができ、電源投入後、不安定なマシンクロッ
クにてコンピュータブロック２が動作するのを防止でき
る。

【０１０３】なお、本実施例では、電源供給の開始（電
源投入）を検出して、ＣＲタイマ７０をリセットさせる
低電圧検出回路７６が、請求項４に記載の電源投入状態
検出手段に相当し、低電圧検出回路７６にて電源投入が
検出された後、ＣＲタイマ７０によるカウント値が値ｂ
に達するまでリセット信号を発生するＲＳフリップフロ
ップＦＦ３、及び、同じくマシンクロック発生回路６６
からのマシンクロックの出力を停止させるＲＳフリップ
フロップＦＦ１が請求項４に記載の動作停止手段に相当
する。

【０１０４】ここで、本実施例では、メイン発振回路５
２の動作状態の監視の為に、メインタイマ６４とＣＲタ
イマ７０とを使用したが、メインタイマ６４は必ずしも
使用する必要はなく、例えばＣＲタイマ７０をメイン発
振回路５２からの発振信号、或は分周器６２による分周
後の発振信号によってＣＲタイマ７０を直接リセットす
るようにしても、メイン発振回路５２の発振停止を検出
することができる。

【０１０５】また、本実施例では、メイン発振回路５２
の動作状態の監視、スリープ制御の実行時間の監視、メ
イン発振回路５２起動後の発振信号が安定する迄の時間
の監視等に、全てＣＲタイマ７０を使用するように構成
したが、こうした動作状態（時間）の監視のためには、
必ずしもＣＲタイマ７０を使用する必要はなく、ＣＲ発
振回路５４からの発振信号により上記各監視のための時
間を計時できるものを使用すればよい。

【０１０６】また、本実施例では、ＣＲ発振回路５４及
びＣＲタイマ７０を常時動作させるように構成したが、
スリープ制御実行時にのみ動作させるようにしてもよ
く、或は、スリープ制御実行時及び電源投入時にのみ動
作させるようにしてもよい。そして、ＣＲ発振回路５４
及びＣＲタイマ７０をスリープ制御実行時にのみ動作さ
せるようにすれば、スリープ制御実行時のメインスリー
プ解除時間及びマシンクロックスリープ解除時間を計時
して、メイン発振回路５２及びマシンクロック発生回路
６６のスリープ制御からの復帰タイミングを最適に制御
することができ、更に電源投入時にも動作させるように
すれば、電源投入直後のマシンクロックを安定化させる
ことができるようになる。

【図面の簡単な説明】

【図１】 実施例のスリープ・発振安定ブロックの構成
を表わす電気回路図である。

【図２】 実施例のワンチップマイクロプロセッサの全
体構成を表わすブロック図である。

【図３】 実施例のスリープ・発振安定ブロックの機能
を概略的に説明する説明図である。

【図４】 実施例のスリープ・発振安定ブロックにおけ
るスリープ制御の開始及び解除の際の動作を説明するタ
イムチャートである。

【図５】 実施例のスリープ・発振安定ブロックにおけ
るメイン発振回路停止時の動作を説明するタイムチャー
トである。

【図６】 実施例のマイクロプロセッサに対する電源投
入時及び電源遮断時のスリープ・発振安定ブロックの動
作を説明するタイムチャートである。

【図７】 スリープ・発振安定ブロックの他の構成例を
説明する説明図である。

【符号の説明】

２…コンピュータブロック ５０…スリープ・発振安
定ブロック ５２…メイン発振回路 ５４…ＣＲ発振回路 ６
２，６８…分周器 ６４…メインタイマ ６６…マシンクロック発生回路 ７０…ＣＲタイマ ７６…低電圧検出回路、 ７２，７４，７８，８０，８２，８４…エッジ検出回路 ＡＮＤ１，ＡＮＤ２，ＡＮＤ３…アンド回路 ＦＦ１，ＦＦ２，ＦＦ３…ＲＳフリップフロップ ＯＲ１，ＯＲ２，ＯＲ３，ＯＲ４，ＯＲ５，ＯＲ６…オ
ア回路

Claims (7)

【特許請求の範囲】
1. 【請求項１】 マシンクロック生成用の発振信号を発生
   するメイン発振手段と、 該メイン発振手段からの発振信号に基づきマシンクロッ
   クを生成して、マイクロコンピュータに供給するマシン
   クロック発生手段と、 前記メイン発振手段とは別に計時用の発振信号を発生す
   るサブ発振手段と、 マイクロコンピュータ側より入力されるスリープ指令に
   よって、前記メイン発振手段の発振を停止させるメイン
   スリープ制御手段と、 前記スリープ指令によって、前記マシンクロック発生手
   段からのマシンクロック出力を停止させるマシンクロッ
   クスリープ制御手段と、 前記サブ発振手段からの発振信号に基づき、前記メイン
   スリープ制御手段による前記メイン発振手段の発振停止
   後の経過時間を計時し、その計時時間がメインスリープ
   解除時間に達するとリセットされ、再度計時を開始する
   計時手段と、 該計時手段による計時時間がメインスリープ解除時間に
   達すると、前記メイン発振手段の発振停止を解除し、前
   記メイン発振手段を起動するメインスリープ制御終了手
   段と、 該メインスリープ制御終了手段により前記メイン発振手
   段が起動された後であって、前記計時手段が再度計時を
   開始し、その計時時間が、前記メイン発振手段の発振が
   安定するのに要するマシンクロックスリープ解除時間に
   達すると、前記マシンクロック発生手段のマシンクロッ
   ク出力停止を解除し、前記マシンクロック発生手段を起
   動するマシンクロックスリープ制御終了手段と、 を備えたことを特徴とするマイクロコンピュータの駆動
   装置。
2. 【請求項２】 前記マシンクロックスリープ制御終了手
   段は、前記メインスリープ制御終了手段により前記メイ
   ン発振手段が起動されたことと、前記計時手段が再度計
   時を開始してその計時時間がマシンクロックスリープ解
   除時間に達したこととを検知する検知手段を有すること
   を特徴とする請求項１記載のマイクロコンピュータの駆
   動装置。
3. 【請求項３】 マシンクロック生成用の発振信号を発生
   するメイン発振手段と、 該メイン発振手段からの発振信号に基づきマシンクロッ
   クを生成して、マイクロコンピュータに供給するマシン
   クロック発生手段と、 前記メイン発振手段とは別に計時用の発振信号を発生す
   るサブ発振手段と、 マイクロコンピュータ側より入力されるスリープ指令に
   よって、前記メイン発振手段の発振を停止させるメイン
   スリープ制御手段と、 前記スリープ指令によって、前記マシンクロック発生手
   段からのマシンクロック出力を停止させるマシンクロッ
   クスリープ制御手段と、 前記サブ発振手段からの発振信号に基づき、前記メイン
   スリープ制御手段による前記メイン発振手段の発振停止
   後の経過時間を計時し、前記メインスリープ制御手段に
   よる前記メイン発振手段の発振停止を検出するとともに
   その計時時間がメインスリープ解除時間に達するとリセ
   ットされ、再度計時を開始する計時手段と、 該計時手段による計時時間がメインスリープ解除時間に
   達すると、前記メイン発振手段の発振停止を解除し、前
   記メイン発振手段を起動するメインスリープ制御終了手
   段と、 前記計時手段が再度計時を開始し、その計時時間が、前
   記メイン発振手段の発振が安定するのに要するマシンク
   ロックスリープ解除時間に達すると、前記マシンクロッ
   ク発生手段のマシンクロック出力停止を解除し、前記マ
   シンクロック発生手段を起動するマシンクロックスリー
   プ制御終了手段と、 を備えたことを特徴とするマイクロコンピュータの駆動
   装置。
4. 【請求項４】 前記マイクロコンピュータの駆動装置
   は、電源投入状態を検出し、電源が投入されたことを検
   出すると、前記計時手段をリセットする電源投入状態検
   出手段と、 電源投入に伴い前記メイン発振手段が起動してから、前
   記計時手段による計時時間が前記マシンクロックスリー
   プ解除時間に達するまでの間、前記マシンクロック発生
   手段からのマシンクロックの出力を停止させるか、又は
   リセット信号を出力することにより、マイクロコンピュ
   ータの動作を停止させる動作停止手段と、 を備えたことを特徴とする請求項１〜請求項３いずれか
   記載のマイクロコンピュータの駆動装置。
5. 【請求項５】 前記サブ発振手段からの発振信号に基づ
   き、前記メイン発振手段からの発振信号の周期の異常を
   判定するメイン発振異常判定手段と、 該メイン発振異常判定手段にて、前記メイン発振手段か
   らの発振信号の異常が判定されると、リセット信号を発
   生してマイクロコンピュータをリセットさせるリセット
   手段と、 を備えたことを特徴とする請求項１〜請求項４いずれか
   記載のマイクロコンピュータの駆動装置。
6. 【請求項６】 前記サブ発振手段が、ＣＲ発振回路から
   構成されることを特徴とした請求項１〜請求項５いずれ
   か記載のマイクロコンピュータの駆動装置。
7. 【請求項７】 外部から前記スリープ制御の解除指令を
   入力するための入力端子を備え、 前記メインスリープ制御終了手段は、該入力端子からス
   リープ制御の解除指令が入力されたときにも、前記メイ
   ンスリープ制御手段による前記メイン発振手段の発振停
   止を解除し、前記メイン発振手段を起動することを特徴
   とする請求項１〜請求項６いずれか記載のマイクロコン
   ピュータの駆動装置。